JP2003510909A - 画像センサの低ノイズ・アクティブ・リセット読み出し - Google Patents
画像センサの低ノイズ・アクティブ・リセット読み出しInfo
- Publication number
- JP2003510909A JP2003510909A JP2001525963A JP2001525963A JP2003510909A JP 2003510909 A JP2003510909 A JP 2003510909A JP 2001525963 A JP2001525963 A JP 2001525963A JP 2001525963 A JP2001525963 A JP 2001525963A JP 2003510909 A JP2003510909 A JP 2003510909A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reset
- circuit
- switch
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
Abstract
(57)【要約】
本発明は、画像センサにおいて、遅れを増大させることなく、画素リセット・ノイズを低減することに関する。アクティブ・リセット読み出しを行う画像センサ（１００）は、画素デバイス（１１２）をリセットする回路（１０２）を含む。リセット回路（１０２）は、読み出しノード（１１０）に結合され、画素デバイス（１１２）をリセットするスイッチ（１０８）を含む。比較モジュール（１０６）がスイッチ（１０８）、読み出しノード（１１０）、およびリセット信号（１０５）に結合されており、リセット信号（１０５）と読み出しノード（１１０）からの読み出し信号（１０７）との間で検出された差に応答してスイッチ（１０８）をオンおよびオフに切り換える。回路内の容量を結合し、読み出し信号（１０７）におけるノイズを低減する。
Description
【０００１】
（発明の分野）
本発明は、画像センサに関し、更に特定すれば、画像センサにおける画素リセ
ット・ノイズの低減に関する。
ット・ノイズの低減に関する。
【０００２】
（発明の背景）
画像センサの用途では、画像センサをその他の回路と統合し、当該画像センサ
を駆動し、チップ上で信号処理を行うことが増々重要になりつつある。理想的に
は、オンチップ回路の画像センサとの統合により、低ノイズ、遅れまたはスミア
の解消、良好なブルーミング制御(blooming control)、ランダム・アクセス、簡
素なクロック、および高速読み出し速度を備え、高い撮像性能が得られて然るべ
きであろう。
を駆動し、チップ上で信号処理を行うことが増々重要になりつつある。理想的に
は、オンチップ回路の画像センサとの統合により、低ノイズ、遅れまたはスミア
の解消、良好なブルーミング制御(blooming control)、ランダム・アクセス、簡
素なクロック、および高速読み出し速度を備え、高い撮像性能が得られて然るべ
きであろう。
【０００３】
これらの要件を満たすために、相補金属酸化物半導体（ＣＭＯＳ）技術のよう
なオンチップ回路技術と適合性のある画像センサが開発されている。既に実証さ
れているＣＭＯＳ適合技術の１つに、アクティブ画素センサ（ＡＰＳ：active p
ixel sensor）技術がある。これには、増幅ＭＯＳ画像（ＡＭＩ：amplified MOS
image）、電荷変調デバイス（ＣＭＤ：charge modulation device）、バルク電
荷変調デバイス（ＢＣＭＤ：bulk charge modulated device）、およびベース格
納画像センサ（ＢＡＳＩＳ：base stored image sensor）が含まれる。ＡＭＩは
ＣＭＯＳとの適合性があるが、このデバイスにはノイズおよび遅れが多いという
問題があり、高解像度の用途には適していない。ＣＭＤ、ＢＣＭＤおよびＢＡＳ
ＩＳは、ＣＭＯＳ技術と適合させることが可能である。これらのデバイスは追加
の製造工程を必要とするのが通例であり、かかるデバイスが電荷結合デバイス（
ＣＣＤ）、即ち、画像センサで優位に立つ技術に対抗して成功を収めるのは困難
である。例えば、S. Mendis et al., "Progress in CMOS Active Pixel Image S
ensor"（ＣＭＯＳアクティブ画素画像センサにおける進展、Preceedings of SPI
E, pp 1-2, (San Jose, CA), １９９４年２月）を参照のこと。
なオンチップ回路技術と適合性のある画像センサが開発されている。既に実証さ
れているＣＭＯＳ適合技術の１つに、アクティブ画素センサ（ＡＰＳ：active p
ixel sensor）技術がある。これには、増幅ＭＯＳ画像（ＡＭＩ：amplified MOS
image）、電荷変調デバイス（ＣＭＤ：charge modulation device）、バルク電
荷変調デバイス（ＢＣＭＤ：bulk charge modulated device）、およびベース格
納画像センサ（ＢＡＳＩＳ：base stored image sensor）が含まれる。ＡＭＩは
ＣＭＯＳとの適合性があるが、このデバイスにはノイズおよび遅れが多いという
問題があり、高解像度の用途には適していない。ＣＭＤ、ＢＣＭＤおよびＢＡＳ
ＩＳは、ＣＭＯＳ技術と適合させることが可能である。これらのデバイスは追加
の製造工程を必要とするのが通例であり、かかるデバイスが電荷結合デバイス（
ＣＣＤ）、即ち、画像センサで優位に立つ技術に対抗して成功を収めるのは困難
である。例えば、S. Mendis et al., "Progress in CMOS Active Pixel Image S
ensor"（ＣＭＯＳアクティブ画素画像センサにおける進展、Preceedings of SPI
E, pp 1-2, (San Jose, CA), １９９４年２月）を参照のこと。
【０００４】
ＣＭＯＳ画像センサにおけるノイズは、ＣＣＤにおけるノイズよりもはるかに
大きいのが通例である。このノイズは、固定パターンまたは一時的のいずれかに
分類することができる。固定パターン・ノイズは、画素対画素のオフセットおよ
び利得補正を用いることによって解消可能である。一方、一時的ノイズは、画像
データに追加された後では、除去できないのが通例である。したがって、ＣＭＯ
Ｓ画像センサにおいて一時的ノイズを低減する技法を開発しなければならない。
大きいのが通例である。このノイズは、固定パターンまたは一時的のいずれかに
分類することができる。固定パターン・ノイズは、画素対画素のオフセットおよ
び利得補正を用いることによって解消可能である。一方、一時的ノイズは、画像
データに追加された後では、除去できないのが通例である。したがって、ＣＭＯ
Ｓ画像センサにおいて一時的ノイズを低減する技法を開発しなければならない。
【０００５】
標準的なＡＰＳにおける一時的ノイズはよく知られている。最も大きい一時的
ノイズ成分は、画素をリセットすることによって発生し、ｋＴ／ｃ程度である。
ＣＣＤでは、一時的リセット・ノイズは、相関二重サンプリング（ＣＤＳ：corr
elated double sampling）を用いることによって解消することができる。これに
ついては、Nobusada et al., "Frame Interline CCD Sensor for HDTV Camera"
（ＨＤＴＶカメラ用フレーム・インターラインＣＣＤセンサ、ISSCC Digest of
Technical Papers (San Francisco, CA, USA), １９８９年２月）に記載されて
いる。あいにく、サイズの制限のため、画素レベルのＣＤＳはＡＰＳに用いるこ
とはできない。
ノイズ成分は、画素をリセットすることによって発生し、ｋＴ／ｃ程度である。
ＣＣＤでは、一時的リセット・ノイズは、相関二重サンプリング（ＣＤＳ：corr
elated double sampling）を用いることによって解消することができる。これに
ついては、Nobusada et al., "Frame Interline CCD Sensor for HDTV Camera"
（ＨＤＴＶカメラ用フレーム・インターラインＣＣＤセンサ、ISSCC Digest of
Technical Papers (San Francisco, CA, USA), １９８９年２月）に記載されて
いる。あいにく、サイズの制限のため、画素レベルのＣＤＳはＡＰＳに用いるこ
とはできない。
【０００６】
更に最近になって、一時的リセット・ノイズをｋＴ／２ｃに低減し、しかも遅
れが増大しない技法が開発された。B. Pain et al., "Analysis and Enhancemen
t of Low-light-level Performance of Photodiode-type CMOS Active Pixel Im
ages Operated With Sub-threshold Reset"（サブスレシホルド・リセットで動
作するフォトダイオード型ＣＭＯＳアクティブ画素画像の低光レベル性能の分析
および改良、1999 IEEE Workshop on CCDs and AIS, (Nagoya, Japan), １９９
９年６月）を参照のこと。この技法は一時的リセット・ノイズを著しく低減する
が、ＣＭＯＳ画像センサが市場においてＣＣＤと対抗して成功を収めるには、一
層のノイズ低減が必要である。
れが増大しない技法が開発された。B. Pain et al., "Analysis and Enhancemen
t of Low-light-level Performance of Photodiode-type CMOS Active Pixel Im
ages Operated With Sub-threshold Reset"（サブスレシホルド・リセットで動
作するフォトダイオード型ＣＭＯＳアクティブ画素画像の低光レベル性能の分析
および改良、1999 IEEE Workshop on CCDs and AIS, (Nagoya, Japan), １９９
９年６月）を参照のこと。この技法は一時的リセット・ノイズを著しく低減する
が、ＣＭＯＳ画像センサが市場においてＣＣＤと対抗して成功を収めるには、一
層のノイズ低減が必要である。
【０００７】
したがって、撮像センサにおいて画素リセット・ノイズを低減し、画像の明確
性を高める画素リセット回路および方法が必要とされている。かかる回路および
方法は、遅れを増大させることなく、画素リセット・ノイズを低減し、既存のＡ
ＰＳ設計に直接適用可能でなければならない。 （発明の概要） 本発明は、画像センサにおいて、遅れの増大を伴わない画素リセット・ノイズ
の低減に関する。アクティブ・リセット読み出しを行う画像センサ（例えば、Ａ
ＰＳ）は、画素デバイスをリセットする回路を含む。リセット回路は、読み出し
ノードに結合され、画素デバイスをリセットするスイッチを含む。比較モジュー
ルがスイッチ、読み出しノード、およびリセット信号に結合され、リセット信号
と読み出しノードからの読み出し信号との間で検出された差に応答してスイッチ
をオンおよびオフに切り換える。回路内の容量を結合し、読み出し信号内のノイ
ズを低減する。
性を高める画素リセット回路および方法が必要とされている。かかる回路および
方法は、遅れを増大させることなく、画素リセット・ノイズを低減し、既存のＡ
ＰＳ設計に直接適用可能でなければならない。 （発明の概要） 本発明は、画像センサにおいて、遅れの増大を伴わない画素リセット・ノイズ
の低減に関する。アクティブ・リセット読み出しを行う画像センサ（例えば、Ａ
ＰＳ）は、画素デバイスをリセットする回路を含む。リセット回路は、読み出し
ノードに結合され、画素デバイスをリセットするスイッチを含む。比較モジュー
ルがスイッチ、読み出しノード、およびリセット信号に結合され、リセット信号
と読み出しノードからの読み出し信号との間で検出された差に応答してスイッチ
をオンおよびオフに切り換える。回路内の容量を結合し、読み出し信号内のノイ
ズを低減する。
【０００８】
本発明の方法は、画像センサにおいて画素デバイスから低ノイズ読み出しを行
うことを含む。画像センサは、画素デバイスのリセットを制御するリセット制御
ループを有するリセット回路を含む。リセット制御ループは、比較モジュールお
よびスイッチを含むことが好ましい。比較モジュールは、リセット信号を受ける
第１入力と、読み出しノードからフィードバック信号を受ける第２入力とを含む
。読み出しノードは、スイッチおよび画素デバイスの出力にそれぞれ結合されて
いる。この方法は、（ａ）リセット信号をフィードバック信号と比較するステッ
プと、（ｂ）リセット信号とフィードバック信号との間で検出された差に応答し
てスイッチをオンおよびオフに切り換えるステップと、（ｃ）スイッチがオフで
あることに応答してリセット制御ループ内の容量によってリセット制御ループを
制御するステップであって、フィードバック信号が読み出しノードにおけるノイ
ズを低減する、ステップとから成る。
うことを含む。画像センサは、画素デバイスのリセットを制御するリセット制御
ループを有するリセット回路を含む。リセット制御ループは、比較モジュールお
よびスイッチを含むことが好ましい。比較モジュールは、リセット信号を受ける
第１入力と、読み出しノードからフィードバック信号を受ける第２入力とを含む
。読み出しノードは、スイッチおよび画素デバイスの出力にそれぞれ結合されて
いる。この方法は、（ａ）リセット信号をフィードバック信号と比較するステッ
プと、（ｂ）リセット信号とフィードバック信号との間で検出された差に応答し
てスイッチをオンおよびオフに切り換えるステップと、（ｃ）スイッチがオフで
あることに応答してリセット制御ループ内の容量によってリセット制御ループを
制御するステップであって、フィードバック信号が読み出しノードにおけるノイ
ズを低減する、ステップとから成る。
【０００９】
本発明の好適な実施形態では、リセット制御ループは、リセット増幅器とトラ
ンジスタとを含む。リセット増幅器は、リセット電圧に結合された第１入力と、
読み出しノード（例えば、トランジスタの「ソース」）に結合された第２入力と
を有する。リセット電圧が読み出しノード電圧を超過したとき、リセット増幅器
の出力電圧が上昇し、トランジスタをオンにする。トランジスタをオンにした後
、トランジスタの出力電圧は、リセット電圧が上昇を停止し、読み出しノード電
圧がリセット電圧をオーバーシュートするまで、リセット電圧に追従する。読み
出しノード電圧がリセット電圧をオーバーシュートした後、リセット増幅器の出
力電圧は低下し、トランジスタをオフにする。オフのトランジスタによって、ト
ランジスタの重複容量のみを用いてリセット制御ループを制御する。重複容量を
画素容量と結合して、リセット制御ループ内に容量性分圧器を形成し、読み出し
ノードにおける画素リセット・ノイズを低減する。リセット電圧を接地またはそ
の他の適当な基準に戻すと、画素のリセットは完了する。
ンジスタとを含む。リセット増幅器は、リセット電圧に結合された第１入力と、
読み出しノード（例えば、トランジスタの「ソース」）に結合された第２入力と
を有する。リセット電圧が読み出しノード電圧を超過したとき、リセット増幅器
の出力電圧が上昇し、トランジスタをオンにする。トランジスタをオンにした後
、トランジスタの出力電圧は、リセット電圧が上昇を停止し、読み出しノード電
圧がリセット電圧をオーバーシュートするまで、リセット電圧に追従する。読み
出しノード電圧がリセット電圧をオーバーシュートした後、リセット増幅器の出
力電圧は低下し、トランジスタをオフにする。オフのトランジスタによって、ト
ランジスタの重複容量のみを用いてリセット制御ループを制御する。重複容量を
画素容量と結合して、リセット制御ループ内に容量性分圧器を形成し、読み出し
ノードにおける画素リセット・ノイズを低減する。リセット電圧を接地またはそ
の他の適当な基準に戻すと、画素のリセットは完了する。
【００１０】
本発明の利点の１つは、帯域制限および容量性フィードバックの使用により、
遅れを増大させることなく、画像センサにおいて画素リセット・ノイズを低減す
ることにある。画素リセット・ノイズを低減することによって、画素の基本的な
検出限度を高め、画像の明確性が改善されることになる。本発明は、設計変更を
最小に抑えて、既存のＡＰＳ設計に直接適用可能である。 （好適な実施形態の詳細な説明） ここで用いる場合「画素」または「画素デバイス」という用語は、光を検出し
、および／または光を電気信号に変換するデバイスを意味し、例えば、フォトダ
イオードやフォトトランジスタを含むものとする。本発明はＣＭＯＳ ＡＰＳに
ついて説明するが、本発明は、容量性感知方式でコンデンサをリセットするあら
ゆる画像センサにも適用可能であり、例えば、M. Tartagni et al., "A Fingerp
rint Sensor Based on the Feedback Capacitive Sensing Scheme" （フィード
バック容量性感知方式に基づいた指紋センサ）、(IEEE Journal of Solid-state
Circuits, Vol. 33, No. 1, １９９８年１月）に記載されているセンサを含む
。この論文の関連部分は、この言及により本願にも含まれるものとする。
遅れを増大させることなく、画像センサにおいて画素リセット・ノイズを低減す
ることにある。画素リセット・ノイズを低減することによって、画素の基本的な
検出限度を高め、画像の明確性が改善されることになる。本発明は、設計変更を
最小に抑えて、既存のＡＰＳ設計に直接適用可能である。 （好適な実施形態の詳細な説明） ここで用いる場合「画素」または「画素デバイス」という用語は、光を検出し
、および／または光を電気信号に変換するデバイスを意味し、例えば、フォトダ
イオードやフォトトランジスタを含むものとする。本発明はＣＭＯＳ ＡＰＳに
ついて説明するが、本発明は、容量性感知方式でコンデンサをリセットするあら
ゆる画像センサにも適用可能であり、例えば、M. Tartagni et al., "A Fingerp
rint Sensor Based on the Feedback Capacitive Sensing Scheme" （フィード
バック容量性感知方式に基づいた指紋センサ）、(IEEE Journal of Solid-state
Circuits, Vol. 33, No. 1, １９９８年１月）に記載されているセンサを含む
。この論文の関連部分は、この言及により本願にも含まれるものとする。
【００１１】
図１を参照すると、本発明によるアクティブ・リセット読み出しを行うＡＰＳ
１００の一実施形態の構成図が示されている。ＡＰＳ１００は、２つの回路、即
ち、リセット回路１０２および読み出し回路１０４を含む。読み出し回路１０４
は、読み出しノード１１０における信号をバッファするトランジスタ１１４、１
１６を含む。読み出しノード１１０は、読み出し信号または電圧（以後「vpd」
とも呼ぶ）を供給し、この信号は読み出し回路１０４によってバス１１８に転送
される。読み出し回路１０４の動作およびノイズ特性は、以下の参考文献に記載
されている。それらの関連部分は、この言及により本願にも含まれるものとする
。S. Mendis et al., "Progress in CMOS Active Pixel Image Sensors" (ＣＭ
ＯＳ画素画像センサにおける進展、Proceedings of SPIE, pp. 19-29, (San Jos
e, CA),１９９４年２月）、O. Yadid-Pecht, et al. "Optimization of Noise a
nd Responsitivity in CMOS Active Pixel Sensor for Detection of Ultra Low
Light Levels" (超低光レベル検出用ＣＭＯＳアクティブ画素センサにおけるノ
イズおよび応答性の最適化、Preceedings of SPIE, vol. 3019, (San Jose, CA)
, １９９７年１月）、およびH. Tian et al., "Analysis of Temporal Noise CM
OS APS" (一時的ノイズＣＭＯＳ ＡＰＳの分析、Proceedings of SPIE, vol. 3
649 (San Jose, CA), １９９９年１月）。
１００の一実施形態の構成図が示されている。ＡＰＳ１００は、２つの回路、即
ち、リセット回路１０２および読み出し回路１０４を含む。読み出し回路１０４
は、読み出しノード１１０における信号をバッファするトランジスタ１１４、１
１６を含む。読み出しノード１１０は、読み出し信号または電圧（以後「vpd」
とも呼ぶ）を供給し、この信号は読み出し回路１０４によってバス１１８に転送
される。読み出し回路１０４の動作およびノイズ特性は、以下の参考文献に記載
されている。それらの関連部分は、この言及により本願にも含まれるものとする
。S. Mendis et al., "Progress in CMOS Active Pixel Image Sensors" (ＣＭ
ＯＳ画素画像センサにおける進展、Proceedings of SPIE, pp. 19-29, (San Jos
e, CA),１９９４年２月）、O. Yadid-Pecht, et al. "Optimization of Noise a
nd Responsitivity in CMOS Active Pixel Sensor for Detection of Ultra Low
Light Levels" (超低光レベル検出用ＣＭＯＳアクティブ画素センサにおけるノ
イズおよび応答性の最適化、Preceedings of SPIE, vol. 3019, (San Jose, CA)
, １９９７年１月）、およびH. Tian et al., "Analysis of Temporal Noise CM
OS APS" (一時的ノイズＣＭＯＳ ＡＰＳの分析、Proceedings of SPIE, vol. 3
649 (San Jose, CA), １９９９年１月）。
【００１２】
リセット回路１０２は、比較モジュール１０６およびスイッチ１０８を含み、
これらは共に閉ループ・フィードバック構成で結合されている（以後、「リセッ
ト制御ループ」と呼ぶ）。この好適な実施形態では、比較モジュール１０６は差
動増幅器（例えば、７４１オペアンプ）、スイッチ１０８はＮＭＯＳトランジス
タである。あるいは、比較モジュール１０６は、従来の電圧比較回路、または２
つの信号（例えば、電圧、電流、位相変化）間の差に基づいて動作するその他の
機能的に同様な電子回路で実施することも可能である。比較モジュール１０６お
よびスイッチ１０８は、種々の半導体技術および／または電子回路（例えば、Ｐ
ＭＯＳ、ＢｉＣＭＯＳ、シリコン・バイポーラ技術、砒化ガリウム（ＧａＡｓ）
技術、およびジョセフソン接合技術）によって実施することができる。リセット
回路１０２および読み出し回路１０４は、複数の半導体製造プロセスの内いずれ
の１つ（例えば、０．３５ミクロンＣＭＯＳプロセス）を用いても構築可能であ
り、あるいは、用途によっては、ディスクリート部品で実現することも可能であ
る。
これらは共に閉ループ・フィードバック構成で結合されている（以後、「リセッ
ト制御ループ」と呼ぶ）。この好適な実施形態では、比較モジュール１０６は差
動増幅器（例えば、７４１オペアンプ）、スイッチ１０８はＮＭＯＳトランジス
タである。あるいは、比較モジュール１０６は、従来の電圧比較回路、または２
つの信号（例えば、電圧、電流、位相変化）間の差に基づいて動作するその他の
機能的に同様な電子回路で実施することも可能である。比較モジュール１０６お
よびスイッチ１０８は、種々の半導体技術および／または電子回路（例えば、Ｐ
ＭＯＳ、ＢｉＣＭＯＳ、シリコン・バイポーラ技術、砒化ガリウム（ＧａＡｓ）
技術、およびジョセフソン接合技術）によって実施することができる。リセット
回路１０２および読み出し回路１０４は、複数の半導体製造プロセスの内いずれ
の１つ（例えば、０．３５ミクロンＣＭＯＳプロセス）を用いても構築可能であ
り、あるいは、用途によっては、ディスクリート部品で実現することも可能であ
る。
【００１３】
比較モジュール１０６は、少なくとも２つの入力および１つの出力を有する。
第１入力１０５は、リセット電圧vrに結合され、画素デバイス１１２をリセット
する。リセット電圧vrは、ＡＰＳ１００内部または外部の電圧源から得ることが
できる。あるいは、画素デバイス１１２をリセットするには、電圧レベル以外の
信号を用いることも可能である（例えば、電流レベル、位相変化）。比較モジュ
ール１０６の第２入力１０７は、読み出しノード１１０およびスイッチ１２０に
結合され、リセット回路１０２の閉ループ・フィードバック経路を設ける。好適
な実施形態では、比較モジュール１０６は、比較モジュール１０６の第１および
第２入力１０５、１０７に印加される電圧レベルの差に応答して、出力電圧vgを
供給する。
第１入力１０５は、リセット電圧vrに結合され、画素デバイス１１２をリセット
する。リセット電圧vrは、ＡＰＳ１００内部または外部の電圧源から得ることが
できる。あるいは、画素デバイス１１２をリセットするには、電圧レベル以外の
信号を用いることも可能である（例えば、電流レベル、位相変化）。比較モジュ
ール１０６の第２入力１０７は、読み出しノード１１０およびスイッチ１２０に
結合され、リセット回路１０２の閉ループ・フィードバック経路を設ける。好適
な実施形態では、比較モジュール１０６は、比較モジュール１０６の第１および
第２入力１０５、１０７に印加される電圧レベルの差に応答して、出力電圧vgを
供給する。
【００１４】
スイッチ１０８は少なくとも３つの端子を有する。第１端子１０９は、スイッ
チ１２２を介して、比較モジュール１０６の出力に結合されている。第２端子１
１１は、読み出しノード１１０および画素デバイス１１２に結合され、図１に示
すように、比較モジュール１０６へのフィードバック・ループを完成する。第３
端子１１３は、電源vddに結合され、リセット回路１０２に電力を供給する。電
源vddは、用途に応じて、ＡＰＳ１００の内部または外部に配置することができ
る。リセット回路の動作 図１および図２を参照しながら、以下にリセット回路１０２の動作について説
明する。これは図１における好適な実施形態に基づいている。比較モジュール１
０６は、リセット増幅器１０６であり、スイッチ１０８、１２０、１２２はＮＭ
ＯＳトランジスタ１０８、１２０、１２２であり、画素デバイス１１２はフォト
ダイオード１１２である。図１に示すように、スイッチ１０８の第１、第２、お
よび第３端子は、関連技術分野において共通して命名されているように、それぞ
れ、ＮＭＯＳトランジスタの「ゲート」、「ソース」、および「ドレイン」端子
である。
チ１２２を介して、比較モジュール１０６の出力に結合されている。第２端子１
１１は、読み出しノード１１０および画素デバイス１１２に結合され、図１に示
すように、比較モジュール１０６へのフィードバック・ループを完成する。第３
端子１１３は、電源vddに結合され、リセット回路１０２に電力を供給する。電
源vddは、用途に応じて、ＡＰＳ１００の内部または外部に配置することができ
る。リセット回路の動作 図１および図２を参照しながら、以下にリセット回路１０２の動作について説
明する。これは図１における好適な実施形態に基づいている。比較モジュール１
０６は、リセット増幅器１０６であり、スイッチ１０８、１２０、１２２はＮＭ
ＯＳトランジスタ１０８、１２０、１２２であり、画素デバイス１１２はフォト
ダイオード１１２である。図１に示すように、スイッチ１０８の第１、第２、お
よび第３端子は、関連技術分野において共通して命名されているように、それぞ
れ、ＮＭＯＳトランジスタの「ゲート」、「ソース」、および「ドレイン」端子
である。
【００１５】
図２を参照すると、図１におけるリセット回路１０２の動作を示すリセット波
形２００ないし２０４のグラフが示されている。波形２００は、時間tの関数と
してのリセット電圧vrのグラフであり、波形２０１は、時間tの関数としての電
圧v2のグラフであり、波形２０２は、時間tの関数としてのリセット増幅器１０
６の出力電圧vgのグラフであり、波形２０３は時間tの関数としての電圧vprのグ
ラフであり、波形２０４は、時間tの関数としての読み出しノード１１０におけ
る電圧vpdのグラフである。
形２００ないし２０４のグラフが示されている。波形２００は、時間tの関数と
してのリセット電圧vrのグラフであり、波形２０１は、時間tの関数としての電
圧v2のグラフであり、波形２０２は、時間tの関数としてのリセット増幅器１０
６の出力電圧vgのグラフであり、波形２０３は時間tの関数としての電圧vprのグ
ラフであり、波形２０４は、時間tの関数としての読み出しノード１１０におけ
る電圧vpdのグラフである。
【００１６】
時点t1の直前に、vgはvddに上昇し、トランジスタ１２２をオンにする。次い
で、vprは約１００ｎｓの間高となり(pulse)、vpdを接地に引き下げる。時点t1
において、vrはゆっくりと（例えば、≒０．２Ｖ／μｓ）接地から上昇し、時点
t2においてmax(vr)となる。vrがvpdを超過すると、リセット増幅器１０６の出力
電圧vgが上昇し、トランジスタ１０８をオンにする。次いで、vrが時点t2におい
て上昇を停止するまで、vpdはvrに追従し、vpdはvrをオーバーシュートする。vp d がvrをオーバーシュートするのは、トランジスタ１０８は電圧の引き上げだけ
が可能であるからである。vpdがvrをオーバーシュートした後、リセット増幅器
１０６の出力電圧v1は低下し、トランジスタ１０８をオフにする。ここで、トラ
ンジスタ１０８の重複容量Cf(overlap capacitance)のみを用いて、読み出しノ
ード１１０におけるvpdを制御する。したがって、リセット制御ループが定常状
態に達することができれば、トランジスタ１０８は読み出しノード１１０におけ
る信号のリセット・ノイズには全く関与することはない。これによってリセット
・ノイズを大幅に低減する。t3の直前に、vgが低下し、トランジスタ１２２をオ
フにする。最後に、t3において、vrが接地またはその他の適当な基準電圧に戻さ
れ、フォトダイオード１１２のリセットが完了する。遅れの分析 図３を参照すると、図１におけるリセット回路１０２での遅れを定義する波形
３００のグラフが示されている。概して、遅れは、リセットが完了した後にフォ
トダイオード１１２内に残っている残留光電荷即ち暗電荷(darkcharge)の量の尺
度となる。図３を用いて、最大遅れは、次のように定義される。
で、vprは約１００ｎｓの間高となり(pulse)、vpdを接地に引き下げる。時点t1
において、vrはゆっくりと（例えば、≒０．２Ｖ／μｓ）接地から上昇し、時点
t2においてmax(vr)となる。vrがvpdを超過すると、リセット増幅器１０６の出力
電圧vgが上昇し、トランジスタ１０８をオンにする。次いで、vrが時点t2におい
て上昇を停止するまで、vpdはvrに追従し、vpdはvrをオーバーシュートする。vp d がvrをオーバーシュートするのは、トランジスタ１０８は電圧の引き上げだけ
が可能であるからである。vpdがvrをオーバーシュートした後、リセット増幅器
１０６の出力電圧v1は低下し、トランジスタ１０８をオフにする。ここで、トラ
ンジスタ１０８の重複容量Cf(overlap capacitance)のみを用いて、読み出しノ
ード１１０におけるvpdを制御する。したがって、リセット制御ループが定常状
態に達することができれば、トランジスタ１０８は読み出しノード１１０におけ
る信号のリセット・ノイズには全く関与することはない。これによってリセット
・ノイズを大幅に低減する。t3の直前に、vgが低下し、トランジスタ１２２をオ
フにする。最後に、t3において、vrが接地またはその他の適当な基準電圧に戻さ
れ、フォトダイオード１１２のリセットが完了する。遅れの分析 図３を参照すると、図１におけるリセット回路１０２での遅れを定義する波形
３００のグラフが示されている。概して、遅れは、リセットが完了した後にフォ
トダイオード１１２内に残っている残留光電荷即ち暗電荷(darkcharge)の量の尺
度となる。図３を用いて、最大遅れは、次のように定義される。
【００１７】
【数１】
ここで、vpd(t5)は、最大非飽和入力信号がフォトダイオード１１２によって収
集された後の時点t5におけるリセット電圧であり、vpd(t7)は、暗電流がフォト
ダイオード１１２によって収集された後の時点t7におけるリセット電圧であり、
vpd(t4)はフォトダイオード１１２における最小非飽和電圧である。t2において
トランジスタ１０８がオフになると仮定することによって、図４Ａにおける小信
号モデルを用いて遅れを推定することが可能となる。この仮定が有効なのは、ル
ープの時定数τ<<(t3-t2)であるときである。加えて、トランジスタ１２２がオ
ンである間ノードv1およびv2間の抵抗は小さく、例えば、v1≒v2、およびCl=Cl1 +Cl2である。
集された後の時点t5におけるリセット電圧であり、vpd(t7)は、暗電流がフォト
ダイオード１１２によって収集された後の時点t7におけるリセット電圧であり、
vpd(t4)はフォトダイオード１１２における最小非飽和電圧である。t2において
トランジスタ１０８がオフになると仮定することによって、図４Ａにおける小信
号モデルを用いて遅れを推定することが可能となる。この仮定が有効なのは、ル
ープの時定数τ<<(t3-t2)であるときである。加えて、トランジスタ１２２がオ
ンである間ノードv1およびv2間の抵抗は小さく、例えば、v1≒v2、およびCl=Cl1 +Cl2である。
【００１８】
図４Ａを参照すると、図１におけるリセット回路１０２の小信号モデルを示す
回路構成が示されている。式（２）および（３）は、小信号モデルを記述してお
り、ここで、gmはリセット増幅器１０６のトランスコンダクタンス、g0はリセッ
ト増幅器１０６の出力コンダクタンス、Clはリセット増幅器１０６の出力容量、
Cfはトランジスタ１０８のゲート／ソース間重複容量、Cpdはフォトダイオード
１１２の容量、そしてipdはフォトダイオード１１２における電流である。
回路構成が示されている。式（２）および（３）は、小信号モデルを記述してお
り、ここで、gmはリセット増幅器１０６のトランスコンダクタンス、g0はリセッ
ト増幅器１０６の出力コンダクタンス、Clはリセット増幅器１０６の出力容量、
Cfはトランジスタ１０８のゲート／ソース間重複容量、Cpdはフォトダイオード
１１２の容量、そしてipdはフォトダイオード１１２における電流である。
【００１９】
【数２】
【００２０】
【数３】
以上の式を解くことによって、次の式が得られる。
【００２１】
【数４】
【００２２】
【数５】
ここで、τ、k1,k2,k3,k4,k5およびk6については、資料Ａに示す。(t3-t2)>>τ
と仮定すると、以下の近似を行うことができる。
と仮定すると、以下の近似を行うことができる。
【００２３】
【数６】
【００２４】
【数７】
vpd(t2)およびv1(t2)がipdとは独立であると仮定すると、次の式が得られる。
【００２５】
【数８】
ここで、k7およびk8については、資料Ａに示す。値Cpd=28.6fF, Cf=0.2fF, Cl=1
8fF, gm=7.7μS, g0=34.8 nS, ipd(t7)=10fA, ipd(t5)=2.86 pA, (t3-t2)=10μs
、およびvpd(t4)-vpd(t7)=-1Vを用いて、max(lag)=0.05%を求めた。リセット・ノイズの分析 時点t3においてフォトダイオード１１２上でサンプルしたノイズは、図４Ｃに
示すように、時点t2においてフォトダイオード１１２上でサンプルし、リセット
制御ループで減衰したノイズ、リセット増幅器１０６のノイズ、Cl2上でサンプ
ルしたノイズ、および容量性分圧器(Cf/(Cpd+Cf)によって減衰した、トランジス
タ１２２の重複容量上のノイズの和である。
8fF, gm=7.7μS, g0=34.8 nS, ipd(t7)=10fA, ipd(t5)=2.86 pA, (t3-t2)=10μs
、およびvpd(t4)-vpd(t7)=-1Vを用いて、max(lag)=0.05%を求めた。リセット・ノイズの分析 時点t3においてフォトダイオード１１２上でサンプルしたノイズは、図４Ｃに
示すように、時点t2においてフォトダイオード１１２上でサンプルし、リセット
制御ループで減衰したノイズ、リセット増幅器１０６のノイズ、Cl2上でサンプ
ルしたノイズ、および容量性分圧器(Cf/(Cpd+Cf)によって減衰した、トランジス
タ１２２の重複容量上のノイズの和である。
【００２６】
リセット・ノイズを判定するために、時点t2およびt3においてフォトダイオー
ド１１２上でサンプルしたノイズを分析する。時点t2において、トランジスタ１
０８がオフになったときに、フォトダイオード１１２上でノイズをサンプルする
。フォトダイオード１１２上でサンプルしたノイズは、図４Ｂにおける小信号モ
デルを用いて決定することができる。分析を簡素化するために、以下の表記を導
入する。Vpd=vpd + Vn, Id=id + Idn, Vr=vr + Vm。ここで、vpdはダイオード信
号電圧、Vnはダイオード・ノイズ電圧、idはトランジスタ１０８におけるドレイ
ン電圧、Idnはidにおけるノイズ電流、vrはリセット電圧、そしてVmは入力に起
因する(referred)リセット増幅器１０６のノイズ電圧である。t2において回路が
定常状態にあると仮定すると、フォトダイオード１１２のノイズ・パワーは、リ
セット増幅器１０６からの熱ノイズと、トランジスタ１０８からのショット・ノ
イズとの和となる。フォトダイオード１１２からのショット・ノイズおよびトラ
ンジスタ１２２からの熱ノイズは小さく、無視することができる。リセット増幅
器１０６における熱ノイズの入力に起因する両側のパワー・スペクトル密度は、
以下の式で示される。
ド１１２上でサンプルしたノイズを分析する。時点t2において、トランジスタ１
０８がオフになったときに、フォトダイオード１１２上でノイズをサンプルする
。フォトダイオード１１２上でサンプルしたノイズは、図４Ｂにおける小信号モ
デルを用いて決定することができる。分析を簡素化するために、以下の表記を導
入する。Vpd=vpd + Vn, Id=id + Idn, Vr=vr + Vm。ここで、vpdはダイオード信
号電圧、Vnはダイオード・ノイズ電圧、idはトランジスタ１０８におけるドレイ
ン電圧、Idnはidにおけるノイズ電流、vrはリセット電圧、そしてVmは入力に起
因する(referred)リセット増幅器１０６のノイズ電圧である。t2において回路が
定常状態にあると仮定すると、フォトダイオード１１２のノイズ・パワーは、リ
セット増幅器１０６からの熱ノイズと、トランジスタ１０８からのショット・ノ
イズとの和となる。フォトダイオード１１２からのショット・ノイズおよびトラ
ンジスタ１２２からの熱ノイズは小さく、無視することができる。リセット増幅
器１０６における熱ノイズの入力に起因する両側のパワー・スペクトル密度は、
以下の式で示される。
【００２７】
【数９】
ここで、αは、増幅器の設計によって異なる定数（通例では、２／３および２の
間）、kはボルツマン定数、そしてTはケルビンを単位とする温度である。トラン
ジスタ１０８におけるショット・ノイズの両側パワー・スペクトル密度は、以下
の式で示される。
間）、kはボルツマン定数、そしてTはケルビンを単位とする温度である。トラン
ジスタ１０８におけるショット・ノイズの両側パワー・スペクトル密度は、以下
の式で示される。
【００２８】
【数１０】
ここで、qは電子上の電荷である。式（８）および（９）に関する更に詳しい説
明については、例えば、A. Van der Ziel, "Noise in Solid State Devices" （
固体デバイスにおけるノイズ、Wiley, New York, 1986）を参照のこと。
明については、例えば、A. Van der Ziel, "Noise in Solid State Devices" （
固体デバイスにおけるノイズ、Wiley, New York, 1986）を参照のこと。
【００２９】
Vnのノイズ・パワーは以下の式で示される。
【００３０】
【数１１】
ここで、id=gmt(v2-vpd)-gmb1vpd,およびgm1は、トランジスタ１０８のゲート−
ソース間トランスコンダクタンスであり、gmb1はトランジスタ１０８のソース−
本体トランスコンダクタンスである。
ソース間トランスコンダクタンスであり、gmb1はトランジスタ１０８のソース−
本体トランスコンダクタンスである。
【００３１】
【数１２】
については、資料Ａに示されている。
【００３２】
トランジスタ１０８が時点t2においてオフとなり、リセット制御ループが時点
t3において定常状態にあると仮定すると、図４Ａにおける小信号モデルをノイズ
分析に用いることができる。時点t3における総サンプル・ノイズは、リセット増
幅器１０６に起因する熱ノイズと、vgが低下したときにv2上でサンプルしたノイ
ズとの和である。フォトダイオード電流に起因するショット・ノイズは小さく、
無視することができる。リセット増幅器が関与するVpdのノイズは、以下の通り
である。
t3において定常状態にあると仮定すると、図４Ａにおける小信号モデルをノイズ
分析に用いることができる。時点t3における総サンプル・ノイズは、リセット増
幅器１０６に起因する熱ノイズと、vgが低下したときにv2上でサンプルしたノイ
ズとの和である。フォトダイオード電流に起因するショット・ノイズは小さく、
無視することができる。リセット増幅器が関与するVpdのノイズは、以下の通り
である。
【００３３】
【数１３】
そして、
【００３４】
【数１４】
ここで、aおよびbについては、資料Ａに示されている。積分を評価することによ
って、以下の式が得られる。
って、以下の式が得られる。
【００３５】
【数１５】
図４Ｃにおけるモデルを用い、vgがリセット制御ループの時定数よりもかなり
速く低下すると仮定すると、トランジスタ１２２がVnに対して関与するノイズ・
パワーは、以下の通りである。
速く低下すると仮定すると、トランジスタ１２２がVnに対して関与するノイズ・
パワーは、以下の通りである。
【００３６】
【数１６】
ここで、Covはトランジスタ１２２の重複容量である。式（１５）の第１項は、
トランジスタ１２２がオフになった後にCl2およびCov上でサンプルしたトランジ
スタ１２２からの熱ノイズであり、式（１５）の第２項は、時点t2および時点
t3間にリセット制御ループを通じてCpdからCovに移転したノイズである（式５参
照）。時点t3においてフォトダイオード１１２上でサンプルした総ノイズは、以
下の通りである。
トランジスタ１２２がオフになった後にCl2およびCov上でサンプルしたトランジ
スタ１２２からの熱ノイズであり、式（１５）の第２項は、時点t2および時点
t3間にリセット制御ループを通じてCpdからCovに移転したノイズである（式５参
照）。時点t3においてフォトダイオード１１２上でサンプルした総ノイズは、以
下の通りである。
【００３７】
【数１７】
式（１６）における最終項は、t2においてフォトダイオード１１２上でサンプ
ルされ、リセット制御ループによって減衰されたノイズである（式４参照）。
ルされ、リセット制御ループによって減衰されたノイズである（式４参照）。
【００３８】
リセット増幅器１０６の利得gm/g0を適切に選択することにより、トランジス
タ１０８の重複容量Cf、および帯域制限容量Cl1およびCl2、画素リセット・ノイ
ズは、kT/Cpdよりも遥かに少なくなる。このリセット・ノイズの低減は、トラン
ジスタ１０８をオフにし、リセット増幅器１０６の帯域を制限し、容量性分圧器
によってリセット制御ループを制御することによって得られる。Cpd=28.6fF, Cf =0.2fF, Cl1=6fF, Cl2=12fF, gm=7.7μS, g0=34.8 nS, α=1, ipd(t3)=10fF, T=
300K, (t3-t2)=10μs、および(t3-t2)=10μs の値を用いると、σ2vpd=7.9V2、
即ち、１５．９電子RMSとなる。g0を１．４nSに減少させ、Cl2を５０fFに増大さ
せると、σ2vpd=600pV2、即ち、４．４電子RMSとなる。
タ１０８の重複容量Cf、および帯域制限容量Cl1およびCl2、画素リセット・ノイ
ズは、kT/Cpdよりも遥かに少なくなる。このリセット・ノイズの低減は、トラン
ジスタ１０８をオフにし、リセット増幅器１０６の帯域を制限し、容量性分圧器
によってリセット制御ループを制御することによって得られる。Cpd=28.6fF, Cf =0.2fF, Cl1=6fF, Cl2=12fF, gm=7.7μS, g0=34.8 nS, α=1, ipd(t3)=10fF, T=
300K, (t3-t2)=10μs、および(t3-t2)=10μs の値を用いると、σ2vpd=7.9V2、
即ち、１５．９電子RMSとなる。g0を１．４nSに減少させ、Cl2を５０fFに増大さ
せると、σ2vpd=600pV2、即ち、４．４電子RMSとなる。
【００３９】
図５を参照すると、図１および図２に関して説明したリセット回路１０２を用
いてフォトダイオード１１２をリセットするための方法ステップのフロー図が示
されている。この方法は、電圧vgが電圧vddに上昇し、電圧vpdが接地５００また
はいずれかの他の適当な基準電圧に引き下げられたときに、開始する。リセット
増幅器１０６は、リセット電圧vrを読み出しノード１１０における電圧vpdと比
較する（５０２）。vrがvpdを超過する場合（５０４）、トランジスタ１０８を
オンにする（５０６）。トランジスタ１０８をオンにした（５０６）後、vpdはv r に追従する（５０８）。追従（５０８）は、vpdがvrを超過するまで（５１０）
継続し、超過した時点でトランジスタ１０８をオフにする（５１２）。トランジ
スタ１０８がオフになると（５１２）、vpdはリセット増幅器１０６の重複容量
によって制御され（５１４）、読み出しノード１１０における画素リセット・ノ
イズが容量性分圧器によって低減される。これには、リセット増幅器１０６のゲ
ート−ソース重複容量、およびフォトダイオード１１２の容量が含まれる。vrお
よびvgが接地またはいずれかの他の適当な基準に等しくなったとき（５１６）、
リセット回路１０２はその動作を完了する（５１８）。他の実施形態 図６を参照すると、本発明によるＡＰＳ６００回路の構成が示されている。Ａ
ＰＳ６００は、２つの回路、即ち、リセット回路６０２および読み出し回路６０
４を含む。読み出し回路６０４は、図１に関して既に説明した読み出し回路１０
５と同様であるので、これについては論じないことにする。
いてフォトダイオード１１２をリセットするための方法ステップのフロー図が示
されている。この方法は、電圧vgが電圧vddに上昇し、電圧vpdが接地５００また
はいずれかの他の適当な基準電圧に引き下げられたときに、開始する。リセット
増幅器１０６は、リセット電圧vrを読み出しノード１１０における電圧vpdと比
較する（５０２）。vrがvpdを超過する場合（５０４）、トランジスタ１０８を
オンにする（５０６）。トランジスタ１０８をオンにした（５０６）後、vpdはv r に追従する（５０８）。追従（５０８）は、vpdがvrを超過するまで（５１０）
継続し、超過した時点でトランジスタ１０８をオフにする（５１２）。トランジ
スタ１０８がオフになると（５１２）、vpdはリセット増幅器１０６の重複容量
によって制御され（５１４）、読み出しノード１１０における画素リセット・ノ
イズが容量性分圧器によって低減される。これには、リセット増幅器１０６のゲ
ート−ソース重複容量、およびフォトダイオード１１２の容量が含まれる。vrお
よびvgが接地またはいずれかの他の適当な基準に等しくなったとき（５１６）、
リセット回路１０２はその動作を完了する（５１８）。他の実施形態 図６を参照すると、本発明によるＡＰＳ６００回路の構成が示されている。Ａ
ＰＳ６００は、２つの回路、即ち、リセット回路６０２および読み出し回路６０
４を含む。読み出し回路６０４は、図１に関して既に説明した読み出し回路１０
５と同様であるので、これについては論じないことにする。
【００４０】
リセット回路６０２は、比較モジュール６０６およびスイッチ６０８を含み、
共に閉ループ・フィードバック構成に結合されている（「リセット制御ループ」
）。この実施形態では、比較モジュール６０６は差動増幅器（例えば、７４１オ
ペアンプ）であり、スイッチ６０８はＮＭＯＳトランジスタである。
共に閉ループ・フィードバック構成に結合されている（「リセット制御ループ」
）。この実施形態では、比較モジュール６０６は差動増幅器（例えば、７４１オ
ペアンプ）であり、スイッチ６０８はＮＭＯＳトランジスタである。
【００４１】
比較モジュール６０６は、少なくとも２つの入力および出力を有する。第１入
力６０５は、リセット電圧vrに結合され、画素デバイス６１２をリセットする。
リセット電圧vrは、ＡＰＳ６００内部または外部の電圧源から得ることができる
。あるいは、電圧レベル以外の信号（例えば、電流レベル、位相変化）を用いて
、画素デバイス６１２をリセットすることもできる。比較モジュール６０６への
第２入力６０７は、読み出しノード６１０に結合され、リセット回路６０２に閉
ループ・フィードバック経路を設ける。この実施形態では、比較モジュール６０
６は、比較モジュール６０６の第１および第２入力６０５、６０７に印加される
電圧レベルの差に応答して、出力電圧v2を供給する。
力６０５は、リセット電圧vrに結合され、画素デバイス６１２をリセットする。
リセット電圧vrは、ＡＰＳ６００内部または外部の電圧源から得ることができる
。あるいは、電圧レベル以外の信号（例えば、電流レベル、位相変化）を用いて
、画素デバイス６１２をリセットすることもできる。比較モジュール６０６への
第２入力６０７は、読み出しノード６１０に結合され、リセット回路６０２に閉
ループ・フィードバック経路を設ける。この実施形態では、比較モジュール６０
６は、比較モジュール６０６の第１および第２入力６０５、６０７に印加される
電圧レベルの差に応答して、出力電圧v2を供給する。
【００４２】
スイッチ６０８は、少なくとも３つの端子を有する。第１端子６０９は、比較
モジュール６０６の出力に結合されている。第２端子６１１は、読み出しノード
６１０および画素デバイス６１２に結合され、トランジスタ６１５を介して、比
較モジュール６０６へのフィードバック・ループを完成する。図６に示すように
、第３端子６１３は、通例では０電圧または接地である、基準ソースvssに結合
されている。電源vddは、画素デバイス６１２に結合され、用途に応じて、ＡＰ
Ｓ６００内部または外部に配置することができる。
モジュール６０６の出力に結合されている。第２端子６１１は、読み出しノード
６１０および画素デバイス６１２に結合され、トランジスタ６１５を介して、比
較モジュール６０６へのフィードバック・ループを完成する。図６に示すように
、第３端子６１３は、通例では０電圧または接地である、基準ソースvssに結合
されている。電源vddは、画素デバイス６１２に結合され、用途に応じて、ＡＰ
Ｓ６００内部または外部に配置することができる。
【００４３】
ＡＰＳ６００内のリセット回路６０２の動作は、既に図１に関して説明したリ
セット回路１０２と同様であるので、これについては論じないことにする。 図７を参照すると、本発明による６トランジスタＡＰＳ７００回路の構成が示
されている。前述の実施形態と同様に、ＡＰＳ７００は２つの回路、即ち、リセ
ット回路７０２および読み出し回路７０４を含む。読み出し回路７０４は、既に
図１に関して説明した読み出し回路１０４と同様であるので、これについては論
じないことにする。
セット回路１０２と同様であるので、これについては論じないことにする。 図７を参照すると、本発明による６トランジスタＡＰＳ７００回路の構成が示
されている。前述の実施形態と同様に、ＡＰＳ７００は２つの回路、即ち、リセ
ット回路７０２および読み出し回路７０４を含む。読み出し回路７０４は、既に
図１に関して説明した読み出し回路１０４と同様であるので、これについては論
じないことにする。
【００４４】
トランジスタ７０６、７０８が結合され、図１に示すリセット増幅器１０６と
同様の機能を備えている。トランジスタ７０６の端子７０６ａは、トランジスタ
７０８の端子７０８ｃおよびトランジスタ７１０の端子７１０ｂに結合され、画
素デバイス７２２をリセットする。トランジスタ７０６の端子７０６ｃおよび７
０６ｄは、電源vddに結合され、ＡＰＳ７００に電力を供給する。端子７０６ｂ
は、電圧バイアスvbiasに結合され、トランジスタ７０６をバイアスする。トラ
ンジスタ７０８の端子７０８ａは、図１に関して説明したように、リセット電圧
vrに結合されている。端子７０８ｂは接地に結合されている。
同様の機能を備えている。トランジスタ７０６の端子７０６ａは、トランジスタ
７０８の端子７０８ｃおよびトランジスタ７１０の端子７１０ｂに結合され、画
素デバイス７２２をリセットする。トランジスタ７０６の端子７０６ｃおよび７
０６ｄは、電源vddに結合され、ＡＰＳ７００に電力を供給する。端子７０６ｂ
は、電圧バイアスvbiasに結合され、トランジスタ７０６をバイアスする。トラ
ンジスタ７０８の端子７０８ａは、図１に関して説明したように、リセット電圧
vrに結合されている。端子７０８ｂは接地に結合されている。
【００４５】
端子７０６ａ、７０８ｃは全てトランジスタ７１０の端子７１０ｂに結合され
ている。トランジスタ７１０がオンのとき、トランジスタ７１０は、トランジス
タ７０６、７０８に出力容量Clを与える。出力容量Clは、既に図１に関して説明
したリセット増幅器１０６の出力容量Clと同様である。端子７１０ａは、電圧vg に結合されている。トランジスタ７１０は、端子７１０ｃを介してトランジスタ
７１４に結合されている。
ている。トランジスタ７１０がオンのとき、トランジスタ７１０は、トランジス
タ７０６、７０８に出力容量Clを与える。出力容量Clは、既に図１に関して説明
したリセット増幅器１０６の出力容量Clと同様である。端子７１０ａは、電圧vg に結合されている。トランジスタ７１０は、端子７１０ｃを介してトランジスタ
７１４に結合されている。
【００４６】
トランジスタ７１４の端子７１４ｃは、読み出しノード７１２に結合されてい
る。トランジスタ７１４の端子７１４ａは、電源vdd2に結合されている。トラン
ジスタ７１４の端子７１４ｂは、接地に結合されている。トランジスタ７１４は
、図１におけるスイッチ１０８に関して既に説明したように、画素デバイス７２
２をリセットするスイッチとして機能する。
る。トランジスタ７１４の端子７１４ａは、電源vdd2に結合されている。トラン
ジスタ７１４の端子７１４ｂは、接地に結合されている。トランジスタ７１４は
、図１におけるスイッチ１０８に関して既に説明したように、画素デバイス７２
２をリセットするスイッチとして機能する。
【００４７】
基準ノード７１２は、読み出し回路７０４のトランジスタ７１８、およびトラ
ンジスタ７０８の端子７０８ｄに結合され、トランジスタ７０８へのフィードバ
ック経路を設ける。基準ノード７１２は、画素デバイス７２２にも結合されてい
る。
ンジスタ７０８の端子７０８ｄに結合され、トランジスタ７０８へのフィードバ
ック経路を設ける。基準ノード７１２は、画素デバイス７２２にも結合されてい
る。
【００４８】
ＡＰＳ７００におけるリセット回路７０２の動作は、既に図１に関して説明し
たリセット回路１０２の動作と同様であるので、これについては論じないことに
する。
たリセット回路１０２の動作と同様であるので、これについては論じないことに
する。
【００４９】
本発明の実施形態に関する以上の説明は、例示および記載の目的のために提示
したのである。以上で全てであること、即ち、本発明を開示した通りの形態に限
定することを意図するのではない。前述の教示に鑑み、多くの変更や変形が可能
である。例えば、本発明のリセット回路の前述の実施形態に外部リセット機構を
追加して、外部ソースから画素をリセットするようにしてもよい。したがって、
本発明の範囲は、この詳細な説明ではなく、添付した特許請求の範囲によって限
定されることを意図するものである。
したのである。以上で全てであること、即ち、本発明を開示した通りの形態に限
定することを意図するのではない。前述の教示に鑑み、多くの変更や変形が可能
である。例えば、本発明のリセット回路の前述の実施形態に外部リセット機構を
追加して、外部ソースから画素をリセットするようにしてもよい。したがって、
本発明の範囲は、この詳細な説明ではなく、添付した特許請求の範囲によって限
定されることを意図するものである。
【００５０】
式の定数
【図１】
図１は、本発明による、アクティブ・リセット読み出しを行うＡＰＳの一実施
形態の構成図である。
形態の構成図である。
【図２】
図２は、図１におけるＡＰＳのリセット波形を示すグラフである。
【図３】
図３は、図１におけるＡＰＳについて遅れを規定する波形のグラフである。
【図４】
図４Ａは、時点ｔ3における図１のＡＰＳ回路について、小信号モデルを示す
概略図である。 図４Ｂは、時点ｔ2における図１のＡＰＳ回路について、小信号モデルを示す
概略図である。 図４Ｃは、電圧ｖgが低下する際の図１のＡＰＳ回路について、小信号モデル
を示す概略図である。
概略図である。 図４Ｂは、時点ｔ2における図１のＡＰＳ回路について、小信号モデルを示す
概略図である。 図４Ｃは、電圧ｖgが低下する際の図１のＡＰＳ回路について、小信号モデル
を示す概略図である。
【図５】
図５は、図１のＡＰＳ回路を用いて画素デバイスをリセットする方法ステッ
プのフロー図である。
プのフロー図である。
【図６】
図６は、本発明によるＡＰＳの別の実施形態の構成図である。
【図７】
図７は、本発明による６トランジスタＡＰＳ回路の構成図である。
Claims (21)
- 【請求項１】 画像センサにおいて画素デバイスから低ノイズで読み出しを
行う方法であって、前記画像センサが、前記画素デバイスのリセットを制御する
リセット制御ループを有するリセット回路を含み、前記リセット制御ループが比
較モジュールおよびスイッチを含み、前記比較モジュールが、リセット信号を受
ける第１入力と、読み出しノードからフィードバック信号を受ける第２入力とを
含み、前記読み出しノードが前記スイッチおよび画素デバイスの出力にそれぞれ
結合されており、前記方法は、 （ａ）前記リセット信号を前記フィードバック信号と比較するステップと、 （ｂ）前記リセット信号と前記フィードバック信号との間で検出された差に応
答して前記スイッチをオンおよびオフに切り換えるステップと、 （ｃ）前記スイッチがオフであることに応答して前記リセット制御ループ内の
容量によって前記リセット制御ループを制御するステップであって、前記フィー
ドバック信号が前記読み出しノードにおけるノイズを低減する、ステップと、 から成る方法。 - 【請求項２】 請求項１記載の方法において、前記ステップ（ｃ）は、前記
比較モジュールの重複容量と画素デバイスの容量とを結合して容量性分圧器を形
成し、前記読み出しノードにおけるノイズを低減することを含む方法。 - 【請求項３】 請求項１記載の方法において、前記スイッチは、前記リセッ
ト信号が前記読み出し信号を超過することに応答してオンに切り換えられ、前記
スイッチは、前記読み出し信号が前記リセット信号を超過することに応答してオ
フに切り換えられる方法。 - 【請求項４】 請求項１記載の方法であって、更に、前記比較モジュールの
出力の帯域を制限するステップを含む方法。 - 【請求項５】 請求項１記載の方法において、前記リセット信号は、時点t1 における第１電圧レベルから時点t2における第２電圧レベルまで、所定の遷移速
度で遷移する方法。 - 【請求項６】 請求項５記載の方法において、前記リセット信号は、約０．
１Ｖ／μｓないし約２Ｖ／μｓの範囲の速度で遷移する方法。 - 【請求項７】 画素デバイスをリセットする回路であって、 読み出しノードに結合され、前記画素デバイスをリセットするスイッチであっ
て、前記読み出しノードがフィードバック信号を供給する、該スイッチと、 前記スイッチ、前記フィードバック信号、およびリセット信号に結合された比
較モジュールであって、前記フィードバック信号と前記リセット信号との間で検
出された差に応答して前記スイッチをオンおよびオフに切り換え、前記フィード
バック信号が前記読み出しノードにおけるノイズを低減する、該比較モジュール
と、 を備える回路。 - 【請求項８】 請求項７記載の回路において、前記比較モジュールは、複数
の入力および出力を有する少なくとも１つの増幅器を含み、該増幅器は、第１電
圧源に結合されリセット電圧を受ける第１入力と、前記読み出しノードに結合さ
れ読み出し電圧を受ける第２入力とを有することを特徴とする該回路。 - 【請求項９】 請求項８記載の回路において、前記スイッチは、複数の端子
を有する少なくとも１つのトランジスタを含み、該トランジスタは、前記増幅器
の出力に結合され、前記読み出し電圧および前記リセット電圧間で検出された差
に応答して前記トランジスタをオンおよびオフに切り換える第１端子と、前記読
み出しノードに結合され前記画素デバイスをリセットする第２端子とを有するこ
とを特徴とする該回路。 - 【請求項１０】 請求項７記載の回路において、前記比較モジュールが帯域
を制限されている回路。 - 【請求項１１】 請求項７記載の回路において、前記比較モジュールの重複
容量および画素デバイスの容量を前記フィードバック信号に結合し、前記読み出
しノードにおけるノイズを低減する容量性分圧器を備えた回路。 - 【請求項１２】 請求項７記載の回路において、前記読み出しノードを読み
出し回路に結合した回路。 - 【請求項１３】 請求項８記載の回路において、前記トランジスタはＮＭＯ
Ｓトランジスタである回路。 - 【請求項１４】 請求項７記載の回路において、前記スイッチは、前記リセ
ット電圧が前記読み出し電圧を超過することに応答してオンとなり、前記スイッ
チは、前記読み出し電圧が前記リセット電圧を超過することに応答してオフとな
る回路。 - 【請求項１５】 請求項７記載の回路において、前記スイッチは、前記リセ
ット電圧が前記読み出し電圧を超過することに応答してオフとなり、前記スイッ
チは、前記読み出し電圧が前記リセット電圧を超過することに応答してオンとな
る回路。 - 【請求項１６】 請求項９記載の回路において、前記トランジスタは電圧を
引き上げることのみが可能である回路。 - 【請求項１７】 請求項７記載の回路であって、更に、前記画素デバイスを
リセットする外部リセット回路を含む回路。 - 【請求項１８】 請求項７記載の回路であって、更に、前記比較モジュール
に結合され、前記読み出しノードにおける電圧を所定の基準レベルに引き込む電
圧パルスを供給するパルス回路を含む回路。 - 【請求項１９】 請求項７記載の回路であって、更に、前記読み出しノード
と前記比較モジュールの出力とに結合された前記スイッチの入力を分離する第２
スイッチを含む回路。 - 【請求項２０】 画素デバイスをリセットする回路であって、 少なくとも２つの端子を有するスイッチであって、前記画素デバイスに結合さ
れた第１端子と、読み出しノード電圧を供給する読み出しノードとを有する、ス
イッチと、 前記スイッチの前記第２端子に結合され前記スイッチを制御する出力電圧を供
給する出力を有する比較モジュールであって、該比較モジュールは少なくとも２
つの入力を有し、第１入力が前記読み出しノード電圧を受け、第２入力がリセッ
ト信号を受け、前記比較モジュールは、前記リセット信号および前記読み出しノ
ード電圧を比較し、前記読み出しノード電圧および前記リセット信号間の差に応
答して出力電圧を供給し、前記読み出しノード電圧は容量性分圧器に結合され、
前記読み出しノードにおけるノイズを低減する、該比較モジュールと、 を備える該回路。 - 【請求項２１】 請求項２０記載の回路において、前記読み出しノード電圧
はノイズであり、前記読み出しノード電圧が前記画素デバイスがオフのときにの
み、前記容量性分圧器に結合される回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/400,789 US6424375B1 (en) | 1999-09-21 | 1999-09-21 | Low noise active reset readout for image sensors |
| US09/400,789 | 1999-09-21 | ||
| PCT/US2000/025848 WO2001022727A1 (en) | 1999-09-21 | 2000-09-20 | Low noise active reset readout for image sensors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003510909A true JP2003510909A (ja) | 2003-03-18 |
| JP4626794B2 JP4626794B2 (ja) | 2011-02-09 |
Family
ID=23585019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001525963A Expired - Lifetime JP4626794B2 (ja) | 1999-09-21 | 2000-09-20 | 画像センサの低ノイズ・アクティブ・リセット読み出し |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6424375B1 (ja) |
| EP (1) | EP1222815A4 (ja) |
| JP (1) | JP4626794B2 (ja) |
| WO (1) | WO2001022727A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004320760A (ja) * | 2003-04-14 | 2004-11-11 | Agilent Technol Inc | ４トランジスタピクセルセンサを有するｃｍｏｓ画像センサ |
| JP2016127593A (ja) * | 2014-12-26 | 2016-07-11 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900839B1 (en) * | 2000-09-29 | 2005-05-31 | Rockwell Science Center, Llc | High gain detector amplifier with enhanced dynamic range for single photon read-out of photodetectors |
| US6888572B1 (en) * | 2000-10-26 | 2005-05-03 | Rockwell Science Center, Llc | Compact active pixel with low-noise image formation |
| WO2003024091A1 (en) * | 2000-11-16 | 2003-03-20 | California Institute Of Technology | Photodiode cmos imager with column-feedback soft-reset |
| JP3734717B2 (ja) * | 2001-04-26 | 2006-01-11 | 富士通株式会社 | イメージセンサ |
| FR2825219B1 (fr) * | 2001-05-28 | 2003-09-05 | St Microelectronics Sa | Pixel actif cmos a bruit reduit |
| US6567028B2 (en) * | 2001-10-12 | 2003-05-20 | Micron Technology, Inc. | Reference voltage stabilization in CMOS sensors |
| US7298406B2 (en) * | 2002-01-16 | 2007-11-20 | Micron Technology, Inc. | Ground referenced pixel reset |
| FR2839841A1 (fr) * | 2002-05-17 | 2003-11-21 | St Microelectronics Sa | Pixel actif cmos a bruit reduit |
| US7443431B2 (en) | 2002-09-13 | 2008-10-28 | Eastman Kodak Company | Fixed pattern noise removal in CMOS imagers across various operational conditions |
| US6888573B2 (en) * | 2002-10-31 | 2005-05-03 | Motorola, Inc. | Digital pixel sensor with anti-blooming control |
| US7277129B1 (en) * | 2002-10-31 | 2007-10-02 | Sensata Technologies, Inc. | Pixel design including in-pixel correlated double sampling circuit |
| US7215369B2 (en) * | 2003-04-02 | 2007-05-08 | Micron Technology, Inc. | Compact pixel reset circuits using reversed current readout |
| US7417677B2 (en) * | 2003-08-08 | 2008-08-26 | Micron Technology, Inc. | Lag cancellation in CMOS image sensors |
| US7274397B2 (en) * | 2003-08-11 | 2007-09-25 | Micron Technology, Inc. | Image sensor with active reset and randomly addressable pixels |
| JP4571150B2 (ja) * | 2003-12-11 | 2010-10-27 | アドバセンス・テクノロジーズ・（２００４）・リミテッド | カメラぶれ補正方法及び装置 |
| US7414653B2 (en) * | 2003-12-19 | 2008-08-19 | Micron Technology, Inc. | Dark reduction via feedback control of photodiode bias |
| US7010086B2 (en) * | 2004-01-15 | 2006-03-07 | Agilent Technologies, Inc. | Three-dimensional x-ray imaging system |
| KR100994993B1 (ko) * | 2004-03-16 | 2010-11-18 | 삼성전자주식회사 | 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법 |
| US7132638B2 (en) * | 2004-06-10 | 2006-11-07 | Fairchild Imaging | CCD imaging array with improved charge sensing circuit |
| US7235771B2 (en) * | 2004-07-29 | 2007-06-26 | California Institute Of Technology | Increasing the dynamic range of CMOS photodiode imagers |
| US7015844B1 (en) * | 2004-08-30 | 2006-03-21 | Micron Technology, Inc. | Minimized SAR-type column-wide ADC for image sensors |
| US7791664B1 (en) | 2006-07-20 | 2010-09-07 | Advasense Technologies Ltd. | Methods for reading a pixel and for writing to a pixel and a device having pixel reading capabilities and pixel writing capabilities |
| US7755679B2 (en) * | 2007-03-07 | 2010-07-13 | Altasens, Inc. | Apparatus and method for reducing edge effect in an image sensor |
| US7615754B2 (en) * | 2007-03-08 | 2009-11-10 | Fairchild Imaging, Inc. | Compact CMOS-based x-ray detector adapted for dental applications |
| US9609243B2 (en) * | 2007-05-25 | 2017-03-28 | Uti Limited Partnership | Systems and methods for providing low-noise readout of an optical sensor |
| US7812879B2 (en) * | 2007-10-30 | 2010-10-12 | Fairchild Imaging | Self-triggering CMOS image sensor |
| US8059178B2 (en) * | 2008-02-28 | 2011-11-15 | Sharp Laboratories Of America, Inc. | CMOS imager flush reset |
| US20100271517A1 (en) * | 2009-04-24 | 2010-10-28 | Yannick De Wit | In-pixel correlated double sampling pixel |
| US8952729B2 (en) | 2013-04-03 | 2015-02-10 | BAE Systems Imaging Solutions Inc. | Sample and hold circuit with reduced noise |
| US9600705B2 (en) * | 2015-02-11 | 2017-03-21 | Fingerprint Cards Ab | Capacitive fingerprint sensing device with current readout from sensing elements |
| WO2017124052A1 (en) | 2016-01-15 | 2017-07-20 | Invisage Technologies, Inc. | Image sensors including global electronic shutter |
| WO2017214391A1 (en) * | 2016-06-08 | 2017-12-14 | Invisage Technologies, Inc. | Image sensors with electronic shutter |
| CN112437238B (zh) * | 2019-08-26 | 2023-06-09 | 天津大学青岛海洋技术研究院 | 一种低kTC噪声三维图像传感器锁相像素结构 |
| CN215642733U (zh) * | 2020-02-06 | 2022-01-25 | 联咏科技股份有限公司 | 读出集成电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04506570A (ja) * | 1989-07-03 | 1992-11-12 | イギリス国 | アバランシェフォトダイオード |
| JPH05215607A (ja) * | 1991-06-20 | 1993-08-24 | Hewlett Packard Co <Hp> | フォトダイオードアレイ |
| JPH05252445A (ja) * | 1992-03-04 | 1993-09-28 | Sony Corp | 増幅型固体撮像装置 |
| JPH10281870A (ja) * | 1997-02-04 | 1998-10-23 | Matsushita Electron Corp | 物理量分布検知半導体装置およびその駆動方法 |
| JP2002516530A (ja) * | 1998-05-19 | 2002-06-04 | コネクサント システムズ，インコーポレーテッド | キャパシタレス相関二重サンプリング方式のアクティブ画素センサ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1423779A (en) * | 1972-02-14 | 1976-02-04 | Hewlett Packard Co | Photon isolators |
| US4523231A (en) * | 1983-01-26 | 1985-06-11 | Ncr Canada Ltd - Ncr Canada Ltee | Method and system for automatically detecting camera picture element failure |
| JPS61147680A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | Ｃｃｄイメ−ジセンサの駆動回路 |
| US5121214A (en) * | 1990-06-29 | 1992-06-09 | The United States Of America As Represented By The United States Department Of Energy | Method for eliminating artifacts in CCD imagers |
| GB2269010B (en) * | 1992-07-25 | 1996-01-17 | Roke Manor Research | Improvements in or relating to photon counters |
| FR2722635B1 (fr) * | 1994-07-12 | 1996-08-23 | Thomson Csf Semiconducteurs | Circuit de suppression de courant d'obscurite de photodetecteur |
| SE9502063L (sv) * | 1995-06-07 | 1996-10-28 | Integrated Vision Prod | Anordning för inläsning och behandling av bildinformation |
-
1999
- 1999-09-21 US US09/400,789 patent/US6424375B1/en not_active Expired - Lifetime
-
2000
- 2000-09-20 JP JP2001525963A patent/JP4626794B2/ja not_active Expired - Lifetime
- 2000-09-20 WO PCT/US2000/025848 patent/WO2001022727A1/en active Application Filing
- 2000-09-20 EP EP00966776A patent/EP1222815A4/en not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04506570A (ja) * | 1989-07-03 | 1992-11-12 | イギリス国 | アバランシェフォトダイオード |
| JPH05215607A (ja) * | 1991-06-20 | 1993-08-24 | Hewlett Packard Co <Hp> | フォトダイオードアレイ |
| JPH05252445A (ja) * | 1992-03-04 | 1993-09-28 | Sony Corp | 増幅型固体撮像装置 |
| JPH10281870A (ja) * | 1997-02-04 | 1998-10-23 | Matsushita Electron Corp | 物理量分布検知半導体装置およびその駆動方法 |
| JP2002516530A (ja) * | 1998-05-19 | 2002-06-04 | コネクサント システムズ，インコーポレーテッド | キャパシタレス相関二重サンプリング方式のアクティブ画素センサ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004320760A (ja) * | 2003-04-14 | 2004-11-11 | Agilent Technol Inc | ４トランジスタピクセルセンサを有するｃｍｏｓ画像センサ |
| JP4517707B2 (ja) * | 2003-04-14 | 2010-08-04 | マイクロン テクノロジー， インク． | ４トランジスタピクセルセンサを有するｃｍｏｓ画像センサ |
| JP2016127593A (ja) * | 2014-12-26 | 2016-07-11 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1222815A1 (en) | 2002-07-17 |
| US6424375B1 (en) | 2002-07-23 |
| WO2001022727A9 (en) | 2002-10-03 |
| EP1222815A4 (en) | 2006-11-02 |
| JP4626794B2 (ja) | 2011-02-09 |
| WO2001022727A1 (en) | 2001-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003510909A (ja) | 画像センサの低ノイズ・アクティブ・リセット読み出し | |
| US7345269B2 (en) | Method and apparatus providing configurable current source device for image sensors with a selective current at an output node | |
| JP4372097B2 (ja) | 赤外線センサ、赤外線カメラ、赤外線センサの駆動方法および赤外線カメラの駆動方法 | |
| US7265329B2 (en) | Image sensors with distributed amplifiers and related methods | |
| US7408138B2 (en) | Analog-to-digital converter with noise compensation in CMOS image sensor | |
| JP5014388B2 (ja) | 単一光子画像形成素子 | |
| EP2062431B1 (en) | Method and apparatus for suppressing noise in image sensor devices | |
| US7746383B2 (en) | Photodiode CMOS imager with column-feedback soft-reset for imaging under ultra-low illumination and with high dynamic range | |
| US7411168B2 (en) | CMOS imager with wide dynamic range pixel | |
| JP2010063096A6 (ja) | 単一光子画像形成素子 | |
| JPH11266404A (ja) | Ｃｍｏｓ領域アレイ・センサのための不整合非依存リセット感知 | |
| US20040227109A1 (en) | Combined linear-logarithmic image sensor | |
| US8471189B2 (en) | CMOS linear voltage/current dual-mode imager | |
| US6900839B1 (en) | High gain detector amplifier with enhanced dynamic range for single photon read-out of photodetectors | |
| JP2002064751A (ja) | 固体撮像装置 | |
| US6995797B2 (en) | Charge detecting device for a solid state imaging device | |
| JP3793033B2 (ja) | 赤外線センサ及びその駆動方法 | |
| Yazici et al. | A new high dynamic range ROIC with smart light intensity control unit | |
| Chen et al. | CMOS active pixel sensor achieving 90-dB dynamic range with column-level active reset | |
| JP4307704B2 (ja) | 固体撮像装置 | |
| US20160295146A1 (en) | Image lag mitigation for buffered direct injection readout with current mirror | |
| Priyadarshini et al. | A WDR CMOS image sensor employing in-pixel capacitive variation using a re-configurable source follower for low light applications | |
| JP2001036059A (ja) | 固体撮像装置 | |
| Kozlowski | Noise minimization via deep submicron system-on-chip integration in megapixel CMOS imaging sensors | |
| CN116033276A (zh) | 图像传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040316 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040317 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060629 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070820 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080604 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100421 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100722 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101027 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4626794 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |