JP2003510876A - プログラマブルシフタを使用するｆｉｒフィルタ - Google Patents
プログラマブルシフタを使用するｆｉｒフィルタInfo
- Publication number
- JP2003510876A JP2003510876A JP2001525841A JP2001525841A JP2003510876A JP 2003510876 A JP2003510876 A JP 2003510876A JP 2001525841 A JP2001525841 A JP 2001525841A JP 2001525841 A JP2001525841 A JP 2001525841A JP 2003510876 A JP2003510876 A JP 2003510876A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- scaled
- coefficient
- filter coefficient
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
乗算器（３６、８６）の下流に結合されたプログラマブルシフタ（４８、８８）を利用して、入力値と所定のフィルタ関数を実現する予め位取りされたフィルタ係数との積をシフトする回路配列及び方法。適切な予め位取りされたフィルタ係数と積をシフトさせるシフト距離との適切な選択により、フィルタのディジタル実施に関連した打切り誤差を最小にすることができ、同じ係数分解能を持つ他の個別フィルタの実施と比較して改良されたフィルタ応答を可能にし、又は代替として、許容可能なフィルタ応答が減少された係数分解能で維持されるようにする。さらに、係数分解能を減少させた場合に、同等の従来設計よりも比較的より小さなスペース、より小さな電力消費、さらにより小さな遅延のフィルタを実現することができる。
Description
【０００１】
本発明は、概してディジタルフィルタに関し、より詳細には、有限インパルス
応答（ＦＩＲ）フィルタ及びそのハードウェアの実現に関する。
応答（ＦＩＲ）フィルタ及びそのハードウェアの実現に関する。
【０００２】
有限インパルス応答（ＦＩＲ）フィルタのようなディジタルフィルタは、いく
つかの電子的な用途で使用されている。例えば、ディジタルフィルタは、無線通
信の用途、例えば、無線電話送受話器、無線ネットワークのハードウェアなどで
広範に使用されて、入力無線信号をフィルタにかけ処理して、そこからデータス
トリームを回復する。一般的に、しかしそれに限られないが、ディジタルフィル
タは、他の制御回路及びディジタル信号処理回路とともに集積回路装置に実装さ
れる。
つかの電子的な用途で使用されている。例えば、ディジタルフィルタは、無線通
信の用途、例えば、無線電話送受話器、無線ネットワークのハードウェアなどで
広範に使用されて、入力無線信号をフィルタにかけ処理して、そこからデータス
トリームを回復する。一般的に、しかしそれに限られないが、ディジタルフィル
タは、他の制御回路及びディジタル信号処理回路とともに集積回路装置に実装さ
れる。
【０００３】
ディジタルフィルタは、比較的高速にデータを処理しなければならないことが
多く、そのために多くの場合に、ディジタルフィルタ内の内部遅延を最小にする
ことが望ましい。また、小型化に向けての絶え間のない努力を想定すれば、ディ
ジタルフィルタは、集積回路装置上において可能な限りコンパクトでかつ可能な
限り小さなスペースを占めることが多くの場合に望ましい。さらに、無線電話送
受話器のような携帯型の用途で使用されるときには、装置の全体的な電池寿命の
延長を支援するために、ディジタルフィルタの電力消費を最小限にすることが多
くの場合に望ましい。
多く、そのために多くの場合に、ディジタルフィルタ内の内部遅延を最小にする
ことが望ましい。また、小型化に向けての絶え間のない努力を想定すれば、ディ
ジタルフィルタは、集積回路装置上において可能な限りコンパクトでかつ可能な
限り小さなスペースを占めることが多くの場合に望ましい。さらに、無線電話送
受話器のような携帯型の用途で使用されるときには、装置の全体的な電池寿命の
延長を支援するために、ディジタルフィルタの電力消費を最小限にすることが多
くの場合に望ましい。
【０００４】
１つの一般に使用される種類のディジタルフィルタは、有限インパルス応答（
ＦＩＲ）フィルタであり、そのフィルタの（時間領域における）挙動は、一般に
次式で表される。
ＦＩＲ）フィルタであり、そのフィルタの（時間領域における）挙動は、一般に
次式で表される。
【０００５】
【数１】
ここで、ｎは係数の番号であり、ｘ［ｋ］はｋ番目の時間ステップにおける入
力値であり、Ｈ［ｉ］は符号付き整数ＦＩＲフィルタ係数であり、さらにｙ［ｋ
］はｋ番目の時間ステップにおけるフィルタのフィルタ処理された出力値である
。
力値であり、Ｈ［ｉ］は符号付き整数ＦＩＲフィルタ係数であり、さらにｙ［ｋ
］はｋ番目の時間ステップにおけるフィルタのフィルタ処理された出力値である
。
【０００６】
そのような伝達関数をハードウェアで実現するために、一般に別個の乗算器段
と加算器段とが利用されて、乗算器段は各入力値とフィルタ係数との積を生成す
るように構成されており、さらに加算器段は乗算器段により生成された積を合計
してフィルタ処理された出力を生成するように構成されている。いくつかの用途
では、並列回路を使用して各乗算を並列に行うように、乗算器段は構成されてい
る。しかし、スペースが制約されるいくつかの用途では、そのような並列回路は
大きすぎることが多い。他の方法では、単一の乗算器が使用されて、その単一乗
算器に入力値と係数とを順次に供給して積を生成し、それが加算器段で合計され
る。
と加算器段とが利用されて、乗算器段は各入力値とフィルタ係数との積を生成す
るように構成されており、さらに加算器段は乗算器段により生成された積を合計
してフィルタ処理された出力を生成するように構成されている。いくつかの用途
では、並列回路を使用して各乗算を並列に行うように、乗算器段は構成されてい
る。しかし、スペースが制約されるいくつかの用途では、そのような並列回路は
大きすぎることが多い。他の方法では、単一の乗算器が使用されて、その単一乗
算器に入力値と係数とを順次に供給して積を生成し、それが加算器段で合計され
る。
【０００７】
乗算器構造の最適化の進歩にもかかわらず（例えば、ブース・ウォレス（Boot
h-Wallace）乗算器の設計）、多くの場合に依然として乗算器段がＦＩＲフィル
タの中で最も大きくかつ最も遅い構成要素である。従って、フィルタ設計に関連
した大きさ、電力消費及び遅延を減少させようとする試みは、フィルタの乗算器
段の縮小に集中することが多い。
h-Wallace）乗算器の設計）、多くの場合に依然として乗算器段がＦＩＲフィル
タの中で最も大きくかつ最も遅い構成要素である。従って、フィルタ設計に関連
した大きさ、電力消費及び遅延を減少させようとする試みは、フィルタの乗算器
段の縮小に集中することが多い。
【０００８】
乗算器の大きさを小さくする１つの方法は、理想的なフィルタ係数を表すため
に使用されるディジタル値の分解能（又は、ビット数）を減少させることである
。しかし、分解能を減少させると、理想的なフィルタ係数を固定幅のディジタル
値に丸めて変換することに起因する打切り誤差の増加のために、必ず、フィルタ
の応答（即ち、実際のフィルタ変換関数が、そのフィルタが目的として設計され
た理想的な伝達関数に一致する程度）もまた減少する。従って、係数の分解能を
減少させることができる程度は、フィルタの必要な許容範囲で制限されることが
多い。
に使用されるディジタル値の分解能（又は、ビット数）を減少させることである
。しかし、分解能を減少させると、理想的なフィルタ係数を固定幅のディジタル
値に丸めて変換することに起因する打切り誤差の増加のために、必ず、フィルタ
の応答（即ち、実際のフィルタ変換関数が、そのフィルタが目的として設計され
た理想的な伝達関数に一致する程度）もまた減少する。従って、係数の分解能を
減少させることができる程度は、フィルタの必要な許容範囲で制限されることが
多い。
【０００９】
他の方法では、ＦＩＲフィルタ係数の操作により使用乗算器を無くそうとする
。一例として、係数は２の整数乗に等しいことが要求され得るものであり、その
結果、簡単で効率のよいシフトレジスタの設計を使用して乗算を行うようにする
ことができる。他の例として、加算器とシフトレジスタとの構成可能なブロック
を使用して、基本的に各係数を２の整数乗の和として表し、それにより、入力値
に対して複数のシフト動作を並列に行って係数と入力値との乗算を表すことがで
きる（例えば、１０の値を持つ係数の乗算は、８及び２と入力値との乗算にそれ
ぞれ対応する２つのシフト動作の結果を互いに合計することで、実現し得る。
。一例として、係数は２の整数乗に等しいことが要求され得るものであり、その
結果、簡単で効率のよいシフトレジスタの設計を使用して乗算を行うようにする
ことができる。他の例として、加算器とシフトレジスタとの構成可能なブロック
を使用して、基本的に各係数を２の整数乗の和として表し、それにより、入力値
に対して複数のシフト動作を並列に行って係数と入力値との乗算を表すことがで
きる（例えば、１０の値を持つ係数の乗算は、８及び２と入力値との乗算にそれ
ぞれ対応する２つのシフト動作の結果を互いに合計することで、実現し得る。
【００１０】
しかし、これらの方法の各々では、係数の分解能が著しく減少して、適切なフ
ィルタ応答を維持するために追加の係数が必要になることがある。その結果、追
加の係数を処理するための追加の回路が必要になり、フィルタのスペース、電力
消費及び遅延が増大する。さらに、そのような乗算器代替物の配置は、乗算器よ
りも難しくかつ複雑であることが多く、結果として生じる回路配置は効率のよい
ものではない。いくつかの乗算器設計は、コンパクトさ、低電力消費及び速度に
対して高度に最適化されており、その結果、そのような代替構造の乗算器に優る
利益は、あるとしても、無視できる程度である。さらに、そのような代替構造で
得られる大きさ縮小の改良は、多くの場合に遅延の増大で埋め合わされて、いく
つかの高速の用途に対してそのような構造は不適当になっている。
ィルタ応答を維持するために追加の係数が必要になることがある。その結果、追
加の係数を処理するための追加の回路が必要になり、フィルタのスペース、電力
消費及び遅延が増大する。さらに、そのような乗算器代替物の配置は、乗算器よ
りも難しくかつ複雑であることが多く、結果として生じる回路配置は効率のよい
ものではない。いくつかの乗算器設計は、コンパクトさ、低電力消費及び速度に
対して高度に最適化されており、その結果、そのような代替構造の乗算器に優る
利益は、あるとしても、無視できる程度である。さらに、そのような代替構造で
得られる大きさ縮小の改良は、多くの場合に遅延の増大で埋め合わされて、いく
つかの高速の用途に対してそのような構造は不適当になっている。
【００１１】
従って、当技術分野では、従来の設計よりも小さなスペース、小さな電力でか
つ遅延が少なくて望ましいフィルタ応答を実現する改良されたディジタルフィル
タ設計が非常に必要とされている。
つ遅延が少なくて望ましいフィルタ応答を実現する改良されたディジタルフィル
タ設計が非常に必要とされている。
【００１２】
【課題を解決するための手段】
本発明は、従来技術に関連したこれら及び他の問題に対処して、ディジタルフ
ィルタの乗算器段が、乗算器の下流に結合されたプログラマブルシフタを使用し
て、所定のフィルタ機能を実現する「予め位取りされた」フィルタ係数と入力値
との積をシフトする回路構成及び方法を提供する。適切な予め位取りされたフィ
ルタ係数、及び、積をシフトすべき「シフト距離」の適切な選択によって、フィ
ルタのディジタル実施に関連した打切り誤差を最小にすることが可能であり、同
じ係数分解能を持った他のフィルタ実施に比べて改良されたフィルタ応答を提供
し、又は、代替として、減少された係数分解能を用いて適切なフィルタ応答を維
持することができるようになる。さらに、係数分解能を減少させた場合に、同等
の従来設計よりも比較的小さなスペース、小さな電力消費、さらに少ない遅延の
フィルタを実現することができる。
ィルタの乗算器段が、乗算器の下流に結合されたプログラマブルシフタを使用し
て、所定のフィルタ機能を実現する「予め位取りされた」フィルタ係数と入力値
との積をシフトする回路構成及び方法を提供する。適切な予め位取りされたフィ
ルタ係数、及び、積をシフトすべき「シフト距離」の適切な選択によって、フィ
ルタのディジタル実施に関連した打切り誤差を最小にすることが可能であり、同
じ係数分解能を持った他のフィルタ実施に比べて改良されたフィルタ応答を提供
し、又は、代替として、減少された係数分解能を用いて適切なフィルタ応答を維
持することができるようになる。さらに、係数分解能を減少させた場合に、同等
の従来設計よりも比較的小さなスペース、小さな電力消費、さらに少ない遅延の
フィルタを実現することができる。
【００１３】
いくつかの方法でフィルタ関数からの理想的なフィルタ係数を表すために、本
発明に従った予め位取りされたフィルタ係数を使用することができる。予め位取
りされたフィルタ係数に関連したシフト距離を桁移動子とする２の累乗に等しい
位取り係数で、理想的なフィルタ係数を位取りすることにより、予め位取りされ
たフィルタ係数を、理想的なフィルタ係数から得ることができる。そのようなも
のとして、予め位取りされたフィルタ係数に固有な位取り動作は、プログラマブ
ルシフタでシフト動作を行うことにより不要になる。
発明に従った予め位取りされたフィルタ係数を使用することができる。予め位取
りされたフィルタ係数に関連したシフト距離を桁移動子とする２の累乗に等しい
位取り係数で、理想的なフィルタ係数を位取りすることにより、予め位取りされ
たフィルタ係数を、理想的なフィルタ係数から得ることができる。そのようなも
のとして、予め位取りされたフィルタ係数に固有な位取り動作は、プログラマブ
ルシフタでシフト動作を行うことにより不要になる。
【００１４】
また、理想的なフィルタ係数と位取り係数との積に対して行われる丸め操作に
よって、予め位取りされたフィルタ係数を、理想的なフィルタ係数から得ること
ができる。さらに、理想的なフィルタ係数と基準係数の丸められた積とに補正項
を加えることによって、予め位取りされたフィルタ係数を、理想的なフィルタ係
数から得ることができる。補正項を加えることで、位取り係数による位取りで実
現されるもの以上に、フィルタ応答の一層の改良を得ることができる。
よって、予め位取りされたフィルタ係数を、理想的なフィルタ係数から得ること
ができる。さらに、理想的なフィルタ係数と基準係数の丸められた積とに補正項
を加えることによって、予め位取りされたフィルタ係数を、理想的なフィルタ係
数から得ることができる。補正項を加えることで、位取り係数による位取りで実
現されるもの以上に、フィルタ応答の一層の改良を得ることができる。
【００１５】
一般に、理解されるであろうが、本発明に従った様々な予め位取りされたフィ
ルタ係数の表現を生成するために、いくつかの演算を実施することができる。従
って、本発明はここで議論する特定の実施に限定されない。
ルタ係数の表現を生成するために、いくつかの演算を実施することができる。従
って、本発明はここで議論する特定の実施に限定されない。
【００１６】
本発明を特徴付けるこれら及び他の利点及び特徴は、本明細書に添付され本明
細書の他の部分を形成する特許請求の範囲に示される。しかし、本発明及びそれ
の使用により達成される利点及び目的をより適切に理解するために、図面及び本
発明の例示的な実施形態が説明されている添付の記述内容を参照すべきである。
細書の他の部分を形成する特許請求の範囲に示される。しかし、本発明及びそれ
の使用により達成される利点及び目的をより適切に理解するために、図面及び本
発明の例示的な実施形態が説明されている添付の記述内容を参照すべきである。
【００１７】
本発明に従った実施形態は、一般に、ハードウェア回路で有限インパルス応答
（ＦＩＲ）ディジタルフィルタを効率的に実施するために使用される。以下でよ
り明らかになるように、フィルタ処理の品質にほとんど又は全く悪影響を及ぼす
ことなく、フィルタの大きさ、電力消費、及び遅延を最小にすることができる。
本発明をより適切に理解するために、以下で次の用語を使用する。 Ｈ［ｉ］ 理想的なフィルタ係数 ｈ［ｉ］ 符号付き整数フィルタ係数 Ｈ＊［ｉ］ 位取りされた理想的なフィルタ係数 ｈ＊［ｉ］ 予め位取りされた符号付き整数フィルタ係数 ｎ ＦＩＲフィルタ係数の番号 ｘ［ｋ］ ｋ番目のＦＩＲフィルタ入力値 ｙ［ｋ］ ｋ番目のＦＩＲフィルタ出力値 ｚｋ ｋ番目の複素周波数点 Ｒ 所望の伝達関数と達成される伝達関数との間の偏差を決定する離散的（計算
された）実伝達関数の点の数 ＳＥ 二乗誤差、離散的（Ｒの周波数点ｚｋについて計算された）実伝達関数と
離散化（同じＲの周波数点ｚｋについて計算された）理想的な（所望の）伝達関
数との間の合計二乗差 ｓ［ｉ］ ＦＩＲフィルタ動作時のシフト距離 ｃ［ｉ］ 補正項 Ｗ 最終ＦＩＲフィルタ係数の分解能 Ｔ 丸められた結果が所望ＦＩＲ係数範囲（−２Ｗ−１≦ｈ［ｉ］×２Ｔ≦２Ｗ −１ −１）に適合するように、理想的なＦＩＲフィルタ係数に掛ける共通係数２ Ｔ を決定する。
（ＦＩＲ）ディジタルフィルタを効率的に実施するために使用される。以下でよ
り明らかになるように、フィルタ処理の品質にほとんど又は全く悪影響を及ぼす
ことなく、フィルタの大きさ、電力消費、及び遅延を最小にすることができる。
本発明をより適切に理解するために、以下で次の用語を使用する。 Ｈ［ｉ］ 理想的なフィルタ係数 ｈ［ｉ］ 符号付き整数フィルタ係数 Ｈ＊［ｉ］ 位取りされた理想的なフィルタ係数 ｈ＊［ｉ］ 予め位取りされた符号付き整数フィルタ係数 ｎ ＦＩＲフィルタ係数の番号 ｘ［ｋ］ ｋ番目のＦＩＲフィルタ入力値 ｙ［ｋ］ ｋ番目のＦＩＲフィルタ出力値 ｚｋ ｋ番目の複素周波数点 Ｒ 所望の伝達関数と達成される伝達関数との間の偏差を決定する離散的（計算
された）実伝達関数の点の数 ＳＥ 二乗誤差、離散的（Ｒの周波数点ｚｋについて計算された）実伝達関数と
離散化（同じＲの周波数点ｚｋについて計算された）理想的な（所望の）伝達関
数との間の合計二乗差 ｓ［ｉ］ ＦＩＲフィルタ動作時のシフト距離 ｃ［ｉ］ 補正項 Ｗ 最終ＦＩＲフィルタ係数の分解能 Ｔ 丸められた結果が所望ＦＩＲ係数範囲（−２Ｗ−１≦ｈ［ｉ］×２Ｔ≦２Ｗ −１ −１）に適合するように、理想的なＦＩＲフィルタ係数に掛ける共通係数２ Ｔ を決定する。
【００１８】
さらに、そのようなフィルタの使用及び構成の背景にある原理を具体的に説明
する前に、１つの従来のＦＩＲフィルタ設計を簡単に説明する。
する前に、１つの従来のＦＩＲフィルタ設計を簡単に説明する。
【００１９】
具体的には、図１は、上の式（１）で表される伝達関数を実現することができ
る１つの従来のＦＩＲフィルタ設計１０を示す。フィルタ１０は、１２で表され
るような入力データｘ［ｋ］を受け取り、最後のｎの入力値が任意の与えられた
時間ステップｋでの計算に使用することができるように、そのような入力データ
を入力メモリ１４（例えば、ランダムアクセスメモリ、レジスタ又はラッチのバ
ンク、又は他の形態の記憶装置）に格納する。入力メモリ１４の出力は、乗算器
１６の１つの入力に供給される。その乗算器の他方の入力は係数メモリ１８に結
合され、その係数メモリ１８には、フィルタ１０で実現される伝達関数を表すフ
ィルタ係数がその中に格納されている。乗算器１６の出力は合計回路２０に供給
され、その合計回路２０が乗算器で出力された値を累積し、時間ステップｋの結
果ｙ［ｋ］を出力２２から出力する。
る１つの従来のＦＩＲフィルタ設計１０を示す。フィルタ１０は、１２で表され
るような入力データｘ［ｋ］を受け取り、最後のｎの入力値が任意の与えられた
時間ステップｋでの計算に使用することができるように、そのような入力データ
を入力メモリ１４（例えば、ランダムアクセスメモリ、レジスタ又はラッチのバ
ンク、又は他の形態の記憶装置）に格納する。入力メモリ１４の出力は、乗算器
１６の１つの入力に供給される。その乗算器の他方の入力は係数メモリ１８に結
合され、その係数メモリ１８には、フィルタ１０で実現される伝達関数を表すフ
ィルタ係数がその中に格納されている。乗算器１６の出力は合計回路２０に供給
され、その合計回路２０が乗算器で出力された値を累積し、時間ステップｋの結
果ｙ［ｋ］を出力２２から出力する。
【００２０】
制御回路２４は各メモリ１４、１８に結合されて、各メモリ１４、１８に向け
るべき一連のインデックス値ｉを供給して、適切な入力及び係数項を順次に乗算
器１６に出力する。その結果、乗算器は、入力値とフィルタ係数との適切な積を
合計回路２０に順次に出力する。制御回路２４は、また、第１の項を乗算器１６
に供給する前に、リセット信号を合計回路２０に出力するようにも構成される。
その結果、総てのインデックス値０．．ｎ−１がメモリ１４、１８に供給される
と、合計回路が補正結果を出力２２から出力する。
るべき一連のインデックス値ｉを供給して、適切な入力及び係数項を順次に乗算
器１６に出力する。その結果、乗算器は、入力値とフィルタ係数との適切な積を
合計回路２０に順次に出力する。制御回路２４は、また、第１の項を乗算器１６
に供給する前に、リセット信号を合計回路２０に出力するようにも構成される。
その結果、総てのインデックス値０．．ｎ−１がメモリ１４、１８に供給される
と、合計回路が補正結果を出力２２から出力する。
【００２１】
入力データｘ［ｋ］はＬビット符号付き整数値で表され、各ＦＩＲフィルタ係
数Ｈ［ｉ］はＭビット符号付き整数値（以下で、項ｈ［ｉ］で示す）で表される
と想定すると、単一の出力値ｙ［ｋ］を計算するには、ｎＬ×Ｍの符号付き乗算
及びＬ×Ｍ乗算器が必要になる。上で議論したように、乗算器は比較的大きな機
能ブロックであり、フィルタの全遅延の相当な部分を占めるだけでなく、フィル
タで使用される全電力の相当な部分を消費することが多い。そのようなものとし
て、ＦＩＲ乗算器に関連した遅延だけでなく、大きさも最小にすることが望まし
い。乗算器のスペースの要求、電力消費及び遅延特性を最適化するいくつかの乗
算器の設計が開発された。しかし、大きさ、電力消費及び遅延の減少は、乗算器
に供給される各入力値の分解能の減少によって単純に起こリ得るそれらの減少に
一致しない可能性がある。
数Ｈ［ｉ］はＭビット符号付き整数値（以下で、項ｈ［ｉ］で示す）で表される
と想定すると、単一の出力値ｙ［ｋ］を計算するには、ｎＬ×Ｍの符号付き乗算
及びＬ×Ｍ乗算器が必要になる。上で議論したように、乗算器は比較的大きな機
能ブロックであり、フィルタの全遅延の相当な部分を占めるだけでなく、フィル
タで使用される全電力の相当な部分を消費することが多い。そのようなものとし
て、ＦＩＲ乗算器に関連した遅延だけでなく、大きさも最小にすることが望まし
い。乗算器のスペースの要求、電力消費及び遅延特性を最適化するいくつかの乗
算器の設計が開発された。しかし、大きさ、電力消費及び遅延の減少は、乗算器
に供給される各入力値の分解能の減少によって単純に起こリ得るそれらの減少に
一致しない可能性がある。
【００２２】
各入力値と「予め位取りされた」フィルタ係数との積の結果に対して可変シフ
ト動作が行われる乗算器段を使用することにより、本発明に従って、乗算器の大
きさを縮小することができる。従って、変更されたフィルタの式は、次式のよう
になる。
ト動作が行われる乗算器段を使用することにより、本発明に従って、乗算器の大
きさを縮小することができる。従って、変更されたフィルタの式は、次式のよう
になる。
【００２３】
【数２】
ここでｈ＊［ｉ］は予め位取りされた符号付き整数係数であり、ｓ［ｉ］は予め
位取りされた係数と入力値ｘ［ｋ−ｉ］との積が右にシフトされる（２ｓ［ｉ］ で割るのに等しい）可変シフト距離である。
位取りされた係数と入力値ｘ［ｋ−ｉ］との積が右にシフトされる（２ｓ［ｉ］ で割るのに等しい）可変シフト距離である。
【００２４】
上記のフィルタの式を実現するために使用される可能性のあるフィルタ設計の
１つの適当な表現は、図２にフィルタ３０として図示する。フィルタ３０は、図
１のフィルタ１０と類似しており、入力３２、入力メモリ３４、乗算器３６、係
数メモリ３８、合計回路４０、出力４２及び制御回路４４を使用している。しか
し、フィルタ１０とは異なって、フィルタ３０は、予め位取りされた係数ｈ＊［
ｉ］を係数メモリ３８に格納し、さらに、各フィルタ係数に対するシフト距離ｓ
［ｉ］を格納するシフトメモリ４６、並びに、乗算器３６の出力と合計回路４０
との間に置かれたプログラマブルシフタ４８を使用する。シフトメモリ４６は制
御回路４４からインデックス入力を受け取り、それに応答して、シフタ４８が乗
算器３６の出力を右にシフトさせなければならないシフト距離を出力する。
１つの適当な表現は、図２にフィルタ３０として図示する。フィルタ３０は、図
１のフィルタ１０と類似しており、入力３２、入力メモリ３４、乗算器３６、係
数メモリ３８、合計回路４０、出力４２及び制御回路４４を使用している。しか
し、フィルタ１０とは異なって、フィルタ３０は、予め位取りされた係数ｈ＊［
ｉ］を係数メモリ３８に格納し、さらに、各フィルタ係数に対するシフト距離ｓ
［ｉ］を格納するシフトメモリ４６、並びに、乗算器３６の出力と合計回路４０
との間に置かれたプログラマブルシフタ４８を使用する。シフトメモリ４６は制
御回路４４からインデックス入力を受け取り、それに応答して、シフタ４８が乗
算器３６の出力を右にシフトさせなければならないシフト距離を出力する。
【００２５】
以下で明らかになるように、予め位取りされた係数及び乗算後シフトの使用に
よって、より少ないビットに符号化されたフィルタ係数を用いて、より優れたフ
ィルタ性能を得ることができる。そのビットは、図２でＭ−Ｚの幅を持つ予め位
取りされた係数で表わされる（また、以下ではＷとして示す）。その結果、乗算
器３６の大きさは、Ｌ×（Ｍ−Ｚ）乗算器に縮小させることができて、大きさ、
電力消費及び遅延が節約される。特定の設計に関したＺの最適値の選択について
は、図５に関連して以下でより詳細に説明する。
よって、より少ないビットに符号化されたフィルタ係数を用いて、より優れたフ
ィルタ性能を得ることができる。そのビットは、図２でＭ−Ｚの幅を持つ予め位
取りされた係数で表わされる（また、以下ではＷとして示す）。その結果、乗算
器３６の大きさは、Ｌ×（Ｍ−Ｚ）乗算器に縮小させることができて、大きさ、
電力消費及び遅延が節約される。特定の設計に関したＺの最適値の選択について
は、図５に関連して以下でより詳細に説明する。
【００２６】
本発明に従った予め位取りされた係数は、少なくとも、丸め及び打切りの前に
２Ｓ［ｉ］の値で関連した理想的な係数を位取りして丸め及び打切りの動作に起
因する誤差を減少させることを取り入れている。さらに、いくつかの実施におい
ては、最も大きな係数が許可され選ばれた係数の幅Ｗに適合するように、理想的
な係数の総てを共通の係数２Ｔで位取りすることも必要となり得る。換言すると
、共通位取り動作を行う際に使用するＴの値は、次の式に従って設定しなければ
ならない。 ｜round（max（ｈ［ｉ］）×２Ｔ）｜≦２Ｗ−１−１ （３） 具体的には、丸め及び打切りの前に、理想的な係数Ｈ［ｉ］が位取りされて、
次式の位取りされた理想的な係数Ｈ＊［ｉ］が生成される可能性がある。 Ｈ＊［ｉ］＝Ｈ［ｉ］×２Ｔ×２Ｓ［ｉ］≦２Ｗ−１−１ （４） ここで共通位取り動作を行う必要がない場合、Ｔはゼロに等しくてもよい。
２Ｓ［ｉ］の値で関連した理想的な係数を位取りして丸め及び打切りの動作に起
因する誤差を減少させることを取り入れている。さらに、いくつかの実施におい
ては、最も大きな係数が許可され選ばれた係数の幅Ｗに適合するように、理想的
な係数の総てを共通の係数２Ｔで位取りすることも必要となり得る。換言すると
、共通位取り動作を行う際に使用するＴの値は、次の式に従って設定しなければ
ならない。 ｜round（max（ｈ［ｉ］）×２Ｔ）｜≦２Ｗ−１−１ （３） 具体的には、丸め及び打切りの前に、理想的な係数Ｈ［ｉ］が位取りされて、
次式の位取りされた理想的な係数Ｈ＊［ｉ］が生成される可能性がある。 Ｈ＊［ｉ］＝Ｈ［ｉ］×２Ｔ×２Ｓ［ｉ］≦２Ｗ−１−１ （４） ここで共通位取り動作を行う必要がない場合、Ｔはゼロに等しくてもよい。
【００２７】
本発明に従った予め位取りされた係数の１つの実施では、次式に示すように、
Ｗビット符号付き整数に丸められ打切られた位取りされた理想的な係数Ｈ＊［ｉ
］が使用される。 ｜ｈ＊［ｉ］｜＝｜round（Ｈ＊［ｉ］）｜ ＝｜round（Ｈ［ｉ］×２Ｔ×２Ｓ［ｉ］）｜ ≦２Ｗ−１−１ （５） 予め位取りされた係数ごとにシフト距離を適切に選ぶことによって、フィルタ係
数の符号付き整数表現の先頭のゼロを取り除いて、そのような係数の少数部分を
予め位取りされた係数の中に入れることができる限りにおいて、利点が得られる
。
Ｗビット符号付き整数に丸められ打切られた位取りされた理想的な係数Ｈ＊［ｉ
］が使用される。 ｜ｈ＊［ｉ］｜＝｜round（Ｈ＊［ｉ］）｜ ＝｜round（Ｈ［ｉ］×２Ｔ×２Ｓ［ｉ］）｜ ≦２Ｗ−１−１ （５） 予め位取りされた係数ごとにシフト距離を適切に選ぶことによって、フィルタ係
数の符号付き整数表現の先頭のゼロを取り除いて、そのような係数の少数部分を
予め位取りされた係数の中に入れることができる限りにおいて、利点が得られる
。
【００２８】
本発明に従った予め位取りされた係数の他の実施では、追加の符号付き整数補
正項ｃ［ｉ］が、次式で示すように、丸められ切り捨てられた位取りされた理想
的な係数Ｈ＊［ｉ］に加えられる。 ｈ＊［ｉ］＝round（Ｈ［ｉ］×２Ｔ×２Ｓ［ｉ］）＋ｃ［ｉ］ （６） 各予め位取りされた係数に対する適切な補正項ｃ［ｉ］の決定は、数学的なシ
ミュレーション及び解析によろうが、又は直接的な経験プロセスによろうが、い
くつかの方法で行われ得る。さらに、図５に関連して以下で議論するように、最
適な補正項の決定は、最適なシフト距離及び係数（従って、乗算器）幅の減少の
決定と組み合わされ得る。しかし、他の実施形態では、そのような最適値の選択
は、互いに独立に行われ得る。
正項ｃ［ｉ］が、次式で示すように、丸められ切り捨てられた位取りされた理想
的な係数Ｈ＊［ｉ］に加えられる。 ｈ＊［ｉ］＝round（Ｈ［ｉ］×２Ｔ×２Ｓ［ｉ］）＋ｃ［ｉ］ （６） 各予め位取りされた係数に対する適切な補正項ｃ［ｉ］の決定は、数学的なシ
ミュレーション及び解析によろうが、又は直接的な経験プロセスによろうが、い
くつかの方法で行われ得る。さらに、図５に関連して以下で議論するように、最
適な補正項の決定は、最適なシフト距離及び係数（従って、乗算器）幅の減少の
決定と組み合わされ得る。しかし、他の実施形態では、そのような最適値の選択
は、互いに独立に行われ得る。
【００２９】
ここで図３に移ると、本発明に従ったＦＩＲフィルタ設計の使用に適した１つ
の特定の環境は無線通信用途、例えば、無線電話のような無線通信装置５０の受
信経路であり、その一般的な構成は当技術分野で周知である。装置５０はアンテ
ナ５２を含むものとして図示されている。そのアンテナ５２は無線信号を受信し
、その信号を低雑音増幅器５４に送り、その低雑音増幅器５４の出力は、ミキサ
５６により局部発振器５８からの中間周波（ＩＦ）信号と組み合わされ、ＩＦ帯
域フィルタ６０を通してフィルタ処理されて、無線信号からアナログデータ信号
を復調する。デルタシグマアナログディジタル変換器（ＡＤＣ）６２が、そのア
ナログ信号を受け取り、ディジタル信号を生成する。そのディジタル信号は、く
し形フィルタ６４に供給され、次に、デルタシグマＡＤＣで生成された高周波量
子化雑音を除去する低域フィルタとして動作するディジタルＦＩＲフィルタ６６
に供給される。フィルタ６６の出力は、受け取られたディジタル信号を用途に適
切な方法で処理するディジタル信号処理装置６８に供給される。
の特定の環境は無線通信用途、例えば、無線電話のような無線通信装置５０の受
信経路であり、その一般的な構成は当技術分野で周知である。装置５０はアンテ
ナ５２を含むものとして図示されている。そのアンテナ５２は無線信号を受信し
、その信号を低雑音増幅器５４に送り、その低雑音増幅器５４の出力は、ミキサ
５６により局部発振器５８からの中間周波（ＩＦ）信号と組み合わされ、ＩＦ帯
域フィルタ６０を通してフィルタ処理されて、無線信号からアナログデータ信号
を復調する。デルタシグマアナログディジタル変換器（ＡＤＣ）６２が、そのア
ナログ信号を受け取り、ディジタル信号を生成する。そのディジタル信号は、く
し形フィルタ６４に供給され、次に、デルタシグマＡＤＣで生成された高周波量
子化雑音を除去する低域フィルタとして動作するディジタルＦＩＲフィルタ６６
に供給される。フィルタ６６の出力は、受け取られたディジタル信号を用途に適
切な方法で処理するディジタル信号処理装置６８に供給される。
【００３０】
しかし、理解されるであろうが、本発明に従ったＦＩＲフィルタは、ＦＩＲフ
ィルタが一般に使用される無数の他の電子装置で使用され得る。例として、他の
無線応用分野、高速信号処理応用分野などで使用される他の装置がある。従って
、本発明はここで議論した特定の無線の用途に限定されない。
ィルタが一般に使用される無数の他の電子装置で使用され得る。例として、他の
無線応用分野、高速信号処理応用分野などで使用される他の装置がある。従って
、本発明はここで議論した特定の無線の用途に限定されない。
【００３１】
さらに、理解されるであろうが、ＦＩＲフィルタは１つ又は複数の集積回路装
置に組み込まれ得るものであり、さらにそのような集積回路装置は、ＦＩＲフィ
ルタの機能を実施するだけであることもあり、又は本発明に従った他の機能も実
施する可能性がある。例えば、図３に示される例示的な用途では、ＦＩＲフィル
タ６６は、ＡＤＣ６２、くし形フィルタ６４、ディジタル信号処理装置６８、及
び他のディジタルハードウェア回路とともに単一集積回路装置に実装され得ると
いうことが予期されている。また、システムオンチップ（ＳＯＣ）用途のような
応用分野では、追加のアナログ回路、例えば、ＬＮＡ５４、ミキサ５６及びＩＦ
帯域フィルタ６０もまた、同じ集積回路装置に組み込まれ得る。
置に組み込まれ得るものであり、さらにそのような集積回路装置は、ＦＩＲフィ
ルタの機能を実施するだけであることもあり、又は本発明に従った他の機能も実
施する可能性がある。例えば、図３に示される例示的な用途では、ＦＩＲフィル
タ６６は、ＡＤＣ６２、くし形フィルタ６４、ディジタル信号処理装置６８、及
び他のディジタルハードウェア回路とともに単一集積回路装置に実装され得ると
いうことが予期されている。また、システムオンチップ（ＳＯＣ）用途のような
応用分野では、追加のアナログ回路、例えば、ＬＮＡ５４、ミキサ５６及びＩＦ
帯域フィルタ６０もまた、同じ集積回路装置に組み込まれ得る。
【００３２】
さらに、認識すべきことであるが、ここでハードウェア定義プログラムと呼ぶ
、デバイス上の回路配列の配置を定義する１つ又は複数のコンピュータデータフ
ァイルを使用して、集積回路装置は一般に設計製造される。そのプログラムは一
般に、設計ツールによって公知の方法で生成され、その後製造時使用されて、半
導体ウェハに適用される回路配列を定義する配置マスクを作成する。一般に、そ
のプログラムは、ＶＨＤＬ、ｖｅｒｉｌｏｇ、ＥＤＩＦなどのハードウェア定義
言語（ＨＤＬ）を使用して、予め定義されたフォーマットで与えられる。このよ
うに、本発明は完全に機能する集積回路装置に実装された回路配列に関して以上
及び以下に記載されており、当業者は理解するであろうが、本発明に従った回路
配列は様々な形のプログラム製品として配布することができるし、また、本発明
はその配布を実際に行うために使用される信号記録媒体の特定の種類に無関係に
等しく適用される。信号記録媒体の例には、特に、揮発性及び不揮発性メモリ装
置、フロッピー（登録商標）ディスク、ハードディスクドライブ、ＣＤＲＯＭ、
ＤＶＤのような記録可能型媒体、及びディジタル通信リンク及びアナログ通信リ
ンクのような伝送型媒体が含まれるが、これらに限定されない。
、デバイス上の回路配列の配置を定義する１つ又は複数のコンピュータデータフ
ァイルを使用して、集積回路装置は一般に設計製造される。そのプログラムは一
般に、設計ツールによって公知の方法で生成され、その後製造時使用されて、半
導体ウェハに適用される回路配列を定義する配置マスクを作成する。一般に、そ
のプログラムは、ＶＨＤＬ、ｖｅｒｉｌｏｇ、ＥＤＩＦなどのハードウェア定義
言語（ＨＤＬ）を使用して、予め定義されたフォーマットで与えられる。このよ
うに、本発明は完全に機能する集積回路装置に実装された回路配列に関して以上
及び以下に記載されており、当業者は理解するであろうが、本発明に従った回路
配列は様々な形のプログラム製品として配布することができるし、また、本発明
はその配布を実際に行うために使用される信号記録媒体の特定の種類に無関係に
等しく適用される。信号記録媒体の例には、特に、揮発性及び不揮発性メモリ装
置、フロッピー（登録商標）ディスク、ハードディスクドライブ、ＣＤＲＯＭ、
ＤＶＤのような記録可能型媒体、及びディジタル通信リンク及びアナログ通信リ
ンクのような伝送型媒体が含まれるが、これらに限定されない。
【００３３】
さて、図４は、制御回路７６により制御される入力メモリ７０、係数メモリ７
２及びシフトメモリ７４を含んだＦＩＲフィルタ６６の１つの適当な実施を示す
。図示の実施形態では、メモリ７２及び７４は読み出し専用メモリ（ＲＯＭ）で
あるが、他の実施形態では、様々な揮発性又は不揮発性ランダムアクセスメモリ
（ＲＡＭ）装置のようなリプログラマブルメモリが使用され得る。
２及びシフトメモリ７４を含んだＦＩＲフィルタ６６の１つの適当な実施を示す
。図示の実施形態では、メモリ７２及び７４は読み出し専用メモリ（ＲＯＭ）で
あるが、他の実施形態では、様々な揮発性又は不揮発性ランダムアクセスメモリ
（ＲＡＭ）装置のようなリプログラマブルメモリが使用され得る。
【００３４】
フィルタ６６は、対称的なＦＩＲ関数を実現するように構成されており、各フ
ィルタ係数は次式の条件を満たす。
ィルタ係数は次式の条件を満たす。
【００３５】
ｈ［ｉ］＝ｈ［（ｎ−１）−ｉ］ （７）
対称的なフィルタ係数を用い、分配の性質ａｂ＋ａｃ＝ａ（ｂ＋ｃ）に基づい
て、乗算の前に互いに加算すべき対称的な係数を入力値に掛けることが可能にな
る。従って、上の式（２）は次のように変更することができる。
て、乗算の前に互いに加算すべき対称的な係数を入力値に掛けることが可能にな
る。従って、上の式（２）は次のように変更することができる。
【００３６】
【数３】
総てのフィルタ係数は対称的であるので、係数メモリ７２及びシフトメモリ７
４は、それぞれｎ／２の予め位取りされた係数及びシフト距離を格納する必要が
あるだけである（ｎは偶数であると仮定する）。さらに、入力メモリ７０はマル
チポートメモリとして構成される可能性があり、それぞれ、ポート８０、８２か
ら２つの入力値（ｘ［ｋ−ｉ］及びｘ［ｋ−（（ｎ−１）−ｉ）］）を同時に出
力することができる。また、入力メモリ７０は、格納された値をポート８０、８
２から出力するのと並行して、入力ポート７８から受け取られた新しい入力値を
格納することもできるのが望ましいこともある。
４は、それぞれｎ／２の予め位取りされた係数及びシフト距離を格納する必要が
あるだけである（ｎは偶数であると仮定する）。さらに、入力メモリ７０はマル
チポートメモリとして構成される可能性があり、それぞれ、ポート８０、８２か
ら２つの入力値（ｘ［ｋ−ｉ］及びｘ［ｋ−（（ｎ−１）−ｉ）］）を同時に出
力することができる。また、入力メモリ７０は、格納された値をポート８０、８
２から出力するのと並行して、入力ポート７８から受け取られた新しい入力値を
格納することもできるのが望ましいこともある。
【００３７】
ポート８０、８２から出力される入力値は、乗算器段８３に供給され、その乗
算器段は加算器８４、乗算器８６及びプログラマブルシフタ８８を含む。加算器
８４は、係数メモリ７２から出力される予め位取りされた係数を乗算器８６によ
り掛ける前に、ポート８０、８２からの入力値を受け取り、合計する。合計され
た入力値と予め位取りされた係数との積は、次に、シフトメモリ７４から出力さ
れるシフト距離に基づいて、プログラマブルシフタ８８によってシフトされる。
シフトされた積は、それから合計段９０に供給される。その合計段９０は、シフ
トされた積を累積レジスタ９４に格納された現在合計と加算し、それから新しい
現在合計を累積器レジスタ９４に格納する。レジスタ９４は、フィルタ計算の開
始時に制御回路７６からのリセット信号によりリセットされてもよく、フィルタ
処理された出力値をフィルタの出力ポート９６に出力する。理解されるであろう
が、レジスタ９４の出力は計算中に利用し得るようにしてもよく、又は、フィル
タ処理された出力の計算の終了時にラッチ動作によってのみアクセスできるよう
にしてもよい。
算器段は加算器８４、乗算器８６及びプログラマブルシフタ８８を含む。加算器
８４は、係数メモリ７２から出力される予め位取りされた係数を乗算器８６によ
り掛ける前に、ポート８０、８２からの入力値を受け取り、合計する。合計され
た入力値と予め位取りされた係数との積は、次に、シフトメモリ７４から出力さ
れるシフト距離に基づいて、プログラマブルシフタ８８によってシフトされる。
シフトされた積は、それから合計段９０に供給される。その合計段９０は、シフ
トされた積を累積レジスタ９４に格納された現在合計と加算し、それから新しい
現在合計を累積器レジスタ９４に格納する。レジスタ９４は、フィルタ計算の開
始時に制御回路７６からのリセット信号によりリセットされてもよく、フィルタ
処理された出力値をフィルタの出力ポート９６に出力する。理解されるであろう
が、レジスタ９４の出力は計算中に利用し得るようにしてもよく、又は、フィル
タ処理された出力の計算の終了時にラッチ動作によってのみアクセスできるよう
にしてもよい。
【００３８】
図示された実施形態の乗算器８６は、Booth-Wallace乗算器として実現されて
おり、その乗算器の使用及び構成は当技術分野で公知である。しかし、係数メモ
リ７２から出力される予め位取りされたフィルタ係数に必要な減少された分解能
に基づいて、フィルタ性能を犠牲にすることなく、より小さな乗算器を使用する
ことができる。さらに、他の乗算器構成を代替として使用することができる。
おり、その乗算器の使用及び構成は当技術分野で公知である。しかし、係数メモ
リ７２から出力される予め位取りされたフィルタ係数に必要な減少された分解能
に基づいて、フィルタ性能を犠牲にすることなく、より小さな乗算器を使用する
ことができる。さらに、他の乗算器構成を代替として使用することができる。
【００３９】
動作に関して、制御回路７６は、新しい入力値が入力ポート７８で受け取られ
る各入力サイクルのための計算を行うように構成されている。各サイクル中に、
制御回路７６は、最初にレジスタ９４をリセットし、ポート７８で受け取られた
新しい入力値を入力メモリ７０に格納する。それから、制御回路７６はｎ／２の
制御信号をメモリ７０、７２及び７４に順次に供給して、上の式（８）を実現す
るために、メモリが適切な入力値、予め位取りされた係数及びシフト距離を出力
するようにする。
る各入力サイクルのための計算を行うように構成されている。各サイクル中に、
制御回路７６は、最初にレジスタ９４をリセットし、ポート７８で受け取られた
新しい入力値を入力メモリ７０に格納する。それから、制御回路７６はｎ／２の
制御信号をメモリ７０、７２及び７４に順次に供給して、上の式（８）を実現す
るために、メモリが適切な入力値、予め位取りされた係数及びシフト距離を出力
するようにする。
【００４０】
上の一連の動作を実施するのに適した制御回路及びメモリのアーキテクチャの
設計は、この開示の恩恵を受ける当業者の能力内に十分にある。例えば、他のア
ーキテクチャが使用される可能性があるが、制御回路７６は、フィルタの入力サ
イクルごとにインクリメントされる基準ポインタを利用して、入力メモリ７０の
ための適切な制御信号を生成するように構成される可能性があり、その結果、入
力メモリ７０は論理的に円形配列として構成される。
設計は、この開示の恩恵を受ける当業者の能力内に十分にある。例えば、他のア
ーキテクチャが使用される可能性があるが、制御回路７６は、フィルタの入力サ
イクルごとにインクリメントされる基準ポインタを利用して、入力メモリ７０の
ための適切な制御信号を生成するように構成される可能性があり、その結果、入
力メモリ７０は論理的に円形配列として構成される。
【００４１】
上記の対称的な構成を用いて、非対称な設計に優る重要な利点を実現すること
ができる。性能の観点から、非対称設計の場合のｎ回の乗算に対して、ｎ／２回
の乗算を行う必要があるとすれば、フィルタ計算を半分の時間で行うことができ
る。さらに、設計の観点から、ｎ／２のフィルタ計算とシフト距離だけを格納す
る必要があるので、各メモリ７２、７４の大きさが縮小され、従って、フィルタ
全体の大きさが縮小される。しかし、理解すべきことであるが、他の実施形態で
は、例えば上で図２に示すように、係数の対称的な性質を利用する必要はない。
ができる。性能の観点から、非対称設計の場合のｎ回の乗算に対して、ｎ／２回
の乗算を行う必要があるとすれば、フィルタ計算を半分の時間で行うことができ
る。さらに、設計の観点から、ｎ／２のフィルタ計算とシフト距離だけを格納す
る必要があるので、各メモリ７２、７４の大きさが縮小され、従って、フィルタ
全体の大きさが縮小される。しかし、理解すべきことであるが、他の実施形態で
は、例えば上で図２に示すように、係数の対称的な性質を利用する必要はない。
【００４２】
上で言及したように、最適シフト距離及び予め位取りされたフィルタ係数の決
定は、経験的又は数学計算方法を含んむいくつかの方法により行ってよい。さら
に、そのような決定は、様々な用途で独立又は一括に行ってよい。
定は、経験的又は数学計算方法を含んむいくつかの方法により行ってよい。さら
に、そのような決定は、様々な用途で独立又は一括に行ってよい。
【００４３】
例えば、図５はフィルタ設計ルーチン１００のプログラムの流れを示し、この
設計ルーチンはフィルタの最適設計を決定するためにコンピュータにより実行す
るとよい。ルーチン１００は、例えば、The Math Works,Inc.から販売されてい
るＭＡＴＬＡＢマトリックスベースの数学プログラムで使用するために実施され
るようにしてもよい。
設計ルーチンはフィルタの最適設計を決定するためにコンピュータにより実行す
るとよい。ルーチン１００は、例えば、The Math Works,Inc.から販売されてい
るＭＡＴＬＡＢマトリックスベースの数学プログラムで使用するために実施され
るようにしてもよい。
【００４４】
ルーチン１００は一般に、例えば浮動小数点表現で格納され、次式の要求を満
たすｎの理想的なＦＩＲフィルタ係数ｈ［ｉ］（ここで、０≦ｉ≦ｎ−１）の組
を含んだ、理想的なフィルタ設計が行われた後で実行される。
たすｎの理想的なＦＩＲフィルタ係数ｈ［ｉ］（ここで、０≦ｉ≦ｎ−１）の組
を含んだ、理想的なフィルタ設計が行われた後で実行される。
【数４】
ルーチン１００は、ブロック１０２で開始し、以下でＷとして識別される予め
位取りされたフィルタ係数の幅、又は分解能を試験するための初期値を選択する
。例えば、係数分解能Ｗの１つの適当な初期値は、ＦＩＲフィルタの出力ワード
幅の半分であるが、他の初期値が選ばれてもよい。また、このときに、いくつか
の実施形態では、最も大きな係数が選ばれた係数幅（式（３）に関連して上で説
明した）に適合するように、総ての理想的なフィルタ係数に適用する共通位取り
係数２Ｔを決定することが必要となり得る。
位取りされたフィルタ係数の幅、又は分解能を試験するための初期値を選択する
。例えば、係数分解能Ｗの１つの適当な初期値は、ＦＩＲフィルタの出力ワード
幅の半分であるが、他の初期値が選ばれてもよい。また、このときに、いくつか
の実施形態では、最も大きな係数が選ばれた係数幅（式（３）に関連して上で説
明した）に適合するように、総ての理想的なフィルタ係数に適用する共通位取り
係数２Ｔを決定することが必要となり得る。
【００４５】
次に、ブロック１０４で、反復回数の値をゼロに初期設定する。このことは、
最初の反復がＷの初期値のために行われることを示す。さらに、また、分解能値
Ｒだけでなく反復制限を初期設定することが望ましいこともある。ここで反復制
限はＷの各値（例えば、１０００）に対して行うべき反復の最大数を表し、分解
能値Ｒは離散化伝達関数の分解能（例えば、１０２４）を表す。
最初の反復がＷの初期値のために行われることを示す。さらに、また、分解能値
Ｒだけでなく反復制限を初期設定することが望ましいこともある。ここで反復制
限はＷの各値（例えば、１０００）に対して行うべき反復の最大数を表し、分解
能値Ｒは離散化伝達関数の分解能（例えば、１０２４）を表す。
【００４６】
次に、ブロック１０６で、１組の最適シフト距離ｓ［ｉ］を決定する。例えば
、次式の条件を満たす各シフト距離ｓ［ｉ］を選ぶことが望ましいことがある。 ２Ｗ−１−３≧round（ｈ［ｉ］×２Ｔ×２Ｓ［ｉ］）≧２Ｗ−２ （１
０） 上限（２Ｗ−１−３）は、各補正項が２よりも小さい絶対値を持つという仮定
に基づいて選ばれる。理解すべきことであるが、他のシフト距離選択方法が代替
として使用される可能性がある。
、次式の条件を満たす各シフト距離ｓ［ｉ］を選ぶことが望ましいことがある。 ２Ｗ−１−３≧round（ｈ［ｉ］×２Ｔ×２Ｓ［ｉ］）≧２Ｗ−２ （１
０） 上限（２Ｗ−１−３）は、各補正項が２よりも小さい絶対値を持つという仮定
に基づいて選ばれる。理解すべきことであるが、他のシフト距離選択方法が代替
として使用される可能性がある。
【００４７】
次に、ブロック１０８で、次式の条件を満たす１組のｎ個の整数補正項ｃ［ｉ
］を決定する。 ２Ｗ−１−１≧round（ｈ［ｉ］×２Ｔ×２Ｓ［ｉ］）＋ｃ［ｉ］≧２Ｗ−
２ （１１） 他の選択方法が使用される可能性があるが、例えば次式を使用して各補正項を選
ぶことにより（Monte Carloシミュレーションとして知られている）、上の条件
を満たす無差別な補正項をただ単に選ぶことが望ましいことがある。 ｃ［ｉ］＝round（４×（rand（）−０．５）） （１２） ここでrand（）は、ゼロ以上でかつ１よりも小さい無差別な数を生成する関数で
ある。
］を決定する。 ２Ｗ−１−１≧round（ｈ［ｉ］×２Ｔ×２Ｓ［ｉ］）＋ｃ［ｉ］≧２Ｗ−
２ （１１） 他の選択方法が使用される可能性があるが、例えば次式を使用して各補正項を選
ぶことにより（Monte Carloシミュレーションとして知られている）、上の条件
を満たす無差別な補正項をただ単に選ぶことが望ましいことがある。 ｃ［ｉ］＝round（４×（rand（）−０．５）） （１２） ここでrand（）は、ゼロ以上でかつ１よりも小さい無差別な数を生成する関数で
ある。
【００４８】
次に、ブロック１１０で、選ばれたシフト距離と補正項に基づいてフィルタの
伝達関数Ｈ＊（ｚｋ）を計算する。それにより、伝達関数は次のようになる。
伝達関数Ｈ＊（ｚｋ）を計算する。それにより、伝達関数は次のようになる。
【数５】
ここで、
【数６】
である。
Ｒの値は、一般に、Ｈ＊（ｚｋ）伝達関数の細部総てが見えるほどに十分に大き
く設定すべきである。例えば、Ｒは１０×ｎ以上の大きな値に設定すべきである
ことがある。例えば、Ｒ＝１０２４である。
く設定すべきである。例えば、Ｒは１０×ｎ以上の大きな値に設定すべきである
ことがある。例えば、Ｒ＝１０２４である。
【００４９】
伝達関数が作成されると、Ｈ＊（ｚｋ）と要求された伝達関数との偏差を表す
二乗誤差ＳＥが計算される。特に、伝達関数は次式の条件を満たさなければなら
ない。
二乗誤差ＳＥが計算される。特に、伝達関数は次式の条件を満たさなければなら
ない。
【００５０】
｜Ｈｕｐ（ｚｋ）｜≧｜Ｈ＊（ｚｋ）｜≧｜Ｈｌｏｗ（ｚｋ）｜ （１５
） ここで、Ｈｕｐ（ｚｋ）及びＨｌｏｗ（ｚｋ）は理想的な伝達関数の許容上限及
び許容下限である。
） ここで、Ｈｕｐ（ｚｋ）及びＨｌｏｗ（ｚｋ）は理想的な伝達関数の許容上限及
び許容下限である。
【００５１】
フィルタ設計に関連した誤差を計算するために他の方法が使用される可能性が
あるが、二乗誤差の近似を使用して誤差を計算する１つの方法を下に式（１６）
及び（１７）により示す。
あるが、二乗誤差の近似を使用して誤差を計算する１つの方法を下に式（１６）
及び（１７）により示す。
【００５２】
【数７】
ここで、
【数８】
である。
【００５３】
次に、ブロック１１４で、二乗誤差値がゼロに等しいかどうかを決定する。即
ち、現在フィルタ係数及びシフト距離の選択が理想的なフィルタの許容範囲内に
完全にあるかどうかを決定する。範囲内にある場合、最適補正項、シフト距離及
び係数分解能の設計は完成し、制御はブロック１１６に進んで、最適補正項及び
シフト距離から予め位取りされたフィルタ係数を生成し、それから、フィルタメ
モリ内の現在の予め位取りされたフィルタ係数及びシフト距離を使用することが
できる。それで、ルーチン１００は完了する。理解されるであろうが、次の式に
よって関連した補正項及びシフト距離から予め位取りされたフィルタ係数を生成
することができる。 ｈ＊［ｉ］＝round（ｈ［ｉ］×２Ｔ×２ｓ［ｉ］）＋ｃ［ｉ］ （１８） ブロック１１４に戻って、二乗誤差がゼロでない場合、制御はブロック１１８
に進んで反復回数をインクリメントする。それから、制御はブロック１２０に進
んで、反復回数が反復限界を超えたかどうかを決定する。超えていない場合、制
御はブロック１０８に戻って、新しい組の整数補正項を決定する。しかし、超え
ている場合、制御はブロック１２２に進んで係数分解能Ｗをインクリメントし（
共通因数指数Ｔをインクリメントするだけでなく）、それから、ブロック１０４
に進んで反復回数をリセットし、新しい係数分解能に基づいて新しいシフト距離
及び補正項を生成することに取り掛かる。そのようなものとして、係数分解能が
順次にインクリメントされて、遂には、適当なフィルタ設計を示すゼロの二乗誤
差を生成する適当な組の補正項及びシフト距離が見出される。
ち、現在フィルタ係数及びシフト距離の選択が理想的なフィルタの許容範囲内に
完全にあるかどうかを決定する。範囲内にある場合、最適補正項、シフト距離及
び係数分解能の設計は完成し、制御はブロック１１６に進んで、最適補正項及び
シフト距離から予め位取りされたフィルタ係数を生成し、それから、フィルタメ
モリ内の現在の予め位取りされたフィルタ係数及びシフト距離を使用することが
できる。それで、ルーチン１００は完了する。理解されるであろうが、次の式に
よって関連した補正項及びシフト距離から予め位取りされたフィルタ係数を生成
することができる。 ｈ＊［ｉ］＝round（ｈ［ｉ］×２Ｔ×２ｓ［ｉ］）＋ｃ［ｉ］ （１８） ブロック１１４に戻って、二乗誤差がゼロでない場合、制御はブロック１１８
に進んで反復回数をインクリメントする。それから、制御はブロック１２０に進
んで、反復回数が反復限界を超えたかどうかを決定する。超えていない場合、制
御はブロック１０８に戻って、新しい組の整数補正項を決定する。しかし、超え
ている場合、制御はブロック１２２に進んで係数分解能Ｗをインクリメントし（
共通因数指数Ｔをインクリメントするだけでなく）、それから、ブロック１０４
に進んで反復回数をリセットし、新しい係数分解能に基づいて新しいシフト距離
及び補正項を生成することに取り掛かる。そのようなものとして、係数分解能が
順次にインクリメントされて、遂には、適当なフィルタ設計を示すゼロの二乗誤
差を生成する適当な組の補正項及びシフト距離が見出される。
【００５４】
上で計算された予め位取りされた係数及びシフト距離の実施には、Ｗビット幅
の係数メモリ７２及びＬ×Ｗ乗算器８６（ここでＬは入力値の幅である）が必要
である。シフトメモリ７４は、少なくとも最大シフト距離の底２の対数の幅を持
たなければならない。ここで、最大シフト距離は、次式を使用して決定されると
よい。
の係数メモリ７２及びＬ×Ｗ乗算器８６（ここでＬは入力値の幅である）が必要
である。シフトメモリ７４は、少なくとも最大シフト距離の底２の対数の幅を持
たなければならない。ここで、最大シフト距離は、次式を使用して決定されると
よい。
【００５５】
【数９】
ここで、ｈ［ｉｍｉｎ］はフィルタ設計の最小の理想的な係数である。
【００５６】
予め位取りされたフィルタ係数及びシフト距離を生成する他の方法が代替とし
て使用されてもよい。例えば、ルーチン１００で必要な処理の量を減少させるた
めに、乱数を使用しない方法が補正項を生成するために使用されてもよい。１つ
の適当な方法は、短時間アニール（ＲＴＡ）のアルゴリズムに依拠し、そのアル
ゴリズムに従って、ブロック１１２で生成された二乗誤差を使用して、１組の補
正項が別の組の補正項よりもより適切な解につながるかどうかを決定する。いく
つかのＲＴＡアルゴリズムが代替として使用される可能性があり、そのようなア
ルゴリズムの使用及び構成は、本開示の恩恵を受ける当業者の能力内に十分にあ
る。
て使用されてもよい。例えば、ルーチン１００で必要な処理の量を減少させるた
めに、乱数を使用しない方法が補正項を生成するために使用されてもよい。１つ
の適当な方法は、短時間アニール（ＲＴＡ）のアルゴリズムに依拠し、そのアル
ゴリズムに従って、ブロック１１２で生成された二乗誤差を使用して、１組の補
正項が別の組の補正項よりもより適切な解につながるかどうかを決定する。いく
つかのＲＴＡアルゴリズムが代替として使用される可能性があり、そのようなア
ルゴリズムの使用及び構成は、本開示の恩恵を受ける当業者の能力内に十分にあ
る。
【００５７】
理解されるであろうが、本発明に従ったフィルタを設計するために、一般に、
理想的な伝達関数が定義され、それから、フィルタのハードウェア実現のための
最適な特性を決定するために、ルーチン１００と同様なルーチンが実行される。
それから、実際のフィルタ実現の配置が、最適な特性を使用してメモリ及び乗算
器の大きさを決定するように行われ、さらに、係数メモリ及びシフトメモリのＲ
ＯＭ具現物が使用される場合は、どのデータをメモリに表現するかを決定するよ
うに、最適な特性を使用して行われる。
理想的な伝達関数が定義され、それから、フィルタのハードウェア実現のための
最適な特性を決定するために、ルーチン１００と同様なルーチンが実行される。
それから、実際のフィルタ実現の配置が、最適な特性を使用してメモリ及び乗算
器の大きさを決定するように行われ、さらに、係数メモリ及びシフトメモリのＲ
ＯＭ具現物が使用される場合は、どのデータをメモリに表現するかを決定するよ
うに、最適な特性を使用して行われる。
【００５８】
本発明に従ったフィルタに関連した電力、スペース及び遅延の減少例として、
１３ビット入力値を受け取るのに適し、かつ下記の対称浮動少数点（理想的な）
係数を有する３６タップＦＩＲ低域フィルタを考える。
１３ビット入力値を受け取るのに適し、かつ下記の対称浮動少数点（理想的な）
係数を有する３６タップＦＩＲ低域フィルタを考える。
【００５９】
【表１】
ここで説明したような、予め位取り、丸め、及び事後乗算シフトを使用すると
（但し、補正項の使用を含まない）、実効フィルタ係数（依然として、１３ビッ
トの分解能）は次表のようになった。
（但し、補正項の使用を含まない）、実効フィルタ係数（依然として、１３ビッ
トの分解能）は次表のようになった。
【００６０】
【表２】
そのように、係数を予め位取りすることで、打切り誤差は大幅に減少した。こ
の打切り誤差の減少は、所望の係数分解能の減少で埋め合わされたので、実効打
切り誤差は基本的に従来設計と同じであったが、乗算器の大きさは実質的に縮小
した。
の打切り誤差の減少は、所望の係数分解能の減少で埋め合わされたので、実効打
切り誤差は基本的に従来設計と同じであったが、乗算器の大きさは実質的に縮小
した。
【００６１】
設計をＶＨＤＬにより実施した後に、合成、配置し、さらにステップを経た後
に、達成可能な面積及び電力消費量の減少は約１７％であった。これは、乗算器
が全ＦＩＲフィルタ面積の３３％を占めるに過ぎないためであった。残りの６６
％は、フィルタのＲＡＭ（約６０％）並びにＲＯＭ及び制御回路（６％）が占め
た。乗算器のゲート数の減少は相当に大きく、一実施形態では、ゲート数を１４
９８ゲート（１３×１３、Wallace、条件付き合計）から８２３ゲート（１３×
７、Wallace、条件付き合計）に減少した。計算された遅延は、６．５８ｎｓ（
１３×１３）から５．５８ｎｓ（１３×７）に減少した。これは１５％の減少に
相当する。結果として、フィルタの全面積は１７％だけ縮小し、達成可能な速度
は１５％だけ増加した（ＦＩＲフィルタの中で、乗算器が最も遅いブロックであ
ると想定して）。
に、達成可能な面積及び電力消費量の減少は約１７％であった。これは、乗算器
が全ＦＩＲフィルタ面積の３３％を占めるに過ぎないためであった。残りの６６
％は、フィルタのＲＡＭ（約６０％）並びにＲＯＭ及び制御回路（６％）が占め
た。乗算器のゲート数の減少は相当に大きく、一実施形態では、ゲート数を１４
９８ゲート（１３×１３、Wallace、条件付き合計）から８２３ゲート（１３×
７、Wallace、条件付き合計）に減少した。計算された遅延は、６．５８ｎｓ（
１３×１３）から５．５８ｎｓ（１３×７）に減少した。これは１５％の減少に
相当する。結果として、フィルタの全面積は１７％だけ縮小し、達成可能な速度
は１５％だけ増加した（ＦＩＲフィルタの中で、乗算器が最も遅いブロックであ
ると想定して）。
【００６２】
本発明の精神及び範囲から逸脱することなしに、説明した実施に対して他の修
正を行うことができる。従って、本発明は、添付された特許請求の範囲の中に見
出される。
正を行うことができる。従って、本発明は、添付された特許請求の範囲の中に見
出される。
【図１】
有限インパルス応答（ＦＩＲ）フィルタの従来の実施のブロック図である。
【図２】
本発明に従ったＦＩＲフィルタのブロック図である。
【図３】
本発明に従ったＦＩＲフィルタ実施を組み込んだ無線装置の受信経路内の主要
な電子構成要素のブロック図である。
な電子構成要素のブロック図である。
【図４】
図３のＦＩＲフィルタのブロック図である。
【図５】
本発明に従ったＦＩＲフィルタの最適フィルタパラメータを決定するのに適し
たフィルタ設計ルーチンのプログラムの流れを説明する流れ図である。
たフィルタ設計ルーチンのプログラムの流れを説明する流れ図である。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J064 AA04 BA03 BC01 BC04 BC06
BC08 BC09 BC12 BD02
Claims (23)
- 【請求項１】 少なくとも１つのフィルタ係数を含んだフィルタ関数を実現するように構成さ
れた回路装置であって、 （ａ）入力値、及び、前記フィルタ関数からのフィルタ係数を表す予め位取り
されたフィルタ係数を受け取り、それらの積を出力するように構成された乗算器
と、 （ｂ）前記乗算器から前記積を受け取るように結合され、前記予め位取りされ
たフィルタ係数と関連したシフト距離だけ前記積を右にシフトして、シフトされ
た積を生成するように構成されているプログラマブルシフタと、 を備えていることを特徴とする回路装置。 - 【請求項２】 前記予め位取りされたフィルタ係数は、前記フィルタ関数からの前記フィルタ
係数に対して、２に等しい桁移動子により、前記シフト距離の累乗に位取りされ
るものであることを特徴とする請求項１に記載の回路装置。 - 【請求項３】 前記予め位取りされたフィルタ係数は、前記フィルタ関数からの前記フィルタ
係数に前記桁移動子を掛け、さらに整数値に丸めたものに等しいことを特徴とす
る請求項２に記載の回路装置。 - 【請求項４】 前記予め位取りされたフィルタ係数は、前記フィルタ関数からの前記フィルタ
係数に前記桁移動子を掛けて、整数値に丸め、さらに前記予め位取りされたフィ
ルタ係数に関連した補正項を加えたものに等しいことを特徴とする請求項２に記
載の回路装置。 - 【請求項５】 前記フィルタ関数は複数のフィルタ係数を含み、かつ、前記回路装置は、前記
乗算器に結合された係数メモリをさらに備え、前記係数メモリは、複数の予め位
取りされたフィルタ係数を格納するように構成され、各予め位取りされたフィル
タ係数は、前記複数のフィルタ係数の１つを表すことを特徴とする請求項２に記
載の回路装置。 - 【請求項６】 前記複数の予め位取りされたフィルタ係数の各々が共通の幅Ｗを有し、かつ、
前記各予め位取りされたフィルタ係数は、等式 ２Ｗ−１≧｜予め位取りされたフィルタ係数｜≧２Ｗ−２ を満たすように構成されていることを特徴とする請求項５に記載の回路装置。 - 【請求項７】 前記複数の予め位取りされたフィルタ係数の各々は、シフト距離に関連し、前
記回路装置は、 （ａ）前記プログラマブルシフタに結合され、かつ、前記各予め位取りされた
フィルタ係数に関連したシフト距離を格納するように構成されたシフトメモリと
、 （ｂ）一連の入力値を格納するように構成された入力メモリと、 （ｃ）前記入力メモリ、前記係数メモリ及び前記シフトメモリにアクセスして
、入力値と予め位取りされたフィルタ係数とを前記乗算器にそれぞれ出力し、シ
フト距離をプログラマブルシフタに出力して、複数のシフトされた積を生成する
ように構成された制御回路と、 をさらに備えていることを特徴とする請求項５に記載の回路装置。 - 【請求項８】 前記複数のシフトされた積を合計してフィルタ処理された出力を生成するよう
に構成された合計回路をさらに備えていることを特徴とする請求項７に記載の回
路装置。 - 【請求項９】 前記フィルタ関数からの前記複数のフィルタ係数は複数の対称的なフィルタ係
数の対を含み、前記係数メモリ及び前記シフトメモリの各々は、各フィルタ係数
の対の１つのフィルタ係数に関連した予め位取りされた係数及びシフト距離を格
納するように構成されており、前記入力メモリが第１及び第２の出力ポートを含
み、各出力ポートが前記複数の入力値の１つを出力するように構成されており、
前記回路装置は、前記第１及び第２の出力ポートと前記乗算器との中間に結合さ
れ、かつ、前記第１及び第２の出力ポートから出力される前記入力値を合計する
ように構成された加算器をさらに備え、前記制御回路は、さらに、前記入力メモ
リを制御して、フィルタ係数の対の両方のフィルタ係数に関連した入力値を前記
入力メモリの前記第１及び第２の出力ポートから同時に出力するように構成され
ていることを特徴とする請求項７に記載の回路装置。 - 【請求項１０】 前記フィルタ関数は、有限インパルス応答（ＦＩＲ）フィルタ関数であること
を特徴とする請求項１に記載の回路装置。 - 【請求項１１】 前記乗算器は、Booth-Wallace乗算器を含むことを特徴とする請求項１に記載
の回路装置。 - 【請求項１２】 請求項１に記載の回路装置を備えていることを特徴とする集積回路装置。
- 【請求項１３】 請求項１に記載の回路装置を備えていることを特徴とする電子装置。
- 【請求項１４】 請求項１に記載の回路装置を定義するハードウェア定義プログラムと、前記ハ
ードウェア定義プログラムを記録する信号記録媒体とを含むことを特徴とするプ
ログラム製品。 - 【請求項１５】 前記信号記録媒体は、伝送型媒体及び記録可能媒体の少なくとも１つを含むこ
とを特徴とする請求項１４に記載のプログラム製品。 - 【請求項１６】 （ａ）一連の入力値を格納するように構成された入力メモリと、 （ｂ）ｎを整数のシフト距離とすると、各々が、２ｎにより位取りされて整数
値に丸められさらに関連した補正項を加えられた所定のフィルタ関数の理想的な
ＦＩＲフィルタ係数に等しい複数の予め位取りされたフィルタ係数を格納するよ
うに構成された係数メモリと、 （ｃ）各々の予め位取りされたフィルタ係数に関連した前記シフト距離ｎを格
納するように構成されたシフトメモリと、 （ｄ）前記入力メモリから入力値を受け取り、前記係数メモリから予め位取り
されたフィルタ係数を受け取り、かつ、それらの積を出力するように構成された
乗算器と、 （ｅ）前記乗算器からの前記積、及び、前記積が生成された前記予め位取りさ
れたフィルタ係数に関連した前記シフト距離ｎを受け取り、前記積をｎビットだ
け右にシフトするように構成されたプログラマブルシフタと、 （ｆ）前記入力メモリ、前記係数メモリ及び前記シフトメモリにアクセスして
、入力値及び予め位取りされた係数を前記乗算器に出力し、シフト距離を前記プ
ログラマブルシフタに出力して、複数のシフトされた積を生成するように構成さ
れた制御回路と、 （ｇ）前記複数のシフトされた積を合計してフィルタ処理された出力を生成す
るように構成された合計回路と、 を備えていることを特徴とするディジタル有限インパルス応答（ＦＩＲ）フィル
タ回路装置。 - 【請求項１７】 前記複数の予め位取りされたフィルタ係数の各々が共通の幅Ｗを有し、かつ、
前記各予め位取りされたフィルタ係数は、等式 ２Ｗ−１≧｜予め位取りされたフィルタ係数｜≧２Ｗ−２ を満たすように構成されていることを特徴とする請求項１６に記載の回路装置。 - 【請求項１８】 前記フィルタ関数からの前記複数のフィルタ係数は複数の対称的なフィルタ係
数の対を含み、前記係数メモリ及び前記シフトメモリの各々は、各フィルタ係数
の対の１つのフィルタ係数に関連した予め位取りされた係数及びシフト距離を格
納するように構成されており、前記入力メモリが第１及び第２の出力ポートを含
み、各出力ポートが前記複数の入力値の１つを出力するように構成されており、
前記回路装置は、前記第１及び第２の出力ポートと前記乗算器との中間に結合さ
れ、かつ、前記第１及び第２の出力ポートから出力される前記入力値を合計する
ように構成された加算器をさらに備え、前記制御回路は、さらに、前記入力メモ
リを制御して、フィルタ係数の対の両方のフィルタ係数に関連した入力値を前記
入力メモリの前記第１及び第２の出力ポートから同時に出力するように構成され
ていることを特徴とする請求項１６に記載の回路装置。 - 【請求項１９】 一連の入力値を処理してフィルタ関数を表すフィルタ処理された出力を生成す
る方法であって、 （ａ）一連の入力値を受け取るステップと、 （ｂ）シフトされた積ごとに、 （ｉ）前記一連の入力値からの入力値に、前記フィルタにより実現されるフ
ィルタ関数からのフィルタ係数を表す予め位取りされたフィルタ係数を掛けて、
積を生成すること、及び、 （ii）前記予め位取りされたフィルタ係数に関連したシフト距離だけ前記積
を右にシフトして前記シフトされた積を生成すること、 を含む、複数のシフトされた積を生成するステップと、 （ｃ）前記複数のシフトされた積を合計して前記フィルタ処理された出力を生
成するステップと、 を備えていることを特徴とする方法。 - 【請求項２０】 各予め位取りされたフィルタ係数は、前記フィルタ関数からの前記表されたフ
ィルタ係数に対して、２に等しい桁移動子により、前記シフト距離の累乗に位取
りされるものであることを特徴とする請求項１９に記載の方法。 - 【請求項２１】 各予め位取りされたフィルタ係数は、前記フィルタ関数からの前記表されたフ
ィルタ係数に前記桁移動子を掛け、さらに整数値に丸めたものに等しいことを特
徴とする請求項２０に記載の方法。 - 【請求項２２】 各予め位取りされたフィルタ係数は、前記フィルタ関数からの前記表されたフ
ィルタ係数に前記桁移動子を掛けて、整数値に丸め、さらに前記予め位取りされ
たフィルタ係数に関連した補正項を加えたものに等しいことを特徴とする請求項
２０に記載の方法。 - 【請求項２３】 前記複数の予め位取りされたフィルタ係数の各々が共通の幅Ｗを有し、かつ、
前記各予め位取りされたフィルタ係数は、等式 ２Ｗ−１≧｜予め位取りされたフィルタ係数｜≧２Ｗ−２ を満たすように構成されていることを特徴とする請求項１９に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/400,700 | 1999-09-20 | ||
| US09/400,700 US6505221B1 (en) | 1999-09-20 | 1999-09-20 | FIR filter utilizing programmable shifter |
| PCT/US2000/022826 WO2001022582A1 (en) | 1999-09-20 | 2000-08-18 | Fir filter utilizing programmable shifter |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003510876A true JP2003510876A (ja) | 2003-03-18 |
| JP2003510876A5 JP2003510876A5 (ja) | 2010-12-16 |
| JP4729685B2 JP4729685B2 (ja) | 2011-07-20 |
Family
ID=23584655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001525841A Expired - Fee Related JP4729685B2 (ja) | 1999-09-20 | 2000-08-18 | プログラマブルシフタを使用するｆｉｒフィルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6505221B1 (ja) |
| EP (1) | EP1131887A1 (ja) |
| JP (1) | JP4729685B2 (ja) |
| WO (1) | WO2001022582A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101878400B1 (ko) * | 2017-02-06 | 2018-07-13 | 울산과학기술원 | 근사연산을 이용한 fir필터 연산방법 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6112218A (en) * | 1998-03-30 | 2000-08-29 | Texas Instruments Incorporated | Digital filter with efficient quantization circuitry |
| EP1298799B1 (en) * | 2001-09-28 | 2007-03-07 | Sony Deutschland GmbH | Digital filter realization |
| US7024441B2 (en) * | 2001-10-03 | 2006-04-04 | Intel Corporation | Performance optimized approach for efficient numerical computations |
| DE10250555A1 (de) * | 2002-10-30 | 2004-05-19 | Philips Intellectual Property & Standards Gmbh | Verfahren zur Ermittlung von Filterköffizienten eines digitalen Filters und digitales Filter |
| JP3755602B2 (ja) * | 2003-03-04 | 2006-03-15 | ソニー株式会社 | 信号処理装置、信用処理装置用プログラム、信号処理装置用プログラムを記録した記録媒体、及び信号処理方法 |
| US7680872B2 (en) * | 2005-01-11 | 2010-03-16 | Via Telecom Co., Ltd. | Canonical signed digit (CSD) coefficient multiplier with optimization |
| WO2007013036A2 (en) * | 2005-07-29 | 2007-02-01 | Nxp B.V. | Digital filter |
| US20080071846A1 (en) * | 2006-09-14 | 2008-03-20 | Texas Instruments Incorporated | Processor Architecture for Programmable Digital Filters in a Multi-Standard Integrated Circuit |
| US8280941B2 (en) * | 2007-12-19 | 2012-10-02 | HGST Netherlands B.V. | Method and system for performing calculations using fixed point microprocessor hardware |
| US20090164544A1 (en) * | 2007-12-19 | 2009-06-25 | Jeffrey Dobbek | Dynamic range enhancement for arithmetic calculations in real-time control systems using fixed point hardware |
| US20090300089A1 (en) * | 2008-05-29 | 2009-12-03 | Himax Technologies Limited | Finite impulse response filter and method |
| JP5287226B2 (ja) * | 2008-12-25 | 2013-09-11 | ペンタックスリコーイメージング株式会社 | 撮像装置 |
| JP5191879B2 (ja) * | 2008-12-25 | 2013-05-08 | ペンタックスリコーイメージング株式会社 | 撮像装置 |
| JP5262693B2 (ja) * | 2008-12-25 | 2013-08-14 | ペンタックスリコーイメージング株式会社 | 撮像装置 |
| US8768997B2 (en) * | 2009-02-05 | 2014-07-01 | Qualcomm Incorporated | Passive switched-capacitor filters conforming to power constraint |
| US9148168B2 (en) | 2013-10-29 | 2015-09-29 | Analog Devices Global | System and method of improving stability of continuous-time delta-sigma modulators |
| US10083007B2 (en) * | 2016-09-15 | 2018-09-25 | Altera Corporation | Fast filtering |
| EP3471271A1 (en) * | 2017-10-16 | 2019-04-17 | Acoustical Beauty | Improved convolutions of digital signals using a bit requirement optimization of a target digital signal |
| JP7076655B2 (ja) * | 2019-12-16 | 2022-05-27 | 三菱電機株式会社 | フィルタ装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281811A (ja) * | 1989-04-22 | 1990-11-19 | Fuji Xerox Co Ltd | ディジタルフィルタ処理装置 |
| JPH03211910A (ja) * | 1990-01-17 | 1991-09-17 | Hitachi Ltd | ディジタルフィルタ |
| JPH0449708A (ja) * | 1990-06-18 | 1992-02-19 | Nec Corp | Ｆｉｒフィルタ回路 |
| JPH0661788A (ja) * | 1992-08-06 | 1994-03-04 | Sharp Corp | データ駆動型フィルタ装置 |
| US5777914A (en) * | 1996-08-29 | 1998-07-07 | Lucent Technologies Inc. | Technique for reducing power consumption in digital filters |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7905332A (nl) | 1979-07-09 | 1981-01-13 | Philips Nv | Decimerend, lineair phase, digital fir filter. |
| US4369499A (en) | 1980-09-18 | 1983-01-18 | Codex Corporation | Linear phase digital filter |
| US4494214A (en) | 1983-02-03 | 1985-01-15 | Rca Corporation | Apparatus for generating scaled weighting coefficients for sampled data filters |
| US4615026A (en) | 1984-01-20 | 1986-09-30 | Rca Corporation | Digital FIR filters with enhanced tap weight resolution |
| JPS6165616A (ja) | 1984-09-07 | 1986-04-04 | Nippon Hoso Kyokai <Nhk> | 対称形ｆｉｒディジタルフィルタ |
| US4862402A (en) | 1986-07-24 | 1989-08-29 | North American Philips Corporation | Fast multiplierless architecture for general purpose VLSI FIR digital filters with minimized hardware |
| US4782458A (en) | 1986-12-18 | 1988-11-01 | North American Philips Corporation | Architecture for power of two coefficient FIR filter |
| US4791597A (en) | 1986-10-27 | 1988-12-13 | North American Philips Corporation | Multiplierless FIR digital filter with two to the Nth power coefficients |
| US4843581A (en) * | 1987-05-11 | 1989-06-27 | American Telephone And Telegraph Company | Digital signal processor architecture |
| US5128886A (en) | 1989-07-14 | 1992-07-07 | Tektronix, Inc. | Using long distance filters in the presence of round-off errors |
| US5233549A (en) | 1992-04-21 | 1993-08-03 | Loral Aerospace Corp. | Reduced quantization error FIR filter |
| US5268877A (en) | 1992-05-11 | 1993-12-07 | The United States Of America As Represented By The Secretary Of The Navy | Digital beamforming and filtering circuit |
| US5483552A (en) | 1992-10-27 | 1996-01-09 | Matsushita Electric Industrial Co., Ltd. | Adaptive equalizing apparatus for controlling the input signal level of quantized feedback |
| US5353026A (en) | 1992-12-15 | 1994-10-04 | Analog Devices, Inc. | Fir filter with quantized coefficients and coefficient quantization method |
| US5479454A (en) * | 1993-09-21 | 1995-12-26 | Genesis Microchip Inc. | Digital filter with improved numerical precision |
| JP2541128B2 (ja) | 1993-11-16 | 1996-10-09 | 日本電気株式会社 | マルチキャリアロ―ルオフフィルタ |
| WO1997009780A1 (en) * | 1995-09-07 | 1997-03-13 | Philips Electronics N.V. | Improved digital filter |
| KR100248021B1 (ko) | 1995-09-30 | 2000-03-15 | 윤종용 | Csd 필터의 신호처리방법과 그 회로 |
| US6301596B1 (en) * | 1999-04-01 | 2001-10-09 | Ati International Srl | Partial sum filter and method therefore |
-
1999
- 1999-09-20 US US09/400,700 patent/US6505221B1/en not_active Expired - Lifetime
-
2000
- 2000-08-18 JP JP2001525841A patent/JP4729685B2/ja not_active Expired - Fee Related
- 2000-08-18 EP EP00955743A patent/EP1131887A1/en not_active Withdrawn
- 2000-08-18 WO PCT/US2000/022826 patent/WO2001022582A1/en active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281811A (ja) * | 1989-04-22 | 1990-11-19 | Fuji Xerox Co Ltd | ディジタルフィルタ処理装置 |
| JPH03211910A (ja) * | 1990-01-17 | 1991-09-17 | Hitachi Ltd | ディジタルフィルタ |
| JPH0449708A (ja) * | 1990-06-18 | 1992-02-19 | Nec Corp | Ｆｉｒフィルタ回路 |
| JPH0661788A (ja) * | 1992-08-06 | 1994-03-04 | Sharp Corp | データ駆動型フィルタ装置 |
| US5777914A (en) * | 1996-08-29 | 1998-07-07 | Lucent Technologies Inc. | Technique for reducing power consumption in digital filters |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101878400B1 (ko) * | 2017-02-06 | 2018-07-13 | 울산과학기술원 | 근사연산을 이용한 fir필터 연산방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6505221B1 (en) | 2003-01-07 |
| EP1131887A1 (en) | 2001-09-12 |
| JP4729685B2 (ja) | 2011-07-20 |
| WO2001022582A1 (en) | 2001-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4729685B2 (ja) | プログラマブルシフタを使用するｆｉｒフィルタ | |
| Xu et al. | Design of low-complexity FIR filters based on signed-powers-of-two coefficients with reusable common subexpressions | |
| Chong et al. | A 16-channel low-power nonuniform spaced filter bank core for digital hearing aids | |
| Liu et al. | Moduli set selection and cost estimation for RNS-based FIR filter and filter bank design | |
| Choo et al. | Complexity reduction of digital filters using shift inclusive differential coefficients | |
| US7228325B2 (en) | Bypassable adder | |
| Alimohammad et al. | Hardware implementation of Nakagami and Weibull variate generators | |
| Park et al. | Non-adaptive and adaptive filter implementation based on sharing multiplication | |
| JP4665099B2 (ja) | デジタル・フィルタのフィルタ係数を決定する方法およびデジタル・フィルタ | |
| WO2000039926A1 (en) | Efficient convolution method and apparatus | |
| US20020145970A1 (en) | Apparatus and method for separating carrier of multicarrier wireless communication receiver system | |
| Kumar et al. | Design of area and power efficient digital FIR filter using modified MAC unit | |
| JP4219926B2 (ja) | 電子回路中で乗算演算または除算演算を行う方法およびその装置 | |
| Naik et al. | An efficient reconfigurable FIR digital filter using modified distribute arithmetic technique | |
| Do et al. | Efficient filter design for IS-95 CDMA systems | |
| Johansson | Low power and low complexity shift-and-add based computations | |
| US6868431B1 (en) | Circuit and method for processing data | |
| Kannan | A Design of Low Power and Area efficient FIR Filter using Modified Carry save Accumulator Method | |
| US6983012B1 (en) | Implementation of digital filter with reduced hardware | |
| WO2005002051A1 (ja) | デジタルフィルタ | |
| Jeng et al. | Multi-mode digital IF downconverter for software radio application | |
| Rosa et al. | An improved synthesis method for low power hardwired FIR filters | |
| Raghavachari et al. | Modeling and Simulation of Frequency Response Masking FIR Filter Bank using Approximate Multiplier for Hearing Aid Application | |
| Chen et al. | A highly-scaleable FIR using the Radix-4 Booth algorithm | |
| Devi et al. | INTERNATIONAL JOURNAL OF ENGINEERING SCIENCES & RESEARCH TECHNOLOGY DESIGN OF HIGH SPEED FIR FILTER ON FPGA BY USING MULTIPLEXER ARRAY OPTIMIZATION IN DA-OBC ALGORITHM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070816 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20101027 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110218 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110317 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |