JP2003507217A

JP2003507217A - プリントエンジン制御システム

Info

Publication number: JP2003507217A
Application number: JP2001517347A
Authority: JP
Inventors: マイケルイーステイマー; マイケルエイクレイン; ジェイエドワードポッツラー; ジェイムズロバートピッケル; ジョンキートリーエマーソン
Original assignee: マルコニデータシステムズインコーポレイテッド
Priority date: 1999-08-16
Filing date: 2000-08-16
Publication date: 2003-02-25
Also published as: AU6585300A; CN1378678A; CA2383139A1; WO2001013328A1; EP1208531A1

Abstract

(57)【要約】複数のプリンタ(30)と接続可能な制御システムであり、前記プリンタは同じ又は異なる構成のプリントエンジン(30)を使用し且つ同じ又は異なるデータプロトコルを使用し、各プリンタは関連のプリントエンジンにより制御されてサブストレートをマークするプリントヘッドを含み、前記プリントヘッドの少なくとも１つと前記サブストレートは前記制御システム又は前記プリンタにより制御されないレートで相互に相対的に移動し、前記制御システムは、a）前記サブストレート上にマークすべき個々のピクセル又はベクトルを表すイメージデータを１つ以上のプロトコルで発生可能なイメージプロセッサ(20)と、ｂ）前記プリントヘッドと前記サブストレートの相対位置を表す同期信号を発生する同期信号発生器(24、72)と、ｃ）前記イメージプロセッサ及び前記同期信号発生器を前記プリントエンジンに接続して前記イメージデータ及び同期信号を前記プリントエンジンへ転送させるインターフェイスとを備え、前記インターフェイスは異なるプリントエンジンプロトコルと適合し、それにより各種プリントエンジンが同じ制御システムとインターフェイスされるようにする。

Description

【発明の詳細な説明】

【０００１】本発明は、プリンタに関する。特に、本発明は、種々の他の装置と一緒に使用
できる１つまたはそれ以上のプリント・エンジンを使用するプリンタ・システム
を創作する方法に関する。

【０００２】工業用マーク付けプリンタは、代表的には、マーク付けしようとしている物品
がコンベヤ装置に沿って移動し、プリント・ヘッド付近にあるプロダクト検波器
によって検出される生産ラインを包含する。場合によっては、シャフト・エンコ
ーダがコンベヤの移動を追跡する。シャフト・エンコーダは、一般的には、シャ
フトと、このシャフトの回転速度を検出し、シャフトの回転速度を表す周期でパ
ルスを出力する検出/コード化組立体とを包含する。シャフト・エンコーダは、
製品がプリント・ヘッドを通過するレートに比例する速度で移動するコンベヤ装
置の一部と機械的に連絡して設置され、移動１インチあたりの或る特殊なパルス
レートでパルスを発生する。すなわち、コンベヤの速度が高ければ高いだけ、パ
ルス周波数も高くなるのである。パルス間隔は、１インチあたりのパルス数で表
されるエンコーダ・ピッチと呼ばれている。

【０００３】たとえば、プリンタが連続インクジェット式プリンタである場合、それは、一
般的には、製品の一部からなる基板に向かってインクの液滴を送るようにプログ
ラムされる。それによって、基板がプリンタのプリント・ヘッドを通過するとき
に基板上にテキストまたは画像を印刷するようになっている。これらの液滴のタ
イミングは、基板上の正しい部位で読みやすく印刷するために重大である。

【０００４】生産ラインの運動速度が一定していないので、基板に送られる液滴のタイミン
グは、生産ラインの位置によって制御されなければならず、それ故、シャフト・
エンコーダの出力を使用して液滴の時間合わせを行う。しばしば、プリンタは、
急速サクセッション（ストロークと呼ばれる）でドット列を表す１セットの液滴
を印刷するように設計される。ストロークを構成する、液滴間の時間間隔は、し
ばしば、生産ラインの速度から独立している。したがって、シャフト・エンコー
ダ・パルスを使用して、このようなプリンタにおけるストロークを始動させる。
しばしば、生のエンコーダ・ピッチは予定のプリント・ストローク・ピッチより
も高いことがあり、したがって、エンコーダ・パルスレートは或る種の量で割ら
なければならない。通常、これは８、１０などの整数値である。

【０００５】プロダクト検波器は、対象物の存在を検出し、アクティブなハイ出力信号ある
いはアクティブなロー出力信号を発生する装置である。これらの装置は、製品が
生産ライン上で等間隔になっている保証がないため、テキストまたは画像の印刷
を生産ライン上の通過している製品と同期させるのに使用される。

【０００６】プリント・エンジン・プロセッサ上で稼働しているソフトウェアが、画像デー
タへのアクセスを制御し、画像データを表す適切に荷電された液滴を適切な時点
で確実に出力するようにしている。

【０００７】プリント・エンジン・プロセッサ上のソフトウェアで稼働しているカウンタが
、分割パルスがシャフト・エンコーダから出力されるたびに割り込み信号によっ
て始動される。プリント・エンジン・ソフトウェアは、また、製品直接トリガ・
パルスによっても割り込まれる。この時点で、カウンタの現在値が保存される。
ソフトウェアは、カウンタの値を追跡し、カウンタ値が或る特定の値に達したと
きに、製品直接トリガが生じたときの値よりも大きい或る一定の数値が、保存さ
れているテキストまたは画像の基板上への印刷を開始させる。カウンタ遅延は、
プロダクト検波器およびプリント・ヘッドの相対位置に依存する。この作動タイ
プは、画像印刷を制御しているプロセッサがカウンタを更新するためにシャフト
・エンコーダ・パルスによって絶えず割り込まれ、この割り込み時にはなんら画
像データを処理することができないので、能率が悪い。

【０００８】生産ライン速度が比較的一定である或る種のケースにおいては、エンコーダ・
パルスレートのエミュレーションに適するレートでパルスを生成する内蔵タイマ
ーと置換することによってシャフト・エンコーダを排除できる。通常、この内蔵
タイマーはソフトウェア制御を通じてプログラム可能であり、印刷時に使用され
ている特定のライン速度に合わせた適切なパルスレートに設定することができる
。次に、この内部パルスレートを使用して、まったく外部シャフト・エンコーダ
と同様に印刷ストロークを始動させる。外部エンコーダの代わりの内部タイミン
グの唯一の副次的利点は、実際のライン速度が予定速度から変化した場合に、速
度が増大するか減少するかどうかに依存して、印刷画像を伸張させたり、圧縮さ
せたりすることになるということである。

【０００９】エンコーダ・パルスレートを非整数値（実際に２つの整数値の比率である）に
よって割る除算器は公知である。このような除算器は、本出願人の製造するChes
hire 4000 Imaging Systemで利用された。

【００１０】画像データにアクセスするために直接メモリ・アクセス（ＤＭＡ)を使用する
ことに基づくストローキング・システムは周知である。たとえば、Apollo2とし
て知られる本出願人のプリンタ・システムは、Altera 9560 Erasable Programma
ble Logic Device（ＥＰＬＤ）にインタフェース接続されたＣＰＵバスを有する
。ＥＰＬＤは、ＳＲＡＭ装置に直接インタフェース接続する。すべてのＣＰＵ読
み出し、書き込みは、ＥＰＬＤを通して扱われるが、これはＣＰＵには見えない
。

【００１１】ＣＰＵは、ＳＲＡＭ装置において印刷しようとしている画像を構築する。或る
メッセージを印刷しようとするとき、ＣＰＵは、これをＥＰＬＤにフラグ付けす
る。この時点で、ＥＰＬＤは、意識せずに、ＳＲＡＭからパラメータ値（始点、
終点ストローク・アドレスおよびストローク間隔を含む）を読み込み、ＥＰＬＤ
内のステート・マシンが、必要な間隔でＳＲＡＭからストローク・データを読み
込む。ひとたびストロークがＳＲＡＭから読み込まれたならば、それはプリント
・ヘッドのところに位置するシリアル・パラレル・コンバータに逐次シフトアウ
トされる。ストロークは、シングル・ワード長に限定される。

【００１２】バスサイクル毎に、ＥＰＬＤはタイマ変数を減少し、次のストロークが印刷さ
れるべき時刻を求める。シリアル化するためのストロークのアドレスは、パラメ
ータメモリ位置内に記憶される。この値は、ストロークがシリアル化された時に
、ＥＰＬＤによって増加され、ＣＰＵによって特定されたエンドアドレスと比較
される。２つが一致すると、ステートマシンはリセットし、９５６０は、ＣＰＵ
に割り込む。

【００１３】多くの既知の連続インクジェットプリンタは、文字コーディングシステムを使
用して、メッセージをプリント・ヘッドに送信する。この文字コーディングシス
テムは、所定の文字よりもより精細なイメージの如何なる制御も導かない。プリ
ンタは、効率的に、プリント・ヘッドにプログラムされたフォントに限定される
。文字ストリングは、単一のラインか、又は、文字の複数のラインとして構成す
ることができる。システムのこれらの各形態において、プリント・イメージは、
プリンタと、ＡＳＣＩＩコードの様な文字コードで通信する。文字コードは、通
常７又は８の数ビットのみのビットパターンであり、これで全ての文字を表わす
。文字ベース印刷は、勿論、ドッドマトリックス印刷システムで使用すること
ができるが、しかしながら、各文字のドットパターンは予め定められている。

【００１４】ドットマトリック印刷システムが使用されている時、プリントイメージは、文
字のストリング又はアレイと言うよりも、ドット又は画素のアレイとして、アド
レス可能とすることができる。このことは、印刷システムに対してより一般化さ
れ且つ柔軟性のあるコンセプトである。この様なシステムを用いて、文字はマト
リックスドットの意図されたアレイにすることができる。このマトリックスドッ
トの幾つかが印刷されるべきであり、他のものは、空白とされるべきものである
。特定のフォントにされた文字は画素のアレイによって表わされる。選ばれたフ
ォンは或る数の画素と関連する高さを通常有する。幅は、固定又は可変とするこ
とができる。しかしながら、フォントは、同じメッセージ内であっても、プリン
ト・ヘッドが受け入れることのできるデータ・フォーマットに何らの変化を加え
ること無しに、容易に変更することができる。文字イメージは、計画された全ビ
ットマップイメージ領域内のどこに意図されても、設置することができる。全く
文字では無いLso他のイメージ成分は、ロゴの様な実際のグラフィカル形状であ
り、「画像」は、意図された印刷イメージの全ビットマップ表現を構成するため
に必要とされる際に、設置ことができる。

【００１５】電磁放射の操縦ビーム又はインクプロッタの様な他のベクトル駆動システムを
使用して印刷が可能な多くの製品が同様に利用可能である。この様なシステムは
、ベクトルベースのアドレス指定法を使用して、一般的にアドレスされ、直線又
は他の定義可能な経路に何れかにおいて、基板上のポイント間でビーム又はプロ
ッティング機構を移動する。この様なベクトル印刷法は、本出願の目的に対して
は、「添字文字」レベルドットマトリックス印刷に対して極めて親和性ががある
。それは、ベクトルマトリック印刷法は、印刷機構の物理的限界内で、殆ど如何
なるパターンでもイメージ又はテキストを、プリンタに印刷させることを可能に
するためである。これは、本発明が関係する印刷機構の主要な形態である。基板
にマークを付けるためにプリントヘッド使用する実際の方法は、本発明の主要な
関心事では無く、ドットマトリックス、ドロップオンデマンド、又は他のマーク
付け機構を使用することができる。

【００１６】本発明の第１の特徴に従うと、複数のプリンタに接続することができる制御シ
ステムであって、前記プリンタが、同じあるいは異なった構成のプリント・エン
ジンを使用し、また、同じまたは異なったデータ・プロトコルを使用し、各プリ
ンタが、関連するプリント・エンジンによって制御されて基板にマーク付けする
プリント・ヘッドを包含し、前記プリント・ヘッドおよび前記基板のうち少なく
とも一方が、前記制御システムまたは前記プリンタによって制御されない速度で
他方に相対的に移動する制御システムにおいて、ａ）基板にマーク付けしようと
している個々の画素またはベクトルを表す２つ以上のプロトコルで画像データを
生成することができる画像プロセッサと、ｂ）前記プリント・ヘッド、前記基板
の相対位置を表す同期信号を生成する同期信号発生器と、ｃ）前記画像プロセッ
サおよび前記同期信号発生器を前記プリント・エンジンに接続し、前記画像デー
タおよび前記同期信号を前記プリント・エンジンに移送することができるインタ
フェースとを包含し、この前記インタフェースが異なったプリント・エンジン・
プロトコルに順応し、それによって、種々のプリント・エンジンを同じ制御シス
テムにインタフェース接続することができることを特徴とする制御システムが提
供される。

【００１７】本発明の第２の特徴に従うと、プリント・エンジンを有するプリンタと、移動
している基板にマーク付けできるように前記プリント・エンジンによって制御さ
れるプリント・ヘッドとを有する制御システムであって、ａ）前記プリント・ヘ
ッドに前記基板にマーク付けさせるために前記プリント・エンジンへ出力される
べき画像を生成する画像プロセッサと、ｂ）前記画像プロセッサから独立して、
そして、前記基板の移動に関連してシャフト・エンコーダによって生成される信
号に応答して作動するカウンタと、ｃ）前記基板の検出に応答して前記カウンタ
の値を読み込み、前記カウンタ値に所定の値を加算し、その結果を比較値として
保存する手段と、ｄ）前記画像プロセッサから独立して作動し、前記カウンタの
値が前記比較値と一致したときに前記基板上への前記画像の印刷を開始する比較
手段とを包含することを特徴とする制御システム。

【００１８】本発明の第３の特徴に従うと、複数のプリンタのうちの１つに制御システムを
接続するためのインタフェースであって、前記プリンタが、同じまたは異なった
構成のプリント・エンジンを使用すると共に同じまたは異なったデータ・プロト
コルを使用し、各プリンタが、基板にマーク付けするように関連したプリント・
エンジンによって制御されるプリント・ヘッドを包含し、前記プリント・ヘッド
および前記制御システムのうちの少なくとも一方が、前記制御システムあるいは
前記プリンタによって制御されない速度で他方に相対的に移動するインタフェー
スにおいて、ａ）前記制御システムから前記プリント・エンジンまでの前記スト
ロークにおける画素を表す２つ以上のプロトコルでストローク・データを移送す
ることができるストローク信号インタフェースと、ｂ）前記プリント・ヘッドに
対する前記基板の位置を表す同期データを前記制御システムから前記プリント・
エンジンへ移送するための同期信号インタフェースとを包含することを特徴とす
るインタフェース。

【００１９】本発明は、印刷のためのプリンタ・システムであって、本プリンタ・システム
の制御範囲を超えた速度で、プリント・ヘッドに相対して動く基板に前記プリン
タ・システムを供給する。プリント・ヘッドは、基板が通過すると静止し、基板
が静止している間はプリント・ヘッドが動いてもよい。代替的に、基板とプリン
ト・ヘッドの両方が、動作中に独立して動くことができる。ここに記載された本
発明の特定の実施形態は、連続インク・ジェット印刷に関している一方、本発明
は、前記印刷システムの制御外である速度で、基板とプリント・ヘッドが、互い
に相対して動く他の印刷装置にも応用できる。例えば、ピクセル・レベル・アド
レス指定能力を可能にする、ドット・マトリックス・ベースのシステムは、本発
明の範囲内であろう。ベクトル・ベースの、またはピクセル・ベースのアドレス
機構を使用するステアード・ビーム・レーザ装置（steered beam laser device
）もまた、本発明の範囲内であろう。

【００２０】本発明は、滴生成が、画像データおよびタイミング信号を生成する装置へ、イ
ンターフェースを通して接続される印刷エンジンによって実行される、連続イン
ク・ジェット・プリンタ・システムを供給する。画像データは、前記インターフ
ェースを介して送信され、前記インターフェースを介して送信されるタイミング
信号は、前記画像データの印刷を始動させる。

【００２１】本発明はさらに、シャフト・エンコーダ・パルス（shaft encoder pulses）を
数え、およびそこからストローク・トリガ・パルス（stroke trigger pulses）
を生成する方法を供給する。この、本発明の特定の特徴は、シャフト・エンコー
ダ・パルスの周波数を非整数で割り、ストローク・パルスを生成する方法を供給
する。特定の実施形態によれば、前記非整数比は、二つの８ビット数の比として
表すことができる、あらゆる数でよい。ディバイド・レイシオ・ネット（divide
ratio net）とともに、プリント・ストローク速度またはピッチは、Ｎで割った
エンコーダ速度であり、Ｎは約数である。これにより、さらに正確なタイミング
のストロークが可能になり、および基板の移動方向へのストローク・ドット・ピ
ッチが、エンコーダ・パルス間の生成ライン（production line）によって動く
距離の倍数でない時に、フォントは正しい位置に配分されることができる。二つ
の整数比を使うことは、ドット・ピッチの相対値として特に有用であり、および
エンコーダ・パルス間を移動する距離は、生成ライン上のギア比と密接に関連す
ることが多い。

【００２２】本発明はまた、ハードウェア・ベースのエンコーダ・パルス・カウンタ機構も
供給し、それは以後、キャプチャ（capture）および比較機構と称する。キャプ
チャおよび比較システムは、継続的にエンコーダ・パルスを数えるフリー・ラン
ニング・カウンタ（free-running counter）を具備する。これらのパルスは、分
割または非分割パルスであるが、現在好ましい実施例においては、非分割パルス
である。好ましくは、このカウンタは、画像処理やストローク生成を実行するプ
ロセッサ上では動作せず、理想的には、前記カウンタは、ストロークの同期化専
用のハードウェア上で動作する。このカウンタは、プロダクト検出事象（produc
t detect events）によって割り込まれ、および前記プロダクト検出が起こった
ときに、そこに記憶されるカウンタ値が記憶される。カウンタの出力値は監視さ
れ、カウンタが、前記記憶されたカウンタ値に相対する、予め決められた値に達
すると、画像データが生成される。

【００２３】特定の実施形態において、プロダクト検出トリガ・パルスが生じると、カウン
タの現在値が取り込まれ、画像プロセッサへの割り込みが生成される。割り込み
ルーチンは、取り込まれた値を読み取り、これを、所望の印刷遅延の量に追加し
、およびその結果計算された値を、比較レジスタに入れる。前記ルーチンはまた
、次の印刷画像、メモリ・ポインタ等のセットアップの起動もする。第二の割り
込みは、適合が、エンコーダ・カウンタと比較値との間で、専用比較回路によっ
て検出された場合に開始される。この第二の割り込みパルスは、ストローク印刷
処理を開始するために、ストローク・マネージャ・システム（stroke manager s
ystem）を起動する。この処理は、メモリにおけるリストから、メモリにおける
ストロークのアドレスを入手する、第一ダイレクト・メモリ・アクセス（Direct
Memory Access）（ＤＭＡ）と、および前記第一ＤＭＡによって入手されたアド
レスからストローク・データを入手し、ならびにストローク・データを、シャフ
ト・エンコーダによって決められた速度で、印刷エンジンに送る第二のＤＭＡを
含む。ストローク印刷は、一般的には、メッセージ印刷が完了するまで、プロセ
ッサ介入なしに、継続する。

【００２４】本発明はさらに、いくつかのプリント・ヘッドの画像を大変詳細に、およびソ
フトウェアの制御下で整列させ、これらの画像が、単一の、より大きい、複数の
ヘッド画像に結合されるようにするための手段を供給する。この手段は、ソフト
ウェアが制御する印刷遅延と、およびエンコーダ分割ロジックとを含み、各ヘッ
ドに一組が供給される。このハードウェアで、ヘッド間の印刷位置および位置合
わせは、ストローク・インターバル、つまり非分割エンコーダ・インターバルの
分数である解像度に制御することができる。

【００２５】シャフト・エンコーダを使用しない操作が好まれる、ライン・スピード（line
speed）が十分に一定であるとき、インターバル・タイミング信号は、シャフト
・エンコーダ・パルスの代わりになるために、生成されてもよい。ここでは、所
望のストローク速度か、または非分割エンコーダ速度に匹敵するインターバル・
パルスを生成することができる。後者の場合、非分割、擬似エンコーダ速度はさ
らに、外部エンコーダと同じ方法で分割される。

【００２６】本発明は、添付の図面を参照して例示的に説明される。図１は、連続インク・ジェット・プリンタ１０の概観を示す。以下の用語は、本明細書の一定した解釈を可能にするために定義される。制御
システムは、印刷エンジン３０と通信し、およびそれを制御する完全なプリンタ
の一部である。すなわち、これは、印刷エンジンの外部にあるプリンタ・システ
ムの残りの部分である。画像プロセッサ（ＩＰ）は、印刷されるべき画像のビッ
ト・マップを生成する制御システムの一部であり、およびストローク・データな
らびにトリガ信号を印刷エンジンに送信する。この実施形態における印刷エンジ
ン３０は、ストローク・データおよびトリガ信号に応答して、ドット（ストロー
ク）の列を印刷することができる印刷機構に特化した技術である。ここに記載さ
れた特定の実施形態のストローク・データは、プリンタが印刷することができる
ドットのあらゆる配置を表現することができる。印刷されるべき、ならびにメモ
リに記憶されるべき画像を表すビット・マップ、およびビットマップ画像の行ま
たは列を表すストロークは、プリントヘッドに出力される。しかしながら、印刷
エンジンが、ステアード・ビーム（steered beam）等、他の技術を使用できない
理由はない。印刷エンジンは、一つ以上のヘッドを有してもよい。この実施形態
においては、たった一つのトリガが供給されるので、印刷エンジンにおけるすべ
てのヘッドは、同じストローク・トリガ信号に応答する。複数のトリガが必要と
される場合、複数のトリガリング・インターフェース（triggering interface）
を使用することができる。プロダクト検出信号（プロダクト検出と称する）は、
プロダクト検波器によって生成される信号である。前記信号は、製品が、印刷領
域に入ったことを示す。印刷要求信号（印刷要求と称する）は、製品または基板
片が、印刷が開始しようとする点へと進んだことを示す、画像プロセッサによっ
て生成された内部信号である。印刷遅延は、基板の移動において計測される、プ
ロダクト検出点と印刷要求点との間の差である。

【００２７】関連するプリントヘッド１２を駆動する１つまたはそれ以上のプリントエンジ
ン３０は、プリントエンジンインターフェイス４０を介してコントローラハード
ウエア１４に交換可能なようにして接続される。これらのインターフェイスによ
れば、同様の範囲のストロークデータレートを有するいくつかのプリンタプロダ
クトのニーズに合せることにより、コントロールシステムの大部分をこのような
プリンタのために再利用することができるようになる。コントローラハードウエ
ア１４が作動する各プリントエンジンに対して、ストロークマネージャハードウ
エア１４０の完全な１セットを設ける。ストロークマネージャハードウエアの各
セットの必須の構成部分を図２に示している。

【００２８】コントローラハードウエア、および、特に、イメージプロセッサは、２つまで
のプロダクト検波器２６および２つまでのシャフトエンコーダ２４からの信号を
受け取る。しかし、シャフトエンコーダおよびプロダクト検波器の数は、本発明
の範囲内において、容易に変更できる。一般的に、各シャフトエンコーダおよび
プロダクト検波器は、プリントエンジンの１つと関連付けられる。ここに説明す
る実施例では２つのプリントエンジンを作動させているのであるが、２つより多
いプリントエンジンに対する機能を組み込めないという理由はない。プロダクト
検波器、シャフトエンコーダおよびプリントエンジンの間により複雑な関係を持
たすことは、ハードウエア内にて可能であり、これも、本発明の範囲内に入るも
のである。

【００２９】イメージプロセッサ２０は、コントローラハードウエア１４と通信し、プリン
トエンジンへ出力されるイメージデータを発生し、これは、メモリ７３へ出力さ
れる。この実施例のイメージプロセッサは、モトローラ６８３２２プロセッサを
使用することにより実施されるのが好ましい。これは、その２つのインタラプト
および入力を介してコントローラハードウエアからの通信を受け取り、データを
ハードウエアのレジスタへと出力する。また、イメージプロセッサは、他のデバ
イスと通信して、プリントイメージをセットアップする。しかしながら、イメー
ジプロセッサ内におけるイメージ生成の詳細については、本発明の範囲外のこと
であるので、ここではこれ以上詳述しない。

【００３０】コントローラハードウエアの機能については、各プリントヘッド１２に関連つ
けられたプリントエンジン３０がプリンティングが行われる基体とどのようにし
て同期をとることができるのか理解できるように、図２に関連して以下において
詳述する。これらハードウエアの機能は、プログラマブル論理回路を使用して実
施される。図２は、単一のプロダクト検波器および単一のシャフトエンコーダか
ら入力を受け取り、単一のプリントエンジンへ出力するストロークマネージャハ
ードウエア１４０を示している。このストロークマネージャハードウエアの動作
は、コントローラハードウエアの各セットが扱うことのできる各プリントエンジ
ンに対して重複してなされる。

【００３１】本発明のこの実施例では、生産ラインにて通過する基体とプリンティングを同
期させるため、以下「キャプチャーおよびコンペア」と称する原理が使用される
。その結果、プロダクト検出時においてヘッド位置に対して相当に遅延した位置
でプリントされうるようなイメージが得られる。

【００３２】キャプチャーおよびコンペアシステムの重要部分は、シャフトエンコーダ２４
からの分割されていないエンコーダパルスを連続的にカウントするプログラマブ
ルハードウエアにて作動するフリーランニングカウンタ６２である。この実施例
において、カウンタは、１６ビットカウンタである。しかし、使用されるビット
の数は、シャフトエンコーダのパルスレートおよびプロダクトの間の距離に依存
して適当に変えられるものである。プリントエンジンの用意ができプリンティン
グが行われるうる状態であると仮定して、その動作シーケンスは次のようである
。プロダクト検波器２６は、マークされるべきプロダクトを感知する。選択され
たプロダクト検出エッジパルスは、インターラプト６８をトリガし、イメージプ
ロセッサ２０にプロダクト検出事象を知らせる。このエッジパルスは、また、フ
リーランニングエンコーダパルスカウンタ６２の内容をキャプチャーレジスタ６
４内へと捕獲またはラッチングさせることをトリガする。その相対値がプリント
リクエスト事象を制御するのに使用される。イメージプロセッサ２０のインター
ラプトルーチン中において、捕獲された値は、イメージプロセッサによってキャ
プチャーレジスタ６４から読み取られ、分割されていないエンコーダチックにお
いて望まれるプリント遅延の量がイメージプロセッサによってその値に加えられ
る。この結果算出された値は、イメージプロセッサからコンペアレジスタ６６へ
と書き込まれる。このルーチンは、また、イメージプロセッサ２０による次のプ
リントイメージ、メモリポインタ等のセットアップを開始させる。プロセッサ２
０によって行われる次の機能、すなわち、キャプチャーレジスタ６４の値を読み
取ること、その値へプリント遅延を加えること、その結果をコンペアレジスタ６
６に記憶させることは、プロセッサ２０とは別の付加的手段によって行うように
してもよういことを述べておく。

【００３３】プリントリクエストインターラプト７０と称するイメージプロセッサの第二の
インターラプトは、コンペアレジスタ６６の出力とカウンタ６２の値とが一致す
ることが検出されるとき、エンコーダトラベルにおけるあるより遅いポイントで
トリガされる。専用比較回路７１は、コンペアレジスタ６６およびカウンタ６２
の出力を監視して、このインターラプトを発生する。このインターラプトパルス
は、また、ハードウエアストロークマネージャ７２システムを始動させて、スト
ロークプリンティングプロセスを開始させる。ストロークマネージャは、各分割
されたエンコーダインターバルにてストロークデータを取得してそれをプリント
エンジンへと送るためメモリ７３に直接的にアクセスするＤＭＡハードウエアを
含む。より詳細には、主ＤＭＡチャンネルは、アドレステーブル７４にアクセス
し、副ＤＭＡチャンネルにデータテーブル７６におけるストロークデータのため
のアドレスを供給する。これにより、ストロークデータをすべて順次並べなけれ
ばならないような場合に比べて、データ配列の自由度をはるかに大きくすること
ができる。一般的に、ストロークプリンティングは、メッセージプリンティング
が完了するまでは、プロセッサの介在なしに続けられる。

【００３４】プロダクト検出およびプリントリクエスト事象の監視が専用ハードウエアを使
用して行われるので、これまではシャフトエンコーダパルスの監視が行われてい
たのに比べて、相当量のオーバーヘッドがイメージプロセッサ２０によって節約
される。イメージプロセッサによる監視は、シャフトエンコーダパルスが存在す
る毎のインターラプトルーチンの実行を必要としている。これは、相当数のプロ
セッササイクルを使用する。

【００３５】ここで、図３に示すように、プロダクト検波器２６と印字ヘッド１２との間の
距離ｘが、プロダクト検波器の位置と印字を開始すべき上記プロダクトにおける
位置との間の距離ｙより大きい状況を考える。この状況では、プロダクト検出が起これば、印字要求時間を計算して比較レジ
スタに直接書き込むためにプロダクト検出時間を調節するのではなく、このプロ
ダクト検出時間をイメージプロセッサに格納する必要がある。印字要求割り込み
７０が一旦起これば、印字要求の値を以後不要とするように、イメージプロセッ
サにおける割り込みルーチンが、キャプチャレジスタに対して印字要求時間を書
き込む。

【００３６】ここで、図４を参照して、距離ｘが、１つのプロダクトにおける印字位置と該
プロダクト以外の次のプロダクトにおけるプロダクト検出位置との間の距離ｚよ
り大きい状況を考える。示した例では、プロダクトＰ１についての印字要求時間
については、キャプチャレジスタに格納する必要があり、プロダクトＰ２の印字
要求時間（またはプロダクト検出時間）については、イメージプロセッサに格納
する必要があり、プロダクトＰ３の印字要求時間（またはプロダクト検出時間）
についても、イメージプロセッサに格納する必要がある。

【００３７】これらの問題を解決して汎用システムを提供する方法は、メモリ７３に格納さ
れた印字要求時間の待ち行列（queue）８０を設けることである。プロダクト検
出割り込みが起こる度に、プロダクト検出カウンタ値、すなわち、計算された印
字要求カウンタ値が待ち行列に追加される。印字ジョブが開始されてから比較レ
ジスタに何ら値が書き込まれていなければ、印字要求カウンタ値を比較レジスタ
に直接書き込むことができる。印字要求割り込み７０が起こったときにはいつで
も、待ち行列（またはこのインプリメンテーションを用いない場合には、適当な
印字遅延が追加された待ち行列における次のプロダクト検出値）における次の印
字要求カウンタ値が比較レジスタ６６に書き込まれる。これにより、プロダクト
、プロダクト検波器および印字ヘッドの間の距離がいかなるものであっても、適
切な印字を行うことができる。さらには、プロダクト検出または印字要求割り込
みに応じて、待ち行列のみに対してアクセスまたは書き込みがなされ、したがっ
て、イメージプロセッサにおけるオーバーヘッドを非常に低くすることができる
。

【００３８】ストロークマネージャハードウェア７２は、ストロークデータパケットを、印
字エンジン、または、１つ以上の印字エンジンを有する実施形態における印字エ
ンジンに伝送することを担う。これは、様々なハードウェアレジスタが印字要求
よりも前に適切に設定されれば起こる。これらのレジスタおよびストロークマネ
ージャハードウェアの動作については、参考までに後に詳述する。

【００３９】要約すれば、ストロークマネージャは、イメージプロセッサ２０によりメモリ
７３に生成されたストロークデータを印字エンジン３０に伝送するタスクを実現
するように特別にデザインされた、ハードウェア直接記憶アクセス（ＤＭＡ）シ
ステムである。ストロークデータの伝送は、後述するような、関連シャフトエン
コーダ２４からの信号に対応した各印字エンジンについてのパルス列を本実施の
形態において含むストロークトリガ信号５６を用いて調整される。

【００４０】ストロークマネージャの動作を援助するために、様々なハードウェアレジスタ
が用いられる。一度だけまたはジョブ構成（configuration）が変更を必要とす
るまで、設定することのみが必要とされるハードウェアレジスタもある。例えば
、ストロークの高さは一定であり、このストロークの高さについては、イメージ
の高さが変化するまで、変更する必要がない。各印字要求に先行して初期化しな
ければならないレジスタもある。

【００４１】イメージプロセッサ２０は、印字イメージについて２つのデータ領域７４、７
６を前もって準備する。これらのデータ領域は、（１）アドレスを開始するスト
ロークデータのテーブル７４、（２）このテーブルにより指示された場所に配置
されたストロークデータ自体７６、である。

【００４２】ＤＭＡ処理は２つの工程を含む。まず第１に、１ストロークのデータのアドレ
スが、実際のストロークデータパターン７６とともにイメージプロセッサ２０に
より準備されたストロークアドレステーブル７４から、第１ＤＭＡチャネルによ
り取り込まれる。第２に、このストロークを表現するデータバイトが、第１ＤＭ
Ａアクセスから取得されたアドレス情報を用いて、第２ＤＭＡチャネルを介して
取り込まれ、このストロークを表現する完全なストロークデータパケットが印字
エンジン３０に伝送される。

【００４３】この処理は、ストロークマネージャにより用いられる適切なレジスタを設定す
るイメージプロセッサによる制御のもと、ストロークマネージャソフトウェアが
イメージデータを使用する際に全体的に柔軟性を有するように、デザインされる
。ストロークマネージャは、テーブルポインタを繰り返し同一のイメージに設定
するだけで、あるイメージを繰り返し再利用することができる。新しい印字イメ
ージのそれぞれとともに変化する可変情報を有する固定部分を囲みつつ、ストロ
ークマネージャは、一部のイメージのみを再利用することができるので、これに
より、再利用がなされるときにはいつでも処理時間を削減することができる。

【００４４】ストロークトリガ信号５６は、イメージプロセッサにおける内部タイマまたは
シャフトエンコーダ分割チャネルのいずれかから発生する。シャフトエンコーダ
分割チャネルは、シャフトエンコーダ２４から直交出力をとり、レート（割合）
に４を乗じた後、許容範囲内で整数または非整数の比で分割することが可能な、
パルスレート分割部２５である。

【００４５】本実施形態によれば、非整数の比Ｎは、２つの８ビットの数の比として表現可
能な任意の数である。ストロークトリガ信号は、Ｎ個のシャフトエンコーダパル
スのすべてについて発生する。これについては、図５に示すように、エンコーダ
パルスが達する度に、２つの整数値のうちの小さい方によりカウンタを増加させ
ることにより、容易に実現することができる。カウンタ値が、２つの整数値のう
ちの大きい方に達した際には、ストロークトリガ信号を発生させ、カウンタ値は
、２つの整数値のうちの大きい方により減少させられる。例えば、比が１５／２
であれば、カウンタ値が、８パルスの後に大きい方の整数値１５以上である１６
に達するまで、各シャフトエンコーダパルスについてカウンタは、２ずつ増加さ
せられる。この後、ストローク信号が発生させられ、カウンタ値は、１５だけ減
少させられて新しい値である１となる。ここで、７パルス後、カウンタは再度１
５に達する。別のストロークパルスが発生させられ、その値は、再度減少させら
れ今度は０となる。このサイクルが繰り返され、ストロークパルスが、毎７また
は８エンコーダパルス毎に交互に発生させられる。これは、毎７.５エンコーダ
パルス毎に要求されるストロークについて最良の近似値であり、重要なことに、
時間上における所望のレートから逸脱しない。

【００４６】異なるストローク・マネージング・ハードウエアを印刷ヘッド毎に使用するの
で、各印刷エンジンはプロダクト検出後の異なる印刷遅延を有する。異なる印刷
ヘッドが同じプロダクトもしくは異なるプロダクト検出に応答する。さらに、分
割されないシャフト・エンコーダ・ピッチに印刷遅延は基づいているのでサブス
トレート上で印刷が開始する点をストロークの小部分の分解能へ調整できる。同
様に、各印刷ヘッドは異なるドライバーを使用しているので、各印刷ヘッドに対
する次のストローク・トリガーは最初のストローク・タイムに、ストロークの小
部分の分解能と共に、基礎を置いている。最後に、幾つかの印刷像の印刷停止は
各エンジンにとって可能であり、従って異なる印刷ヘッドがプロダクション・ラ
インに沿って間隔を空けて異なる印刷像を印刷することができる。しかし、スト
ロークの小部分の分解能のため、異なる印刷ヘッドを像の異なる部分を印刷する
よう揃えることができ、そして像を「縫い綴じる」ことができ、それによって隣
接像の間には目にみえるぶつかりはない。図６と図７にそのような縫い綴じの例
を示す。２つの印刷ヘッドがつくる像と像との間でぶつかり合う線は破線で示す
。図６に示す第１の例ではテキストの多数の線がある。コンテントのヘッド対ヘ
ッドの同期は重要であるが、理解できると言うことと、見かけがよいということ
にとってピクセル・レベルでのアライメントが最も重要であると言うことはない
。図７の第２の例では、多ヘッド像として大きな要素をつくっている。ヘッド対
ヘッドの同期は重要であるが、各ヘッドの像位置の相対的位置も重要である。像
内で継ぎ目なしで移行するサブ・ストローク間隔精度で配置するのが理想的であ
る。

【００４７】現在好ましいと考えられている実施例の印刷エンジン・インターフエース４０
の設計を、図１、２、３−１５を参照して詳述する。それは図２に示すように次
の３つの部分から成る。すなわち、ストローク・レベル・インターフエース４２デバイス・ドライバー・インタフエース（ＤＤＩ）４４付加的な補助信号４６ストローク・レベル・インターフエース４２は印刷エンジンにストローク・デ
ータを送り、そして各ストロークの印刷をトリガーする。ＤＤＩ４４は、像プロ
セッサと印刷エンジンとの間で生じるヴァーチァル・コントロール・ネットワー
ク（ＶＣＮ）ダイアローグを可能とするフル・デュプレクッス・シリアル・ポー
トである。この加えられた信号はハードウエア・リセット信号を含む。

【００４８】図８に詳細を示すストローク・レベル・インターフエースは像プロセッサ２０
とこれに接続された印刷エンジン３０との間でのリアルタイムのコミュニケーシ
ョンを与える。それの機能はリアルタイムでストロークトリガーとストロークデ
ータを与えることである。このストロークトリガーは像の次のストロークを印刷
するときを決める信号である。ストローク・データは次のストロークのためのス
トローク・パターンである。正常なシーケンスでは、次のストロークのデータが
今のストロークのトリガーの直後に送られる。新しいストロークデータはデータ
・バッファーに現在あるストローク・データに上書きされる。このことがストロ
ーク同期を確実にする。もし印刷エンジンがトリガーを受けることなく新しいス
トローク・データを受けるならば、それはエラーとしてこれをフラッグする。

【００４９】ストローク・レベル・インターフエース４２は通常点対点もしくは多点式で実
施している。点対点ＳＬＩ（ＳＬＩＰＰ）の動作とインターフエースは一つのイ
メージ・プロセッサ２０と一つの印刷エンジン３０とを有するシステムに適して
いる。一つのＰＣＢボード上で実施されるシステムならば点対点ＳＬＩを使用す
るであろう。ＳＬＩＰＰ４２はＯＥＭに利用できる。多点ＳＬＩ４２の動作とイ
ンターフエースは、多点印刷エンジン３０に応答しうる一つのイメージ・プロセ
ッサ２０を有するシステムに適している。

【００５０】インターフエース４２に三つのレベル、すなわちデータフレーム４２０、並列
ポート４２２そしてシリアル・ポート４２４がある。並列ポート４２２とシリア
ル・ポート４２４とはハードウエアのレベルである。プリンター・システムがも
しも別のボードを駆動するようには拡張されていない単一ボードプリンターであ
ったとすれば、そのときは、インターフエースはデーター・フレーム４２０と並
列ポートレベル４２２だけを利用するであろう。

【００５１】イメージ・プロセッサとそれに関連した制御ハードウエアとは印刷エンジンか
らかなり離れており、その距離は大きく変えれる。それ故、シリアル・インター
フエースを使って、イメージ・プロセッサー２０を印刷エンジン３０もしくは印
刷ヘッド１２のボードへ接続する。シリアル・インターフエース４２４を使って
、ケーブル線の数を、信頼できる、低ＥＭＩシステムをつくるに必要な最小数に
することができる。

【００５２】図９に示すように、データワードのパケットとしてストローク・データを転送
する。ストローク・データワードはコマンド／データフラッグと８つのデータビ
ットとを備えている。ワードに対する９ビットのサークルは、ホット・リンクイ
ンターフエース・チップを使用する大きな多点システムにおける同じ利用に基づ
いている。９ビット・ワードは８つのデータビットが続くコマンド／データフラ
ッグとして最重要ビットを使用する。

【００５３】ストロークデータパケットは一連のデータワードから成る。すなわち、スター
ト・バイト、ヘッド・ナンバー、プロダクトＩＤ、自由裁量バイト、ストローク
印刷イメージバイトそしてエンドバイトである。現在好ましいと考えられるフォ
ーマットを図９に示す。データを連続化／不連続化するのに現在好ましいと考え
られる手段はサイプレスホットリンクCypress ＨＯＴＬＩＮＫ（登録商標）で
ある。

【００５４】シリアル・インターフエース４２４は信頼できるシリアル・インターフエース
を形成する３つの信号から成る。その３つの信号とは、シリアルストロークデータ、シリアルクロックフレーム同期である。

【００５５】図１０は３つのシリアルデータインターフエース信号間の基本的な関係を示す
。これらの信号はディファレンシアル・ペアーの物理的な形をとる。ドライバー
・エンドは低電圧差動ドライバーでありピーク・ツー・ピークで約１／３ボルト
を１００オーム負荷に振り込む。典型的な差動ドライバーはナシヨナルセミコ
ンダクターＤＳ９０Ｃ０３１である。印刷エンジン３０においてライン終端インピーダンスとディファレンシアル受
信機が必要とされる。適当な受信機はナシヨナルセミコンダクターＤＳ９０Ｃ
０３２である。製作者の使用説明書は提案された終端代替物を述べている。

【００５６】所望のプリントエンジンのデータレートをサポート（support）するために、
データレートは選択可能になっている。最小データレートは32Ｍビット/秒であ
る。16，8，4Ｍビット/秒の２進サブマルチプル（sub-multiple）もまた選択さ
れ得る。明らかに、実行（implementation）に依存して、他のデータレートもま
た使用され得る。本実施例で使用されるトップレートは、50Ｋストローク（stro
ke）/秒でのデュアルヘッドシステムでの、予測された128ビット/ヘッドを越え
る必要性に基づく。より低いデータレートを許容するアイデアは、より高いデー
タレートが必要とされない、削減されたＥＭＩのみならず、より低い技術のプリ
ントエンジンもまた視野に入れている。

【００５７】直列クロック信号は、インターフェースにおいて連続的に存在し、改善された
画素スティッチング（stitching）が必要とされるならば、マルチプルプリント
エンジンの全域でのノズル周波数の同期を促進する。ストロークデータワード（
stroke data word）は、ＬＳＢ（least significant bit）が最初，次に残りの
７つのデータビット，コマンド/データフラグビット，及びその後、パリティー
ビット、の順序でクロックされる。フレーム同期信号は、最初のデータビットセ
ルの開始時に、おおまかに言って、直列クロック信号のハイからローへの遷移と
一致する時に、真となる。

【００５８】パリティービットは、コマンドビットとデータビットの合計の１の数が偶数で
あるときに“１”に設定され、１の数が奇数のときに“０”に設定される。従っ
て、フレーム当りのデータビットが奇数の数だけ存在すれば、直列データ信号は
、１つのフレーム中に、決して、オール１あるいはオール０を含まない。

【００５９】フレーム同期信号用のインターフェースドライバに割り当てられた論理的極性
は、アクティブ・ロー（active low）であることを理解して欲しい。異なった受
信機出力は、入力が短絡あるいはオープンの時にハイにプル（pull）するために
、このセンス（sense）が選択された。それ故、プリントエンジンインターフェ
ースケーブルが断路されると、フレーム同期信号が不活性に保たれる。図８は、
/フレーム＿同期を、インターフェース受信機での信号目的地として示す。

【００６０】ＳＬＩＰＰ42を越えて送出されたデータについて、これから説明する。プリン
トエンジン30は、画像プロセッサ20から垂直ストローク及びストロークトリガを
受信し、その後、この技術独特のテクニック（technology specific techniques
）を使用して、基板にマーク（mark the substrate）する。プリントエンジン3
0は、使用するプリンタのタイプと関連し得る、いかなる技術特有の機能性をも
維持することについて責任を持つ。

【００６１】定義されたＳＬＩ42を用いて、プリントエンジン30は、垂直ストロークを受容
し、その後、ストロークトリガを受信したときに、そのストロークを印刷する。

【００６２】現時点で望ましい設計は、マトリクスベースの印刷に焦点を合わせているが、
ベクトル情報を取り扱うためにその設計が修正できないという理由は無い。例え
ば、これは、ステアドビーム（steered beam）レーザー製品を駆動するために要
求されることがある。

【００６３】以下は、本発明の本実施例のシステムで発生し得るエラー状態である。プリントオーバースピード（print overspeed）：新しいストローク用のスト
ロークトリガが、プリントエンジンがそれ以前のストロークを完了する前に、プ
リントエンジン30に送られたときに発生し得る状態。データオーバースピード：ＳＬＩデータワードが送られたが、プリントエンジ
ンデータバッファが、それを受信するために作動可能でないときに発生し得る状
態。ストロ−クデータエラー：プリントエンジンが、フレーム符合のエンド（End
of Frame code）を含む全く新規のデータパケットを受信する前に、新規のスト
ローク用にトリガーを受信するときに発生し得る状態。

【００６４】ロストトリガーエラー：それ以前のストローク用にトリガーが受信される前に
、新規のストロークデータパッケットが全て受信されたときに発生しうる状態。ストロークの各パッケットは、プリントエンジン30が情報を処理するのを許容
するために、ストロークトリガー信号に先立って効率的に送られなければならな
い。これに対して、いくつかのプリント技術では、それ以外の技術によるより多
くの時間が掛かるかもしれない。また、プリンタ中の全てのヘッド12に対する、
ストロークデータのための送信時間は、予想される最小ストローク時間間隔内に
十分入らなければならない。

【００６５】ストロークデータは、使用するプリント技術で必要とされれば、１回だけバッ
ファされ得るし、二回あるいは多数回バッファされ得る。既知の遅延を生成する
ために、バッファリングは固定されなければならない。その後、制御ソフトウェ
ア及びプリントエンジンソフトウェアの双方が、それに使用されるバッファリン
グ・スキームを知らされていなければならない。

【００６６】事象の順序は以下の通りである。以下に説明するバッファリング・スキーム用
のタイミング図が図11，12，及び13に記載される。プロダクト検出（product de
tect）が発生した後に、プリント遅延がカウントアウト（count out ）される。
通常、これは、分割されないストロークパルスのカウントとなる。その時点で、
プリントリクエストが発生し、エンコーダ分割ロジック（encoder divide logic
）がクリアされ、エンコーダ分割インターバル（encoder divide interval）が
開始する。最初のストロークは、プリント遅延中に、あるいはその後に、送られ
得る。プリント遅延はゼロに設定され得るので、これ（最初のストローク）はま
た、プロダクト検出発生の直後に送られ得る。引き続く、各々のストロークトリ
ガーが、その後、プリント画像の最終ストロークが送出されてトリガーされるま
で、次のストロークデータの送出を可能とする。

【００６７】各パケットのスタート・バイトは、ストロークが、イメージの最初か、中間か
、又は最後のストロークのいずれであるかを定義する。このことにより、プリン
トエンジンに対して、スタート時に必要ならば、特別な起動シーケンスを実行さ
せることができ、更に、プリントサイクルの間に「プリント・アイドル」ファン
クションをスケジュールさせることができる。

【００６８】全てのパケット・データ・ワードは、プリントエンジンによって受信されるこ
とが期待される。エンジン３０が、受信する準備ができていないことを示す場合
には、ステータス信号がない。そのイベントでは、プリントエンジン３０がそれ
を受信する準備ができていないとき、そのデータは送信され、プリントエンジン
は、データ・オーバースピード・バスが発生しているＤＤＩ４４ダイアログを介
してイメージ・プロセッサ２０と通信するためにこの状況を検出する必要がある
。

【００６９】プリントエンジン３０が、プリントデータの１つのストロークよりも大きなバ
ッファを必要としないならば、ストロークデータ及びトリガ信号は、図１２に示
したような関係を示す。図１１は、プロダクト検出、プリント遅延及びプリント
要求の間の基本的な関係を示す。

【００７０】プリントエンジン３０がストロークを処理するためにより多くの時間を必要と
するならば、ダブルバッファ（double buffering）を使用することができ得る。
ダブルバッファでは、ストローク・データ・パケットが、次のデータの２番目の
ストローク・トリガまで印刷されない。制御システム及びプリントエンジンソフ
トウェアの両方が、このことを知っている必要がある。図１３は、ダブルバッフ
ァのタイミングを示す。

【００７１】イベントのシーケンスは、以下の通りである。プリント・イメージにおける第
１のストローク・データ・パケットは、前もって要求されたプリントリクエスト
の後に送信される。次いで、ストローク・トリガは、ストローク・トリガ信号が
次のストローク・データ・パケットを送信するために生成される前に、インター
バルを提供するのに役立つ。いったん、２番目のパケットが送信されたならば、
次のトリガにより、第１のパケットを印刷させることができる。その後、３番目
のパケットが送信される。次のトリガにより、２番目のパケットを印刷させるこ
とができる。プロセスは、イメージが終わるまで続く。この点で、シーケンスは
、単一のバッファとは異なる。バッファが、２つのステージを有しているので、
最後のプリント・ストロークは、別の非プリントストロークが送信されない限り
、バッファにスタックされうる。それ故、イメージは、トレイリング・ブランク
・ストロークを有する。このストロークが送信されたとき、そのスタート・バイ
トは、これをプリント・エンジン３０に対して信号を送信するための最後のスト
ロークパケットとしてコード化される。

【００７２】使用されるバッファのタイプを適合させるためにイメージを構築することによ
り、トリガ信号に続くストロークデータのシーケンスは、汎用に維持される。ストローク・データ・ワードは、SLIPP４２ケーブルを介して送信される前に
、シリアル・フォームに変換される。このプロセスでは、パリティ・ビットは１
０番目のシリアル・データ・ビットとして追加される。このことにより、そのエ
ンドでビットを除去する前に、プリント・エンジン３０がパリティをチェックす
ることができる。

【００７３】ストローク・トリガ信号は本質的には、以前に送信されたストローク・パター
ンの印刷を初期化するストローブ・パルスである。トリガ信号は、異なる信号に
変換され、ストローク・データ・パケットのために使用される同一タイプのドラ
イバを介して送信される。ある異なるトリガ信号は、完全なStroke Level Inter
face Point to Point（ＳＬＩＰＰ）４２を形成するために各ストローク・デー
タでグループ化される。

【００７４】ストローク・トリガ信号は、おおよそ５００乃至１０００ナノ秒長の短持続時
間パルスからなる。このパルスのリード・エッジは、トリガ・イベントとして定
義される。持続時間は、比較的短くなるように、しかし、同期目的のために、プ
リント・エンジンの論理クロックの数サイクルよりも長くなるように選択される
。

【００７５】トリガ信号に関するインターフェース・ドライバに割り当てられた論理極性は
、低く活性化する。入力が短い又はオープンであるとき、異なるレシーバ出力が
高く引き上げられるので、この感度は選択される。それ故、プリント・エンジン
・インターフェースケーブルが切断されたとき、トリガ信号は非活性化状態に維
持される。図８は、インターフェース・レシーバでの信号指示としての/TRIGGER
を示す。

【００７６】イメージプロセッサ２０に対する指示がないということは、トリガがかかった
とき、プリント・エンジン３０がストロークを印刷する準備ができていないとい
うことである。プリント・エンジン３０がそれに対する応答をする準備ができる
前に、ストローク・トリガが受信されたイベントでは、プリント・エンジンは、
イメージプロセッサ２０と通信するために、このプリント・オーバースピード状
態が生じるこの状態を検出する必要がある。

【００７７】プリント・エンジン３０に対する第２のインターフェースは、デバイス・ドラ
イバ・インターフェース（ＤＤＩ）４４であり、これは、プリント・エンジンを
本発明の好ましい実施携帯における仮想制御ネットワーク（ＶＣＮ）に接続する
。現在実装されている実施形態は、仮想制御ネットワークに直接接続されたプリ
ント・エンジンを有していないが、ＶＣＮに代わるようなＤＤＩを介して制御信
号を送信している。イメージ・プロセッサ２０は、プリント・エンジンに関する
仮想制御ネットワークと接続するのに役立つ。イメージ・プロセッサは、各プリ
ント・エンジンと通信するためにＶＣＮダイアログを翻訳する。好ましい実施形
態では、ＶＣＮは、ＣＯＲＢＡインプリメンテーションを使用する。それ故、Ｄ
ＤＩを使用することは、リアルタイム・オペレーティングシステム及びＣＯＲＢ
ＡＤＤＩプロセッサでのOvject Request Broker（ＯＲＢ）を稼働させるために
各プリント・エンジンに関する必要性を避け、かくして、それらのソフトウェア
負担を除去する。

【００７８】ＤＤＩインターフェース４４は、図１４に示したような全二重シリアルポート
からなる。以下に、現在の好ましいＤＤＩの特徴を示す；・非同期データを、適切なバッファを使用してＰＣタイプ・シリアル・ポートに
接続させることができる；・信号が異なるペアである；ＳＬＩＰＰ４２においてLow Voltage Differential
Signals（ＬＶＤＳ）として使用される；・ボーレートがプリント・エンジン３０によって設定される；イメージ・プロセ
ッサを適合するように調整する。

【００７９】現行の好ましい実施例で用いられる最小ボー・レートは、９６００ボーである
。プリント・エンジン３０は、それに等しいか又は９６００の倍数のあらゆるボ
ー・レートを用いうる。画像プロセッサ２０は、とプリント・エンジン３０との
通信を確立すべく正確なボー・レートを見出す。

【００８０】プロビジョンは、プリント・エンジン・インタフェース４０ナイキスト周波数
の更なる信号４６に対してなされる。リセット(Reset)信号は、プリント・エンジン３０に対する最後のリゾート、
ハードウェア・リセット入力として意図される。それがプリント・エンジン３０
がＤＤＩチャネルを介してリセット又は他のコマンドに応答していなかったとい
うことが決定された後でそれは画像プロセッサ２０によって発生される。プリン
ト・エンジンは、その回路を再初期化するためにこの入力とそれ自身のインター
ナル・パワー・オン・リセットとの論理和(OR)を直接とる。リセット機能の誤ト
リガの原因となる雑音遷移の見込みがないことを確実にするために長時間定型フ
ィルタ（ロングタイム・コンスタント・フィルタ）がこのパスに推奨される。従
って、画像プロセッサ２０は、フィルタ遅延を抑えるために十分に長いリセット
・パルスを発生することが必要である。プリント・エンジン・リセット(Print E
ngine Reset)入力は、１ミリ秒リセット・パルス幅に応答する。画像プロセッサ
２０は、を発生する１ミリ秒よりも大きい最小リセット・パルス幅を発生する。

【００８１】リセット(Reset)信号並びに予備信号の物理的形式は、上述したような低圧差
分信号（ＬＶＤＳ）である。リセット(Reset)信号用インタフェース・ドライバ
に割り当てられた論理極性は、アクティブ・ロー(active low)であるということ
に注目する。入力が短絡又は開放される場合に差分受信機出力がハイにプル(pul
l)するのでこのセンスが選択された。従って、プリント・エンジン・インタフェ
ース(Print Engine Interface)ケーブルが切断される場合、リセット(Reset)信
号は、インアクティブ(inactive)に保持される。図１５は、インタフェース受信
機における信号指示として／RESETを示す。

【００８２】現行の好ましい実施例によれば、プリント・エンジン・インタフェース(Print
Engine Interface)４０は、データ信頼度を最大に維持しかつEMIを低減するた
めに可能な限り短い距離をスパンするフラット・リボン・ケーブルを用いる。
２６ピン・ラッチング・リボン・ケーブル・ヘッダーが現行では好ましい。また
、差分信号ペア間のインターリーブ・グラウンド・ワイヤ・ペアは、EMIを更に
低減しかつグラウンド・インダクタンスを低く維持するという試みにも用いられ
る。同時に、この計画は、アプリケーションがそれを要求する場合には撚線対リ
ボン・ケーブルの使用を許容する。

【００８３】コントローラ・ハードウェア１４のレジスタの以下のリストは、ストローク・
マネージャ用制御レジスタ・セットを備えている。これらは：１．ケーブル・アドレス・レジスタ − これは、各プリントがストローク
・ポインタ・テーブルの最初のエントリのアドレスを要求する前にロードされな
ければならない２５ビット（６８３２２プロセッサ用）・レジスタである。各ス
トローク・データ・パケットが送られると、このレジスタは、ハードウェアにお
いて自動的にインクリメント（漸増）される（又は逆方向にディクリメント（漸
減）される）。そこで、それぞれの新たなプリント要求に対して、それが前と同
じであっても適当なテーブルのスタートをロードしなければならない。

【００８４】２．データ・アドレス・レジスタ − これは、それがストローク・アドレ
ス・テーブルのコンテンツを読み取るときにDMAハードウェアによって自動的に
ロードされる２５ビット・レジスタである。このレジスタは、DMAプロセスの第
２のフェーズが連続メモリ位置からデータ・ワーズ(words)をフェッチするとき
にハードウェアによって更にインクリメント（漸増）（又はディクリメント（漸
減））される。

【００８５】３．ストローク・ハイト（高さ）・レジスタ − これは、ストロ
ークにおけるバイトの数を保持する９ビット・レジスタである。そのコンテンツ
は、初期のストローク・ハイト（高さ）が設定されるときに一度だけロードされ
る必要がある。そのコンテンツは、パケットに対する正しい数のデータ・バイト
を数え出すためにダウン・カウンタにコピーされる。

【００８６】４．ストローク・カウント・レジスタ − これは、画像における
ストロークの数を保持する１６ビット・レジスタである。そのコンテンツは、初
期の画像サイズが設定されるときに一度だけロードされる必要がある。そのコン
テンツは、プリント要求のときにダウン・カウンタにコピーされる。送られた各
ストローク・パケットにより、カウンタは、ディクリメント（漸減）される。画
像プリント・プロセスを完了しかつ画像完了割り込みを結果として生じるのがゼ
ロまでディクリメントするこのカウンタである。

【００８７】５．ヘッド番号レジスタ − これは、プリント・エンジンによっ
て読み取られるパケット・ヘッダーに挿入されるヘッド番号を保持する８ビット
・レジスタである。通常、このレジスタは、パワーをオンにした後に一度だけ書
き込む必要があり、ヘッド番号は、関連プリント・エンジン・ポートに対して決
して変わることはない。

【００８８】６．プロダクト索引番号レジスタ − これは、プリント・エンジ
ンによって読み取られるパケット・ヘッダーに挿入されるプロダクト索引値を保
持する８ビット・レジスタである。この番号は、画像プロセッサに報告するとき
にどのプリント画像がそれに関連付けられた検出済み問題を有していたか、それ
が通信エラー、プリント・エラー又は別の異なるエラーであるかどうかを識別す
ることにおける補助であることを意図する。

【００８９】７．メッセージ・タグビット・レジスタ − これは、その受取り
によりDDIチャネルを通して画像プロセッサ２０への報告を伴うプリント・エン
ジン３０によって特定の画像が応答されるべきである場合に画像プロセッサ２０
によって設定される１ビット・レジスタである。レジスタは、第１のストローク
・パケットの終りに自動的にクリアされる。それは、報告を必要とする各プリン
ト画像に対して特に設定されなければならない。この選択は、アプリケーション
に対するソフトウェア及びそのアプリケーションに対して必要な良好なプリント
の確実性の程度に基づく。

【００９０】８．内部プロダクト記憶レジスタ − これは、分割エンコーダ・
パルスで計数された、プロダクト検出繰返し間隔、即ち、ストローク・インクリ
メント（漸増）を記憶する１６ビット・カウンタである。ここで内部エンコード
が用いられた場合も同様である。

【００９１】幾つかのハードウェアのパラメータはプリント処理及びストロークマネージャ
ー７２を制御するために記憶されなければならない。これらのパラメータ及びそ
れぞれの説明は以下に列挙されている。幾つかのパラメータはコンフィギュレー
ションレジスターの１つの個々のビットとして集合的にアクセスされる。他のパ
ラメータはそれぞれのビットの設定又は記憶された値のため別個にアドレス指定
される。これは、パラメータへの迅速なアクセスを必要とする一定のソフトウェ
アのルーチンを簡略化し、複数のパラメータ言語のアクセスと関連した危険又は
遅延がない。複数のパラメータコンフィギュレーションレジスターの多くは一度
だけの設定パラメータである。

【００９２】パラメータは２つのヘッドコントローラのために定義される。そのようなプリ
ンターでは、２つの別個のプロダクト検波器２６及び２つの別個のシャフトエン
コーダ２４の可能性がある。その後、各ヘッドはいずれかの検波器及びいずれか
のエンコーダと関連させるようにプログラムされることができる。しかし、上述
した例では、１つのヘッド１２だけがあり、１つのプロダクト検波器２６及び１
つのエンコーダだけが使用される。また、ヘッドと関連するためどのエンコーダ
及びどのプロダクト検波器も選択されないので、選択ビットの幾つかは未使用と
なる。

【００９３】パラメータ pd_encoder_selectff1- ２つのメインのシャフトエンコーダ入力のどれがプロダクト検出＃１と関連するかを選択するために使用される。換言すれば、このビットはシャフトエ
ンコーダを特定のプロダクト検波器に割当てる。これをビット＝０に設定するこ
とはエンコーダ１を選択し、そうでなければエンコーダ２が選択される。

【００９４】 SLI_baudrate1(1-0)- これらの２つのビットはプリントエンジン＃１（ヘッド＃１）のため４つのス
トロークレベルのインターフェースの直列ストロークデータのバンドレートの１
つを選択する。その選択は、００４ＭＨｚ０１８ＭＨｚ１０１６ＭＨｚ１１３２ＭＨｚ

【００９５】 autoencode_mode_ff1- 自動符号化は使用される時、このビットは１つのプロダクト検波器２６が使用
されるかどうかを制御し、又は２つのプロダクト検波器ＰＤ１及びＰＤ２の間の
タイミングはその特定のプリントメッセージのための内部のタイムドストローク
レートを設定するために使用される。１３ビット＝０はＰＤ１の真の期間のタイ
ミングを自動符号化測定時間として測定させる。ＰＤ１が偽に戻った時、このカ
ウントはソフトウェアに内部のストロークレートを決定させ、次のプロダクトの
マークのために使用される。プロダクト検波器はまた同一のプロダクトに新しい
時間を使用するためにトレーリングエッジトリガーに設定されなければならない
。カウンターは８ＭＨｚクロックのチックを測定する。ビット＝１の時、自動符
号化のタイミングがＰＤ１の先端部で始まり、ＰＤ２の先端部で終わる。

【００９６】 pd_selectff1 プロダクト検波器２６を選択し、割当てられたシャフトエンコーダ２４はヘッ
ド＃１と関連している。ビット＝０はＰＤ１をヘッド１に割当てる。そうでなけ
れば、ＰＤ２はヘッド１に割当てられる。

【００９７】 pd_invff1 ＰＤ１信号が反転されるかされないかを選択する。ビット＝０はＰＤ信号を反
転しないが、ビット＝１は信号の極性を反転させる。この選択はプロダクト検波
器２６の設置の間になされ、通常、変更されない。

【００９８】 pd_lead_edge_selff1 プロダクト検波器の信号の先端部又は後端部が検出事象を誘発するかどうかを
選択する。ビット＝０はプロダクト検波信号の後端部を選択し、ビット＝１は後
端部を選択する。

【００９９】 reverse_printff1 ストロークマネージャーのハードウェアによりメモリのストロークアドレス表
の走査の方向を制御する。反対の印刷、すなわち、始めの代わりのメッセージの
終わりに始まる印刷のため、それらのビットは高く設定されている。ソフトウェ
アは開始のアドレスとして表の最後のアドレスを書かなければならない。その後
、ハードウェアは、表のアドレスカウンタを増加するよりはむしろ減少させるこ
とにより連続する表のアドレスを検索するだろう。

【０１００】 print_enableff1 プリントヘッド＃１のため印刷可能となる。ソフトウェアは、すべてのハード
ウェアが構成され、ストロークマネージャー７２が設定された後、このビットを
真に設定するだけである。

【０１０１】 quadrature_enableff_main1 ２つのチャネルのシャフトエンコーダ信号のそれぞれの１／４サイクルをその
後に検出する直交シャフトエンコーダ論理を作動させるために使用される。これ
はまた、ハードウェアに前方又は後方の動作を検出させ、バックラッシ動作を検
出し、間違った後方トリガーパルスを抑制し、一度、移動位置が最後の前進点に
戻ると印刷を開始するだけである。

【０１０２】 reverse_dirff_main1 エンコーダ移動のため「命令方向」を設定する。幾つかのアプリケーションは
双方向プリントを含み、したがって、移動動作方向の変更を必要としてもよい。
直交エンコーダ論理はどの方向がプリントされるべきかを告げなければならない
。

【０１０３】 stroke_invertff1 プリントストロークが普通にプリントされるべきか反転されるべきかを制御す
る。

【０１０４】 enc_dir_invff_main1 「前方動作」のためのプリント方向として扱われるべき直交エンコーダの波形
方向を定義する。ビット＝０はエンコーダのチャネルＡをエンコーダのチャネル
Ｂに導かせる前方動作として解釈される。

【０１０５】 str_source_selff1 外部シャフトエンコーダ２４又は内部タイマーを使用して、ストローク印刷を
トリガーするのを選択するのに使用する。

【０１０６】 internal_pd_selectff1 外部の代わりに内部プロダクト検波器を選択するのに使用する。ビット＝１の
とき、プロダクト検波パルスのために、内部タイミングジェネレータを選択する
。

【０１０７】 pd_encoder_selectff2 ２つのメインシャフトエンコーダ２４のうちどちらかがプロダクト検波器と組み
合わさるかを選択するのに使用する。言い換えると、このビットがシャフトエン
コーダを特定のプロダクト検波器に割り当てる。ビット０はエンコーダ１を選択
し、そうでなければエンコーダ２が選択される。

【０１０８】 SLI_baudrate2(1-0) これらの２つのビットが、プリントエンジン＃２（ヘッド＃２)のために４つの
ストロークレベルインターフェースシリアルストロークデータボー速度のうち１
つを選択する。選択は、 00 ４ＭＨｚ 01 ８ＭＨＺ 10 １６ＭＨｚ 11 ３２ＭＨＺ

【０１０９】 autoencode_mode_ff2 選択した自動エンコードモードを活動化するのに使用する。現在は、実行され
ていない。現在、プロダクト検波器２は選択できない。もし、自動エンコードが
使用されると、プロダクト検波器２のタイミングのみによる。

【０１１０】 pd_selectff2 どちらのプロダクト検波器と割り当てられたシャフトエンコーダがヘッド＃２
と組み合わさるかを選択する。ビット＝０はプロダクト検波器１をヘッド１に割
り当てる。そうでなければ、プロダクト検波器２がヘッド１に割り当てられる。

【０１１１】 pd_invff2 プロダクト検波器２の信号が逆転しているかどうかを選択する。ビット＝０は
プロダクト検波信号を逆転させない：ビット＝１だと信号の極性が逆転される。
この選択は、プロダクト検波器の取付けの間に行われ、通常は変化しない。

【０１１２】 pd_lead_edge_selff2 プロダクト検波信号の先端又は後端の何れが信号をトリガーするかを選択する
。ビット１は、プロダクト検波信号の先端を検波する。ビット０は、後端を検波
する。

【０１１３】 reverse_printiff2 ストロークマネージャーハードウェアにより、メモリー内のストロークアドレ
ステーブルの走査方向を選択する。逆転印刷、即ちメッセージの初めでなく後ろ
から開始する印刷のため、ビットがハイに設定される。ソフトウェアは、テーブ
ルの最後のアドレスを開始アドレスとして書き込まなければならない。ハードウ
ェアは、テーブルアドレスカウンターをインクリメントせずデクリメントするこ
とにより、連続するテーブルアドレスを検索する。

【０１１４】 print_enableff2 プリントヘッド＃２の印刷を可能にする。ソフトウェハは、全てのハードウェア
が構成されストロークマネージャーがセットアップされた後にのみ、このビット
を真に設定する。

【０１１５】 quadrature_enable_main2 直角位相シャフトエンコーダロジックを起動するのに使用し、それは次に２つ
のチャンネルシャフトエンコーダ信号の各１／４サイクルを検波する。こうする
と、またハードウェハは、前方又は後方移動を検地し、バックラッシュ移動を検
知でき、誤った後トリガーパルスを禁止し、いったん移動位置が最新の進行ポイ
ントの戻ると、印刷を１回のみ開始する。

【０１１６】 reserve_dirff_main2 エンコーダの移動のため、「コマンド指令」を設定する。ある用途は、２方向
印刷を含むかもしれず、そのため交互の移動方向が必要かもしれない。直角位相
エンコーダロジックは、どの方向に印刷するかを知らされる必要がある。

【０１１７】 stroke_invertff2 印刷ストロークが通常は逆転かを制御する。

【０１１８】 enc_dir_invff_main2 直角位相エンコーダの「前進移動」の印刷方向として扱われる波形方向を定義
する。ビット＝０は前進移動であると解釈され、エンコーダチャンネルＡをエン
コーダチャンネルＢへ導く。

【０１１９】 str_source_selff2 外部シャフトエンコーダ又は内部タイマーを使用してストローク印刷をトリガ
ーするかを選択するのに使用する。ビット＝０はストロークパルスのために内部
タイマーを選択する。ビット＝１はヘッドと組み合わさるシャフトエンコーダを
選択する。

【０１２０】 internal_pd_selectff2 外部でなく内部プロダクト検波器26を選択するのに使用する。ビット＝１のと
き、ヘッド２洋のプロダクト検波パルスのために内部タイミング発生器を選択す
る。

【０１２１】シャフトエンコーダロジックは、コントローラのハードウェア14内にあり、幾
つかのハードウェア機能からなる。これらは、１）（適当なときは）どのプロダクト検波器にどのエンコーダ２４を割り当て
るかの選択。コンフィグレーションレジスタービットを使用する。２）直角位相エンコーダ信号が使用されているかどうかの選択。コンフィグレ
ーションレジスタービットを使用する。３）直角位相エンコーダの前進用の方向選択と、方向検知。コンフィグレーシ
ョンレジスタービットを使用する。４）バックラッシュカウンターロジック−逆方向へ63,488のシャフトエンコー
ダーのインクリメントまで。選択した「前進」方向はカウントできる。このロジ
ックは、全ての後方向移動がこの最大値に回復するまで、任意のエンコーダのチ
ックを抑制する。５）外部シャフトエンコーダ用の速度検知。レジスターは、0.1秒ごとに起こ
る分割されないエンコーダーのチック数の計数を記憶する。このレジスターは、
0.1秒ごとに更新される。６）ストロークプリンティングをトリガーするためにエンコーダパルスのパルス
速度の割算−行または割算されないエンコーダパルス速度は２つのエイト（８）
ビット数の比として表現することができる整数または非整数値によって割算され
る。例えば、４による割算は、４対１、１６対４，１２８タイ３２等の比として
表現される。７５による割算は１９対４、５７対１２，１５２対３２等の比とし
てヒョ減される。各々の場合、２つのエイトビット値は単一の１６ビットレジス
タにストアされ、ノミネータは上部のエイトビットであり、デノミネータは下部
のエイトビットである。７）エンコーダパルス（１００による固定された割算）をバルクヘッドボードプ
ロセッサに与えること、

【０１２２】割り込みロジックは、コントローラハードウエアの全ての割込みのソースに基
づいて、モトローラ６８３２２イメージプロセッサの２つの外部の割り込み入力
を駆動するように構成される。他の全ての割り込みはプロセッサの割り込み１に
向けられる。割り込みの優先ロジックは、いろいろな同じ入力のどれが実際の割
り込みを生じるかを選択するために用いられる。割り込み“ベクトル”がプロセ
ッサによって読取られ、いろいろな可能な割り込み入力のどれが割り込みを生じ
るかを判断する。

【０１２３】これらの割り込みの全てに対して、ロジックの組が同様な特性によって定義さ
れる。割り込みは、ビット値を特定のアドレスへ書き込むソフトウエアによって
イネーブルまたはディスエーブルされる。一旦イネーブルされると、割り込み入
力のアクティブエッジは、設定されるべき割り込みおよび設定されるべき割り込
みフラッグを生じる。割り込み及びフラッグの双方は、そのソースからの他の割
り込みが生じる前にクリアされなければならない。ハードウエハは、フラッグを
クリアすることが割り込みもクリアするように配列される。しかしたとえ割り込
みがクリアされたとしても、再発生が抑制される必要がある場合には、フラッグ
はセットされたままである。これは、フラッグがクリアされるまで、さらに割り
込みを抑制する。さらに、フラッグがクリアされる前に割り込み入力の発生がオ
ーバースピード状態として定義される。そのオーバースピードは、割込みの幾つ
かに対して蓄積され、誤り状態としてプロセッサによって読取られることができ
る。

【０１２４】割り込みプロセッサの割り込み０割り込み０はここに挙げられ６つの割込みソースにマップされる。各々の割り
込みは、唯一のアドレスへの分離した書き込みによってイネーブルされる。プロ
ダクト検出及びプリント要求の割り込みは取り付けられた故障レジスタを有する
。これらの各々は、もし、第２の割り込み状態が、フラッグがクリアされる前に
生じるならば誤りを蓄積するであろう。また、プロダクト検出ロジックは、もし
、多重のプロダクト検出変化が、割り込み自体がクリアされる前に発生するなら
、設定されるバウンス誤りレジスタ(a bounce fault register)を有する。

【０１２５】 Intr0-vector(5 dounto 0) ５．プロダクト検出 1 ４．プロダクト検出 2 ３．プリント要求１２．プリント要求２１．イメージダン１０．イメージダン２

【０１２６】プロセッサ割り込み１割り込み１は、ここに挙げられた７つのソースにマップされる。全ての割り込
みは、特定のビットを同じアドレス、一般の割り込み可能なアドレスに書き込む
このとによってイネーブルされる。

【０１２７】 Intr1-vector(8 downto 0) ８、７、６、３、２、１、０は使用、４、５は未使用。８．ＩＯプロセッサComm. ７．データシリアルポートをマージ６．二重ポートＲＡＭ３．ＤＤＩ１２．ＤＤＩ２１．パラレルポート０．スペア（未使用）

【０１２８】ストロークベースのエンジンのほかに、他の形式のプリントエンジンは、前述
されたと同じ物理的なインタフェースを用いて、本発明のシステムにおいてサポ
ートされる。ＳＬＩＰＰインターフェースは、データパケット通信チャネルであ
る。パケットの内容に割当てられたフォームと定義は変えることができる。スト
ロークトリガー信号も再定義することができる。このシステムの２つの例は、１
つのトリガー命令で、実際上一度に全てイメージをプリントすることができるベ
クトルベースのプリントエンジン及びビットマップベースのプリントエンジンで
ある。

【０１２９】ベクトルベースのエンジンの場合、ベクトルの全体のリストはプリントエンジ
ンに送られる。全体のリストはプリント開始前に必要とされる。移動する基板へ
の適用を仮定すると、プリン遅延及びプリント待ち行列ロジックが適用する。イ
メージプロセッサは、依然としてイメージを構築するが、ビットマップ以外のベ
クトルが用いられ、プロダクト検出信号が発生するにしたがって、待ち行列に入
る。トリガ信号は、基板が移動している場合、依然として有用である。それはプ
リントエンジンが移動している基板に整列されるために、そのベクトル起動を調
節するようにするからである。トリガーパルスは予め定められた基板のピッチ、
従って速度を表す。たとえ基板が静止しているとしても、トリガパルスはプリン
トトリガ命令を表す。

【０１３０】単一の命令の場合、全ビットマップはプリントのメカニズムを変更し、再度全
ビットマップイメージが、プリント前にＳＬＩＰＰポートにい移される必要があ
る。トリガー信号は、プリントトリガ信号として定義される。

【図面の簡単な説明】

【図１】図１は、本発明に従った、２組のハードウェアを具現化したプリンタ・システ
ムの概観を示す。ハードウェアの各組は、二つのプリント・ヘッドを操作する。

【図２】図２は、図１に記載のハードウェアの組の一つを詳細に示した図である。図を
より明確にするために、前記二つのプリント・ヘッドのうちの一つを操作するの
に必要なハードウェアのみを示している。

【図３】図３は、プロダクト検波器およびプリント・ヘッドが、異なる距離で分割され
る、生成ラインを表している。

【図４】図４は、プロダクト検波器およびプリント・ヘッドが、異なる距離で分割され
る、生成ラインを表している。

【図５】図５は、シャフト・エンコーダによって出力されるパルスの非整数比でパルス
を出力するストローク・パルス・マネージャ（stroke pulse manager）の実装に
おけるカウンタの値を示す。

【図６】図６は、本発明の二つのプリント・ヘッドによって生成される第一の画像を示
す。

【図７】図７は、本発明の二つのプリント・ヘッドによって生成される第二の画像を示
す。

【図８】図８は、図１に記載のストローク・レベル・インターフェースをより詳細に示
している。

【図９】図９は、図１に記載のストローク・レベル・インターフェースを介して送信さ
れるデータのための、データ・ワード・レイアウト（data word layout）を示す
。

【図１０】図１０は、図２に記載のストローク・レベル・インターフェースを介して供給
される直列データ・インターフェース信号間の関係を示す。

【図１１】図１１は、図８に記載のストローク・レベル・インターフェースを介した、ス
トローク・トリガ信号タイミングを示す。

【図１２】図１２はそれぞれ、単一バッファ・ストローク・データ・タイミング信号方式
および二重バッファ・ストローク・データ・タイミング信号方式を示す。

【図１３】図１３はそれぞれ、単一バッファ・ストローク・データ・タイミング信号方式
および二重バッファ・ストローク・データ・タイミング信号方式を示す。

【図１４】図１４は、図１に記載のＤＤＩインターフェースをより詳細に示している。

【図１５】図１５は、図１に記載のリセット・インターフェースを示す。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者クレインマイケルエイアメリカ合衆国イリノイ州 60067 パラタインキングチャールズコート 1093 (72)発明者ポッツラージェイエドワードアメリカ合衆国イリノイ州 60513 ブルックフィールドプレイリーアベニュー 3519 (72)発明者ピッケルジェイムズロバートアメリカ合衆国イリノイ州 60103 バートレットインデペンデンス 1191 (72)発明者エマーソンジョンキートリーアメリカ合衆国イリノイ州 60121− 4439 エルジンフランクリンブールヴァード 424 Ｆターム(参考） 2C061 AQ05 AS11 HQ01 2C062 RA01 2C187 AC08 AE11 AG15 FD01 5B021 AA01 BB00 EE00 【要約の続き】ェイスされるようにする。

Claims

【特許請求の範囲】

【請求項１】複数のプリンタ（１２、３０）に接続することができる制
御システムであって、前記プリンタ（１２、３０）が、同じあるいは異なった構
成のプリント・エンジン（３０）を使用し、また、同じまたは異なったデータ・
プロトコルを使用し、各プリンタ（１２、３０）が、関連するプリント・エンジ
ン（３０）によって制御されて基板にマーク付けするプリント・ヘッド(１２)を
包含し、前記プリント・ヘッド(１２)および前記基板のうち少なくとも一方が、
前記制御システムまたは前記プリンタ（１２、３０）によって制御されない速度
で他方に相対的に移動する制御システムにおいて、ａ）基板にマーク付けしよう
としている個々の画素またはベクトルを表す２つ以上のプロトコルで画像データ
を生成することができる画像プロセッサ(２０)と、ｂ）前記プリント・ヘッド(
１２)、前記基板の相対位置を表す同期信号を生成する同期信号発生器（２４、
７２）と、ｃ）前記画像プロセッサ(２０)および前記同期信号発生器（２４、７
２）を前記プリント・エンジン（３０）に接続し、前記画像データおよび前記同
期信号を前記プリント・エンジン（３０）に移送することができるインタフェー
ス（４０）とを包含し、この前記インタフェース（４０）が異なったプリント・
エンジン・プロトコルに順応し、それによって、種々のプリント・エンジン（３
０）を同じ制御システムにインタフェース接続することができることを特徴とす
る制御システム。
【請求項２】特許請求の範囲１記載の制御システムにおいて、前記同期
信号がストローク信号を包含し、前記同期信号発生器（２４、７２）が、前記基
板の移動速度を表す周波数を有する周期信号を発生するシャフト・エンコーダ（
２４）と、前記周波数にほぼ比例する周波数でストローク・パルスを発生するス
トローク・マネージャ（７２）とを包含することを特徴とする制御システム。
【請求項３】請求項１または請求項２に記載の制御システムにおいて、
さらに、前記画像データを保持するメモリ（７３）を包含し、前記同期信号発生
器（２４、７２）が、前記メモリ（７３）から前記プリント・エンジン（３０）
への前記画像データの出力を始動させることを特徴とする制御システム。
【請求項４】特許請求の範囲３記載の制御システムにおいて、前記同期
信号発生器（２４、７２）が、直接メモリ・アクセス（ＤＭＡ)を使用して前記
画像データを出力することを特徴とする制御システム。
【請求項５】請求項３または請求項４記載の制御システムにおいて、画
像データが、その同一要素を含む異なった印刷ジョブ間で前記メモリ（７３）に
保持され、それによって、画像データの再使用を可能にしていることを特徴とす
る制御システム。
【請求項６】前記請求項１〜５のうちいずれか１つに記載の制御システ
ムにおいて、前記インタフェース（４０）が、さらに、前記制御システム（２０
、２４、７２、４０）から前記プリント・エンジン（３０）までのプリント・エ
ンジン制御信号による前記プリント・エンジン（３０）の構築を可能にすること
を特徴とする制御システム。
【請求項７】請求項１記載の制御システムにおいて、同期信号が、シャ
フト・エンコーダ・パルスレートでのシャフト・エンコーダ（２４）からのパル
ス信号に応答してプリンタ（１２、３０）に必要な速度で発生し、前記同期信号
の発生が、１）第１、第２の整数値を与え、これらの第１、第２の整数値が、前
記第１の整数値を前記第２の整数で割ったときに、シャフト・エンコーダ・パル
スレート対必要ストローク・パルスレートの所望比率を与えるようにすることに
よって、また、２）ほぼ前記比率で割った前記シャフト・エンコーダ・パルスレ
ートで同期パルスを発生するように前記整数値を使用することによって行われる
ことを特徴とする制御システム。
【請求項８】請求項７記載の制御システムにおいて、前記同期信号が、
実質的にシャフト・エンコーダ間隔の倍数である間隔で出力されるが、連続的な
同期パルス間隔が使用されるシャフト・エンコーダ間隔の倍数と異なっており、
それによって、平均出力同期パルスレートを必要な同期パルスレートに一致させ
ることを特徴とする制御システム。
【請求項９】プリント・エンジン（３０）を有するプリンタ（１２、３
０）と、移動している基板にマーク付けできるように前記プリント・エンジン（
３０）によって制御されるプリント・ヘッド(１２)とを有する制御システムであ
って、ａ）前記プリント・ヘッド(１２)に前記基板にマーク付けさせるために前
記プリント・エンジン（３０）へ出力されるべき画像を生成する画像プロセッサ
(２０)と、ｂ）前記画像プロセッサ(２０)から独立して、そして、前記基板の移
動に関連してシャフト・エンコーダ（２４）によって生成される信号に応答して
作動するカウンタ（６２）と、ｃ）前記基板の検出に応答して前記カウンタ（６
２）の値を読み込み、前記カウンタ値に所定の値を加算し、その結果を比較値と
して保存する手段と、ｄ）前記画像プロセッサ(２０)から独立して作動し、前記
カウンタ（６２）の値が前記比較値と一致したときに前記基板上への前記画像の
印刷を開始する比較手段（７１）とを包含することを特徴とする制御システム。
【請求項１０】請求項９記載の制御システムにおいて、前記画像プロセ
ッサ(２０)が前記読み込み手段を包含し、前記基板が検出されたときに前記画像
プロセッサ(２０)について割り込みルーチンを起動させ、この割り込みルーチン
が、前記カウンタ（６２）から前記値を読み込む段階と、前記カウンタ値に前記
所定値を加算する段階と、結果を比較値として保存する段階とを含んでいること
を特徴とする制御システム。
【請求項１１】請求項９または請求項１０記載の制御システムにおいて
、前記カウンタ値が、取込みレジスタ（６４）にラッチされ、取込みレジスタ値
が前記読み込み手段によって読み込まれることを特徴とする制御システム。
【請求項１２】請求項９または請求項１０または請求項１１記載の制御
システムにおいて、前記比較値は、レジスタ（６６）に保存されることを特徴と
する制御システム。
【請求項１３】請求項９〜１２のいずれか１つに記載の制御システムに
おいて、さらに、前記プリント・エンジン（３０）の使用するストローク信号を
生成するストローク・マネージャ（７２）を包含し、このストローク・マネージ
ャ（７２）が、前記シャフト・エンコーダ（２４）から信号を受け取り、この信
号からストローク信号を生成するようになっており、前記ストローク・マネージ
ャ（７２）が、前記カウンタ値、比較値が一致したときに前記比較手段（７１）
から信号を受け、ストローク信号の生成を開始するように配置してあることを特
徴とする制御システム。
【請求項１４】複数のプリンタ（１２、３０）のうちの１つに制御シス
テムを接続するためのインタフェースであって、前記プリンタ（１２、３０）が
、同じまたは異なった構成のプリント・エンジン（３０）を使用すると共に同じ
または異なったデータ・プロトコルを使用し、各プリンタ（１２、３０）が、基
板にマーク付けするように関連したプリント・エンジン（３０）によって制御さ
れるプリント・ヘッド(１２)を包含し、前記プリント・ヘッド(１２)および前記
制御システムのうちの少なくとも一方が、前記制御システムあるいは前記プリン
タ（１２、３０）によって制御されない速度で他方に相対的に移動するインタフ
ェースにおいて、ａ）前記制御システムから前記プリント・エンジン（３０）ま
での前記ストロークにおける画素を表す２つ以上のプロトコルでストローク・デ
ータを移送することができるストローク信号インタフェース（４２）と、ｂ）前
記プリント・ヘッド(１２)に対する前記基板の位置を表す同期データを前記制御
システムから前記プリント・エンジン（３０）へ移送するための同期信号インタ
フェース（４２）とを包含することを特徴とするインタフェース。
【請求項１５】請求項１４記載のインタフェースにおいて、前記制御シ
ステムに関連して設置してあり、前記ストローク・データをシリアル・フォーマ
ットに変換するパラレル・シリアル・コンバータ（４２２）と、前記プリント・
エンジン（３０）に関連して設置してあり、前記ストローク・データをパラレル
・フォーマットに変換するシリアル・パラレル・コンバータ（４２２）とを包含
することを特徴とするインタフェース。