JP2003503794A - データ記憶システム - Google Patents

データ記憶システム

Info

Publication number
JP2003503794A
JP2003503794A JP2001507197A JP2001507197A JP2003503794A JP 2003503794 A JP2003503794 A JP 2003503794A JP 2001507197 A JP2001507197 A JP 2001507197A JP 2001507197 A JP2001507197 A JP 2001507197A JP 2003503794 A JP2003503794 A JP 2003503794A
Authority
JP
Japan
Prior art keywords
port
fiber channel
ports
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001507197A
Other languages
English (en)
Inventor
リンネル，トーマス・アール
テュチオ，ウィリアム・アール
ムルビー，クリストファー・ジェイ
Original Assignee
イーエムシー コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イーエムシー コーポレーション filed Critical イーエムシー コーポレーション
Publication of JP2003503794A publication Critical patent/JP2003503794A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G06F11/201—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/437—Ring fault isolation or reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 複数のディスク・ドライブを有するデータ記憶システム。各１つが１対のポートを有する。１対のディレクタが、ディスク・ドライブへのデータの流れ、およびディスク・ドライブからのデータの流れを制御する。第１および第２のファイバ・チャネル・ポート・バイパス・セレクタ部が設けられている。第１のファイバ・チャネル・セレクタ部は、ディレクタの内第１のディレクタに結合されている入力／出力ポートと、第１の複数のファイバ・チャネル・リンクを介して複数のディスク・ドライブのポートの内第１のポート間に接続されている複数の出力／入力ポートとを含む。第１のファイバ・チャネル・ポート・バイパス・セレクタ部は、第１のファイバ・チャネル・バイパス・セレクタ部に供給される制御信号に応じて選択的に第１のファイバ・チャネルを介して、ディレクタの内第１のディレクタを、複数のディスク・ドライブの第１のポートの１つ以上に直列に結合するように適合されている。第１のファイバ・チャネルは、第１の複数のファイバ・チャネル・リンクの１つ以上を含む。第２のファイバ・チャネル・ポート・バイパス・セレクタ部も同様に構成されている。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） 本発明は、一般的に、データ記憶システムに関し、より詳細には、冗長構成の
複数の磁気記憶ディスク・ドライブを有することにより、第１のディスク・コン
トローラおよび第２のディスク・コントローラによってディスク・ドライブを制
御可能としたデータ記憶システムに関する。更に一層特定すれば、本発明は、か
かる形式のシステムであって、直列単一方向「リング」、即ち、ファイバ・チャ
ネル・プロトコル通信システムを介してディスク・ドライブをディスク・コント
ローラに結合するシステムにも関する。
【０００２】 当技術分野では公知であるが、データ記憶システムの一種では、磁気記憶ディ
スク・ドライブのバンクにデータを格納する。ディスク・ドライブ、およびこれ
らに結合されているインターフェースは、セット単位で構成され、各セットは、
第１のディスク・コントローラおよび第２のディスク・コントローラによって制
御される。より詳細には、第１のディスク・コントローラに故障が生じた場合に
、ディスク・ドライブ・セットを動作可能にするには、各セットが第２の即ち冗
長ディスク・コントローラにも結合される。したがって、第１または第２のディ
スク・コントローラのいずれかが故障した場合、ディスク・コントローラの別の
１つを介して、セットにアクセスすることができる。
【０００３】 今日では、この種のディスク記憶システムの殆どは小型コンピュータ・システ
ム相互接続（ＳＣＳＩ）プロトコルを用いて、より高いデータ・レートで動作す
るようにしているが、他のプロトコルも導入されつつある。より高いデータ・レ
ートのプロトコルに、時としてファイバ・チャネル（ＦＣ）プロトコルと呼ばれ
るものがある。かかるＦＣチャネル・プロトコルは、直列単一方向「リング」通
信システムを用いる。冗長性を得るために、即ち、先に論じたように、第１のデ
ィスク・コントローラが故障した場合に、ディスク・ドライブ・セットの使用を
可能にするためには、別個の独立した「リング」、即ち、ファイバ・チャネル通
信プロトコルを用いて、第２の即ち冗長ディスク・コントローラにセットを結合
する。このように、各ディスク・ドライブ・セットおよびそれらのディスク・イ
ンターフェース毎に２つのファイバ・チャネル、即ち、第１ファイバ・チャネル
および第２ファイバ・チャネルが設けられている。
【０００４】 これも公知であるが、ファイバ・チャネル通信プロトコルを用いる場合、チャ
ネル内のいずれかのエレメントが動作不能となった場合、チャネル全体が動作不
能となる。即ち、第１のディスク・コントローラが動作不能となった場合、また
は第１チャネルに結合されているセット内にあるディスク・ドライブのいずれか
１つが動作不能となった場合（即ち、ディスク・インターフェースが故障した場
合、ディスク・インターフェースが動作不能の場合、またはディスク・インター
フェースにディスク・ドライブが結合されたまま除去された場合、あるいはディ
スク・インターフェースに結合されているディスク・ドライブが故障した場合、
または除去された場合のように）、第１ファイバ・チャネルが「切断」され、即
ち、開放し、動作不能となる。第１ディスク・チャネルに結合されているディス
ク・ドライブ・セットの全部分に格納されているデータは、したがって、動作不
能の第１ディスク・コントローラまたは動作不能のディスク・ドライブを交換す
るまでは、使用することができない。これは、第１チャネルまたは第２チャネル
いずれの場合でも言えることである。この問題を解決するために提案された１つ
の技法に、時としてＬＲＣ（即ち、ループ復元回路：ｌｏｏｐ ｒｅｓｉｌｉｅ
ｎｃｙ ｃｉｒｃｕｉｔ）スイッチと呼ばれるスイッチを用いるものがある。か
かるＬＲＣスイッチは、動作不能のディスク・ドライブをそのチャネルから除去
する際に用いられる。
【０００５】 提案された構成の１つでは、各ディスク・ドライブ毎にプリント回路基板を設
ける。プリント回路基板は、第１チャネルおよび第２チャネルに１つずつ、１対
のＬＲＣを有する。したがって、開放チャネルは、そのＬＲＣをバイパス状態に
置くことによって、ディスク・ドライブが動作不能の場合、「閉じる」ことがで
きる。このように提案された技法は、動作不能のドライブ・ディスク、即ち、開
放チャネルの問題を解決するが、１対のＬＲＣの一方が故障した場合、この１対
のＬＲＣを有するプリント回路基板全体を交換しなければならず、これにより第
１および第２チャネル双方を分断することになり、したがってデータ記憶システ
ム全体の動作を中断させることになる。
【０００６】 この中断問題を解決するために提案された技法の１つでは、第１チャネル内に
ｎ個のＬＲＣスイッチ、即ち、セット内のｎ個のディスク・ドライブ各々につき
１つ、更に第２チャネル内に、第２チャネル内のｎ個のディスク・ドライブ各々
につき１つとして、別のｎ個のＬＲＣスイッチを必要とする（ここで、ｎはセッ
ト内のディスク・ドライブの数である）。第１チャネル・セットのｎ個のＬＲＣ
は１つのプリント回路基板上に実装され、第２チャネル・セットのｎ個のＬＲＣ
は別のプリント回路基板に実装される。２つのＬＲＣプリント回路基板、関連す
るマルチプレクサ、およびディスク・ドライブを相互接続するために、バックプ
レーンを用いる。必須のシリアルまたはシーケンシャル・ファイバ・チャネル接
続を設けるため、精巧で複雑なファン・アウト配線構成がこのバックプレーンの
ために提案されている。更に、２つのＬＲＣ基板にスロットが設けられているた
め、２つのディスク・ドライブが不要となり、そして別の状況ではバックプレー
ンのこれら２つのスロットに差し込まれるディスク・インターフェースも不要と
なる。
【０００７】 別のファイバ・チャネル構成が、１９９８年３月１７日に発行され、本発明と
同じ譲受人に譲渡された、発明者Ｅｌｉ Ｌｅｓｈｅｍの「Ｄａｔａ Ｓｔｏｒ
ａｇｅ Ｓｙｓｔｅｍ」（データ記憶システム）と題する米国特許第５，７２９
，７６３号に記載されている。
【０００８】 （発明の摘要） 本発明の特徴の１つによれば、複数のディスク・ドライブを有するデータ記憶
システムを提供する。各ディスク・ドライブは、１対のポートを有する。１対の
ディレクタが含まれ、ディスク・ドライブへの情報（即ち、データ）の流れおよ
びディスク・ドライブからの情報の流れを制御する。第１ファイバ・チャネル・
セレクタ部が設けられている。第１ファイバ・チャネル・セレクタ部は、ディレ
クタの内第１ディレクタに結合されている入力／出力ポートと、第１の複数のフ
ァイバ・チャネル・リンクを介して複数のディスク・ドライブのポートの内第１
ポート間に接続されている複数の出力／入力ポートとを含む。第１ファイバ・チ
ャネル・ポート・バイパス・セレクタ部は、ディレクタの内第１ディレクタを、
第１ファイバ・チャネル・バイパス・セレクタ部に供給される制御信号に応じて
選択的に、第１ファイバ・チャネルを介して、複数のディスク・ドライブの第１
ポートの１つ以上に直列に結合するように適合されている。第１ファイバ・チャ
ネルは、第１の複数のファイバ・チャネル・リンクの１つ以上を含む。ディレク
タの内第２ディレクタに結合されている入力／出力ポートと、第２の複数のファ
イバ・チャネル・リンクを介して複数のディスク・ドライブのポート対の内第２
ポート間に直列に接続されている複数の出力／ポートとを有する第２ファイバ・
チャネル・ポート・バイパス・セレクタ部が設けられている。第２ファイバ・チ
ャネル・ポート・バイパス・セレクタ部は、ディレクタの内第２ディレクタを、
制御信号に応じて選択的に第２ファイバ・チャネルを介して、複数のディスク・
ドライブの第２ポートの１つ以上に直列に結合するように適合されている。第２
ファイバ・チャネルは、第２の複数のファイバ・チャネル・リンクの１つ以上を
含む。
【０００９】 （図面の簡単な説明） 本発明のこれらおよびその他の特徴は、以下の詳細な説明を添付図面と共に読
むことによって、一層容易に明らかとなろう。
【００１０】 （好適な実施形態の説明） 図１を参照すると、データ記憶システム１０が示されており、ホスト・コンピ
ュータ１２が、システム・インターフェース１６を介して、ディスク・ドライブ
のバンク１４に結合されている。システム・インターフェース１６は、高メモリ
・アドレス部１８Ｈおよび低アドレス・メモリ部１８Ｌを有するキャッシュ・メ
モリ１８を含む。複数のディレクタ２０0〜２０15が設けられており、データが
キャッシュ・メモリ１８を通過するように、ホスト・コンピュータ１２とディス
ク・ドライブのバンク１４との間におけるデータ転送を制御する。１対の高アド
レス・バスＴＨ、ＢＨが、高アドレス・メモリ部１８Ｈに電気的に接続されてい
る。１対の低アドレス・バスＴＬ、ＢＬが、低アドレス・メモリ部１８Ｌに電気
的に接続されている。キャッシュ・メモリ１８は、複数の記憶位置アドレスを有
する。ここでは、高い方のアドレスを有する記憶位置は、高アドレス・メモリ部
１８Ｈにあり、低い方のアドレスを有する記憶位置は、低アドレス・メモリ部１
８Ｌにある。尚、ディレクタ２０0〜２０15の各１つは、高アドレス・バスＴＨ
、ＢＨの対の一方、および低アドレス・バスＴＬ、ＢＬの対の一方に電気的に接
続されていることを注記しておく。つまり、ディレクタ２０0〜２０15の各１つ
は、キャッシュ・メモリ１８全域において全ての位置をアドレスすることができ
（即ち、高アドレス・メモリ部１８Ｈおよび低アドレス・メモリ部１８Ｌ双方）
、したがって、キャッシュ・メモリ１８全体におけるいずれの記憶位置にもデー
タを格納し、いずれの記憶位置からもデータを読み出すことができる。
【００１１】 より詳細には、ディレクタのリア・エンド部、ここでは、ディレクタ２０0〜
２０3および２０12〜２０15は、それぞれ、ファイバ・チャネル（ＦＣ）ポート
・バイパス部２３1〜２３8（図３と関連付けて更に詳しく説明する）を介して、
ディスク・ドライブのバンク１４に電気的に接続されており、ディレクタのフロ
ント・エンド部、ここでは、ディレクタ２０4〜２０11は、図示のように、それ
ぞれＩ／Ｏアダプタ・カード２２1〜２２8を介して、ホスト・コンピュータ１２
に電気的に接続されている。また、注記すべきこととして、バスＴＨ、ＴＬ、Ｂ
Ｈ、ＢＬの各端部は、図示しない、１対のマスタおよびスレーブ・アービタ・バ
ス・アービタにおいて終端することも挙げておく。これらアービタは、１９９８
年１２月３０日に出願され、ＤＡＴＡ ＳＴＯＲＡＧＥ ＳＹＳＴＥＭ（データ
記憶システム）と題する、発明者Ｍａｒｋ Ｚａｎｉの同時係属中の米国特許出
願第０９／２２４，１９４号に記載されており、この出願は、本発明と同じ譲受
人に譲渡されている。その主題全体は、この言及により、本願にも含まれるもの
とする。
【００１２】 動作において、ホスト・コンピュータ１２がデータを格納したい場合、ホスト
・コンピュータ１２は書き込み要求をフロント・エンド・ディレクタ２０4〜２
０11の１つに発行して、書き込みコマンドを実行する。フロント・エンド・ディ
レクタ２０4〜２０11の１つは、要求に回答し、ホスト・コンピュータ１２にデ
ータを求める。フロント・エンド・ディレクタ２０4〜２０11の内要求した１つ
に要求が渡った後、ディレクタはデータのサイズを判定し、キャッシュ・メモリ
１８内にこの要求を格納する空間を予約する。次に、フロント・エンド・ディレ
クタは、データを格納するために割り当てられたキャッシュ・メモリ１８内の位
置に応じて、かかるフロント・エンド・ディレクタに接続されている高アドレス
・メモリ・バス（ＴＨまたはＢＨ）あるいは低メモリ・アドレス・バス（ＴＬ、
ＢＬ）のいずれかに、制御信号を生成し、キャッシュ・メモリ１８への転送をイ
ネーブルする。次に、ホスト・コンピュータ１２は、データをフロント・エンド
・ディレクタに転送する。すると、フロント・エンド・ディレクタは、転送が完
了したことをホスト・コンピュータ１２に通知する。フロント・エンド・ディレ
クタは、キャッシュ・メモリ１８に格納されている、図示しない、テーブル内を
参照し、リア・エンド・ディレクタ２０0〜２０3および２０12〜２０15の内どれ
がこの要求を処理すべきか決定する。テーブルは、ホスト・コンピュータ１２の
アドレスを、ディスク・ドライブのバンク１４内のアドレスにマップする。次に
、フロント・エンド・ディレクタは、要求、データ量、およびこのデータに対す
るディスク・アドレスを処理することになるリア・エンド・ディレクタに対する
「メール・ボックス」（図示せず、そしてキャッシュ・メモリ１８に格納されて
いる）内に通知を入れる。他のリア・エンド・ディレクタは、アイドル状態にあ
るとき、キャッシュ・メモリ１８をポールして、それらの「メール・ボックス」
をチェックする。ポールした「メール・ボックス」が、転送が行われることを示
す場合、リア・エンド・ディレクタはこの要求を処理し、バンク内のディスク・
ドライブをアドレスし、キャッシュ・メモリからデータを読み出し、バンク１４
内のディスク・ドライブのアドレスにこれを書き込む。ディスク・ドライブから
ホスト・コンピュータ１２にデータを読み出す場合、システムは反対向きに動作
する。
【００１３】 ディレクタ２０0〜２０3のリア・エンド部分の各１つは、構造が同一であり、
先に引用した同時継続中の特許出願第０９／２２４，１９４号に詳細に記載され
ているように、１対の中央演算部ＣＰＵ ＸおよびＣＰＵ Ｙ、デュアル・ポー
ト・ランダム・アクセス・メモリ（ＲＡＭ）、ならびに図示のように、ファイバ
・チャネル（ＦＣ）ポート・バイパス部（図３）を介してディスク・ドライブの
バンク１４（図１）、更には、一方の高メモリ・アドレス・バス、ここではＴＨ
、および一方の低メモリ・アドレス・バス、ここではＢＬに結合されている共有
リソース（フラッシュ・メモリ等）を含む。尚、ディレクタ２０0〜２０3および
２０12〜２０15は、第１出力ポートＡおよび第２出力ポートＢを有することを注
記しておく。更に、リア・エンド・ディレクタの異なる対、２０0と２０1、２０ 2 と２０3、２０12と２０13（図示せず）、および２０14と２０15は、図示のよう
に、それぞれ、冗長ファイバ・チャネル（ＦＣ）ネットワーク２５1〜２５4とし
て構成されていることも注記しておく。更にまた、冗長ファイバ・チャネル（Ｆ
Ｃ）ネットワーク２５1〜２５4の各１つは、それぞれ、図示のように、ファイバ
・チャネル（ＦＣ）ポート・バイパス部の対２３1と２３2、２３3と２３4、２３ 5 （図示せず）と２３6（図示せず）、および２３7と２３8、ならびにそれぞれ、
図示のように、ディスク・ドライブ・セット１４1と１４2、１４3と１４4、１４ 5 （図示せず）と１４6（図示せず）、および１４7と１４8を含むことも注記して
おく。冗長ファイバ・チャネル（ＦＣ）ネットワーク２５1〜２５4の対の各１つ
は、構造が同一であり、その一例、ここでは冗長ファイバ・チャネル（ＦＣ）ネ
ットワーク２５1を図２に詳しく示す。
【００１４】 つまり、図２に示すように、ディレクタ２０0の第１ポートＡおよび第２ポー
トＢは、ＦＣポート・バイパス部２３1およびＦＣポート・バイパス部２３2双方
に接続されている。同様に、ディレクタ２０1の第１ポートＡおよび第２ポート
Ｂは、ＦＣポート・バイパス部２３1およびＦＣポート・バイパス部２３2双方に
接続されている。より詳細には、冗長ＦＣネットワーク２５1のディレクタ２０0 および２０1双方は、１対のＦＣポート・バイパス部２３1、２３2に接続されて
いる。ＦＣポート・バイパス部２３1、２３2の各１つは、１対のＦＣポート・バ
イパス３４1および３４2を含む。ＦＣポート・バイパス３４1および３４2の各１
つは、ディスク・ドライブ１４（図１）のバンクにおける複数のディスク・ドラ
イブのセット１４1、１４2の対応する１つに接続されている。ＦＣポート・バイ
パス３４1、３４2の各１つは、構造が同一であり、その一例、ここではディスク
・ドライブのセット１４1ならびにディレクタ２０0および２０1に接続されてい
るＦＣポート・バイパス３４1を図３に詳しく示す。尚、ディレクタ２０0はバス
ＴＨおよびＢＬに接続されており、ディレクタ２０1はバスＴＬおよびＢＨに接
続されていることを注記しておく。このように、冗長ＦＣネットワーク２５1（
図１）は４つのバスＴＨ、ＢＨ、ＴＬ、およびＢＬの全てに接続されている。
【００１５】 より詳細には、そして再度図２も参照すると、ディスク・ドライブ・セット１
４1、１４2の各々は、複数の、ここでは例えば８つの、ディスク・ドライブ１９ 1 〜１９8を含む。セット内のディスク・ドライブ１９の数は、記憶必要量に応じ
て選択可能であることは理解されよう。また、ディスク・ドライブ１９1〜１９8 の各１つは、１対の入力／出力ポートＡ、Ｂを含むことも注記しておく。先に記
したように、ＦＣポート・バイパス部２３1〜２３8の各１つは、構造が同一であ
る。その一例、ここではＦＣポート・バイパス部２３1を図２に示す。図２では
、ディレクタ２０0のＡポートに結合された入力／出力ポート３０Aと、複数、こ
このこの例では８つの、出力／入力ポート３２A1〜３２A8とを含む。出力／入力
ポート３２A1〜３２A8は、複数のファイバ・チャネル・リンク２９A1〜２９A8を
介して、複数のディスク・ドライブ１９1〜１９8のポートの内第１ポート、ここ
では、ポートＡ間に直列に接続されている。ファイバ・チャネル・ポート・バイ
パス・セレクタ部２３1は、正常動作モードでは、複数のファイバ・チャネル・
リンク２９A1〜２９A8の１つ以上から成る第１ファイバ・チャネルを介して、デ
ィレクタ２０0のポートＡを、セット１４1内の複数のディスク・ドライブ１９1
〜１９8の選択された１つ以上のポートＡに直列に結合するように適合されてい
る。また、ファイバ・チャネル・ポート・バイパス・セレクタ部２３1は、ディ
レクタ２０1のＡポートに結合されている入力／出力ポート３０Bと、図示のよう
に、ファイバ・チャネル・リンク２９B1〜２９B8を介して、複数のディスク・ド
ライブ１９1〜１９8のＢポート間に直列に接続されている複数の出力／ポート３
２B1〜３２B8も有する。ファイバ・チャネル・ポート・バイパス・セレクタ部２
３1は、正常動作モードでは、第２の複数のファイバ・チャネル・リンク２９B1
〜２９B8の１つ以上から成る第２ファイバ・チャネルを介して、ディレクタ２０ 1 のＡポートを、セット１４1内の複数のディスク・ドライブ１９1〜１９8の選択
された１つ以上のＢポートに直列に結合するように適合されている。
【００１６】 同様に、図２におけるファイバ・チャネル・ポート・バイパス・セレクタ部２
３2は、ここではディレクタ２０0のＢポートに結合されている入力／出力ポート
３０Aと、複数の、ここのこの例では８つの出力／入力ポート３２A1〜３２A8と
を含むように示されている。出力／入力ポート３２A1〜３２A8は、複数のファイ
バ・チャネル・リンク２９A1〜２９A8を介して、セット１４2内の複数のディス
ク・ドライブ１９1〜１９8のポートＡ間に直列に接続されている。ファイバ・チ
ャネル・ポート・バイパス・セレクタ部２３2は、正常動作モードの間、セレク
タ部２３2内の複数のファイバ・チャネル・リンク２９A1〜２９A8の１つ以上か
ら成る第１ファイバ・チャネルを介して、ディレクタ２０0のポートＢを、セッ
ト１４2内の複数のディスク・ドライブ１９1〜１９8の選択された１つ以上のポ
ートＡに直列に結合するように適合されている。また、ファイバ・チャネル・ポ
ート・バイパス・セレクタ部２３2は、ディレクタ２０1のＢポートに結合されて
いる入力／出力ポート３０Bと、図示のように、ファイバ・チャネル・リンク２
９B1〜２９B8を介して、セット１４2内の複数のディスク・ドライブ１９1〜１９ 8 のＢポート間に直列に接続されている複数の出力／ポート３２B1〜３２B8も含
む。ファイバ・チャネル・ポート・バイパス・セレクタ部２３2は、正常動作モ
ードにおいて、セレクタ部２３2内の第２の複数のファイバ・チャネル・リンク
２９B1〜２９B8の１つ以上から成る第２ファイバ・チャネルを介して、ディレク
タ２０1のＢポートを、セット１４2内の複数のディスク・ドライブ１９1〜１９8 の選択された１つ以上のＢポートに直列に結合するように適合されている。
【００１７】 尚、ディレクタ２０0は、ディレクタ２０1における故障の場合、そのポートＢ
を介してセット１４2内のディスク・ドライブ１９1〜１９8にアクセスすること
ができ、同様に、ディレクタ２０1は、ディレクタ２０0における故障の場合、そ
のＡポートを介してセット１４1内のディスク・ドライブ１９1〜１９8にアクセ
ス可能であることを注記しておく。
【００１８】 また、ポートＡまたはポートＢのバイパス３４Ａ、３４Ｂのいずれか１つの故
障または除去の場合でも、ディスク・ドライブ・セット１４1および１４2双方は
なおもディレクタ２０0および２０1の一方からアクセス可能であることも注記し
ておく。例えば、ファイバ・チャネル・ポート・バイパス部２３1のポートＡバ
イパス３４Ａが故障したか、あるいは除去された場合、ディスク・ドライブ・セ
ット１４1は、ディレクタ２０1のポートＡ、ファイバ・チャネル・バイパス部２
３1のポートＢバイパス３４Ｂ、およびセット１４1内のディスク・ドライブのポ
ートＢ間にある経路を通じて、ディレクタ２０1からアクセス可能である。同様
に、ファイバ・チャネル・ポート・バイパス部２３1のポートＢバイパス３４Ｂ
が故障したか、あるいは除去された場合、ディスク・ドライブ・セット１４1は
、ディレクタ２０0のポートＡ、ファイバ・チャネル・バイパス部２３1のポート
Ａバイパス３４Ａ、およびセット１４1内のディスク・ドライブのポートＡ間に
ある経路を通じて、ディレクタ２０1からアクセス可能である。ファイバ・チャ
ネル・ポート・バイパス部２３2のポートＡバイパス３４Ａが故障したか、ある
いは除去された場合、ディスク・ドライブ・セット１４2は、ディレクタ２０1の
ポートＢ、ファイバ・チャネル・バイパス部２３1のポートＢバイパス３４Ｂ、
およびセット１４2内のディスク・ドライブのポートＢ間にある経路を通じて、
ディレクタ２０0からアクセス可能である。同様に、ファイバ・チャネル・ポー
ト・バイパス部２３2のポートＢバイパス３４Ｂが故障したか、あるいは除去さ
れた場合、ディスク・ドライブ・セット１４2は、ディレクタ２０0のポートＢ、
ファイバ・チャネル・バイパス部２３2のポートＡバイパス３４Ａ、およびセッ
ト１４2内のディスク・ドライブのポートＡ間にある経路を通じて、ディレクタ
２０0からアクセス可能である。
【００１９】 ここで図３を参照すると、ＦＣポート・バイパス部２３1〜２３8の一例、ここ
ではバイパス部２３1が詳しく示されている。バイパス部２３1は、ディスク・ド
ライブ１９1〜１９8のセット１４1、ならびにディレクタ２０0および２０1のポ
ートＡに接続されている。また、図２にも示すように、ＦＣポート・バイパス部
２３1は、１対のＦＣポート・バイパス３４A、３４Bを含む。ＦＣポート・バイ
パス３４Aは、入力／出力ポート３０Aおよびセット１４1内のディスク・ドライ
ブ１９1〜１９8のＡポート間に、ファイバ・チャネル・リンク２９A1〜２９A8を
介して結合されており、ＦＣポート・バイパス３４Bは、入力／出力ポート３０B およびセット１４1内のディスク・ドライブ１９1〜１９8のＢポート間に、ファ
イバ・チャネル・リンク２９B1〜２９B8を介して結合されている。
【００２０】 再度図３を参照すると、ＦＣポート・バイパス３４Aは、セレクタ３６A1〜３
６A12、および制御部４０Aを含む。（尚、セレクタの数は、記憶必要量に応じて
決定されることは理解して当然である）。セレクタ３６A1〜３６A12の各１つは
、１対の入力ポート（即ち、Ａ入力およびＢ入力）、および出力ポートを有する
。入力ポートＡまたはＢの一方は、図示のように、制御部４０Aによってこれに
供給される制御信号ＣA1〜ＣＡ12に応じて、それぞれ、選択的に出力ポートに結
合されている。また、入力／出力ポート３０Aは、入力ポート３０Aiおよび出力
ポート３０AOを有することも注記しておく。
【００２１】 尚、セレクタ３６A1〜３６A5、および３６A8〜３６A11は、２つのセレクタ部
３７A1および３７A2として構成されていることを注記しておく。セレクタ部３７ A1 は、ディスク・ドライブ１９1〜１９4に結合され、セレクタ部３７A2は、ディ
スク・ドライブ１９5〜１９8に結合されている。各セレクタ部３７A1、３７A2は
、それに結合されたディスク・ドライブの１つ以上を迂回させるか否か制御する
ために用いられる。同様に、セレクタ３６B1〜３６B5、および３６B8〜３６B22
も２つのセレクタ部３７B1および３７B2に構成されている。セレクタ部３７B1は
、ディスク・ドライブ１９1〜１９4に結合され、セレクタ部３７B2は、ディスク
・ドライブ１９5〜１９8に結合されている。各セレクタ部３７B1、３７B2は、そ
れぞれ、それに結合されているディスク・ドライブ１９1〜１９4、１９5〜１９8 の１つ以上を迂回すべきか否か制御するために用いられる。
【００２２】 セレクタ３６A1は、そのＡ入力が入力ポート３０Aiに接続され、そのＢ入力ポ
ートが出力ポート３０AOに接続されている。セレクタ３６A1〜３６A11の出力は
、それぞれ、セレクタ３６A2〜３６A12のＢ入力に接続されている。また、セレ
クタ３６A1〜３６A4および３６A7〜３６A10の出力は、図示のように、それぞれ
、ディスク・ドライブ１９1〜１９8のＡポートに結合されている。セレクタ３６ A12 の出力は、セレクタ３６A6のＡ入力に接続されている。セレクタ３６A6の出
力は、図示のように、セレクタ３６A1のＢ入力、およびディレクタ２０0の入力
ポート３０A1の双方に接続されている。また、セレクタ３６A12の出力は、セレ
クタ３６A7のＡ入力に接続されている。セレクタ３６A2〜３６A5および３６A8〜
３６A11のＡ入力は、図示のように、ディスク・ドライブ１９1〜１９8のＡポー
トからこれらに供給が行われる。尚、セレクタ３６A11の出力は、セレクタ３６A 12 のＢ入力に供給されることに加えて、拡張ポート３０EXAOに接続されており、
更にセレクタ３６A12のＡ入力は拡張ポート３０EXA1に接続されていることを注
記しておく。その理由については、図４、図４Ａおよび図４Ｂと関連付けて以下
で更に詳しく説明する。
【００２３】 ＦＣポート・バイパス３４Bは、セレクタ３６B1〜３６B12、および制御部４０ B を含む。セレクタ３６B1〜３６B12の各１つは、１対の入力ポート（即ち、Ａ入
力およびＢ入力）および出力ポートを有し、入力ポートＡまたはＢの一方は、図
示のように、制御部４０Bによって供給される制御信号ＣB1〜ＣB12に応じて、そ
れぞれ、選択的に出力ポートに結合される。また、入力／出力ポート３０Bは、
入力ポート３０B1および出力ポート３０B0を有することも注記しておく。
【００２４】 尚、セレクタ３６B1〜３６B5、および３６B8〜３６B11は、２つのセレクタ部
３７B1および３７B2として構成されていることを注記しておく。セレクタ部３７ B1 は、ディスク・ドライブ１９1〜１９4に結合されており、セレクタ部３７B2は
、ディスク・ドライブ１９5〜１９8に結合されている。各セレクタ部３７B1、３
７B2は、それに結合されているディスク・ドライブの１つ以上を迂回すべきか否
か制御するために用いられる。同様に、セレクタ３６A1〜３６B5、および３６A8 〜３６A11も２つのセレクタ部３７A1および３７A2に構成されている。各セレク
タ部３７B1、３７B2は、それぞれ、それに接続されているディスク・ドライブ１
９1〜１９4、１９5〜１９8の１つ以上を迂回すべきか否か制御するために用いら
れる。セレクタ３６B1は、そのＡ入力が入力ポート３０BIに接続されており、そ
のＢ入力が出力ポート３０BOに接続されている。セレクタ３６B1〜３６B11の出
力は、それぞれ、セレクタ３６B2〜２６B12のＢ入力に接続されている。また、
セレクタ３６B1〜３６B4および３６B7〜３６B10の出力は、それぞれ、図示のよ
うに、ディスク・ドライブ１９1〜１９8のＢポートに結合されている。セレクタ
３６B12の出力は、セレクタ３６B6のＡ入力に接続されている。セレクタ３６B6
の出力は、図示のように、セレクタ３６B1のＢ入力、およびディレクタ２０1の
入力ポート３０BIの双方に接続されている。また、セレクタ３６B12の出力は、
セレクタ３６B7のＡ入力に接続されている。セレクタ３６B2〜３６B5および３６ B8 〜３６B11のＡ入力は、それぞれ、図示のように、ディスク・ドライブ１９1〜
１９8のＢポートから供給が行われる。尚、セレクタ３６B11の出力は、セレクタ
３６B12のＢ入力に供給されることに加えて、拡張ポート３０EXBOに接続されて
おり、更に、セレクタ３６B12のＡ入力は拡張ポート３０EXBOIに接続されている
ことを注記しておく。その理由については、図４、図４Ａおよび図４Ｂと関連付
けて以下で更に詳しく論ずる。
【００２５】 ［正常動作モード］ 正常動作モードの間、ディレクタ２０0のポート３０Aは、セット１４1のディ
スク・ドライブ１９1〜１９4全てに、かかるディスク・ドライブ１９1〜１９4の
ポートＡを通じて直列に結合され、ディレクタ２０1のポート３０Bは、セット１
４1のディスク・ドライブ１９5〜１９8の全てに、かかるドライブ１９5〜１９8
のポートＢを通じて直列に結合されている。このような結合は、制御信号ＣA1〜
ＣA12およびＣB1〜ＣB12によって行われ、以下の表のように、セレクタのＡおよ
びＢポートの一方を、かかるセレクタの出力に結合する。
【００２６】
【表１】
【００２７】 ディスク・ドライブ１９1〜１９8の１つにおいて故障が発生した場合、制御部
４０Aおよび４０Bには、それぞれ、制御線４５0、４５1を通じて、ディレクタ２
０0および２０1によってかかる故障が通知される。例えば、ディスク・ドライブ
１９3に故障が発生したと仮定する。一旦かかる故障が正常動作モードの間に検
出されると、制御部４０Aは制御線ＣA4上の論理状態を変更することによって、
セレクタ３６A4の入力ポートＡをその出力から切断し、セレクタ３６A4の入力ポ
ートＢをその出力に結合し、これによって第１ファイバ・チャネル（即ち、ディ
レクタ２０0の入力および出力ポート３０AIおよび３０AOを介したファイバ・チ
ャネル）からディスク・ドライブ１９3を迂回する。同様に、ディスク・ドライ
ブ１９7において故障が発生した場合、一旦かかる故障が正常動作モードの間に
検出されると、制御部４０Bは制御線ＣBA10上の論理状態を変更することによっ
て、セレクタ３６B10の入力ポートＡをその出力から切断し、セレクタ３６B10の
入力ポートＢをその出力に結合することによって、第２ファイバ・チャネル（即
ち、ディレクタ２０1の入力および出力ポート３０BIおよび３０BOを介したファ
イバ・チャネル）からディスク・ドライブ１９7を迂回する。 ［ディレクタ２０0または２０1の一方の故障］ 先に記したように、正常動作の間、ディレクタ２０0はディスク・ドライブ１
９1〜１９4のＡポートに結合され、ディレクタ２０1はディスク・ドライブ１９5 〜１９8のＢポートに結合されている。ディレクタ２０0における故障の場合、デ
ィレクタ２０0はディスク・ドライブ１９1〜１９4から切断され、ディレクタ２
０1は、ディスク・ドライブ１９5〜１９8のＢポートに結合され続けることに加
えて、ディスク・ドライブ１９1−１９4のＢポートにも結合される。同様に、デ
ィレクタ２０1における故障の場合、ディレクタ２０1はディスク・ドライブ１９ 5 〜１９8から切断され、ディレクタ２０0は、ディスク・ドライブ１９1〜１９4
のＡポートに結合され続けることに加えて、ディスク・ドライブ１９5〜１９8の
Ａポートにも結合される。これ（即ち、例えば、故障したディレクタ２０1の除
去）は、制御信号ＣA1〜ＣA12およびＣB1〜ＣB12によって行われ、以下の表のよ
うに、セレクタのＡおよびＢポートの一方を、かかるセレクタの出力に結合する
。
【００２８】
【表２】
【００２９】 ［拡張モード］ 図１と関連付けて先に説明したように、各冗長ＦＣネットワーク２５1〜２５4 毎に、そのリア・エンド・ディレクタの１つのＡポートは、正常モードでは、一
方のディスク・ドライブ・セットに結合され、そのリア・エンド・ディレクタの
他方のＡポートは、かかるディスク・ドライブ・セットに結合されている。した
がって、例えば、図２に一層明確に示されている冗長ＦＣネットワーク２５1に
ついて検討すると、正常動作モードの間、リア・エンド・ディレクタ２０0のＡ
ポートおよびリア・エンド・ディレクタ２０1のＡポートは、それぞれ、ポート
・バイパス部２３1のポート・バイパス３４Aおよび３４Bを介して、ディスク・
ドライブ・セット１４1に結合される。しかしながら、リア・エンド・ディレク
タ２０0〜２０15（図１）の各１つは、追加のポート・バイパスの使用により、
１つよりも多いディスク・ドライブ・セットに結合することもできる。例えば、
図４を参照してリア・エンド・ディレクタ２０0および２０1のポートＡについて
検討すると、追加のディスク・ドライブ・セット１４'1が示されており、図示の
ように、ＦＣポート・バイパス３４'Aおよび３４'Bをそれぞれ介して、リア・エ
ンド・ディレクタ２０0および２０1のＡポートに結合されている。最初に注記す
べきは、追加のＦＣポート・バイパス３４'Aおよび３４'Bは、図３に示したＦＣ
ポート・バイパス３４Aおよび３４Bと構造が同一であるということである。した
がって、図４および図４Ａも参照すると、ＦＣポート・バイパス３４'A内のエレ
メントがダッシュ（'）付きの参照符号を有していることを除いて、ＦＣポート
・バイパス３４'A内のエレメントには、ＦＣポート・バイパス３４Aにおいて用
いていたのと同じ参照番号が用いられている。次に、図４では、ディレクタ２０ 0 のＡポートが、それぞれ、ＦＣポート・バイパス３４Aおよび３４'Aを介して、
ディスク・ドライブ・セット１４1および１４'1双方におけるディスク・ドライ
ブ１９1〜１９8、１９'1〜１９'8のＡポートに接続されており、ディレクタ２０1 のＡポートが、それぞれ、ＦＣポート・バイパス３４Bおよび３４'Bを介して、
それぞれディスク・ドライブ・セット１４1および１４'1双方における、それぞ
れ、ディスク・ドライブ１９1〜１９8および１９'1〜１９'8のＢポートに接続さ
れていることを注記しておく。更に具体的には、そして図４Ａも参照すると、デ
ィレクタ２０0のポートＡの出力は、ＦＣポート・バイパス３４Aのポート３０AI に結合され、ディレクタ２０0のポートＡの入力はポート３０AOに結合されてい
る。セレクタ３６A6の出力は、ポートＡバイパス３４Aのセレクタ３６A1のＢ入力
、およびポート３０AOに結合されている。ポート３０AIは、ポートＡバイパス３
４Aのセレクタ３６A1のＡ入力に結合されている。ポートＡバイパスの詳細につ
いては、先に図３と関連付けて説明した。セレクタ３６A11の出力は、拡張ポー
ト３０EXAOを介して、ポートＡバイパス３４'Aのセレクタ３６'A1のＡ入力に接
続されており、セレクタ３４'Aのセレクタ３６'A6の出力は、セレクタ３６'A1の
Ｂ入力へ、およびポート３０'AOを介して、ポートＡバイパス３４Aのセレクタ３
６A12のＡ入力に接続されている。したがって、ポートＡバイパス３４Aは、ディ
スク・ドライブ・セット１４に供するように適合され、拡張が望まれる場合、追
加のポートＡバイパス３４'Aが、追加のディスク・ドライブ・セット１４'1に供
するように適合される。
【００３０】 ここで図４Ｂも参照すると、ポートＡバイパス３４Aおよび追加のポートＡバ
イパス３４'Aが更に詳細に示されている。つまり、ＦＣポートバイパス３４Aは
、セレクタ３６A1〜３６A12、および制御部４０Aを含む。セレクタ３６A1〜３６ A12 の各１つは、１対の入力ポート（即ち、Ａ入力およびＢ入力）、および出力
ポートを有し、入力ポートＡまたはＢの一方は、制御部４０Aによって図示のよ
うに供給される制御信号ＣA1〜ＣA12に応じて、それぞれ、選択的に出力ポート
に結合される。また、図４Ａにおけると同様、入力ポート３０AIはディレクタ２
０0のポートＡに結合されており、バイパス３４Aのセレクタ３６A6の出力はポー
ト３０AOに結合されていることも注記しておく。
【００３１】 正常動作モードの間、ディレクタ２０0のポート３０Aは、セット１４1のディ
スク・ドライブ１９1〜１９4を介して、かかるディスク・ドライブ１９1〜１９4 のポートＡを通じて、更にディスク・ドライブ１９'1〜１９'4を介して、そして
ポート３０'AOに戻り、直列に結合されている。これは、制御信号ＣA1〜ＣA12お
よびＣ'A1〜Ｃ'A12によって行われ、以下の表のように、セレクタのＡおよびＢ
ポートの一方を、かかるセレクタの出力に結合する。
【００３２】
【表３】
【００３３】 ディレクタ２０1における故障の場合、ディレクタ２０0がディスク・ドライブ
１９'1〜１９'8および１９1〜１９8のＡポートに結合される。これは、制御信号
ＣA1〜ＣA12およびＣ'A1〜Ｃ'A12によって行われ、以下の表のように、セレクタ
のＡおよびＢポートの一方を、かかるセレクタの出力に結合する。
【００３４】
【表４】
【００３５】 尚、ＦＣポート・バイパス３４B、３４'B（図４、図４Ａおよび図４Ｂ）によ
って、適切な制御信号が生成され、ディスク・ドライブ１９4〜１９8および１９
'4〜１９'8のＢポートから、故障したディレクタ２０1を切断することは理解さ
れよう。
【００３６】 ［縮小モード］ ここで図５および図５Ａを参照すると、先に論じた８つのディスク・ドライブ
・セット１４1〜１４8の代わりに、バンク１４（図１）内のディスク・ドライブ
・セット１４1が２４個のドライブ１９"1〜１９"24を有する構成が示されている
。更に、冗長ＦＣネットワーク２５"1は、冗長ＦＣネットワーク２５1（図１）
と関連付けて先に説明したリア・エンド・ディレクタ２０0および２０1に加えて
、１対の追加のリア・エンド・ディレクタ２０"0および２０"1を含む。ディレク
タ２０"0は、バスＴＬおよびＢＨ（図１）に結合され、ディレクタ２０"1は、バ
スＴＨおよびＢＬ（図１）に結合されている。ディレクタ２０"0のＡポートは、
ポート・バイパス部２３"1のポートＡバイパス３４"Aを介して、ディスク・ドラ
イブ・セット１４"1内のディスク・ドライブ１９"1〜１９"24のＡポートに結合
され、ディレクタ２０"0のＢポートは、ポート・バイパス部２３"2のポートＡバ
イパス３４"Aを介して、ディスク・ドライブ・セット１４"2内のディスク・ドラ
イブ１９"1〜１９"24のＡポートに結合されている。ディレクタ２０"1のＡポー
トは、ポート・バイパス部２３"1のポートＢバイパス３４"Aを介して、ディスク
・ドライブ・セット１４"1内のディスク・ドライブ１９"1〜１９"24のＢポート
に結合され、ディレクタ２０"1のＢポートは、ポート・バイパス部２３"2のポー
トＢバイパス３４"Bを介して、ディスク・ドライブ・セット１４"2内のディスク
・ドライブ１９"1〜１９"24のＢポートに結合されている。図１および図２と関
連付けて先に説明した冗長ＦＣネットワーク２５1と同様に、ディレクタ２０0の
Ａポートは、ポート・バイパス部２３"1のポートＡバイパス３４"Aを介して、デ
ィスク・ドライブ・セット１４"1内のディスク・ドライブ１９"1〜１９"24のＡ
ポートに結合され、ディレクタ２０0のＢポートは、ポート・バイパス部２３"2
のポートＡバイパス３４"Aを介して、ディスク・ドライブ・セット１４"2内のデ
ィスク・ドライブ１９"1〜１９"24のＡポートに結合されている。同様に、ディ
レクタ２０1のＡポートは、ポート・バイパス部２３"1のポートＡバイパス３４" A を介して、ディスク・ドライブ・セット１４"1内のディスク・ドライブ１９"1
〜１９"24のＢポートに結合され、ディレクタ２０1のＢポートは、ポート・バイ
パス部２３"2のポートＢバイパス３４"Bを介して、ディスク・ドライブ・セット
１４"2内のディスク・ドライブ１９"1〜１９"24のＢポートに結合されている。
【００３７】 このように、ここでは、ディスク・ドライブ１４"1および１４"2の各セットは
、４つのリア・エンド・ディレクタ２０0、２０1、２０"0、２０"1に結合するこ
とができる。リア・エンド・ディレクタ２０0および２０1の接続は、図２と関連
付けて先に説明したのと同様に、それぞれ、ポート・バイパス部２３"1および２
３"2のポートＡバイパス３４"A、３４"Bの入力／出力ポート３０"A、３０"Bにお
いて行われる。リア・エンド・ディレクタ２０"0および２０"1の接続は、図５Ａ
および図５Ｂに更に明確に示すように、それぞれ、ポート・バイパス部２３"1お
よび２３"2のポートＡバイパス３４"A、３４"Bの拡張入力／出力ポート３０"EXA 、３０"EXBにおいて行われる。
【００３８】 最初に注記すべきは、ポートＡおよびポートＢバイパス３４"Aおよび３４"Bは
構造が同一であるということである。その一例、ここでは、ポートＢバイパス３
４"Bを図５Ｂおよび５Ｃに詳しく示す。より詳細には、そして図５Ｂおよび図５
Ｃを参照すると、ディスク・ドライブ１９"1〜１９"24は４つのセットに構成さ
れており、各セットは、図示のように、４つのセレクタ部３７"1〜３７"4の対応
する１つに結合されている。つまり、図示のように、ディスク・ドライブ１９"7 〜１９"12はセレクタ部３７"1に結合され、ディスク・ドライブ１９"1〜１９"6
はセレクタ部３７"2に結合され、ディスク・ドライブ１９"19〜１９"24はセレク
タ部３７"3に結合され、ディスク・ドライブ１９"13〜１９"18はセレクタ部３７
"4に結合されている。セレクタ部３７"1、３７"2、３７"3および３７"4内のセレ
クタ３６"B2〜３６"B7、３６"B9〜３６"B14、３６"B17〜３６"B22、および３６" 25 〜３６"B30は、夫々制御部４０Aおよび４０Bに関して図３において先に説明し
たのと同様に、制御部４０"Bによって内部のセレクタに供給される制御信号によ
って制御される。図５Ｃも参照すると、ポートＢバイパス３４"は、図５Ｂと関
連付けて先に説明した４つのセレクタ部３７"1〜３７"4内のセレクタに加えて、
図示のように配置されたセレクタ３６"B1、３６"B8、３６"B15、３６"16、３６" 23 、３６"B24、３６"B31、および３６"B32を含むように示されている。
【００３９】 再度図５および図５Ａ、ならびに一例のポートＢバイパス３４"Bも参照すると
、リア・エンド・ディレクタ２０1のポートＡは、入力／出力ポート３０"Bのポ
ート３０BIおよび３０"BOに接続されており、リア・エンド・ディレクタ２０"1
のポートＡは、拡張ポート３０"EXBのポート３０EXIおよび３０"EXOに接続され
ていることがわかる。この構成は、各セットに２４個のディスク・ドライブを備
えたシステムを有し、ディスク・ドライブの数を１８、または１２、または６デ
ィスク・ドライブに削減したい場合に有用である。より詳細には、そして図５Ｄ
も参照すると、リア・エンド・ディレクタ２０1の構成が示されており、ディレ
クタ２０1はセット１４"1内の２４個のディスク・ドライブ１９"1〜１９"24全て
のＢポートに結合されており、ディレクタ２０"1はセット１４"1内の２４個のデ
ィスク・ドライブ１９"1〜１９"24のいずれにも結合されていない。したがって
、セレクタ３６"B1の出力はその入力ポートＡに結合され（矢印５０で示す通り
）、セレクタ３６"B8の出力はそのＡ入力ポートに結合され、セレクタ３６"B15
の出力はそのＡポートに結合され、セレクタ３６"16の出力はそのＢポートに結
合され、セレクタ３６"23の出力はそのＡポートに結合され、セレクタ３６"B24
の出力はそのＢポートに結合され、セレクタ３６"B31の出力はそのＢポートに結
合され、セレクタ３６"B32の出力はそのＡポートに結合されている。
【００４０】 つまり、ポート３０"B1に接続されているディレクタ２０1のＡポートは、セレ
クタ３６"B1を通過してセレクタ部３７"1の入力に達する。次いで、セレクタ部
３７"1の出力は、連続的に、セレクタ３６"B8、セレクタ部３７"2、セレクタ３
６"B16、セレクタ部３７"3、セレクタ３６"B24、セレクタ部３７"4、セレクタ３
６"B31、セレクタ３６"B23、セレクタ"B15、セレクタ３６"B32を通過して、ポー
ト３０"BOに達し、ディレクタ２０1のＡポートに戻る。尚、ディレクタ２０"1は
迂回され、セレクタ部３７"1〜３７"2には接続されないので、かかるセレクタ部
３７"1〜３７"2に接続されているディスク・ドライブには接続可能でないことが
わかる。
【００４１】 ユーザが、ディレクタ２０1に結合するディスク・ドライブの数を２４から１
８に減らし、ディレクタ２０"1を残りの６つのディスク・ドライブに結合したい
場合、かかる構成を図５Ｅに示す。即ち、セレクタ３６"B1の出力はその入力ポ
ートＡに結合されたままであり（矢印５０によって示す通り）、セレクタ３６"B 8 の出力はそのＡ入力ポートに結合されたままであり、セレクタ３６"B15の出力
はそのＡポートに結合されたままであり、セレクタ３６"16の出力はそのＢポー
トに結合されたままであり、セレクタ３６"23の出力はそのＢポートに切り替わ
り、セレクタ３６"B24の出力はそのＡポートに切り替わり、セレクタ３６"B31の
出力はそのＡポートに切り替わり、セレクタ３６"B32の出力はそのＡポートに結
合されたままとなっている。
【００４２】 したがって、ポート３０"B1に結合されているディレクタ２０1のＡポートは、
セレクタ３６"B1を介して、セレクタ部３７"1の入力に結合される。すると、セ
レクタ部３７"1の出力は、連続的に、セレクタ３６"B8、セレクタ部３７"2、セ
レクタ３６"B16、セレクタ部３７"3、セレクタ３６"B23、セレクタ３６"B15、セ
レクタ３６"B32を通過して、ポート３０"BOに達し、そしてディレクタ２０1のＡ
ポートに戻る。ディレクタ２０"1のＡポートは、セレクタ３６"B31およびセレク
タ３６"B24を介して、セレクタ部３７"4に接続され、セレクタ２０"1のＡポート
に戻る。
【００４３】 ユーザがディレクタ２０"1に結合されるディスク・ドライブの数を１８から１
２に減らし、ディレクタ２０"1を残りの１２個のディスク・ドライブに結合した
い場合、かかる構成を図５Ｆに示す。つまり、セレクタ３６"B1の出力はその入
力ポートＡに結合されたままであり（矢印５０によって示す通り）、セレクタ３
６"B8の出力はそのＡポートに結合されたままであり、セレクタ３６"B15の出力
はそのＢポートに切り替わり、セレクタ３６"16の出力はそのＡポートに切り替
わり、セレクタ３６"23の出力はそのＡポートに切り替わり、セレクタ３６"B24
の出力はそのＢポートに切り替わり、セレクタ３６"B31の出力はそのＡポートに
留まり、セレクタ３６"B32の出力はそのＢポートに留まる。
【００４４】 したがって、ポート３０"B1に結合されているディレクタ２０1のＡポートは、
セレクタ３６"B1を介して、セレクタ部３７"1の入力に結合される。次いで、セ
レクタ部３７"1の出力は、連続的に、セレクタ３６"B8、セレクタ部３７"2、セ
レクタ３６"B15、セレクタ３６"B32を通過して、ポート３０"BOに至り、更にデ
ィレクタ２０1のＡポートに戻る。セレクタ３６"B31を介して接続されているデ
ィレクタ２０"1のＡポートは、セレクタ３６"B31を介して、次いでセレクタ３６
"B23、セレクタ３６B16、セレクタ部３７"3を介して、更に、セレクタ３６"B24
、セレクタ部３７"4を介して結合され、セレクタ２０"1のＡポートに戻る。
【００４５】 ユーザが、ディレクタ２０1に結合されるディスク・ドライブの数を１２から
６に減らし、ディレクタ２０"1を残りの１８個のディスク・ドライブに結合した
い場合、かかる構成を図５Ｇに示す。つまり、セレクタ３６"B1の出力はその入
力ポートＡに結合されたままであり（矢印５０で示す通り）、セレクタ３６"B8
の出力はそのＢポートに切り替えられ、セレクタ３６"B15の出力はそのＢポート
に切り替えられ、セレクタ３６"16の出力はそのＢポートに切り替えられ、セレ
クタ３６"23の出力はそのＡポートに留まり、セレクタ３６"B24の出力はそのＢ
ポートに留まり、セレクタ３６"B31の出力はそのＡポートに留まり、セレクタ３
６"B32の出力はそのＡポートに切り替えられる。
【００４６】 したがって、ポート３０"B1に結合されているディレクタ２０1のＡポートは、
セレクタ３６"B1を介して、セレクタ部３７"1の入力に結合される。次いで、セ
レクタ部３７"1の出力は、セレクタ３６"B32を通過して、ポート３０"BOに達し
、ディレクタ２０1のＡポートに戻る。セレクタ３６"B31を介して接続されてい
るディレクタ２０"1のＡポートは、セレクタ３６"B31を介して、次いで連続的に
、セレクタ３６"B23、セレクタ３６B15、セレクタ部３７2、セレクタ３６B16、
セレクタ部３７"3、セレクタ３６B24を介してセレクタ部３７"3に結合され、次
いでセレクタ３６"B24を介してセレクタ部３７"4に達し、セレクタ２０"1のＡポ
ートに戻る。
【００４７】 他の実施形態も、添付した請求項の精神および範囲に該当するものとする。
【図面の簡単な説明】
【図１】 図１は、本発明によるデータ記憶システムのブロック図である。
【図２】 図２は、本発明による図１のシステムにおいて用いられる冗長ファイバ・チャ
ネル・ネットワークのブロック図である。
【図３】 図３は、本発明による図１のシステムにおいて用いられるディスク・ドライブ
のバンクに結合された、図３の冗長ファイバ・チャネル・ネットワークにおいて
用いられるポート・バイパス部のブロック図である。
【図４】 図４は、本発明による拡張構成において配置された図１のシステムのブロック
図である。 図４Ａは、本発明による拡張構成において配置された図１のシステムのブロッ
ク図である。 図４Ｂは、本発明による拡張構成において配置された図１のシステムのブロッ
ク図である。
【図５】 図５は、本発明による図１のシステムにおける使用に適した、冗長ファイバ・
チャネル・ネットワークのブロック図である。 図５Ａは、本発明による図１のシステムにおける使用に適した、冗長ファイバ
・チャネル・ネットワークのブロック図である。 図５Ｂは、本発明による図１のシステムにおける使用に適した、冗長ファイバ
・チャネル・ネットワークのブロック図である。 図５Ｃは、本発明にしたがって、多数の縮小構成に構成した図５、図５Ａおよ
び図５Ｂのネットワークの図である。 図５Ｄは、本発明にしたがって、多数の縮小構成に構成した図５、図５Ａおよ
び図５Ｂのネットワークの図である。 図５Ｅは、本発明にしたがって、多数の縮小構成に構成した図５、図５Ａおよ
び図５Ｂのネットワークの図である。 図５Ｆは、本発明にしたがって、多数の縮小構成に構成した図５、図５Ａおよ
び図５Ｂのネットワークの図である。 図５Ｇは、本発明にしたがって、多数の縮小構成に構成した図５、図５Ａおよ
び図５Ｂのネットワークの図である。
【手続補正書】
【提出日】平成１４年１月１８日（２００２．１．１８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ムルビー，クリストファー・ジェイ アメリカ合衆国マサチューセッツ州01545， シュリューズベリー，ホースネック・ロー ド ７ Ｆターム(参考） 5B014 EA05 EB04 FB04 GA13 GA15 GC02 GD05 GD32 GD35 GE04 HC13 5B065 BA01 CA11 CH11 CH13 5B083 AA08 BB03 CC04 CD11 DD09 EE04 EE05 EE06 EE08 【要約の続き】 レクタ部も同様に構成されている。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 データ記憶システムであって、 （ａ）ディスク・ドライブのバンクと、 （ｂ）ホスト・コンピュータと、 （ｃ）前記ホスト・コンピュータと前記ディスク・ドライブのバンクとの間で
    、データを結合するインターフェースと、 から成り、該インターフェースが、 （ｉ）複数のバスと、 （ｉｉ）前記複数のバスとディスク・ドライブとの間に結合されている冗長フ
    ァイバ・チャネル・ネットワークと、 から成り、該ネットワークが、 （Ａ）第１および第２のファイバ・チャネルを介して、それぞれ、前記ディス
    ク・ドライブへのデータの流れおよび前記ディスク・ドライブからのデータの流
    れを制御する１対のディレクタと、 （Ｂ）第１のファイバ・チャネル・ポート・バイパス・セレクタ部であって、 （１）前記ディレクタの内第１のディレクタに結合されている入力／出力ポー
    トと、 （２）第１の複数のファイバ・チャネル・リンクを介して、ディスク・ドライ
    ブの第１のセットに接続されている複数の出力／入力ポートとを備え、 （３）前記第１のファイバ・チャネル・ポート・バイパス・セレクタ部が、制
    御信号に応じて選択的に前記第１のファイバ・チャネルを介して、前記ディレク
    タの内の第１のディレクタを、前記第１のセットの内複数のディスク・ドライブ
    の１つ以上に直列に結合するように適合され、前記第１のファイバ・チャネルが
    、前記第１の複数のファイバ・チャネル・リンクの１つ以上から成る、 第１のファイバ・チャネル・ポート・バイパス・セレクタ部と、 （Ｃ）第２のファイバ・チャネル・ポート・バイパス・セレクタ部であって、 （１）前記ディレクタの内第２のディレクタに結合されている入力／出力ポー
    トと、 （２）第２の複数のファイバ・チャネル・リンクを介して、前記複数のディス
    ク・ドライブの第２のセット間に接続されている複数の出力／ポートとを備え、 （３）前記第２のファイバ・チャネル・ポート・バイパス・セレクタ部が、制
    御信号に応じて選択的に前記ファイバ・チャネルを介して、前記ディレクタの内
    の第２のディレクタを、前記第２のセットの内複数のディスク・ドライブの１つ
    以上に直列に結合するように適合され、前記第２のファイバ・チャネルが、前記
    第２の複数のファイバ・チャネル・リンクの１つ以上から成る、 第２のファイバ・チャネル・ポート・バイパス・セレクタ部と、 から成るデータ記憶システム。
  2. 【請求項２】 請求項１記載のシステムにおいて、 前記１対のディレクタの各１つは、１対の入力／出力ポートを有し、 前記第１および第２のポート・バイパス部の各１つは、１対の出力／入力ポー
    トを有し、 前記１対のディレクタの内第１のディレクタは、前記第１のファイバ・チャネ
    ル・ポート・バイパス部の１対の出力／入力ポートの内第１の出力／入力ポート
    に結合されている、前記入力／出力ポートの内第１の入力／出力ポートと、前記
    第２のファイバ・チャネル・ポート・バイパス部の１対の出力／入力ポートの内
    第１の出力／入力ポートに結合されている、前記入力／出力ポートの内第２の入
    力／出力ポートとを有し、 前記１対のディレクタの内第２のディレクタは、前記第１のファイバ・チャネ
    ル・ポート・バイパス部の出力／入力ポートの内第２の出力／入力ポートに結合
    されている、前記入力／出力ポートの内第１の入力／出力ポートと、前記第２の
    ファイバ・チャネル・ポート・バイパス部の１対の出力／入力ポートの内第２の
    出力／入力ポートに結合されている、前記入力／出力ポートの内第２の入力／出
    力ポートとを有する、システム。
  3. 【請求項３】 データ記憶システムであって、 （ａ）ディスク・ドライブのバンクと、 （ｂ）ホスト・コンピュータと、 （ｃ）前記ホスト・コンピュータと前記ディスク・ドライブのバンクとの間で
    データを結合するインターフェースと、 から成り、該インターフェースが、 （ｉ）複数のバスと、 （ｉｉ）前記複数のバスとディスク・ドライブとの間に結合されている冗長フ
    ァイバ・チャネル・ネットワークと、 から成り、該ネットワークが、 （Ａ）第１および第２のファイバ・チャネルを介して、それぞれ、前記ディス
    ク・ドライブへのデータの流れおよび前記ディスク・ドライブからのデータの流
    れを制御する１対のディレクタであって、各１つが１対のポートを有する、１対
    のディレクタと、 （Ｂ）第１のファイバ・チャネル・ポート・バイパス・セレクタ部であって、 （１）前記１対のディレクタの内第１のディレクタの前記１対のポートの内第
    １のポートに結合されている１対の入力／出力ポートと、 （２）第１の複数のファイバ・チャネル・リンクを介して、ディスク・ドライ
    ブの第１のセットに接続されている複数の出力／入力ポートとを備え、 （３）前記第１のファイバ・チャネル・ポート・バイパス・セレクタ部が、制
    御信号に応じて選択的に前記第１のファイバ・チャネルを介して、前記ディレク
    タの内の第１のディレクタを、前記第１のセットの内複数のディスク・ドライブ
    の１つ以上に直列に結合するように適合され、前記第１のファイバ・チャネルが
    、前記第１の複数のファイバ・チャネル・リンクの１つ以上から成る、 第１のファイバ・チャネル・ポート・バイパス・セレクタ部と、 （Ｃ）第２のファイバ・チャネル・ポート・バイパス・セレクタ部であって、 （１）前記一対のディレクタの内第２のディレクタの前記１対のポートの内第
    ２のポートに結合されている入力／出力ポートと、 （２）第２の複数のファイバ・チャネル・リンクを介して、前記複数のディス
    ク・ドライブの第２のセット間に接続されている複数の出力／ポートとを備え、 （３）前記第２のファイバ・チャネル・ポート・バイパス・セレクタ部が、制
    御信号に応じて選択的に前記第２のファイバ・チャネルを介して、前記ディレク
    タの内の第２のディレクタを、前記第２のセットの内複数のディスク・ドライブ
    の１つ以上に直列に結合するように適合され、前記第２のファイバ・チャネルが
    、前記第２の複数のファイバ・チャネル・リンクの１つ以上から成る、 第２のファイバ・チャネル・ポート・バイパス・セレクタ部と、 から成るデータ記憶システム。
  4. 【請求項４】 請求項３記載のシステムにおいて、 前記第１および第２のポート・バイパス部の各１つは、１対のポート・バイパ
    スを有し、該ポート・バイパスの内第１のポート・バイパスが、前記ポート・バ
    イパス部のかかる１つの前記１対の出力／入力ポートの内第１の出力／入力ポー
    トに接続されており、前記ポート・バイパスの内第２のポート・バイパスが、前
    記ポート・バイパス部のかかる１つの前記１対の出力／入力ポートの内第２の出
    力／入力ポートに接続されており、 前記ポート・バイパスの内第１のポート・バイパスが、それに接続されている
    前記ディスク・ドライブのセットにおけるディスク・ドライブの前記ポートの内
    第１のポートに接続されており、前記ポート・バイパスの内第２のポート・バイ
    パスが、それに接続されている前記ディスク・ドライブのセットの前記ポートの
    内第２のポートに接続されている、システム。
  5. 【請求項５】 データ記憶システムであって、 （ａ）各々１対のポートを有する複数のディスク・ドライブを夫々有する、デ
    ィスク・ドライブのバンクと、 （ｂ）ホスト・コンピュータと、 （ｃ）前記ホスト・コンピュータと前記ディスク・ドライブのバンクとの間で
    データを結合するインターフェースと、 から成り、該インターフェースが、 （ｉ）複数のバスと、 （ｉｉ）前記複数のバスとディスク・ドライブとの間に結合されている冗長フ
    ァイバ・チャネル・ネットワークと、 から成り、該ネットワークが、 （Ａ）第１および第２のファイバ・チャネルを介して、それぞれ、前記ディス
    ク・ドライブへのデータの流れおよび前記ディスク・ドライブからのデータの流
    れを制御する１対のディレクタと、 （Ｂ）第１のファイバ・チャネル・ポート・バイパス・セレクタ部であって、 （１）前記ディレクタの内第１のディレクタに結合されている入力／出力ポー
    トと、 （２）第１の複数のファイバ・チャネル・リンクを介して、前記複数のディス
    ク・ドライブのポートの内、第１のポート間に接続されている複数の出力／入力
    ポートとを備え、 （３）前記第１のファイバ・チャネル・ポート・バイパス・セレクタ部が、制
    御信号に応じて選択的に前記第１のファイア・チャネルを介して、前記ディレク
    タの内の第１のディレクタを、複数のディスク・ドライブの前記第１のポートの
    １つ以上に直列に結合するように適合され、前記第１のファイバ・チャネルが、
    前記第１の複数のファイバ・チャネル・リンクの１つ以上から成る、 第１のファイバ・チャネル・ポート・バイパス・セレクタ部と、 （Ｃ）第２のファイバ・チャネル・ポート・バイパス・セレクタ部であって、 （１）前記ディレクタの内第２のディレクタに結合されている入力／出力ポー
    トと、 （２）第２の複数のファイバ・チャネル・リンクを介して、前記複数のディス
    ク・ドライブの前記１対のポートの内第２のポート間に接続されている複数の出
    力／ポートとを備え、 （３）前記第２のファイバ・チャネル・ポート・バイパス・セレクタ部が、制
    御信号に応じて選択的に前記第２のファイバ・チャネルを介して、前記ディレク
    タの内の第２のディレクタを、複数のディスク・ドライブの前記第２のポートの
    １つ以上に直列に結合するように適合され、前記第２のファイバ・チャネルが、
    前記第２の複数のファイバ・チャネル・リンクの１つ以上から成る、 第２のファイバ・チャネル・ポート・バイパス・セレクタ部と、 から成るデータ記憶システム。
  6. 【請求項６】 請求項５記載のシステムにおいて、 前記１対のディレクタの各１つは、１対の入力／出力ポートを有し、 前記第１および第２のポート・バイパス部の各１つは、１対の出力／入力ポー
    トを有し、 前記１対のディレクタの内第１のディレクタは、前記第１のファイバ・チャネ
    ル・ポート・バイパス部の１対の出力／入力ポートの内第１の出力／入力ポート
    に結合されている、前記入力／出力ポートの内第１の入力／出力ポートと、前記
    第２のファイバ・チャネル・ポート・バイパス部の１対の出力／入力ポートの内
    第１の出力／入力ポートに結合されている、前記入力／出力ポートの内第２の入
    力／出力ポートとを有し、 前記１対のディレクタの内第２のディレクタは、前記第１のファイバ・チャネ
    ル・ポート・バイパス部の出力入力ポートの内第２の出力／入力ポートに結合さ
    れている、前記入力／出力ポートの内第１の入力／出力ポートと、前記第２のフ
    ァイバ・チャネル・ポート・バイパス部の１対の出力／入力ポートの内第２の出
    力／入力ポートに結合されている、前記入力／出力ポートの内第２の入力／出力
    ポートとを有する、システム。
  7. 【請求項７】 請求項６記載のシステムにおいて、前記第１のファイバ・チ
    ャネル・ポート・バイパス・セレクタ部は、前記ディスク・ドライブのバンクの
    第１のセットに結合されており、前記第２のファイバ・チャネル・ポート・バイ
    パス・セレクタ部は、前記ディスク・ドライブのバンクの異なるセットに結合さ
    れている、システム。
  8. 【請求項８】 データ記憶システムであって、 （ａ）各々１対のポートを有する複数のディスク・ドライブと、 （ｂ）前記ディスク・ドライブへのデータの流れおよび前記ディスク・ドライ
    ブからのデータの流れを制御する１対のディレクタと、 （ｃ）ファイバ・チャネル・ポート・セレクタ部であって、 （ｉ）第１の複数のファイバ・チャネル・リンクを介して、前記複数のディス
    ク・ドライブのポートの内第１のポート間に接続されている複数の第１のポート
    と、 （ｉｉ）第２の複数のファイバ・チャネル・リンクを介して、前記複数のディ
    スク・ドライブのポート対の内第２のポート間に接続されている複数の第２のポ
    ートと、 （ｉｖ）前記ディレクタ対の内第１のディレクタに結合されている第３のポー
    トと、 （ｖ）前記ディレクタ対の内第２のディレクタに結合されている第４のポート
    と、 を備え、 （ｖｉ）前記ファイバ・チャネル・ポート・セレクタ部が、制御信号に応じて
    選択的に第１のファイバ・チャネルを介して、前記ディレクタの内前記第１のデ
    ィレクタを、前記複数のディスク・ドライブの第１のポートの１つ以上に直列に
    結合するように適合され、前記第１のファイバ・チャネルが、前記第１の複数の
    ファイバ・チャネル・リンクの１つ以上から成り、前記ファイバ・チャネル・ポ
    ート・セレクタ部が、前記制御信号に応じて選択的に第２のファイバ・チャネル
    を介して、前記ディレクタの内第２のディレクタを、前記複数のディスク・ドラ
    イブの第２のポートの１つ以上に直列に結合するように適合され、前記第２のフ
    ァイバ・チャネルが、前記第２の複数のファイバ・チャネル・リンクの１つ以上
    から成る、 ファイバ・チャネル・ポート・セレクタ部と、 から成るデータ記憶システム。
  9. 【請求項９】 データ記憶システムであって、 （ａ）第１および第２のディスク・ドライブ・セットであって、前記ディスク
    ・ドライブの各１つが１対のポートを有する、ディスク・ドライブ・セットと、 （ｂ）前記ディスク・ドライブへのデータの流れおよび前記ディスク・ドライ
    ブからのデータの流れを制御する１対のディレクタであって、各１つが１対のポ
    ートを有する、ディレクタと、 （ｃ）第１のファイバ・チャネル・ポート・バイパスであって、 前記ディレクタ対の内第１のディレクタの前記ポート対の内第１のポートに結
    合されている入力／出力ポートと、 第１の複数のファイバ・チャネル・リンクを介して、前記第１のディスク・ド
    ライブ・セットのディスク・ドライブの前記ポートの内第１のポート間に接続さ
    れている複数の出力／入力ポートと、 から成り、 前記第１のファイバ・チャネル・ポート・バイパス・セレクタが、制御信号に
    応じて選択的に第１のファイバ・チャネルを介して、前記ディレクタ対の内第１
    のディレクタの前記ポートの内第１のポートを、前記第１の複数のディスク・ド
    ライブの前記第１のポートの１つ以上に直列に結合するように適合され、前記第
    １のファイバ・チャネルが前記第１の複数のファイバ・チャネル・リンクの１つ
    以上から成る、第１のファイバ・チャネル・ポート・バイパスと、 （ｄ）第２のファイバ・チャネル・ポート・バイパスであって、 前記ディレクタ対の内第２のディレクタの前記ポート対の内第１のポートに結
    合されている入力／出力ポートと、 第２の複数のファイバ・チャネル・リンクを介して、前記第１のディスク・ド
    ライブ・セットの前記ポート対の内第２のポート間に直列に接続されている複数
    の出力ポートと、 から成り、 前記第２のファイバ・チャネル・ポート・バイパス・セレクタ部が、前記制御
    信号に応じて選択的に第２のファイバ・チャネルを介して、前記ディレクタ対の
    内第２のディレクタのポート対の内第１のポートを、前記第１の複数のディスク
    ・ドライブの第２のポートの１つ以上に直列に結合するように適合され、前記第
    ２のファイバ・チャネルが前記第２の複数のファイバ・チャネル・リンクの１つ
    以上から成る、第２のファイバ・チャネル・ポート・バイパスと、 （ｄ）第３のファイバ・チャネル・ポート・バイパスであって、 前記ディレクタ対の内第１のディレクタの前記ポート対の内第２のポートに結
    合されている入力／出力ポートと、 第３の複数のファイバ・チャネル・リンクを介して、前記複数のディスク・ド
    ライブの内第２のディスク・ドライブのポートの内第１のポート間に直列に結合
    されている複数の出力／入力ポートと、 から成り、 前記第３のファイバ・チャネル・ポート・バイパス・セレクタが、前記ディレ
    クタ対の内第１のディレクタの前記ポートの内第２のポートを、第３のファイバ
    ・チャネルを介して前記第２のディスク・ドライブ・セットの第３のポートから
    選択した１つ以上に直列に結合するように適合され、前記第３のファイバ・チャ
    ネルが、前記第３の複数のファイバ・チャネル・リンクの１つ以上から成る、第
    ３のファイバ・チャネル・ポート・バイパスと、 （ｄ）第４のファイバ・チャネル・ポート・バイパスであって、 前記ディレクタ対の内第２のディレクタの前記ポート対の内第２のポートに結
    合されている入力／出力ポートと、 第４の複数のファイバ・チャネル・リンクを介して、前記第２の複数のディス
    ク・ドライブの前記出力／入力ポート対の内第２の出力／入力ポート間に直列に
    接続されている複数の出力／ポートと、 から成り、 前記第４のファイバ・チャネル・ポート・バイパス・セレクタ部が、前記ディ
    レクタ対の内第２のディレクタの前記ポート対の内第２のポートを、第４のファ
    イバ・チャネルを介して、前記第２のディスク・ドライブ・セットの前記第２の
    ポートから選択した１つ以上に直列に結合するように適合され、前記第４のファ
    イバ・チャネルが前記第４の複数のファイバ・チャネル・リンクの１つ以上から
    成る、第４のファイバ・チャネル・ポート・バイパスと、 から成るデータ記憶システム。
  10. 【請求項１０】 データ記憶システムであって、 （ａ）第１および第２の複数のディスク・ドライブであって、各１つが１対の
    ポートを有する、ディスク・ドライブと、 （ｂ）前記第１および第２の複数のディスク・ドライブへのデータの流れなら
    びに前記第１および第２の複数のディスク・ドライブからのデータの流れを制御
    する１対のディレクタと、 （ｃ）第１のファイバ・チャネル・ポート・セレクタ部であって、 （ｉ）第１の複数のファイバ・チャネル・リンクを介して、前記第１の複数の
    ディスク・ドライブの前記ポートの内第１のポート間に接続されている複数の第
    １のポートと、 （ｉｉ）第２の複数のファイバ・チャネル・リンクを介して、前記第１の複数
    のディスク・ドライブの前記ポート対の内第２のポート間に接続されている複数
    の第２のポートと、 （ｉｖ）前記ディレクタ対の内第１のディレクタの第１のポートに結合されて
    いる第３のポートと、 （ｖ）前記ディレクタ対の内第２のディレクタの第１のポートに結合されてい
    る第４のポートと、 から成り、 （ｖｉ）前記第１のファイバ・チャネル・ポート・セレクタ部が、制御信号に応
    じて選択的に第１のファイバ・チャネルを介して、前記ディレクタの内第１のデ
    ィレクタを、前記第１の複数のディスク・ドライブの前記第１のポートの１つ以
    上に直列に結合するように適合され、前記第１のファイバ・チャネルが前記第１
    の複数のファイバ・チャネル・リンクの１つ以上から成り、更に前記第１のファ
    イバ・チャネル・ポート・セレクタ部が、前記制御信号に応じて選択的に第２の
    ファイバ・チャネルを介して、前記ディレクタの内第２のディレクタを、前記第
    １の複数のディスク・ドライブの前記第２のポートの１つ以上に直列に結合する
    ように適合され、前記第２のファイバ・チャネルが前記第２の複数のファイバ・
    チャネル・リンクの１つ以上から成る、第１のファイバ・チャネル・ポート・セ
    レクタ部と、 （ｄ）第２のファイバ・チャネル・ポート・セレクタ部であって、 （ｉ）第３の複数のファイバ・チャネル・リンクを介して、前記第２の複数の
    ディスク・ドライブの前記ポートの内第１のポート間に接続されている複数の第
    １のポートと、 （ｉｉ）第４の複数のファイバ・チャネル・リンクを介して、前記第２の複数
    のディスク・ドライブの前記ポート対の内第２のポート間に接続されている複数
    の第２のポートと、 （ｉｖ）前記ディレクタ対の内第１のディレクタの第２のポートに結合されて
    いる第３のポートと、 （ｖ）前記ディレクタ対の内第２のディレクタの第２のポートに結合されてい
    る第４のポートと、 から成り、 （ｖｉ）前記第２のファイバ・チャネル・ポート・セレクタが、前記制御信号
    に応じて選択的に第１のファイバ・チャネルを介して、前記ディレクタの内第１
    のディレクタを、前記第２の複数のディスク・ドライブの前記第３のポートの１
    つ以上に直列に結合するように適合され、前記第３のファイバ・チャネルが前記
    第３の複数のファイバ・チャネル・リンクの１つ以上から成り、更に前記第２の
    ファイバ・チャネル・ポート・セレクタが、前記ディレクタの内第２のディレク
    タを、第４のファイバ・チャネルを介して、前記第２の複数のディスク・ドライ
    ブの前記第２のポートの１つ以上に直列に結合するように適合され、前記第４の
    ファイバ・チャネルが前記第４の複数のファイバ・チャネル・リンクの１つ以上
    から成る、第２のファイバ・チャネル・ポート・セレクタ部と、 から成るデータ記憶システム。
  11. 【請求項１１】 データ記憶システムであって、 （ａ）第１および第２の複数のディスク・ドライブであって、各１つが１対の
    ポートを有する、ディスク・ドライブと、 （ｂ）第１のファイバ・チャネル・ポート・バイパス・セレクタ部であって、 第１の入力／出力ポートと、 第１の複数のファイバ・チャネル・リンクを介して、前記第１の複数のディス
    ク・ドライブの前記ポートの内第１のポート間に直列に接続されている複数の第
    １の出力／入力ポートと、 から成り、 前記第１のファイバ・チャネル・ポート・バイパス・セレクタ部が、制御信号
    に応じて選択的に第１のファイバ・チャネルを介して、前記第１の入力／出力ポ
    ートを、前記複数のディスク・ドライブの前記第１のポートの１つ以上に直列に
    結合するように適合され、前記第１のファイバ・チャネルが前記第１の複数のフ
    ァイバ・チャネル・リンクの１つ以上から成る、第１のファイバ・チャネル・ポ
    ート・バイパス・セレクタ部と、 （ｂ）第２のファイバ・チャネル・ポート・バイパス・セレクタ部であって、 第２の入力／出力ポートと、 第２の複数のファイバ・チャネル・リンクを介して、前記第２の複数のディス
    ク・ドライブの前記ポート対の内第２のポート間に直列に接続されている複数の
    第２の出力／ポートと、 から成り、 前記第２のファイバ・チャネル・ポート・バイパス・セレクタ部が、前記制御
    信号に応じて選択的に第２のファイバ・チャネルを介して、前記ディレクタの内
    第２のディレクタを、前記複数のディスク・ドライブの前記第２のポートの１つ
    以上に直列に結合するように適合され、前記第２のファイバ・チャネルが前記第
    ２の複数のファイバ・チャネル・リンクの１つ以上から成る、第２のファイバ・
    チャネル・ポート・バイパス・セレクタ部と、 から成るデータ記憶システム。
JP2001507197A 1999-06-30 2000-06-28 データ記憶システム Pending JP2003503794A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/345,053 1999-06-30
US09/345,053 US6636934B1 (en) 1999-06-30 1999-06-30 Fiber channel port by-pass selector section for dual ported disk drives
PCT/US2000/017779 WO2001001253A1 (en) 1999-06-30 2000-06-28 Data storage system

Publications (1)

Publication Number Publication Date
JP2003503794A true JP2003503794A (ja) 2003-01-28

Family

ID=23353280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001507197A Pending JP2003503794A (ja) 1999-06-30 2000-06-28 データ記憶システム

Country Status (5)

Country Link
US (1) US6636934B1 (ja)
EP (1) EP1194852B1 (ja)
JP (1) JP2003503794A (ja)
DE (1) DE60022196T2 (ja)
WO (1) WO2001001253A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010049716A (ja) * 2009-12-01 2010-03-04 Fujitsu Ltd データストレージシステム

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7263476B1 (en) * 2000-06-12 2007-08-28 Quad Research High speed information processing and mass storage system and method, particularly for information and application servers
JP2003323261A (ja) * 2002-04-26 2003-11-14 Hitachi Ltd ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法
JP4189171B2 (ja) * 2002-05-24 2008-12-03 株式会社日立製作所 ディスク制御装置
JP4651913B2 (ja) * 2003-02-17 2011-03-16 株式会社日立製作所 記憶装置システム
JP2004348464A (ja) * 2003-05-22 2004-12-09 Hitachi Ltd ストレージ装置、及び通信信号の整形回路
JP4060235B2 (ja) 2003-05-22 2008-03-12 株式会社日立製作所 ディスクアレイ装置及びディスクアレイ装置の制御方法
JP4156499B2 (ja) 2003-11-28 2008-09-24 株式会社日立製作所 ディスクアレイ装置
JP4497918B2 (ja) 2003-12-25 2010-07-07 株式会社日立製作所 ストレージシステム
JP4634049B2 (ja) 2004-02-04 2011-02-16 株式会社日立製作所 ディスクアレイ装置における異常通知制御
US20050228943A1 (en) * 2004-04-02 2005-10-13 Decenzo David P Multipath redundant storage system architecture and method
US7429129B2 (en) * 2005-02-28 2008-09-30 Standard Microsystems Corporation Proportional settling time adjustment for diode voltage and temperature measurements dependent on forced level current
US9678680B1 (en) * 2015-03-30 2017-06-13 EMC IP Holding Company LLC Forming a protection domain in a storage architecture

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212785A (en) 1990-04-06 1993-05-18 Micro Technology, Inc. Apparatus and method for controlling data flow between a computer and memory devices
US5206939A (en) 1990-09-24 1993-04-27 Emc Corporation System and method for disk mapping and data retrieval
JP2777301B2 (ja) 1992-01-07 1998-07-16 三菱電機株式会社 記録装置
US5694615A (en) 1995-06-26 1997-12-02 Hewlett Packard Company Storage system having storage units interconnected to form multiple loops to provide simultaneous access from multiple hosts
US5729763A (en) 1995-08-15 1998-03-17 Emc Corporation Data storage system
US5898828A (en) 1995-12-29 1999-04-27 Emc Corporation Reduction of power used by transceivers in a data transmission loop
US5890214A (en) 1996-02-27 1999-03-30 Data General Corporation Dynamically upgradeable disk array chassis and method for dynamically upgrading a data storage system utilizing a selectively switchable shunt
GB2318262B (en) 1996-10-08 2000-11-08 Ibm Bypass circuit for data processing system
US5922077A (en) 1996-11-14 1999-07-13 Data General Corporation Fail-over switching system
US5991891A (en) 1996-12-23 1999-11-23 Lsi Logic Corporation Method and apparatus for providing loop coherency
US6055228A (en) 1996-12-23 2000-04-25 Lsi Logic Corporation Methods and apparatus for dynamic topology configuration in a daisy-chained communication environment
US6138199A (en) 1997-01-23 2000-10-24 Sun Microsystems, Inc. System for data transfer in a ring topology comprising selectors to selectively bypass external devices or a downstream device based upon presence indications
US6118776A (en) 1997-02-18 2000-09-12 Vixel Corporation Methods and apparatus for fiber channel interconnection of private loop devices
US6185203B1 (en) 1997-02-18 2001-02-06 Vixel Corporation Fibre channel switching fabric
US6504817B2 (en) 1997-03-31 2003-01-07 Hewlett-Packard Company Fiber channel arbitrated loop dynamic loop sizing
US6154791A (en) * 1997-06-10 2000-11-28 International Business Machines Corporation Communication system for an array of direct access storage devices (DASD) that provides for bypassing one or multiple DASD
US6070251A (en) 1997-06-26 2000-05-30 Sun Microsystems, Inc. Method and apparatus for high availability and caching data storage devices
US6338110B1 (en) 1997-11-14 2002-01-08 Sun Microsystems, Inc. Partitioning of storage channels using programmable switches
US6061753A (en) 1998-01-27 2000-05-09 Emc Corporation Apparatus and method of accessing target devices across a bus utilizing initiator identifiers
US6195703B1 (en) 1998-06-24 2001-02-27 Emc Corporation Dynamic routing for performance partitioning in a data processing network
US6192027B1 (en) * 1998-09-04 2001-02-20 International Business Machines Corporation Apparatus, system, and method for dual-active fibre channel loop resiliency during controller failure
US6260079B1 (en) 1998-11-15 2001-07-10 Hewlett-Packard Company Method and system for enhancing fibre channel loop resiliency for a mass storage enclosure by increasing component redundancy and using shunt elements and intelligent bypass management
US6389494B1 (en) 1998-12-30 2002-05-14 Emc Corporation System for interfacing a data storage system to a host utilizing a plurality of busses for carrying end-user data and a separate bus for carrying interface state data
US6219753B1 (en) 1999-06-04 2001-04-17 International Business Machines Corporation Fiber channel topological structure and method including structure and method for raid devices and controllers
US6282169B1 (en) 1999-06-11 2001-08-28 Amplify.Net Inc. Serial redundant bypass control mechanism for maintaining network bandwidth management service

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010049716A (ja) * 2009-12-01 2010-03-04 Fujitsu Ltd データストレージシステム

Also Published As

Publication number Publication date
EP1194852A1 (en) 2002-04-10
EP1194852B1 (en) 2005-08-24
DE60022196D1 (de) 2005-09-29
US6636934B1 (en) 2003-10-21
DE60022196T2 (de) 2006-06-29
WO2001001253A9 (en) 2002-07-25
WO2001001253A1 (en) 2001-01-04

Similar Documents

Publication Publication Date Title
US5396596A (en) Mass data storage and retrieval system providing multiple transfer paths with multiple buffer memories
JP4315600B2 (ja) データ記憶システム
JP4294142B2 (ja) ディスクサブシステム
US5768623A (en) System and method for sharing multiple storage arrays by dedicating adapters as primary controller and secondary controller for arrays reside in different host computers
US6349357B1 (en) Storage architecture providing scalable performance through independent control and data transfer paths
US6397267B1 (en) Redirected I/O for scalable performance storage architecture
US6425049B1 (en) Disk array system and method of changing the configuration of the disk array system
US6721317B2 (en) Switch-based scalable performance computer memory architecture
US5720028A (en) External storage system
US8595313B2 (en) Systems and method for simple scale-out storage clusters
US7424639B2 (en) Disk array system and failure recovering control method
JP2003503794A (ja) データ記憶システム
KR100560552B1 (ko) 데이터 기억 시스템
US20030185064A1 (en) Clustering storage system
US7143306B2 (en) Data storage system
JPH0736816A (ja) 通信バス装置
US6567890B1 (en) Fibre channel port by-pass selector section for dual ported disk drives
US6629216B1 (en) Fibre channel by-pass
US6581136B1 (en) Fibre channel data storage system having expansion/contraction
JP4444636B2 (ja) ディスクサブシステム
JP2003263279A (ja) ディスクアレイ制御装置
JPS63165948A (ja) 複合計算機システム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040722

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070228

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070515

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080829