JP2003501951A - 冗長制御の切替 - Google Patents

冗長制御の切替

Info

Publication number
JP2003501951A
JP2003501951A JP2001502300A JP2001502300A JP2003501951A JP 2003501951 A JP2003501951 A JP 2003501951A JP 2001502300 A JP2001502300 A JP 2001502300A JP 2001502300 A JP2001502300 A JP 2001502300A JP 2003501951 A JP2003501951 A JP 2003501951A
Authority
JP
Japan
Prior art keywords
redundant
working
cards
card
atm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001502300A
Other languages
English (en)
Other versions
JP4038568B2 (ja
Inventor
スミス，アリグザンダー
雅宏 新橋
キアン，エドワード
ジョーゼフ ミエツコウスキ，ダニエル
チェン，デイヴィッド
Original Assignee
フジツウ ネットワーク コミュニケーションズ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フジツウ ネットワーク コミュニケーションズ，インコーポレイテッド filed Critical フジツウ ネットワーク コミュニケーションズ，インコーポレイテッド
Publication of JP2003501951A publication Critical patent/JP2003501951A/ja
Application granted granted Critical
Publication of JP4038568B2 publication Critical patent/JP4038568B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0057—Operations, administration and maintenance [OAM]
    • H04J2203/006—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports

Abstract

(57)【要約】 送信および受信データ両者に関して最小のデータ・フロー妨害で、不調機能要素から冗長要素への迅速な切替を提供する冗長制御を切り替える装置および方法を提供する。冗長制御システムは、ＡＰＳ（自動切替保護）Ｈｕｂと、少なくとも作業および冗長支援カードと、作業および冗長支援カードと同じトラフィックを提供するブリッジと、作業および冗長ＳＴＭ切替構造と、作業および冗長ＳＴＭ切替構造において作業支援カードから更なるプロセスへトラフィックを切り替えるセレクタと、作業および冗長ＡＴＭ切替構造と、作業および冗長ＡＴＭプロセッサと、作業ＳＴＭ切替構造から更なるプロセスへ切り替える必要トラフィック・セルを切り替えるＡＴＭセレクタとを有する。このシステムは、自身を監視して不具合を検出することが可能であり、ＡＰＳ Ｈｕｂを装備して、検出した不具合に気付いて適切なセレクタまたはＡＴＭセレクタで切替を開始し、失敗した作業要素から冗長要素へ更に処理されるトラフィックを切り替える。

Description

【発明の詳細な説明】
【０００１】 ［冗長制御切替］ 本発明は一般に、送信および受信データ両者に関して最小のデータ・フロー妨
害で、不調作業要素から冗長(redundant)要素へ迅速な切替を提供する冗長制御
切替方法およびシステムに関する。
【０００２】 ［発明の背景］ 今日のテレコミュニケーション・サービスは、増大する競争に直面している。
競合ローカル交換キャリアおよび従来の長距離キャリアは、地域的なテレコミュ
ニケーション・サービス市場に参入する一方、地域ベル取扱会社(Regional Bell Operating Companies)は、長距離テレコミュニケーション・サービス市場に参
入しようとしている。競合市場におけるこの劇的な増加は、テレコミュニケーシ
ョン・サービス・プロバイダにより提供されるサービス品質を極めて高いものに
することを不可欠にする。テレコミュニケーションの顧客が彼らのサービスに障
害のあることを見出すならば、他のサービス・プロバイダへ切り替えるのは非常
に容易である。
【０００３】 製造技術および材料技術の向上に伴ってテレコミュニケーション装置の製造品
質は向上してはいるが、テレコミュニケーション・システム内の要素において依
然として不具合が生じ得る。サービス・プロバイダ市場の競争の激化に起因して
、不具合によるサービス障害をデータ損失および遅延の観点から最小にすること
は非常に重要なことである。テレコミュニケーション装置内に冗長性を提供する
ことは、これらに対処する１手法である。
【０００４】 テレコミュニケーション装置内の冗長性は、過去に提供されている。しかしな
がら、一般に、その冗長制御システムは複雑であり、および／または、不具合を
有する作業要素および冗長要素の間での切り替えは今日の重いデータ・トラフィ
ック負荷および高データ・レートに関して充分に迅速ではない。
【０００５】 従って、複雑でなく迅速な冗長制御切替方法および装置の必要性が生じている
。
【０００６】 ［発明の概要］ 本発明は、送信および受信データ両者に関して最小のデータ・フロー妨害で、
不調機能要素から冗長要素への迅速な切替を提供する冗長制御を切り替える装置
および方法を提供する。本発明は、ＡＰＳ（自動切替保護）Ｈｕｂと、少なくと
も作業および冗長支援カードと、作業および冗長支援カードと同じトラフィック
を提供するブリッジと、作業および冗長ＳＴＭ切替構造(switching fabric)と、
作業および冗長ＳＴＭ切替構造において作業支援カードから更なるプロセスへト
ラフィックを切り替えるセレクタと、作業および冗長ＡＴＭ切替構造と、作業お
よび冗長ＡＴＭプロセッサと、作業ＳＴＭ切替構造から更なるプロセスへ切り替
える必要トラフィック・セルを切り替えるＡＴＭセレクタとを有する。フレーム
・リレーのような他のデータ切替構造およびプロセッサは、ＡＴＭに代わってま
たはＡＴＭとともに使用されることが可能である。このシステムは、自身を監視
して不具合を検出することが可能であり、ＡＰＳ Ｈｕｂを装備して、検出した
不具合に気付いて適切なセレクタまたはＡＴＭセレクタで切替を開始し、不調な
作業要素から冗長要素へ更に処理されるトラフィックを切り替える。
【０００７】 したがって、本発明は、作業要素において障害が発生した際に、テレコミュニ
ケーション・ネットワーク要素における作業および冗長要素の間で迅速に切替を
行う簡易なシステムおよび方法を提供することを目的とする。
【０００８】 更に本発明は、作業カードが障害に出くわした場合、作業および冗長支援カー
ドの間で迅速な切替を提供し、トラフィック損失を最小にすることを目的とする
。
【０００９】 更に本発明は、作業構造が障害に出くわした場合に、作業および冗長ＳＴＳ切
替構造の間で迅速な切替を提供し、トラフィック損失を最小にすることを目的と
する。
【００１０】 更に本発明は、作業構造が障害に出くわした場合に、作業および冗長ＶＴ構造
の間で迅速な切替を提供し、トラフィック損失を最小にすることを目的とする。
【００１１】 更に本発明は、作業カードが障害に出くわした場合に、作業および冗長ＡＴＭ
プロセッサの間で迅速な切替を提供し、トラフィック損失を最小にすることを目
的とする。
【００１２】 更に本発明は、作業構造が障害に出くわした場合に、作業および冗長ＡＴＭ切
替構造の間で迅速な切替を提供し、トラフィック損失を最小にすることを目的と
する。
【００１３】 ［好適実施例の詳細な説明］ これらおよび他の目的ならびに本発明の利点は、添付図面とともに好適実施例
の説明を参照することによって明確になるであろう。
【００１４】 本発明は添付図面を参照することにより一層理解されるであろう。
【００１５】 図１は、本発明の実施例による冗長制御システムを有するネットワーク要素１
１を示す。ネットワーク要素１１は、”Dialable Data Services/TDM Bandwidth
Management”と題され、出願番号が である同時系続出願で議論されて
いる形式のものとすることが可能である。好ましくは、冗長性はユーザ・トラフ
ィックが流れる各段階で提供される。
【００１６】 冗長モードにおける動作を担うため、回線６０を通じてネットワーク１１に入
るユーザ・トラフィックは、ブリッジ５によって冗長支援(tributary)カード１
２および１３へ橋渡しされる。この橋渡しは、冗長モードおよび非冗長モード両
者におけるネットワーク要素１１の動作を許容するいくつかの既存の手法で実現
されることが可能である。１つの実現化は、両モードにおける動作に関し、支援
カード１２および１３の裏からのバックプレーン・アクセスを含むものである。
他の手法は、冗長モードに関しては背面(rear)アクセスを、非冗長モードに関し
ては正面(front)アクセスを含むものである。けれどもこの手法は、２つの別々
の形式の支援カードが設計されることを必要とする。第３の手法は、冗長モード
を支援しないがその代わりに橋渡しを提供するために専用に設計されたＹケーブ
ルを利用するバックプレーンを含むものである。その他具体的な実現化が存在す
るであろう。支援カード１２および１３は、ＬＡＮカード，フレーム・リレー・
カード，ＰＯＳカードその他の支援又は回線カードの形式のものとすることが可
能である。
【００１７】 ネットワーク要素１１が冗長モードで動作する場合に、支援カード１２および
１３の一方（例えば支援カード１２）が作業（ワーキング）として指定され、他
方（例えば支援カード１３）が冗長として指定される。好ましくは、支援カード
１２および１３は、互いに隣接して位置してカード間の距離を最小にし、これに
より、作業支援カード１２が問題に出くわした場合に切り替えるのに要する時間
を最小にする。
【００１８】 ＳＴＳ切替構造２１および２２の両者は、支援カード１２および１３から処理
済トラフィックを受信し、ＳＴＳ−ｎレベル信号を切り替えることが可能である
。冗長モードにおいて、ＳＴＳ切替構造２１および２２の一方は、ワーキングに
指定され（例えばＳＴＳ切替構造２１）、他方は冗長に指定される（例えばＳＴ
Ｓ切替構造２２）。ＳＴＳ切替構造２１および２２は、支援カード１２および１
３両者から処理済トラフィックを受信するが、更なる伝送に関して、ワーキング
支援カード（この場合は、支援カード１２）からのトラフィックのみを選択する
。同様に、他の方面では、ＳＴＳ切替構造２１および２２両者からのトラフィッ
クが支援カード１２および１３に橋渡しされるが、ワーキング支援カード１２の
みがトラフィックを回線６０に送る。
【００１９】 更にネットワーク要素１１に設けられているものは、ＶＴ切替構造３１および
３２であり、ＶＴ切替構造３１および３２の一方はワーキングとして指定され（
例えばＶＴ切替構造３１）、他方は冗長として指定される（例えばＶＴ切替構造
３２）。ＶＴ切替構造３１および３２は、仮想支援（ＶＴ−ｎ）信号を切り替え
ることが可能である。ＡＴＭ切替構造４１および４２も設けられており、ＡＴＭ
切替構造４１および４２の一方はワーキングとして指定され（例えばＡＴＭ切替
構造４１）、他方は冗長として指定される（例えばＡＴＭ切替構造４２）。ＡＴ
Ｍ切替構造４１および４２は、ＡＴＭセル切替を行うことが可能である。ＶＴ切
替構造３１および３２は、ＶＴ切替を要するとして設計されたＳＴＳ切替構造２
１および２２からトラフィックを受信する。同様に、ＶＴ切替構造３１および３
２は、ＶＴ切替トラフィックをＳＴＳ切替構造２１および２２に提供する。ＡＴ
Ｍ切替構造４１および４２は、セル切替の必要のあるＳＴＳ切替構造２１および
２２からトラフィックを受信し、セル切替トラフィックをＳＴＳ切替構造２１お
よび２２に提供する。
【００２０】 集合(aggregate)カード５１は、ＳＴＳ切替構造２１および２２からトラフィ
ックを受信する。集合カード５１は、例えばＯＣ−ｎカードとすることが可能で
ある。そして、集合カード５１は、回線６１を介するネットワーク要素１１外へ
の伝送に関し、現実のＳＴＳ切替構造２１からのトラフィックのみを処理する。
回線６１から入来するトラフィックは、ＳＴＳ切替構造２１および２２両者に提
供される。冗長集合カードを設けることも可能であることに留意すべきである。
【００２１】 ６，７，２４，２６，２８，３０，１７，１９，５３のようなＡＰＳ（自動保
護切替）配信ブロックの動作、および８，９，２３、２５，３３，３４，４３，
４４，４５，４６，３５，３６，２７，２９，１６，１８，５２のようなＡＰＳ
選択ブロックの動作を、図２の例を参照して説明する。
【００２２】 図２は、支援カードおよびＳＴＳ切替構造の間のトラフィック・フローに関連
して、本発明の実施例の冗長制御ストリームの詳細を示す。
【００２３】 ＳＴＳ切替構造２１および２２から支援カード１２および１３へのトラフィッ
ク・フローは、それぞれＳＴＳ切替構造２１および２２におけるＡＰＳ（自動保
護切替）配信ブロック２４および２６によって、支援カード１２および１３両者
に橋渡しされる。これは、ＡＰＳ配信ブロック２４および２６内のロジックおよ
び／またはソフトウエアにより実現される。そのような橋渡し機能の設計は、当
業者の能力の範疇であろう。
【００２４】 ＳＴＳ切替構造２１および２２は、ＡＰＳセレクタ２３および２５を夫々介し
て支援カード１２および１３両者からトラフィックを受信する。ＡＰＳセレクタ
２３および２５は、ワーキング支援カード１２のみからそこへ伝送されて受信さ
れたトラフィックを選択する。これは、ＡＰＳセレクタ２３および２５内のロジ
ックおよび／またはソフトウエアを利用して実現可能である。
【００２５】 支援カード１２および１３は、ハードウエア／ソフトウエア障害を検出するよ
うに設計されれることが好ましい。そのようなことを行う方法は、アドレスおよ
びデータバスに関するパリティ・チェックを設計し、自己チェックの能力を有す
るＡＳＩＣ２および３を提供し、または、ポートがトラフィックを現実に伝送し
ていないまたは受信していない場合に周期的に実行する診断ソフトウエアを提供
することを含む。その他の手法も存在するであろう。このような事項の設計は、
当業者の能力の範疇にあるであろう。
【００２６】 ２つの支援カード１２および１３は、他のテレコミュニケーション・ネットワ
ークに対しては１つのカードとして現れるべきである。支援カード１２および１
３が、例えばＬＡＮカードである場合、それらは同じメディア・アクセス・コン
トローラ(MAC)アドレスを有するべきである。これを達成するため、ネットワー
ク要素ＣＰＵ７６は、ワーキング支援カード１２においてＭＡＣアドレスを不揮
発性ＲＡＭ１８から読み取り、それを冗長支援カード１３の不揮発性ＲＡＭ１９
に書き込む。
【００２７】 好ましくは、支援カード１２および１３両者は同時に動作する。これは、両者
が、いずれの方向から受信した任意のトラフィックを実際に処理することを意味
する。これは、ワーキング支援カード１２に関して問題が生じた場合に冗長支援
カード１３がワーキングになるまでの時間を最小にすることに資する。なぜなら
、図３に関連して後述されるように、支援カード１２および１３の伝送経路にお
いて、切替は基本的にはＡＰＳセレクタ２３，２５およびリレー１４，１５にお
けるスイッチをひっくり返す程度に過ぎないからである。冗長支援カード１３は
、積極的にデータを処理するであろうが、ＡＰＳセレクタ２３および２５におい
てそれが冗長モードである限り、そのデータは破棄されることになる。
【００２８】 以下、リレー１４および１５の動作を説明する。支援カード１２および１３は
、ブリッジ５外部への回線６０に流れるトラフィックの経路に直列にリレー１４
および１５をそれぞれ有する。ネットワーク要素１１の動作中に、ワーキング支
援カード１２のリレー１４は閉じて、トラフィックをブリッジ５へ流すことを許
容する一方、冗長支援カード１３のリレー１５は開いて、トラフィックをブリッ
ジ５へ流すことが禁止される。こうして、ワーキング・カードからのトラフィッ
クのみが回線６０に伝送される。支援カード１２が問題に出くわすと、支援カー
ド１３がワーキング・カードになり、リレー１４が開いてリレー１５が閉じて、
支援カード１３からのトラフィックのみがブリッジ５を介して回線６０に流れる
ようになる。
【００２９】 図１に示されるようなＡＰＳセレクタ８，９，３３，３４，３５，３６，４３
，４４，４５，４６，２７，２９，１６，１８，５２は、上述したＡＰＳセレク
タ２３および２５で説明したように提供される信号に関して、同一の機能を実行
する。図１に示されるＡＰＳ配信部６，７，２８，３０，１７，１９，５３は、
上述したＡＰＳ配信部２４および２６で説明したように提供される信号に関して
、同一の機能を実行する。これらは当業者により同じ形式でまたは異なる形式で
実現されることが可能である。簡単のため、それらの動作の個別の説明は行わな
い。
【００３０】 図３は、本発明の実施例による冗長制御方法におけるネットワーク要素１１で
行われるプロセスを示す。この実施例では、支援カード１２および１３は、ＬＡ
Ｎカードであり、非冗長モードまたは冗長モードで実行するために（図示されな
い）ネットワーク・オペレータにより用意される。
【００３１】 ステップ１００において、ネットワーク・オペレータは冗長モード用に支援カ
ード１２および１３を用意する。いったんネットワーク・オペレータが冗長モー
ドで動作させるために支援カード１２および１３を選択すると、ステップ１０５
において、ネットワーク要素ＣＰＵ７６は、ワーキング支援カード１２のＭＡＣ
アドレスを読み込み、それを冗長支援カード１３に書き込む。ＭＡＣアドレスは
不揮発性ＲＡＭに書き込まれることが好ましい。ステップ１１０において、ネッ
トワーク要素７６は、冗長である支援カード１３に通知し、支援カード１３のリ
レー１５を開く。ステップ１１５において、ワーキング支援カード１２が、冗長
支援カード１３に切り替える必要のある障害の存在を自ら検出した場合、直列１
対１オーバーヘッド・リンク８５においてＡＰＳ Ｈｕｂ７１に装置の障害を通
知し、回線６０への伝送経路のリレー１４を開き、回線６０への送信をやめる。
ステップ１２０において、ＡＰＳ Ｈｕｂ７１は、ＳＴＳ切替構造２１および２
２におけるＡＰＳセレクタ２３および２５をそれぞれ切り替え、ＳＴＳ切替構造
２１および２２により処理されるトラフィックが支援カード１３からのものとな
り、支援カード１３に現在ワーキング・カードであることを並列バス８１を通じ
て知らせる。ステップ１２５において、新ワーキング・カード１３のリレー１５
は閉じて、ブリッジ５を介して回線６０にトラフィックを伝送することが許容さ
れる。
【００３２】 上述したように、ＳＴＳ交換構造２１，２２およびＶＴ交換構造３１，３２は
、冗長モードで設定される。図４は、本発明の実施例によるワーキングＳＴＳ切
替構造２１および冗長ＳＴＳ切替構造２２の間、およびワーキングＶＴ切替構造
３１および冗長ＶＴ切替構造３２の間での切替に関する基準を示す。これは、ネ
ットワーク要素１１におけるソフトウエアで実行されることが可能である。ステ
ップ２００において、ワーキング構造および冗長切替構造両者がフレーム・エラ
ーに関して監視される。この監視は、上述した支援カード１２および１３に関っ
するものと同様の形式で実行されることが可能である。ステップ２０５において
、ワーキング切り替え構造において所定数の連続したエラー・フレームが存在し
たか否かについて、判定がなされる。所定の数は、例えば３のような任意の整数
とすることができる。また、このシステムは、第１のエラー・フレームを検出し
た後のエラー・フレームの所定のパーセンテージまたは現在におけるエラー・フ
レームの所定の数を調べるように設定することも可能である。
【００３３】 連続したエラー・フレームの所定数に達しなかった場合は、ステップ２００が
繰り返される。連続したエラー・フレームの所定数に達した場合は、ステップ２
０７において、ワーキング切替構造は、シリアル１対１オーバーヘッドリンク８
５を介してＡＰＳ Ｈｕｂ７１に通知する。ＡＰＳ Ｈｕｂ７１は、ステップ２
１０において、冗長切替構造がフレーム・エラーを経験したか否かを判定するた
めに、シリアル１対１オーバーヘッドリンク８５を介して冗長切替構造を調べる
。同様のまたは異なる方法および基準を利用して、冗長切替構造がフレーム・エ
ラーを経験したかどうかを判定することが可能である。もしそうであれば、ステ
ップ２００が繰り返される。そうでなければ、ステップ２１５において切替が開
始される。ＳＴＳ切替構造２１および２２が切り替えられる場合、ＡＰＳ Ｈｕ
ｂ７１は、支援カード１２および１３においてＳＰＳセレクタ８および９をそれ
ぞれ切り替え、支援カード１２および１３により処理されたトラフィックは、Ｓ
ＴＳ切替構造２２からとなり、ＳＴＳ切替構造２２に対して、それが現在ワーキ
ング切替装置であることを並列バス８１を介してＶＴ切替構造２２に通知する。
切替は直ちに反転されないことが好ましい。このことは、ノイズのあるトラフィ
ック状況が存在する場合に、２つの構造間でのバタつきを防止する。
【００３４】 ＡＴＭ切替構造に関する冗長制御は、図５に示されるようにして取り扱うこと
が可能である。図５に示されるように、ネットワーク素子１１はＡＴＭ切替構造
４１および４２と、ＡＴＭプロセッサ・カード４５および４６とを有する。ＡＴ
Ｍプロセッサ・カード４５および４６上に見られるＡＴＭプロセッサは、それぞ
れＡＴＭ切替構造４１および４２として同一のカード上に属させることも可能で
ある。冗長制御の目的に関し、本願実施例では、ＡＴＭ切替構造４１およびＡＴ
Ｍプロセッサ・カード４５は冗長切替保護の観点から単独のユニットとして取り
扱われる。同じことがＡＴＭ交換構造４２およびＡＴＭプロセッサ・カード４６
についても言える。
【００３５】 各ＡＴＭプロセッサ・カード４５および４６は、ＰＮＮＩおよびＩＬＭＩメッ
セージのような信号およびメッセージを送受信するために各自のＡＴＭ切替構造
カードＣＰＵに対して、専用接続体６５ａおよび６５ｂを夫々有する。このよう
な接続体は、ＡＡＬ５ＳＡＲ装置（図示せず）を介していることが好ましい。各
ＡＴＭプロセッサ・カード４５および４６は、各自の制御バス６６ａおよび６６
ｂを介して各自のＡＴＭ切替構造カード４１および４２にも接続される。これら
の制御バス６６ａおよび６６ｂを利用して、ＡＴＭ切替構造レジスタ（図示せず
）へのアクセスを提供し、およびＡＴＭ切替構造４１および４２からの割り込み
を受信する。ＡＴＭプロセッサ・カード４５および４６におけるソフトウエアは
、セーフ・リードおよびセーフ・ライト機能を使用し、ＡＴＭ切替構造レジスタ
に対して読み書きを行う。各ＡＴＭプロセッサ・カード４５および４６は、ＨＤ
ＬＣリンク９１を通じてＴＣＰ／ＩＰ接続を経てネットワーク要素ＣＰＵ７６に
接続される。この接続は、ＡＴＭプロセッサ・カード４５および４６に対して用
意されたＡＴＭデータベースのダウンロードを許可する。切替構造における接続
テーブルのプログラミングは、専用接続体６５ａおよび６５ｂを通じたインバン
ド(inband)制御セルを介して、又は制御バス６６ａおよび６６ｂを通じた命令を
介して、ＡＴＭプロセッサ・カード４５および４６により行うことが可能である
。
【００３６】 ＡＴＭプロセッサ・カード４５，４６およびＡＰＳ Ｈｕｂ７１が読み書きを
行う２組の並列バス・レジスタ７７ａおよび７７ｂがある―――ＡＴＭプロセッ
サ・カード／ＡＴＭ切替構造カードの各組について１つ。レジスタ７７ａおよび
７７ｂの各組は、それぞれ、ＡＴＭプロセッサ・カード・プレゼント，ＡＴＭ切
替構造カード・プレゼント，ＡＴＭプロセッサ・カードへの活動要求およびＡＴ
Ｍプロセッサ・カード・ステータス・レジスタを含む。
【００３７】 ＡＴＭプロセッサ・カード４５，４６およびネットワーク要素ＣＰＵ７６は、
ＨＤＬＣリンク９１によって接続される。ＡＴＭプロセッサ・カード中枢(kerne
l)ソフトウエアは、ＴＣＰ／ＩＰスタック機能に関するＨＤＬＣリンク９１の上
部においてｐＮＡソフトウエア・レイヤを提供する。
【００３８】 図６および７は、本発明の実施例に従って、ＡＴＭ切替構造およびＡＴＭプロ
セッサ・カードを取り扱う冗長制御方法を記述する。
【００３９】 図６は本発明の実施例による初期化のシーケンスが示される。ステップ３００
において、ＡＰＡ Ｈｕｂ７１は、どのＡＴＭプロセッサ・カード４５，４６が
ワーキングとなるかを決定し、並列バス８１を介してレジスタ７７ａおよび７７
ｂを更新する。レジスタ７７ａおよび７７ｂがＡＰＳ Ｈｕｂ７１によって更新
される場合、各自のＡＴＭプロセッサ・カード４５，４６は並列バス８１を通じ
て割り込みを得て、それらの対応するレジスタ７７ａ，７７ｂを読み込む。ステ
ップ３１０において、ＡＴＭプロセッサ・カード４５，４６は、レジスタ７７ａ
および７７ｂ内でそれら各自のステータス・レジスタを更新することによって、
ＡＰＳ Ｈｕｂ７１にそれらの状態を知らせる。ＡＰＳ Ｈｕｂ７１は、レジス
タ７７ａおよび７７ｂ内でステータス・レジスタの状態を検査し、ＡＴＭプロセ
ッサ・カード４５および４６がそれらの割り当てを受け入れることを保障する。
レジスタ７７ａおよび７７ｂ内のステータス・レジスタに格納されることが可能
な状態は、非機能状態および機能状態の両者を含む。機能状態は、冗長、ワーキ
ングおよびダウンロード中を含む。非機能状態は、診断、ＡＴＭ切替構造診断、
ブーティング(booting)およびリセットを含む。ＡＰＳ Ｈｕｂ７１は、主導切
替、初期準備または障害検出に起因する割り込みを始めることができる。
【００４０】 ステップ３２０において、ＡＴＭプロセッサ・カード４５，４６は、ＨＤＬＣ
リンク９１を通じてネットワーク要素ＣＰＵ７５のＩＰアドレスに対するＴＣＰ
／ＩＰ接続を開始する。これらは、ＡＴＭプロセッサ・カードのワーキングおよ
び冗長状態に関する既知の別々のソケット・ポートである（図示せず）。ネット
ワーク要素ＣＰＵ７５のサーバ・ソフトウエアは、これら２つのソケット・ポー
トに従う。ワーキングＡＴＭプロセッサ・カード４５は、アクティブなソケット
・ポートに結合し、冗長ＡＴＭプロセッサ・カード４６は、インアクティブなソ
ケット・ポートに結合する。ステップ３３０において、接続時に、ＡＴＭプロセ
ッサ・カード４５，４６は、ネットワーク要素ＣＰＵ７５にデータベース・ダウ
ンロード要求メッセージを送る。このメッセージは、ＡＴＭプロセッサ・カード
のソフトウエアのバージョン、アクティブな状態、データベースのバージョン、
最新ＩＰＰトランザクションＩＤおよび時間を含むことが好ましい。ステップ３
４０において、データベースまたはソフトウエア・ダウンロードが必要とされる
か否かについて判定される。もしそうであれば、ステップ３５０において、それ
がチェックされ、ダウンロードを要するカードが冗長であるか否かを判定する。
カードが冗長であれば、ダウンロードがステップ３６０において起こる。さもな
くば、ステップ３７０において、ＡＰＳ Ｈｕｂは通知される。ソフトウエア・
ダウンロードが完了すると、ステップ３８０において、ＡＴＭプロセッサ・カー
ド４５，４６は、ネットワーク要素ＣＰＵ７５に、ダウンロードが成功してそれ
自身再起動したか否かを通知する。
【００４１】 ネットワーク要素ＣＰＵによりＡＴＭプロセッサ・カード４５，４６へＩＰＰ
メッセージが送られる場合に、それらは先ずワーキングＡＴＭプロセッサ・カー
ド４５へ送られる。いったんワーキングＡＴＭプロセッサ・カード４５が成功応
答を返送すると、ネットワーク要素ＣＰＵ７５によってメッセージが冗長ＡＴＭ
プロセッサ・カード４６へ転送される。冗長ＡＴＭプロセッサ・カード４６は、
ＩＰＰメッセージをネットワーク要素ＣＰＵ７５から受信する必要はない。その
代わり、ワーキングＡＴＭプロセッサ・カード４５は、冗長ＡＴＭプロセッサ・
カード４６へのＩＰＰメッセージの送信について責任を負うことができる。しか
し、これは、ＩＰＰメッセージをデータベースから再生成し、新たな冗長ＡＴＭ
プロセッサ・カード４６が挿入される際にそれらを冗長ＡＴＭプロセッサ・カー
ド４６へ送信するために、ワーキングＡＴＭプロセッサ・カード４５において付
加的なソフトウエアを要する。
【００４２】 図７は本発明の実施例に従って、障害が検出された場合にＡＴＭ切替構造およ
びＡＴＭプロセッサ・カードを取り扱う冗長制御方法を示す。
【００４３】 各ＡＴＭプロセッサ・カード４５，４６は、ＬＣＤ警告のような障害が発生し
たことを検出する。ステップ４００において、そのような障害が検出される。警
告の検出において、ＡＴＭプロセッサ・カード４５，４６はステップ４０５にお
いてＡＰＳ Ｈｕｂ７１にその警告を報告する。ＡＰＳ Ｈｕｂ７１がＡＴＭプ
ロセッサ・カード４５または４６からの障害割り込みを受信すると、ＡＴＭプロ
セッサ・カード障害またはＡＴＭ切替構造障害の存在が現実化する。ステップ４
１０において、ＡＰＳ Ｈｕｂ７１はワーキングＡＴＭプロセッサ・カード４５
の並列バスレジスタ７７ａから警告を受信する。好ましくは、ＡＴＭプロセッサ
・カード４５，４６両者においてＶＰ保護が実行される。障害の原因は、並列バ
ス・レジスタ７７ａまたは７７ｂに格納されることが可能であり、また、ＡＴＭ
プロセッサ・カードにあるソフトウエアがその障害の原因に関する割り込みを発
行することも可能である。以下のものを含む多数の障害がある：ソフトウエア監
視タイムアウト；カード引き出し；パワーアップ再起動；正面パネル・リセット
；ＡＴＭプロセッサ・カード・メモリ・バス・エラー；不正命令；ＰＣＩバス・
エラー；ユートピア・パリティ・エラー；ＡＴＭ切替構造メモリ・パリティ・エ
ラー；ＡＴＭ切替構造メモリ・バス・エラー；ソフトウエア・バス・エラー；Ａ
ＴＭプロセッサ・カード挿入；ＡＴＭプロセッサ・カード引き出し；ＡＴＭ切替
構造挿入；およびＡＴＭ切替構造引き出し。
【００４４】 ステップ４１５において、ＡＰＳ Ｈｕｂ７１は切替を開始する。切替が起こ
ると、ステップ４２０において、各ＡＴＭプロセッサ・カード４５，４６は、Ｔ
ＣＰ／ＩＰ接続を遮断して逆ソケット・ポートに再接続し、新たなワーキングＡ
ＴＭプロセッサ・カード４６がワーキング・ソケット・ポートに新たに接続され
、新たな冗長ＡＴＭプロセッサ・カード４５が冗長ソケット・ポートに接続され
るようにする。リセット／障害トリガが非機能状態への遷移を引き起こす場合は
、ＡＴＭプロセッサ・カード４５，４６は、その接続を遮断する。
【００４５】 ステップ４２５において、冗長ＡＴＭプロセッサ・カード４６が冗長状態から
ワーキング状態へ移ると、ＳＡＲ信号ＡＡＬ５接続がイネーブルになる。総ての
アクティブなＵＮＩ／ＮＮＩコールを再起動するために、ピア(peer)を要求する
全ＵＮＩ／ＮＮＩインターフェースへ、再起動メッセージが送られる。データベ
ースおよびＡＴＭ切替構造へのＳＶＣ入力事項は、新たなコールを受け入れる前
にクリアされる。
【００４６】 ＡＴＭ通信において、重複したセルはスイッチによって送信されることができ
ず、セルの順序は維持される必要がある。これを達成するため、冗長ＡＴＭプロ
セッサ・カード４６は、送信および受信両者についてその切替ポートをディセー
ブルする。こうして、何らのセルもキューに並ぶことができない。ステップ４３
０において、冗長ＡＴＭプロセッサ・カード４６がワーキングになると、その切
替ポートをイネーブルし、ワーキングＡＴＭプロセッサ・カード４５が冗長にな
り、バッファをフラッシュし、切替ポートをディセーブルする。
【００４７】 以上本発明の好適実施例を詳細に説明および図示したが、添付した請求項にお
いて上述した本発明の精神および範囲から逸脱することなしに、多くの修正およ
び変更がなされ得ることは当業者にとって明白であろう。
【図面の簡単な説明】
【図１】 図１は本発明の実施例によるネットワーク要素のブロック図である。
【図２】 図２は本発明の実施例による冗長制御システムのブロック図である。
【図３】 図３は本発明の実施例による支援カード用の冗長制御方法のフローチャートで
ある。
【図４】 図４は本発明の他の実施例による切替構造用の冗長制御方法のフローチャート
である。
【図５】 図５は本発明の他の実施例による冗長制御システムのブロック図である。
【図６】 図６は本発明の実施例によるＡＴＭプロセッサ・カードおよびＡＴＭ切替構造
の初期化に関する冗長制御方法のフローチャートである。
【図７】 図７は本発明の他の実施例によるＡＴＭプロセッサ・カードおよびＡＴＭ切替
構造に関する冗長制御方法のフローチャートである。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年９月２７日（２００１．９．２７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ， ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ， ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，Ｋ Ｒ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ， ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，Ｓ Ｉ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 キアン，エドワード アメリカ合衆国，テキサス州 75093，プ レーノ，ストロンボリィ・ドライヴ 4413 番 (72)発明者 ミエツコウスキ，ダニエル ジョーゼフ アメリカ合衆国，テキサス州 75013，ア レン，ニューベリィ・ドライヴ 1214番 (72)発明者 チェン，デイヴィッド アメリカ合衆国，テキサス州 75025，プ レーノ，イヴシャム・ドライヴ 3912番 Ｆターム(参考） 5K030 HA02 HA10 HB11 MB01 MD02

Claims (60)

    【特許請求の範囲】
  1. 【請求項１】 冗長制御システムであって： 複数の支援カードであって、前記支援カードの各々は障害を検出するように装
    備され、前記複数の支援カードの内のあるものはワーキング支援カードであり、
    前記複数の支援カードの内の別のものは冗長支援カードである複数の支援カード
    ； ブリッジであって、前記ブリッジは前記ワーキング支援カードおよび冗長支援
    カードと同じトラフィックを提供するように装備されるブリッジ； ワーキングＳＴＳ切替構造であって、前記ワーキングＳＴＳ切替構造は、前記
    ワーキングおよび冗長支援カードからデータ・フレームを受信し、前記ワーキン
    グＳＴＳ切替構造は第１セレクタより成り、前記第１セレクタは、処理用の前記
    ワーキングおよび冗長支援カードの１つから受信したトラフィックを選択するよ
    うに装備されるところのワーキングＳＴＳ切替構造； 冗長ＳＴＳ切替構造であって、前記冗長ＳＴＳ切替構造も、前記カードから前
    記データ・フレームを受信し、前記冗長ＳＴＳ切替構造は第２セレクタより成り
    、前記第２セレクタは、処理用の前記ワーキングおよび冗長支援カードの１つか
    ら受信したトラフィックを選択するように装備されるところの冗長ＳＴＳ切替構
    造； 複数のＡＴＭ切替構造カードであって、前記複数のＡＴＭ切替構造カードは、
    前記ワーキングおよび冗長ＳＴＳ切替構造からのデータ・フレームを受信すると
    ころの複数のＡＴＭ切替構造カード； 複数のＡＴＭプロセッサ・カードであって、前記ＡＴＭ切替構造カードのある
    ものと前記ＡＴＭプロセッサ・カードのあるものとがグループ化されて第１冗長
    グループを形成し、前記ＡＴＭ切替構造カードの別のものと前記ＡＴＭプロセッ
    サ・カードの別のものとがグループ化されて第２冗長グループを形成するところ
    の複数のＡＴＭプロセッサ・カード；および ＡＰＳｈｕｂであって、前記ＡＰＳｈｕｂは、前記複数の支援カードにおいて
    検出された障害を感知し、前記セレクタを切り替えるように装備され、前記ワー
    キング支援カードにおいて検出された障害を感知する場合に前記冗長支援カード
    から受信したデータ・フレームを選択するようにし、更に前記ＡＰＳｈｕｂは、
    ワーキングとなるべき前記第１冗長グループおよび前記第２冗長グループの一方
    と、冗長となるべき前記第１冗長グループおよび前記第２冗長グループの他方と
    を選択するように装備されるところのＡＰＳｈｕｂ； を有することを特徴とする冗長制御システム。
  2. 【請求項２】 冗長支援システムであって： 複数のカードであって、前記カードの各々は障害を検出するように装備され、
    前記複数のカードの１つはワーキング・カードであり、前記複数のカードの別の
    ものは冗長カードである複数のカード； ブリッジであって、前記ブリッジは前記ワーキングおよび冗長カードと同じト
    ラフィックを提供するように装備されるブリッジ； セレクタであって、前記セレクタは、前記複数のカードからトラフィックを受
    信し、処理用の前記複数のカードの１つから受信したトラフィックを選択するよ
    うに装備されるセレクタ； ＡＰＳｈｕｂであって、前記ＡＰＳｈｕｂは、前記複数のカードにおいて検出
    された障害を感知するように装備されるＡＰＳｈｕｂ； を有し、前記ワーキング・カードにおいて検出された障害を感知する場合に、
    前記ＡＰＳｈｕｂは、処理用の前記冗長カードから受信したトラフィックを選択
    するように前記セレクタを切り替えることを特徴とする冗長制御システム。
  3. 【請求項３】 前記ワーキング・カードにおいて検出された障害を感知する
    場合に、前記ＡＰＳｈｕｂは、前記冗長カードに現在ワーキング・カードである
    ことを通知することを特徴とする請求項２記載の冗長制御システム。
  4. 【請求項４】 前記ＡＰＳｈｕｂがオーバーヘッド直列リンクを通じて前記
    複数のカードと通信を行うことを通知することを特徴とする請求項２記載の冗長
    制御システム。
  5. 【請求項５】 前記障害が、ハードウエア障害およびソフトウエア障害を含
    むことを通知することを特徴とする請求項２記載の冗長制御システム。
  6. 【請求項６】 前記複数のカードが障害を検出するためにパリティ・チェッ
    クを行うことを通知することを特徴とする請求項２記載の冗長制御システム。
  7. 【請求項７】 前記カードがデータを現実に送信も受信もしていない場合に
    、前記複数のカードにおいて診断テストが行われることを通知することを特徴と
    する請求項２記載の冗長制御システム。
  8. 【請求項８】 前記複数のカードの各々は、各自のカードに関する障害を検
    査することが可能であって前記複数のカードが前記ＡＰＳＨｕｂに障害を通知す
    るＡＳＩＣより成ることを通知することを特徴とする請求項２記載の冗長制御シ
    ステム。
  9. 【請求項９】 前記複数のカードが支援カードであることを通知することを
    特徴とする請求項２記載の冗長制御システム。
  10. 【請求項１０】 前記複数のカードがＬＡＮカードであることを通知するこ
    とを特徴とする請求項２記載の冗長制御システム。
  11. 【請求項１１】 アクティブおよび冗長カードが同一のＭＡＣアドレスを有
    することを通知することを特徴とする請求項１０記載の冗長制御システム。
  12. 【請求項１２】 前記ブリッジがＹケーブルより成ることを通知することを
    特徴とする請求項２記載の冗長制御システム。
  13. 【請求項１３】 前記ブリッジがバックプレーンの少なくとも一部より成る
    ことを通知することを特徴とする請求項２記載の冗長制御システム。
  14. 【請求項１４】 前記ワーキングおよび冗長カード両者が受信したトラフィ
    ックを現実に処理することを通知することを特徴とする請求項２記載の冗長制御
    システム。
  15. 【請求項１５】 冗長制御の方法であって： 前記第１および第２カードの１つがワーキング・カードであり１つが冗長カー
    ドあるように第１および第２カードを用意する段階； 前記第１カードからＭＡＣアドレスを読み込む段階； 前記第２カードに前記ＭＡＣアドレスを書き込む段階； 前記ワーキング・カードからデータを受信する段階； 全域ワーキング・カードにおいて障害を検出する段階； 前記障害の検出の後に、受信したパケット・データが、前記ワーキング・カー
    ドではなく前記冗長カードから受信されるように前記受信したパケット・データ
    を切り替えることを特徴とする冗長制御の方法。
  16. 【請求項１６】 前記ＭＡＣアドレスを書き込む段階が、不揮発性ＲＡＭに
    前記ＭＡＣアドレスを書き込む段階より成ることを特徴とする請求項１５記載の
    冗長制御の方法。
  17. 【請求項１７】 更に、前記ＭＡＣアドレスを書き込む時点またはその付近
    の時点において前記冗長カードにおけるリレーを開く段階より成ることを特徴と
    する請求項１５記載の冗長制御の方法。
  18. 【請求項１８】 更に、前記冗長カードに対して現在それがワーキング・カ
    ードであることを通知し、前記リレーを閉じる段階より成ることを特徴とする請
    求項１７記載の冗長制御の方法。
  19. 【請求項１９】 更に、障害を検出する時点またはその付近の時点において
    前記ワーキング・カードにおけるリレーを開放する段階より成ることを特徴とす
    る請求項１５記載の冗長制御の方法。
  20. 【請求項２０】 ワーキングおよび冗長ＳＴＳ切替構造の両者が前記ワーキ
    ング・カードから前記データを受信することを特徴とする請求項１５記載の冗長
    制御の方法。
  21. 【請求項２１】 冗長制御システムであって： カード； ワーキングＳＴＳ切替構造であって、前記ワーキングＳＴＳ切替構造が前記カ
    ードからトラフィック・フレームを受信するところのワーキングＳＴＳ切替構造
    ； 冗長ＳＴＳ切替構造であって、前記冗長ＳＴＳ切替構造が前記カードから前記
    トラフィック・フレームを受信するところの冗長ＳＴＳ切替構造； を有し、検出されたエラーを含む所定数の連続したフレームを処理した後に、
    前記冗長ＳＴＳ切替構造および前記ワーキングＳＴＳ切替構造が切り替えられ、
    前記ワーキングＳＴＳ切替構造が冗長となり前記冗長ＳＴＳ切替構造がワーキン
    グとなることを特徴とする冗長制御システム。
  22. 【請求項２２】 前記の切り替えは直ちに反転されないことを特徴とする請
    求項２１記載の冗長制御システム。
  23. 【請求項２３】 前記冗長ＳＴＳ切替構造により処理されたフレームにおい
    てエラーが検出された場合には、前記の切り替えは行われないことを特徴とする
    請求項２１記載の冗長制御システム。
  24. 【請求項２４】 冗長制御システムであって： 複数のＡＴＭ切替構造カード； 複数のＡＴＭプロセッサ・カードであって、前記ＡＴＭ切替構造カードの１つ
    と前記ＡＴＭプロセッサ・カードの１つがグループ化されて第１冗長グループを
    形成し、前記ＡＴＭ切替構造カードの別のものと前記ＡＴＭプロセッサ・カード
    の別のものがグループ化されて第２冗長グループを形成するとことの複数のＡＴ
    Ｍプロセッサ・カード；および ＡＰＳｈｕｂ； を有し、前記第１冗長グループおよび前記第２冗長グループの１つがワーキン
    グであり、前記第１冗長グループおよび前記第２冗長グループの別のものが冗長
    であり、前記ＡＰＳｈｕｂはワーキングである冗長グループを選択することを特
    徴とする冗長制御システム。
  25. 【請求項２５】 更に、バスであって、前記バスがＡＰＳｈｕｂおよび前記
    第１、第２冗長グループに接続され、前記ＡＰＳｈｕｂは前記バスを通じた要求
    の送信を介してワーキングである冗長グループを選択するところのバスより成る
    ことを特徴とする請求項２４記載の冗長制御システム。
  26. 【請求項２６】 前記バスが、前記ＡＴＭプロセッサ・カードの前記１つお
    よび前記ＡＴＭプロセッサ・カードの前記別のものを介して前記第１および第２
    冗長グループに結合されるところのバスより成ることを特徴とする請求項２５記
    載の冗長制御システム。
  27. 【請求項２７】 前記ＡＴＭプロセッサ・カードの各々が、前記バスを介し
    て前記ＡＰＳｈｕｂに状態を伝達することを特徴とする請求項２５記載の冗長制
    御システム。
  28. 【請求項２８】 更に、レジスタの複数の組を有することを特徴とする請求
    項２７記載の冗長制御システム。
  29. 【請求項２９】 更に、バスＡＳＩＣを有し、前記レジスタの複数の組にお
    けるレジスタの更新時に前記ＡＴＭプロセッサ・カードにおけるソフトウエアに
    対する割り込みを生成するように、前記バスＡＳＩＣが装備されることを特徴と
    する請求項２８記載の冗長制御システム。
  30. 【請求項３０】 前記レジスタの組の各々が、ＡＴＭプロセッサ・カードが
    特定のスロットに存在するか否かを示すデータを格納することを特徴とする請求
    項２９記載の冗長制御システム。
  31. 【請求項３１】 前記レジスタの組の各々が、ＡＴＭ切替構造が特定のスロ
    ットに存在するか否かを示すデータを格納することを特徴とする請求項２９記載
    の冗長制御システム。
  32. 【請求項３２】 前記レジスタの組の各々が、前記冗長グループの１つに関
    連し、ワーキングまたは冗長となる各自の冗長グループに関する前記ＡＰＳｈｕ
    ｂによる要求を示すデータを格納することを特徴とする請求項２９記載の冗長制
    御システム。
  33. 【請求項３３】 前記レジスタの組の各々が、関連するＡＴＭプロセッサ・
    カードの状態を示すデータを格納することを特徴とする請求項２９記載の冗長制
    御システム。
  34. 【請求項３４】 更に、前記冗長グループの１つにおいて見出された障害の
    種別の指標を含む障害レジスタを有することを特徴とする請求項２５記載の冗長
    制御システム。
  35. 【請求項３５】 前記第１および第２冗長グループの各々が、前記冗長グル
    ープ各自のＡＴＭプロセッサ・カードを前記冗長グループ各自のＡＴＭ切替構造
    に接続する制御バスより成り、前記制御バスは、前記各自のＡＴＭプロセッサ・
    カードが前記各自のＡＴＭ切替構造から割り込みを受信することを許可すること
    を特徴とする請求項２４記載の冗長制御システム。
  36. 【請求項３６】 更に、リンクおよびネットワーク要素ＣＰＵより成り、前
    記複数のＡＴＭプロセッサ・カードが、前記ネットワーク要素ＣＰＵから前記リ
    ンクを通じてＡＴＭデータベースをダウンロードすることが可能であるように、
    前記リンクは、前記複数のＡＴＭプロセッサ・カードを前記ネットワーク要素Ｃ
    ＰＵに結合することを特徴とする請求項２４記載の冗長制御システム。
  37. 【請求項３７】 前記リンクがＨＤＬＣリンクであることを特徴とする請求
    項３６記載の冗長制御システム。
  38. 【請求項３８】 前記ＡＴＭプロセッサ・カードは、それら自身および前記
    ＡＴＭ切替構造内で障害を検出することが可能であることを特徴とする請求項２
    ４記載の冗長制御システム。
  39. 【請求項３９】 更に、２つの割り込み回線より成り、前記割り込み回線の
    １つは、前記第１冗長グループを前記ＡＰＳｈｕｂに接続し、前記割り込み回線
    の別のものは、前記第２冗長グループを前記ＡＰＳｈｕｂに接続し、前記２つの
    割り込み回線は、前記ＡＰＳｈｕｂに割り込みを伝送するように装備されること
    を特徴とする請求項２４記載の冗長制御システム。
  40. 【請求項４０】 前記割り込みは、ソフトウエア監視割り込みより成ること
    を特徴とする請求項３９記載の冗長制御システム。
  41. 【請求項４１】 前記割り込みは、カード引き出し割り込みより成ることを
    特徴とする請求項３９記載の冗長制御システム。
  42. 【請求項４２】 前記割り込みは、パワーアップ・リセット割り込みより成
    ることを特徴とする請求項３９記載の冗長制御システム。
  43. 【請求項４３】 前記割り込みは、正面パネル・リセット割り込みより成る
    ことを特徴とする請求項３９記載の冗長制御システム。
  44. 【請求項４４】 前記割り込みは、ＡＴＭプロセッサ・カード・メモリ・バ
    ス・エラー割り込みより成ることを特徴とする請求項３９記載の冗長制御システ
    ム。
  45. 【請求項４５】 前記割り込みは、不正命令割り込みより成ることを特徴と
    する請求項３９記載の冗長制御システム。
  46. 【請求項４６】 前記割り込みは、ＰＣＩバス割り込みより成ることを特徴
    とする請求項３９記載の冗長制御システム。
  47. 【請求項４７】 前記割り込みは、ユートピア・パリティ・エラー割り込み
    より成ることを特徴とする請求項３９記載の冗長制御システム。
  48. 【請求項４８】 前記割り込みは、切替構造メモリ・パリティ・エラー割り
    込みより成ることを特徴とする請求項３９記載の冗長制御システム。
  49. 【請求項４９】 前記割り込みは、切替構造メモリ・バス・エラー割り込み
    より成ることを特徴とする請求項３９記載の冗長制御システム。
  50. 【請求項５０】 前記割り込みは、ソフトウエア・バス・エラー割り込みよ
    り成ることを特徴とする請求項３９記載の冗長制御システム。
  51. 【請求項５１】 前記割り込みは、ＡＴＭプロセッサ・カード挿入割り込み
    より成ることを特徴とする請求項３９記載の冗長制御システム。
  52. 【請求項５２】 前記割り込みは、ＡＴＭプロセッサ・カード引き出し割り
    込みより成ることを特徴とする請求項３９記載の冗長制御システム。
  53. 【請求項５３】 前記割り込みは、ＡＴＭ切替構造挿入割り込みより成るこ
    とを特徴とする請求項３９記載の冗長制御システム。
  54. 【請求項５４】 前記割り込みは、ＡＴＭ切替構造引き出し割り込みより成
    ることを特徴とする請求項３９記載の冗長制御システム。
  55. 【請求項５５】 冗長制御の方法であって： ワーキングおよび冗長ＡＴＭプロセッサを選択する段階； 前記ワーキングおよび冗長ＡＴＭプロセッサをＴＣＰ／ＩＰ接続を介してＣＰ
    Ｕに接続する段階； 前記ＣＰＵからのダウンロードが、前記ワーキングおよび冗長ＡＴＭプロセッ
    サの一方又は双方から必要とされているか否かを調べる段階； 前記冗長ＡＴＭプロセッサによりダウンロードが必要とされる場合にダウンロ
    ードを行う段階； 前記ワーキングＡＴＭプロセッサによりダウンロードが必要とされる場合に、
    ワーキングとしてもはや選択されなくなった後にダウンロードを行わない段階； より成ることを特徴とする冗長制御の方法。
  56. 【請求項５６】 前記ダウンロードが、新たなソフトウエア・バージョンの
    ダウンロードであることを特徴とする請求項５５記載の冗長制御の方法。
  57. 【請求項５７】 前記ダウンロードが、データベース・ダウンロードである
    ことを特徴とする請求項５５記載の冗長制御の方法。
  58. 【請求項５８】 冗長制御の方法であって： 障害に関してワーキングおよび冗長ＡＴＭプロセッサならびにＡＴＭ切替構造
    を監視する段階； 障害を検出した場合において、前記ワーキングＡＴＭプロセッサおよびＡＴＭ
    切替構造が、新たな冗長ＡＴＭプロセッサおよびＡＴＭ切替構造となり、前記冗
    長ＡＴＭプロセッサおよびＡＴＭ切替構造が、新たなワーキングＡＴＭプロセッ
    サおよびＡＴＭ切替構造となるように、前記ワーキングおよび冗長ＡＴＭプロセ
    ッサならびにＡＴＭ切替構造を切り替える段階； より成り、ワーキングおよび冗長ＡＴＭプロセッサは、前記ワーキングＡＴＭ
    プロセッサは冗長接続に新たに接続され、前記冗長ＡＴＭプロセッサがワーキン
    グ接続に新たに接続されるように、ＣＰＵに対するＴＣＰ／ＩＰ接続を分離して
    それらの接続を反転することを特徴とする冗長制御の方法。
  59. 【請求項５９】 更に、前記冗長ＡＴＭプロセッサがＵＮＩ／ＮＮＩコール
    を再起動し、切り替え時においてＳＶＣ入力事項をクリアする段階より成ること
    を特徴とする請求項５８記載の冗長制御の方法。
  60. 【請求項６０】 更に、前記の新たなワーキングＡＴＭプロセッサが、前記
    の新たなワーキングＡＴＭ切替構造における切替ポートをイネーブルし、前記の
    新たな冗長ＡＴＭプロセッサが、前記の新たな冗長ＡＴＭ切替構造における切替
    ポートをディセーブルする段階より成ることを特徴とする請求項５９記載の冗長
    制御の方法。
JP2001502300A 1999-06-03 2000-06-01 冗長制御の切替 Expired - Fee Related JP4038568B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/324,948 1999-06-03
US09/324,948 US6359858B1 (en) 1999-06-03 1999-06-03 Switching redundancy control
PCT/US2000/014935 WO2000076147A1 (en) 1999-06-03 2000-06-01 Switching redundancy control

Publications (2)

Publication Number Publication Date
JP2003501951A true JP2003501951A (ja) 2003-01-14
JP4038568B2 JP4038568B2 (ja) 2008-01-30

Family

ID=23265816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001502300A Expired - Fee Related JP4038568B2 (ja) 1999-06-03 2000-06-01 冗長制御の切替

Country Status (4)

Country Link
US (2) US6359858B1 (ja)
JP (1) JP4038568B2 (ja)
AU (1) AU5307100A (ja)
WO (1) WO2000076147A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311254A (ja) * 2005-04-28 2006-11-09 Kddi Corp ネットワークシステム

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898189B1 (en) * 2000-08-23 2005-05-24 Cisco Technology, Inc. Restartable spanning tree for high availability network systems
US6359858B1 (en) * 1999-06-03 2002-03-19 Fujitsu Network Communications, Inc. Switching redundancy control
US6614752B1 (en) * 1999-06-08 2003-09-02 Cisco Technology, Inc. Transitioning a standards-based card into a high availability backplane environment
JP2001053753A (ja) * 1999-08-09 2001-02-23 Fujitsu Ltd Ａｔｍネットワークにおける現用／予備回線の切替え方法及びこれを使用するａｔｍ交換機
US6906998B1 (en) * 1999-08-13 2005-06-14 Nortel Networks Limited Switching device interfaces
JP3628918B2 (ja) * 1999-09-10 2005-03-16 沖電気工業株式会社 ディジタル交換装置および通信制御方法
DE19949996A1 (de) * 1999-10-15 2001-07-05 Alcatel Sa Netzelement mit redundanter Schaltmatrix
US6798740B1 (en) * 2000-03-13 2004-09-28 Nortel Networks Limited Method and apparatus for switch core health monitoring and redundancy
US6513092B1 (en) * 2000-04-18 2003-01-28 Nec Eluminant Technologies, Inc. 1:N protection switching architecture for common processing units
FR2808353B1 (fr) * 2000-04-28 2003-12-05 Airsys Atm S A Dispositif de gestion d'entrees/sorties redondant, notamment de routage informatique
JP3407717B2 (ja) * 2000-06-20 2003-05-19 日本電気株式会社 Ｌａｎ通信路制御システム及び制御方法
FI20001517A (fi) * 2000-06-26 2001-12-27 Nokia Networks Oy Menetelmä ja järjestelmä tietoliikennesignaalien käsittelemiseen
JP2002101106A (ja) * 2000-09-22 2002-04-05 Nec Eng Ltd Ａｔｍ交換システム
US7054263B1 (en) * 2000-10-16 2006-05-30 Telefonaktiebolaget Lm Ericsson (Publ) Synchronous change of switchplane
US6885635B1 (en) * 2000-11-21 2005-04-26 Juniper Networks, Inc. High capacity router having redundant components
KR100364744B1 (ko) * 2000-12-19 2002-12-16 엘지전자 주식회사 동기전송모듈(ｓｔｍ) 링크 포트 이중화 장치
US6766008B2 (en) 2001-01-31 2004-07-20 Nhc Communications System and method for switching telecommunications service in a multiple dwelling unit/multiple tenant unit environment
US20020101864A1 (en) * 2001-01-31 2002-08-01 Joe Teixeira System and method for switching digital subscriber line
JP4427196B2 (ja) * 2001-02-07 2010-03-03 株式会社日立製作所 Ｉｐパケット通信装置及び冗長構成切替え方法
US7058011B1 (en) * 2001-02-26 2006-06-06 Calix Networks, Inc. N to one and one to one equipment protection switching
US6973024B1 (en) * 2001-02-28 2005-12-06 Utstarcom, Inc. Method for modem element switchover using multicast groups
US7065038B1 (en) * 2001-02-28 2006-06-20 Cisco Technology, Inc. Automatic protection switching line card redundancy within an intermediate network node
US6901047B1 (en) * 2001-05-29 2005-05-31 Marconi Intellectual Property (Ringfence), Inc. Internally coupled input path redundancy
US7039732B1 (en) 2001-07-12 2006-05-02 Cisco Technology, Inc. Method and apparatus for providing redundancy between card elements in a chassis
US7054264B2 (en) * 2001-07-24 2006-05-30 Corrigent Systems Ltd. Interconnect and gateway protection in bidirectional ring networks
US7061859B2 (en) * 2001-08-30 2006-06-13 Corrigent Systems Ltd. Fast protection in ring topologies
ATE418198T1 (de) * 2001-09-04 2009-01-15 Rumi Sheryar Gonda Verfahren zum unterstützen von sdh/sonet-aps auf ethernet
US7173934B2 (en) * 2001-09-10 2007-02-06 Nortel Networks Limited System, device, and method for improving communication network reliability using trunk splitting
CA2357913A1 (en) * 2001-09-27 2003-03-27 Alcatel Canada Inc. System for providing fabric activity switch control in a communications system
US7170854B1 (en) * 2001-10-02 2007-01-30 Genband Inc. System and method using switch fabric to support redundant network ports
US8532127B2 (en) * 2001-10-19 2013-09-10 Juniper Networks, Inc. Network routing using indirect next hop data
US7382724B1 (en) * 2001-11-21 2008-06-03 Juniper Networks, Inc. Automatic switchover mechanism in a network device
US7170892B2 (en) * 2001-12-28 2007-01-30 Nokia Corporation Network element, and associated method, for facilitating communication of data between elemental devices
US7372804B2 (en) * 2002-01-11 2008-05-13 Nec Corporation Multiplex communication system and method
US7061942B2 (en) * 2002-05-31 2006-06-13 Skystream Networks Inc. Apparatus for redundant multiplexing and remultiplexing of program streams and best effort data
US7184437B1 (en) 2002-07-17 2007-02-27 Juniper Networks, Inc. Scalable route resolution
US7032135B2 (en) * 2002-08-02 2006-04-18 Corrigent Systems Ltd. Equipment protection using a partial star architecture
US6754117B2 (en) * 2002-08-16 2004-06-22 Micron Technology, Inc. System and method for self-testing and repair of memory modules
US7284236B2 (en) * 2002-10-29 2007-10-16 Brocade Communications Systems, Inc. Mechanism to change firmware in a high availability single processor system
US7188237B2 (en) * 2002-10-29 2007-03-06 Brocade Communication Systems, Inc. Reboot manager usable to change firmware in a high availability single processor system
US6938179B2 (en) * 2002-11-01 2005-08-30 Nokia Corporation Socket extensions for redundancy
US7545801B2 (en) * 2002-12-02 2009-06-09 Cedar Point Communications, Inc. In-band control mechanism for switching architecture
US7283465B2 (en) * 2003-01-07 2007-10-16 Corrigent Systems Ltd. Hierarchical virtual private LAN service protection scheme
DE10305415B4 (de) 2003-02-06 2006-10-19 Siemens Ag Verfahren und Vorrichtung zum medienredundanten Betreiben eines Endgeräts in einem Netzwerk
US7095713B2 (en) * 2003-04-25 2006-08-22 Alcatel Ip Networks, Inc. Network fabric access device with multiple system side interfaces
US7130275B2 (en) * 2003-06-16 2006-10-31 Motorola, Inc. Extended automatic protection switching arrangement
US7349962B2 (en) * 2003-07-31 2008-03-25 Motorola, Inc. Signaling method for line terminal equipment health and status
DE10335708B4 (de) * 2003-08-05 2009-02-26 Qimonda Ag Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen
US7210059B2 (en) 2003-08-19 2007-04-24 Micron Technology, Inc. System and method for on-board diagnostics of memory modules
US7310752B2 (en) 2003-09-12 2007-12-18 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules
JP4001093B2 (ja) * 2003-09-18 2007-10-31 オムロン株式会社 プログラマブルコントローラおよび二重化ネットワークシステム
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US7216196B2 (en) * 2003-12-29 2007-05-08 Micron Technology, Inc. Memory hub and method for memory system performance monitoring
US7310748B2 (en) 2004-06-04 2007-12-18 Micron Technology, Inc. Memory hub tester interface and method for use thereof
US7447149B1 (en) * 2004-07-13 2008-11-04 Juniper Networks, Inc. Virtual interface with active and backup physical interfaces
US7457871B2 (en) * 2004-10-07 2008-11-25 International Business Machines Corporation System, method and program to identify failed components in storage area network
WO2006040354A1 (en) * 2004-10-14 2006-04-20 Siemens Aktiengesellschaft N:1 redundancy scheme for modules with optical interfaces
US7974223B2 (en) * 2004-11-19 2011-07-05 Corrigent Systems Ltd. Virtual private LAN service over ring networks
US20060120361A1 (en) * 2004-12-03 2006-06-08 Utstarcom, Inc. Method and system for providing packet data services
US8274904B1 (en) * 2005-02-28 2012-09-25 At&T Intellectual Property Ii, L.P. Method and apparatus for providing signature based predictive maintenance in communication networks
EP1720298A1 (en) * 2005-05-03 2006-11-08 Alcatel System comprising an aggregation sub-system and tributary sub-systems
US7525903B2 (en) * 2005-05-19 2009-04-28 Alcatel-Lucent Usa Inc. Method for improved packet 1+1 protection
US20070086364A1 (en) * 2005-09-30 2007-04-19 Nortel Networks Limited Methods and system for a broadband multi-site distributed switch
US8565070B2 (en) * 2005-11-23 2013-10-22 Cisco Technology, Inc. System and method for active geographic redundancy
US7983150B2 (en) * 2006-01-18 2011-07-19 Corrigent Systems Ltd. VPLS failure protection in ring networks
US7808931B2 (en) * 2006-03-02 2010-10-05 Corrigent Systems Ltd. High capacity ring communication network
JP4705492B2 (ja) * 2006-03-17 2011-06-22 富士通株式会社 リングノード装置及びリングノード冗長方法
US7593400B2 (en) * 2006-05-19 2009-09-22 Corrigent Systems Ltd. MAC address learning in a distributed bridge
US7660303B2 (en) 2006-08-22 2010-02-09 Corrigent Systems Ltd. Point-to-multipoint functionality in a bridged network
US7660234B2 (en) * 2006-09-22 2010-02-09 Corrigent Systems Ltd. Fault-tolerant medium access control (MAC) address assignment in network elements
US7913033B2 (en) * 2007-10-09 2011-03-22 Micron Technology, Inc. Non-volatile memory device having assignable network identification
US20090262790A1 (en) * 2008-04-17 2009-10-22 Alcatel Lucent Method of recovery from active port tx failure in y-cable protected pair
CN101567800A (zh) * 2008-04-22 2009-10-28 华为技术有限公司 保护倒换决策方法、系统和性能监测方法、系统
US8761370B2 (en) 2008-08-07 2014-06-24 At&T Government Solutions, Inc. Method and apparatus for communication having critically assured services
US8301804B2 (en) * 2009-06-09 2012-10-30 Fujitsu Limited Providing ring protection for access networks
US9203691B2 (en) 2010-08-31 2015-12-01 Siklu Communication ltd. Fail-safe communication systems and methods
US8499336B2 (en) 2010-11-23 2013-07-30 Cisco Technology, Inc. Session redundancy among a server cluster
US9396075B2 (en) * 2011-03-31 2016-07-19 Tejas Networks Limited Method and system of protection switching in a network element
US9049148B1 (en) 2012-09-28 2015-06-02 Juniper Networks, Inc. Dynamic forwarding plane reconfiguration in a network device
US9632492B2 (en) 2015-01-23 2017-04-25 Rockwell Automation Asia Pacific Business Ctr. Pte., Ltd. Redundant watchdog method and system utilizing safety partner controller
US20220109642A1 (en) * 2020-10-05 2022-04-07 Arista Networks, Inc. Systems and methods for control and management of shared logical ports on a network processor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA818940A (en) * 1969-07-29 G. Dean Albert Ventilated disc brake apparatus
US5229990A (en) 1990-10-03 1993-07-20 At&T Bell Laboratories N+K sparing in a telecommunications switching environment
US5740157A (en) * 1992-05-21 1998-04-14 Alcatel Network Systems, Inc. Distributed control methodology and mechanism for implementing automatic protection switching
US5781715A (en) * 1992-10-13 1998-07-14 International Business Machines Corporation Fault-tolerant bridge/router with a distributed switch-over mechanism
US5420858A (en) * 1993-05-05 1995-05-30 Synoptics Communications, Inc. Method and apparatus for communications from a non-ATM communication medium to an ATM communication medium
CN1092437C (zh) 1994-09-12 2002-10-09 Dsc通讯有限公司 综合多结构数字交叉连接的综合局内链路
JP2655493B2 (ja) * 1994-11-04 1997-09-17 日本電気株式会社 Ａｔｍスイッチシステム
US6009075A (en) * 1996-03-29 1999-12-28 Dsc Communications Corporation Transport interface for performing protection switching of telecommunications traffic
CN1198423C (zh) * 1996-04-23 2005-04-20 株式会社日立制作所 自修复网络及其传输线路交换方法和传输设备
US6256292B1 (en) 1996-07-11 2001-07-03 Nortel Networks Corporation Self-healing line switched ring for ATM traffic
US5884046A (en) 1996-10-23 1999-03-16 Pluris, Inc. Apparatus and method for sharing data and routing messages between a plurality of workstations in a local area network
US6359858B1 (en) * 1999-06-03 2002-03-19 Fujitsu Network Communications, Inc. Switching redundancy control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311254A (ja) * 2005-04-28 2006-11-09 Kddi Corp ネットワークシステム

Also Published As

Publication number Publication date
US6359858B1 (en) 2002-03-19
JP4038568B2 (ja) 2008-01-30
US6700868B2 (en) 2004-03-02
WO2000076147A1 (en) 2000-12-14
AU5307100A (en) 2000-12-28
US20020089925A1 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
JP2003501951A (ja) 冗長制御の切替
RU2423008C2 (ru) СПОСОБ И СИСТЕМА АВТОМАТИЧЕСКОЙ ЗАЩИТЫ СЕТИ Ethernet
US6906998B1 (en) Switching device interfaces
US8233383B2 (en) Network relay system and control method thereof
US9237092B2 (en) Method, apparatus, and system for updating ring network topology information
US8055765B2 (en) Service take-over method based on apparatus disaster recovery, service transfer apparatus and backup machine
EP1592187B1 (en) Electronic device protection systems and methods
EP1501246A2 (en) Network data re-routing
US5084863A (en) System for interchanging messages in real time between stations interconnected by a loop link, in particular between stations in a telecommunications exchange
WO1999043184A1 (en) Protection switching of virtual connections
US6940810B1 (en) Protection switching of virtual connections at the data link layer
JP3111935B2 (ja) Ｌａｎエミュレーションサーバ二重化方式
JP3533148B2 (ja) コネクション迂回システム
JP3114715B2 (ja) ２重化呼制御装置
US20060217997A1 (en) IP telephone system
JP4153365B2 (ja) ネットワーク接続制御装置、ネットワーク接続通信システムおよびネットワーク接続制御方法
JPH10145408A (ja) リング型伝送装置のバイパス制御方式
JP3547308B2 (ja) 加入者回線切替方法
JP3026532B2 (ja) パケット交換システム
JP3582647B2 (ja) 通信制御冗長システム、及び、通信制御冗長方法
JP2001024636A (ja) 広域ネットワーク装置
KR100275445B1 (ko) 신호중계 교환시스템에서의 통신경로 이중화 방법
JP2003224625A (ja) 回線切替接続装置
JP3421389B2 (ja) パケット回線バックアップ方式
JPH10173706A (ja) 通信中継方法及び装置

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20040315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060912

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071004

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees