JP2003347864A - Transistor amplifier - Google Patents

Transistor amplifier

Info

Publication number
JP2003347864A
JP2003347864A JP2002148148A JP2002148148A JP2003347864A JP 2003347864 A JP2003347864 A JP 2003347864A JP 2002148148 A JP2002148148 A JP 2002148148A JP 2002148148 A JP2002148148 A JP 2002148148A JP 2003347864 A JP2003347864 A JP 2003347864A
Authority
JP
Japan
Prior art keywords
amplifier
output
distortion
level
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002148148A
Other languages
Japanese (ja)
Other versions
JP3951804B2 (en
Inventor
Kazuyuki Totani
一幸 戸谷
Yuji Sakai
雄二 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002148148A priority Critical patent/JP3951804B2/en
Publication of JP2003347864A publication Critical patent/JP2003347864A/en
Application granted granted Critical
Publication of JP3951804B2 publication Critical patent/JP3951804B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress performance variations in a transistor amplifier caused by variations in max output and distortion characteristics of a transistor element to obtain improved performance of the transistor amplifier such as multi- specification output, high efficiency, and low distortion. <P>SOLUTION: The amplifier for controlling an output level and a distortion level using the voltage value provided to a drain and a gate includes a detection method (branching filter) 11 for its output level, a drain voltage generation method 4 varying the drain voltage value so that the output level is higher than the predetermined level, a distortion detection method 7 detecting the distortion level of the amplifier from the input and output levels of the amplifier, and a gate voltage generation method 5 varying the gate voltage value so that the distortion level is minimized. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、例えばデジタル移動
体通信基地局用に使用される高出力低歪のトランジスタ
増幅器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-output low-distortion transistor amplifier used for a digital mobile communication base station, for example.

【0002】[0002]

【従来の技術】従来、この種の増幅器としては特開平1
0−209770号公報や特開平6−45993号公報
に開示されたものがある。これら従来技術では、ドレイ
ン(コレクタ)電圧やゲート(ベース)電圧を可変制御によ
って任意に変化させることによって、トランジスタの飽
和レベルやアイドルドレイン電流を変化させ、最大の電
力付加効率を得ることを目的としている。また、特開平
10−215130号公報に開示されたものも、出力レ
ベルをカプラと検波回路によって検出し、トランジスタ
の飽和レベルやアイドルドレイン電流を変化させ、最大
の電力付加効率を得ることが示されている。
2. Description of the Related Art Conventionally, an amplifier of this type has been disclosed in
There are those disclosed in Japanese Patent Application Laid-Open No. 0-209770 and Japanese Patent Application Laid-Open No. H6-45993. These conventional techniques aim at obtaining the maximum power added efficiency by changing the drain (collector) voltage and the gate (base) voltage arbitrarily by variable control to change the saturation level of the transistor and the idle drain current. I have. Also, the one disclosed in Japanese Patent Application Laid-Open No. H10-215130 discloses that the output level is detected by a coupler and a detection circuit, and the saturation level of the transistor and the idle drain current are changed to obtain the maximum power added efficiency. ing.

【0003】[0003]

【発明が解決しようとする課題】しかし、これら従来の
装置の実運用面では、その良好な歪特性を得ることが困
難である。また、量産時のRFトランジスタ素子の最大
出力や歪特性のバラツキは、その使われるRF増幅器の
性能のバラツキを引き起こし、製品の歩留まりを劣化さ
せていた。
However, in actual operation of these conventional devices, it is difficult to obtain good distortion characteristics. Also, variations in the maximum output and distortion characteristics of the RF transistor elements during mass production have caused variations in the performance of the RF amplifiers used, thereby deteriorating the product yield.

【0004】この発明は上記の点に鑑みてなされたもの
で、RFトランジスタ増幅器の多規定出力化、高効率
化、低歪化などの性能を向上させようとするものであ
る。
[0004] The present invention has been made in view of the above points, and an object thereof is to improve the performance of an RF transistor amplifier, such as multi-specified output, high efficiency, and low distortion.

【0005】[0005]

【課題を解決するための手段】この発明に係るトランジ
スタ増幅器は、ドレインとゲートに供給する電圧値によ
り、出力レベルおよび歪レベルを制御する増幅器であっ
て、この増幅器の出力レベル検出手段と、この出力レベ
ルが所定レベル以上になるようにドレイン電圧値を可変
するドレイン電圧発生手段と、増幅器の入力レベルと出
力レベルから増幅器の歪レベルを検出する歪検出手段
と、この歪レベルが最小となるようにゲート電圧値を可
変するゲート電圧発生手段とを備えたことを特徴とする
ものである。
SUMMARY OF THE INVENTION A transistor amplifier according to the present invention is an amplifier for controlling an output level and a distortion level by a voltage value supplied to a drain and a gate. Drain voltage generating means for varying the drain voltage value so that the output level is equal to or higher than a predetermined level; distortion detecting means for detecting the distortion level of the amplifier from the input level and the output level of the amplifier; And a gate voltage generating means for varying a gate voltage value.

【0006】[0006]

【発明の実施の形態】実施の形態1.図1はこの発明の
実施の形態1に係るRFトランジスタ増幅器を示すもの
で、図において、1はRFトランジスタ、1aはそのド
レイン(コレクタ)、1bはそのゲート(ベース)、2
は増幅器の入力端、3は出力端である。4はRFトラン
ジスタ1のドレイン1aの回路に電圧を供給するドレイ
ン電圧発生回路、5はRFトランジスタ1のゲート1b
の回路に電圧を供給するゲート電圧発生回路、6は上記
ドレイン電圧発生回路4とゲート電圧発生回路5の出力
電圧を制御する制御回路である。7は、増幅器の入力端
2と出力端3にそれぞれ接続された分波器9、10から
の信号を入力し、それを検波回路8で検波する歪レベル
検出回路である。上記制御回路6には上記歪レベル検出
回路7の出力と、出力端3に接続された分波器(出力レ
ベル検出手段)11の出力が与えられる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 shows an RF transistor amplifier according to a first embodiment of the present invention. In the figure, 1 is an RF transistor, 1a is its drain (collector), 1b is its gate (base), 2b.
Is an input terminal of the amplifier, and 3 is an output terminal. 4 is a drain voltage generation circuit for supplying a voltage to the circuit of the drain 1a of the RF transistor 1, and 5 is a gate 1b of the RF transistor 1.
A gate voltage generating circuit 6 supplies a voltage to the above circuit, and a control circuit 6 controls output voltages of the drain voltage generating circuit 4 and the gate voltage generating circuit 5. Reference numeral 7 denotes a distortion level detection circuit that receives signals from the duplexers 9 and 10 connected to the input terminal 2 and the output terminal 3 of the amplifier, respectively, and detects the signals with the detection circuit 8. The output of the distortion level detecting circuit 7 and the output of the duplexer (output level detecting means) 11 connected to the output terminal 3 are given to the control circuit 6.

【0007】次にその動作を図1、図2により説明す
る。RFトランジスタ素子1のRF最大出力値20は、
そのドレイン電圧値によって決定付けられる。一方、R
Fトランジスタ素子1の効率21は、RF最大出力値2
0からのバックオフ量(飽和出力と動作出力との差)2
2によって決まる。従って、異なる規定出力を必要とす
る場合や、変化するRF出力電力において、常に最大の
効率を維持するためには、常に同じバックオフ量を保つ
必要がある。また、最小の歪みレベル23を維持するた
めには、ゲート電圧によって制御することの出来るアイ
ドルドレイン電流値(デバイス動作点)を最適化する必要
がある。
Next, the operation will be described with reference to FIGS. The RF maximum output value 20 of the RF transistor element 1 is
It is determined by the drain voltage value. On the other hand, R
The efficiency 21 of the F-transistor element 1 is expressed by the RF maximum output value 2
Back-off amount from 0 (difference between saturated output and operation output) 2
Determined by 2. Therefore, in the case where a different specified output is required or in the case of changing RF output power, it is necessary to always maintain the same back-off amount in order to always maintain the maximum efficiency. In order to maintain the minimum distortion level 23, it is necessary to optimize an idle drain current value (device operating point) that can be controlled by the gate voltage.

【0008】上記図1の回路において、RFトランジス
タ素子1のドレイン電圧発生回路4にドレイン電圧可変
機能を付加し、制御回路6に、外部からの異なるRF規
定出力や、変化するトランジスタ1の出力端3の出力を
分波器11から加えて、ドレイン電圧発生回路4のドレ
イン電圧を変化させ、常に最大の効率21が得られるよ
うにする。と同時に、歪レベル検出回路7でその歪みレ
ベルも検出し、最小の歪みレベルが得られるように、歪
レベル検出回路7の出力によって制御回路6から、ゲー
ト電圧発生回路5のゲート電圧可変機能により、異なる
RF規定出力や変化するRF出力に対して、ゲート電圧
を制御する。
In the circuit shown in FIG. 1, a drain voltage variable function is added to the drain voltage generating circuit 4 of the RF transistor element 1, and a control circuit 6 is provided with a different RF specified output from the outside and a variable output terminal of the transistor 1. 3 is applied from the duplexer 11 to change the drain voltage of the drain voltage generating circuit 4 so that the maximum efficiency 21 is always obtained. At the same time, the distortion level is also detected by the distortion level detection circuit 7, and the output of the distortion level detection circuit 7 is used by the control circuit 6 by the gate voltage variable function of the gate voltage generation circuit 5 so that the minimum distortion level is obtained. The gate voltage is controlled for different RF regulation outputs and changing RF outputs.

【0009】以上のように、例えば多段RF増幅器の最
終段増幅器に用いられるRFトランジスタ素子1のRF
飽和出力値と歪み特性のバラツキを、ドレイン電圧発生
回路4とゲート電圧発生回路5によって吸収する。これ
により、多段RF増幅器の性能のバラツキを軽減するこ
とができる。
As described above, for example, the RF of the RF transistor element 1 used in the final-stage amplifier of the multi-stage RF amplifier
Variations in the saturation output value and the distortion characteristics are absorbed by the drain voltage generation circuit 4 and the gate voltage generation circuit 5. As a result, variations in the performance of the multi-stage RF amplifier can be reduced.

【0010】実施の形態2.図3はこの発明をフィード
フォワード増幅器に実施した実施の形態2を示すもので
ある。図において、30はフィードフォワード増幅器、
31はその入力端、32は出力端である。33は最終段
増幅器、34は補助増幅器である。
Embodiment 2 FIG. 3 shows a second embodiment in which the present invention is applied to a feedforward amplifier. In the figure, 30 is a feedforward amplifier,
Reference numeral 31 denotes an input terminal, and 32 denotes an output terminal. 33 is a final stage amplifier, and 34 is an auxiliary amplifier.

【0011】フィードフォワード増幅器30のRF最大
出力電力と歪み特性が最終段増幅器33によって決づけ
られるように、その前段増幅器35のバックオフ量を取
っておく。前段増幅器35は最終段増幅器33に比べ消
費電力が十分小さいので、バックオフ量を大きく取って
も全体の効率には大きく影響はしない。
The back-off amount of the pre-amplifier 35 is set aside so that the RF maximum output power and the distortion characteristic of the feed-forward amplifier 30 are determined by the final-stage amplifier 33. Since the power consumption of the pre-amplifier 35 is sufficiently smaller than that of the final-stage amplifier 33, a large back-off amount does not significantly affect the overall efficiency.

【0012】最終段増幅器33のドレイン回路33aへ
の給電回路36は、電源回路37の他、ドレイン電圧可
変回路38とドレイン電圧制御回路39で構成される。
また、最終段増幅器33のゲート回路33bへの給電回
路40は、電源回路41の他、ゲート電圧可変回路42
とゲート電圧制御回路43で構成される。歪レベル検出
回路44は補助増幅器34の前段の分波器45から歪レ
ベルを検出し、その出力で制御回路39、43を制御す
る。46はCPU、47は外部信号、48は前段増幅器
35の電源回路である。
The power supply circuit 36 for the drain circuit 33a of the final-stage amplifier 33 includes a power supply circuit 37, a drain voltage variable circuit 38 and a drain voltage control circuit 39.
The power supply circuit 40 to the gate circuit 33b of the final-stage amplifier 33 includes a power supply circuit 41 and a gate voltage variable circuit 42.
And a gate voltage control circuit 43. The distortion level detection circuit 44 detects the distortion level from the splitter 45 at the preceding stage of the auxiliary amplifier 34, and controls the control circuits 39 and 43 with its output. 46 is a CPU, 47 is an external signal, and 48 is a power supply circuit of the preamplifier 35.

【0013】本フィードフォワード増幅器30は、45
wと30wのRF規定出力を持ち合わせており、予め検
出した歪み特性とのトレードオフのなかで、最大の効率
と最小の歪みになるように決められたドレイン電圧とゲ
ート電圧になるよう、制御回路39、43を設定してお
く。外部信号47によるRF規定出力切換の信号を受け
たCPU46が制御回路39、43に指令を与え、制御
回路39、43は設定したドレイン電圧とゲート電圧を
切り換える。その結果、それぞれの規定出力において、
同様値の効率と歪みレベルが実現される。
The feedforward amplifier 30 includes a
The control circuit has the RF specified output of 30 w and 30 w and has a drain voltage and a gate voltage determined to have the maximum efficiency and the minimum distortion in the trade-off between the distortion characteristics detected in advance. 39 and 43 are set in advance. The CPU 46 which has received the signal for switching the RF regulated output by the external signal 47 gives a command to the control circuits 39 and 43, and the control circuits 39 and 43 switch the set drain voltage and gate voltage. As a result, at each specified output,
Similar values of efficiency and distortion level are achieved.

【0014】実施の形態3.図4はこの発明をフィード
フォワード増幅器に実施した実施の形態3を示すもので
ある。図において、実施の形態1の図3と同一機能の要
素には同一符号を付して説明を省略する。図4におい
て、49は出力端32に設けられた分波器50に接続さ
れた検波回路である。
Embodiment 3 FIG. 4 shows a third embodiment in which the present invention is applied to a feedforward amplifier. In the figure, components having the same functions as those in FIG. 3 of the first embodiment are denoted by the same reference numerals, and description thereof will be omitted. In FIG. 4, reference numeral 49 denotes a detection circuit connected to the duplexer 50 provided at the output terminal 32.

【0015】フィードフォワード増幅器30のRF最大
出力電力と歪み特性が最終段増幅器33によって決づけ
られるように、その前段増幅器35のバックオフ量を取
っておく。前段増幅器35は最終段増幅器33に比べ消
費電力は十分小さいので、バックオフ量を大きく取って
も全体の効率には大きく影響はしない。
The back-off amount of the pre-amplifier 35 is reserved so that the RF maximum output power and the distortion characteristic of the feed-forward amplifier 30 are determined by the final-stage amplifier 33. Since the power consumption of the pre-amplifier 35 is sufficiently smaller than that of the final-stage amplifier 33, even if the back-off amount is increased, the overall efficiency is not significantly affected.

【0016】最終段増幅器33のドレイン回路33aへ
の給電回路36は、電源回路37の他、ドレイン電圧可
変回路38とドレイン電圧制御回路39で構成される。
また、最終段増幅器33のゲート回路33bへの給電回
路40は、電源回路41の他、ゲート電圧可変回路42
とゲート電圧制御回路43で構成される。
The power supply circuit 36 to the drain circuit 33a of the final-stage amplifier 33 includes a power supply circuit 37, a drain voltage variable circuit 38 and a drain voltage control circuit 39.
The power supply circuit 40 to the gate circuit 33b of the final-stage amplifier 33 includes a power supply circuit 41 and a gate voltage variable circuit 42.
And a gate voltage control circuit 43.

【0017】フィードフォワード増幅器30は任意のR
F出力レベルを持ち合わせており、最大効率と最小の歪
み特性が得られるように、出力端32に設けられた分波
器50によって分波された出力信号を検波回路49によ
り検波した情報と、歪レベル検出回路44によって得ら
れた情報から、ドレイン電圧とゲート電圧が最大効率で
かつ低歪み特性の状態を実現するように、制御回路3
9、43を設定しておく。その結果、様々な出力レベル
において、最大の効率と最小の歪みレベルを実現でき
る。
The feed-forward amplifier 30 has an arbitrary R
F output level, and information obtained by detecting an output signal split by a splitter 50 provided at an output end 32 by a detection circuit 49 so that maximum efficiency and minimum distortion characteristics can be obtained. From the information obtained by the level detection circuit 44, the control circuit 3 controls the drain voltage and the gate voltage so as to realize the state of the maximum efficiency and the low distortion characteristic.
9 and 43 are set in advance. As a result, maximum efficiency and minimum distortion level can be achieved at various output levels.

【0018】[0018]

【発明の効果】以上のように、この発明によれば、量産
時のトランジスタ素子の最大出力や歪特性のバラツキに
より生ずるトランジスタ増幅器の性能のバラツキを抑
え、トランジスタ増幅器の多規定出力化、高効率化、低
歪化などの性能を向上させることができる。
As described above, according to the present invention, the variation in the performance of the transistor amplifier caused by the variation in the maximum output and the distortion characteristics of the transistor element during mass production is suppressed, the transistor amplifier has a multi-specified output, and the efficiency is high. Performance such as reduction in distortion and distortion can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1に係るRFトランジ
スタ増幅器を示す回路構成図である。
FIG. 1 is a circuit configuration diagram showing an RF transistor amplifier according to Embodiment 1 of the present invention.

【図2】 実施の形態1の動作を説明する図である。FIG. 2 is a diagram illustrating the operation of the first embodiment.

【図3】 この発明の実施の形態2に係るRFトランジ
スタ増幅器を示す回路構成図である。
FIG. 3 is a circuit configuration diagram showing an RF transistor amplifier according to a second embodiment of the present invention.

【図4】 この発明の実施の形態3に係るRFトランジ
スタ増幅器を示す回路構成図である。
FIG. 4 is a circuit configuration diagram showing an RF transistor amplifier according to Embodiment 3 of the present invention.

【符号の説明】[Explanation of symbols]

1 RFトランジスタ、 1a ドレイ
ン、1b ゲート、 2 入
力端、3 出力端、 4 ド
レイン電圧発生回路、5 ゲート電圧発生回路、
6 制御回路、7 歪レベル検出回路、
8 検波回路、9 分波器、
10 分波器、11 分波器、
30 フィードフォワード増幅器、31
入力端、 32 出力端、33
最終段増幅器、 33a ドレイン回
路、33b ゲート回路、 34
補助増幅器、35 前段増幅器、
36 制御回路、37 電源回路、
38 ドレイン電圧可変回路、39 制御回路、
40 制御回路、41 電源回
路、 42 ゲート電圧可変回
路、43 ゲート電圧制御回路、 44 歪
レベル検出回路、45 分波器、
46 CPU、47 外部信号、
48 電源回路、49 検波回路、
50 分波回路。
1 RF transistor, 1a drain, 1b gate, 2 input terminal, 3 output terminal, 4 drain voltage generation circuit, 5 gate voltage generation circuit,
6 control circuit, 7 distortion level detection circuit,
8 detection circuit, 9 demultiplexer,
10 splitter, 11 splitter,
30 feed forward amplifier, 31
Input end, 32 Output end, 33
Final stage amplifier, 33a drain circuit, 33b gate circuit, 34
Auxiliary amplifier, 35 pre-amplifier,
36 control circuit, 37 power supply circuit,
38 drain voltage variable circuit, 39 control circuit,
40 control circuit, 41 power supply circuit, 42 gate voltage variable circuit, 43 gate voltage control circuit, 44 distortion level detection circuit, 45 duplexer,
46 CPU, 47 external signal,
48 power supply circuit, 49 detection circuit,
50 branching circuit.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J091 AA04 AA41 AA58 CA21 CA36 FA10 HA09 KA11 KA33 KA55 KA68 MA14 MA20 MA22 SA13 5J100 JA01 KA05 LA00 QA01 QA04 SA01 5J500 AA04 AA41 AA58 AC21 AC36 AF10 AH09 AK11 AK33 AK55 AK68 AM14 AM20 AM22 AS13   ────────────────────────────────────────────────── ─── Continuation of front page    F term (reference) 5J091 AA04 AA41 AA58 CA21 CA36                       FA10 HA09 KA11 KA33 KA55                       KA68 MA14 MA20 MA22 SA13                 5J100 JA01 KA05 LA00 QA01 QA04                       SA01                 5J500 AA04 AA41 AA58 AC21 AC36                       AF10 AH09 AK11 AK33 AK55                       AK68 AM14 AM20 AM22 AS13

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ドレインとゲートに供給する電圧値によ
り、出力レベルおよび歪レベルを制御する増幅器であっ
て、この増幅器の出力レベル検出手段と、この出力レベ
ルが所定レベル以上になるようにドレイン電圧値を可変
するドレイン電圧発生手段と、増幅器の入力レベルと出
力レベルから増幅器の歪レベルを検出する歪検出手段
と、この歪レベルが最小となるようにゲート電圧値を可
変するゲート電圧発生手段とを備えたことを特徴とする
トランジスタ増幅器。
1. An amplifier for controlling an output level and a distortion level by a voltage value supplied to a drain and a gate, comprising: an output level detecting means for the amplifier; and a drain voltage for controlling the output level to a predetermined level or more. Drain voltage generating means for varying the value, distortion detecting means for detecting the distortion level of the amplifier from the input level and output level of the amplifier, and gate voltage generating means for varying the gate voltage value such that the distortion level is minimized. A transistor amplifier comprising:
JP2002148148A 2002-05-22 2002-05-22 Feed forward amplifier Expired - Fee Related JP3951804B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002148148A JP3951804B2 (en) 2002-05-22 2002-05-22 Feed forward amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002148148A JP3951804B2 (en) 2002-05-22 2002-05-22 Feed forward amplifier

Publications (2)

Publication Number Publication Date
JP2003347864A true JP2003347864A (en) 2003-12-05
JP3951804B2 JP3951804B2 (en) 2007-08-01

Family

ID=29766846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002148148A Expired - Fee Related JP3951804B2 (en) 2002-05-22 2002-05-22 Feed forward amplifier

Country Status (1)

Country Link
JP (1) JP3951804B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011507458A (en) * 2007-12-18 2011-03-03 クゥアルコム・インコーポレイテッド Amplifier with dynamic bias

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011507458A (en) * 2007-12-18 2011-03-03 クゥアルコム・インコーポレイテッド Amplifier with dynamic bias
US8552803B2 (en) 2007-12-18 2013-10-08 Qualcomm Incorporated Amplifier with dynamic bias

Also Published As

Publication number Publication date
JP3951804B2 (en) 2007-08-01

Similar Documents

Publication Publication Date Title
US6369649B2 (en) Transmission power amplification method and apparatus
US7554394B2 (en) Power amplifier circuit
JP4330549B2 (en) High frequency power amplifier
JP2008061124A (en) Power amplifier and portable telephone terminal
JP2001168647A5 (en)
JP3180711B2 (en) Gain control device
JP2000174559A (en) Microwave power amplifier
US11108365B2 (en) Class-D amplifier and operating method
JPH06132746A (en) Power amplifier
JP2012015798A (en) High-frequency power amplifier
JP4707319B2 (en) Pulse power amplifier
JP2003347864A (en) Transistor amplifier
KR20030014237A (en) High frequency amplifier
US7706761B2 (en) Power amplifying circuit in mobile terminal
JP2000077953A (en) High frequency amplifier and feed forward distortion compensating amplifier
JP2002185270A (en) Power amplifier and communication apparatus
JP4481212B2 (en) Digital switching amplifier
JPH0350903A (en) Power amplifier circuit
JPH0851317A (en) High frequency amplifier circuit
JP2004159102A (en) High-frequency power amplifier circuit
JP3436648B2 (en) Waveform correction amplifier
JP2002076786A (en) Distortion compensated amplifier
KR200249930Y1 (en) High-efficiency power amplifier for a mobile phone
JP2003324326A (en) High-frequency amplifying unit
JP2002344247A (en) Low-power consumption amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070215

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070416

LAPS Cancellation because of no payment of annual fees