JP4481212B2

JP4481212B2 - Digital switching amplifier

Info

Publication number: JP4481212B2
Application number: JP2005122143A
Authority: JP
Inventors: 直子兵藤
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2005-04-20
Filing date: 2005-04-20
Publication date: 2010-06-16
Anticipated expiration: 2025-04-20
Also published as: JP2006303865A

Description

本発明は、入力信号に従ったデジタルスイッチング信号出力を行い、スピーカー、ヘッドホン、圧電素子、発熱素子、モーター等の抵抗性、容量性、インダクタンス性の負荷を駆動したり、あるいは電圧、電流、電荷等の電気的信号を出力するデジタルスイッチングアンプに関するものである。 The present invention outputs a digital switching signal according to an input signal, drives a resistive, capacitive, or inductance load such as a speaker, a headphone, a piezoelectric element, a heating element, a motor, etc. The present invention relates to a digital switching amplifier that outputs electrical signals such as.

例えばオーディオ分野において、スピーカーやヘッドホン等の低抵抗負荷を駆動しアナログ音声信号を発生させるアンプとして、デジタルスイッチングアンプ（またはＤ級アンプ）が知られている。このアンプは、大きな振幅出力を実現しやすく、アンプ内での電圧降下が小さいため低発熱であることから、ＬＳＩに集積化したり、小型のセットに用いる部品として、大変有用である。
さらに、スイッチング増幅された信号を入力側に負帰還することによって、歪みやノイズ特性を向上させるデジタルスイッチングアンプが提供されている。このようなデジタルスイッチングアンプの例として、第１の従来例として挙げる特許文献１に記載のものが知られている。 For example, in the audio field, a digital switching amplifier (or a class D amplifier) is known as an amplifier that drives a low resistance load such as a speaker or headphones to generate an analog audio signal. Since this amplifier easily realizes a large amplitude output and generates a low voltage due to a small voltage drop in the amplifier, it is very useful as a component integrated in an LSI or used for a small set.
Further, there is provided a digital switching amplifier that improves the distortion and noise characteristics by negatively feeding back the amplified signal to the input side. As an example of such a digital switching amplifier, one described in Patent Document 1 cited as a first conventional example is known.

この第１の従来例は、図７に示すように、積分器６１と、パルス幅変調器６２と、スイッチング増幅回路６３と、ローパスフィルタ６４と、帰還回路６５とを備えている。積分器６１は、入力信号６０と帰還信号との差分を積分した差分積分信号を出力する。パルス幅変調器６２では、前記差分積分信号に基づいて１ビット信号を発生し、出力する。スイッチング増幅回路６３では、前記１ビット信号をスイッチング増幅し、スイッチング増幅された１ビット信号はローパスフィルタ６４によって帯域制限された後、スピーカーやヘッドホンなどの負荷６６を駆動する。同時に、スイッチング増幅された１ビット信号は、帰還信号として帰還回路６５によって積分器６１に負帰還される。 As shown in FIG. 7, the first conventional example includes an integrator 61, a pulse width modulator 62, a switching amplifier circuit 63, a low-pass filter 64, and a feedback circuit 65. The integrator 61 outputs a difference integration signal obtained by integrating the difference between the input signal 60 and the feedback signal. The pulse width modulator 62 generates and outputs a 1-bit signal based on the differential integration signal. In the switching amplifier circuit 63, the 1-bit signal is subjected to switching amplification, and the 1-bit signal subjected to switching amplification is band-limited by a low-pass filter 64, and then drives a load 66 such as a speaker or headphones. At the same time, the switching-amplified 1-bit signal is negatively fed back to the integrator 61 by the feedback circuit 65 as a feedback signal.

第１の従来例では、スイッチング増幅された出力信号を入力側に負帰還することにより、電源電圧の変動やスイッチングによる波形の歪みなどによる出力信号の入力信号との誤差成分を補正することができ、歪みやノイズ特性の向上を可能としている。
一方、例えばオーディオ分野のスピーカーやヘッドホン等のアンプにおいては、アンプをパワーアップする際にボツ音（またはポップノイズ）が発生しないようにすることが必須である。一般に、アンプをパワーアップする際には、アンプの出力信号をミュートしておき、アンプが入力に対応した出力信号を安定して出力する状態になってからミュートを解除して、ポップノイズが発生しないようにする必要がある。 In the first conventional example, an error component from the input signal of the output signal due to fluctuations in the power supply voltage or waveform distortion due to switching can be corrected by negatively feeding back the output signal after switching amplification to the input side. Improves distortion and noise characteristics.
On the other hand, for example, in an amplifier such as a speaker or a headphone in the audio field, it is indispensable to prevent a noise (or pop noise) from occurring when the amplifier is powered up. Generally, when powering up an amplifier, the output signal of the amplifier is muted, and the mute is released after the amplifier has stably output the output signal corresponding to the input, causing pop noise. It is necessary not to do.

デジタルスイッチングアンプにおいて、前記のポップノイズに対する出力制御を行う例としては、第２の従来例として挙げる特許文献２のように、アンプの動作開始時の所定期間中に、スイッチング増幅される信号を、“Ｈ”と“Ｌ”が平均的に等しくなるような信号となるように設定し、平均的に０レベルの信号が出力されるようにするという方法が知られている。 In the digital switching amplifier, as an example of performing output control for the pop noise, as in Patent Document 2 cited as the second conventional example, a signal that is switched and amplified during a predetermined period at the start of operation of the amplifier, A method is known in which “H” and “L” are set to be equal to each other on average and a zero level signal is output on average.

この第２の従来例は、図８に示すように、パルス幅変調器７１と、スイッチング増幅回路７２と、ローパスフィルタ７３と、初期値設定回路７４とを備えている。入力信号７０をもとにパルス幅変調器７１で発生した１ビット信号をスイッチング増幅回路７２でスイッチング増幅し、ローパスフィルタ７３によって帯域制限された後、スピーカーやヘッドホンなどの負荷７５を駆動する。アンプの初期動作時には、初期値設定回路７４の制御で、１ビット信号データを所定期間、連続的に初期値すなわち“Ｈ”と“Ｌ”の期間が平均的に等しくなるような配列のデータとする。これによって、初期動作時に負荷７５に供給される信号は０レベルが連続する信号となり、ミュート状態を実現することができる。
特開平５−６３４５７号公報特開２００２―１５８５４１号公報 As shown in FIG. 8, the second conventional example includes a pulse width modulator 71, a switching amplifier circuit 72, a low-pass filter 73, and an initial value setting circuit 74. A 1-bit signal generated by the pulse width modulator 71 based on the input signal 70 is switched and amplified by the switching amplifier circuit 72 and band-limited by the low-pass filter 73, and then a load 75 such as a speaker or headphones is driven. During the initial operation of the amplifier, the initial value setting circuit 74 controls the 1-bit signal data so that the initial value, that is, the data in an array in which the “H” and “L” periods are equal on average, continuously. To do. As a result, the signal supplied to the load 75 during the initial operation becomes a signal in which the 0 level continues, and a mute state can be realized.
JP-A-5-63457 JP 2002-158541 A

ところで、前述の従来例１のような、負帰還をもつ構成のデジタルスイッチングアンプにおいても、動作開始時のポップノイズの発生をおさえることが必要であるが、従来例２のように初期動作時の所定期間に０レベルの信号を出力することによってポップノイズが発生しないようにすると、以下のような不都合が生じる。
すなわち、積分器６１には、入力信号６０と、スイッチング増幅された後帰還回路６５を経て負帰還された信号とが入力され、この負帰還される信号は入力信号６０と同等のレベルの信号であるはずであるが、初期動作時には、入力信号６０はそのまま入力されているのに対し、負帰還される信号は本来の帰還信号とは異なる、強制的に０レベルとされた信号であるため、積分器出力は期待される出力と異なる値に安定化されてしまい、初期動作終了後、出力のミュート状態が解除された時から積分器出力が急激に変動して、大きなノイズとして聞こえてしまう可能性がある。
そこで、本発明は、負帰還をもつ構成のデジタルスイッチングアンプにおいても、動作開始時のポップノイズの発生を抑えながら、同時にループの初期化、すなわち積分器出力の適正化も正しく行うことを可能にしたデジタルスイッチングアンプを提供することを目的とする。 Incidentally, in the digital switching amplifier having the negative feedback as in the above-described conventional example 1, it is necessary to suppress the generation of pop noise at the start of the operation. If pop noise is not generated by outputting a 0 level signal in a predetermined period, the following inconvenience occurs.
That is, the integrator 61 receives the input signal 60 and a signal that has been subjected to switching amplification and then negatively fed back through the feedback circuit 65. The negatively fed back signal is a signal having a level equivalent to that of the input signal 60. Although it should be, since the input signal 60 is input as it is in the initial operation, the negative feedback signal is different from the original feedback signal and is forcibly set to the 0 level. The integrator output is stabilized to a value different from the expected output, and after the initial operation is completed, the integrator output may suddenly fluctuate from when the output mute state is released, and may be heard as large noise There is sex.
Therefore, the present invention enables the initialization of the loop, that is, the optimization of the integrator output to be performed correctly while suppressing the occurrence of pop noise at the start of operation even in a digital switching amplifier having a negative feedback configuration. An object of the present invention is to provide a digital switching amplifier.

上記課題を解決するために、本発明のデジタルスイッチングアンプは、以下のような構成からなる。
すなわち、請求項１に記載の発明は、入力信号を積分する積分器と、前記積分器の出力信号に応じてパルス幅変調を行う第１のパルス幅変調器と、無信号状態を表現する所定のパルスを出力する第２のパルス幅変調器と、前記第１のパルス幅変調器の出力信号あるいは前記第２のパルス幅変調器の出力信号を入力としてスイッチング増幅を行い、増幅された出力信号を負荷に与える第１のスイッチング増幅回路と、前記第１のパルス幅変調器の出力信号を入力としてスイッチング増幅を行う第２のスイッチング増幅回路と、前記第１のスイッチング増幅回路の出力信号あるいは前記第２のスイッチング増幅回路の出力信号のいずれかを前記積分器の入力側に負帰還する帰還回路と、を備え、動作開始時の所定期間には、前記第１のスイッチング増幅回路には前記第２のパルス幅変調器の出力信号が、前記第２のスイッチング増幅回路には前記第１のパルス幅変調器の出力信号が、前記帰還回路には前記第２のスイッチング増幅回路の出力信号がそれぞれ入力され、前記所定期間の終了後は、前記第１のスイッチング増幅回路には前記第１のパルス幅変調器の出力信号が、前記帰還回路には前記第１のスイッチング増幅回路の出力信号がそれぞれ入力されることを特徴としている。 In order to solve the above problems, the digital switching amplifier of the present invention has the following configuration.
That is, according to the first aspect of the present invention, an integrator that integrates an input signal, a first pulse width modulator that performs pulse width modulation in accordance with an output signal of the integrator, and a predetermined signal expressing a no-signal state. The second pulse width modulator that outputs the pulse of the above and the output signal of the first pulse width modulator or the output signal of the second pulse width modulator as input to perform the switching amplification, and the amplified output signal A first switching amplifier circuit that applies a load to the load, a second switching amplifier circuit that performs switching amplification using the output signal of the first pulse width modulator as an input, and an output signal of the first switching amplifier circuit or the A feedback circuit that negatively feeds back one of the output signals of the second switching amplifier circuit to the input side of the integrator, and during the predetermined period at the start of the operation, The output signal of the second pulse width modulator is supplied to the amplifier circuit, the output signal of the first pulse width modulator is supplied to the second switching amplifier circuit, and the second switching amplifier is supplied to the feedback circuit. The output signal of the circuit is input, and after the predetermined period, the output signal of the first pulse width modulator is input to the first switching amplifier circuit, and the first switching amplifier is input to the feedback circuit. The output signal of the circuit is inputted, respectively.

請求項２に記載の発明は、請求項１に記載のデジタルスイッチングアンプにおいて、前記第１のパルス幅変調器と前記第１のスイッチング増幅回路または前記第２のスイッチング増幅回路とを接続する第１のスイッチ、および前記第２のパルス幅変調器と前記第１のスイッチング増幅回路とを接続する第２のスイッチを含む第１のパス切替回路と、前記第１のスイッチング増幅回路または前記第２のスイッチング増幅回路と前記帰還回路とを接続する第３のスイッチを含む第２のパス切替回路とを、さらに備え、動作開始時の所定期間には、前記第１のスイッチは前記第１のパルス幅変調器と前記第２のスイッチング増幅回路との接続を行い、前記第２のスイッチは前記第２のパルス幅変調器と前記第１のスイッチング増幅回路との接続を行い、かつ前記第３のスイッチは前記第２のスイッチング増幅回路と前記帰還回路との接続を行い、前記所定期間の終了後は、前記第１のスイッチは前記第１のパルス幅変調器と前記第１のスイッチング増幅回路との接続を行い、前記第３のスイッチは前記第１のスイッチング増幅回路と前記帰還回路との接続を行うことを特徴としている。 According to a second aspect of the present invention, in the digital switching amplifier according to the first aspect, the first pulse width modulator is connected to the first switching amplifier circuit or the second switching amplifier circuit. And a first path switching circuit including a second switch connecting the second pulse width modulator and the first switching amplifier circuit, and the first switching amplifier circuit or the second switching amplifier circuit. A second path switching circuit including a third switch that connects the switching amplifier circuit and the feedback circuit, and the first switch has the first pulse width during a predetermined period at the start of operation. A modulator is connected to the second switching amplifier circuit, and the second switch connects the second pulse width modulator to the first switching amplifier circuit. And the third switch connects the second switching amplifier circuit and the feedback circuit, and after the predetermined period, the first switch is connected to the first pulse width modulator and the first pulse width modulator. The third switch is connected to the first switching amplifier circuit and the feedback circuit, and the third switch is connected to the feedback circuit.

請求項３に記載の発明は、入力信号を積分する積分器と、前記積分器の出力信号に応じたパルス幅変調の動作、および無信号状態を表現する所定のパルスを出力する動作を選択的に行うことができる第１のパルス幅変調器と、前記積分器の出力信号に応じてパルス幅変調を行う第２のパルス幅変調器と、前記第１のパルス幅変調器の出力信号を入力としてスイッチング増幅を行い、増幅された出力信号を負荷に与える第１のスイッチング増幅回路と、前記第２のパルス幅変調器の出力信号を入力としてスイッチング増幅を行う第２のスイッチング増幅回路と、前記第１のスイッチング増幅回路の出力信号あるいは前記第２のスイッチング増幅回路の出力信号のいずれかを前記積分器の入力側に負帰還する帰還回路と、を備え、動作開始時の所定期間には、前記第１のパルス幅変調器は無信号状態を表現する所定のパルスを出力する動作を行うと同時に、前記帰還回路には前記第２のスイッチング増幅回路の出力信号が入力され、前記所定期間の終了後は、前記第１のパルス幅変調器は前記積分器の出力信号に応じたパルス幅変調の動作を行うと同時に、前記帰還回路には前記第１のスイッチング増幅回路の出力信号が入力されることを特徴としている。 According to a third aspect of the present invention, an integrator that integrates an input signal, a pulse width modulation operation according to the output signal of the integrator, and an operation that outputs a predetermined pulse expressing a no-signal state are selectively used. The first pulse width modulator that can be used for the output, the second pulse width modulator that performs pulse width modulation according to the output signal of the integrator, and the output signal of the first pulse width modulator A first switching amplifier circuit that performs switching amplification as described above and applies the amplified output signal to a load; a second switching amplifier circuit that performs switching amplification by using the output signal of the second pulse width modulator as input; and A feedback circuit that negatively feeds back either the output signal of the first switching amplifier circuit or the output signal of the second switching amplifier circuit to the input side of the integrator. In the period, the first pulse width modulator performs an operation of outputting a predetermined pulse representing a no-signal state, and at the same time, an output signal of the second switching amplifier circuit is input to the feedback circuit, After the predetermined period, the first pulse width modulator performs a pulse width modulation operation according to the output signal of the integrator, and at the same time, the feedback circuit outputs to the output of the first switching amplifier circuit. It is characterized in that a signal is input.

請求項４に記載の発明は、請求項３に記載のデジタルスイッチングアンプにおいて、前記第１のスイッチング増幅回路または前記第２のスイッチング増幅回路と前記帰還回路とを接続するスイッチを含むパス切替回路をさらに備え、動作開始時の所定期間には、前記第１のパルス幅変調器は無信号状態を表現する所定のパルスを出力する動作を行うと同時に、前記スイッチは前記第２のスイッチング増幅回路と前記帰還回路との接続を行い、前記所定期間の終了後は、前記第１のパルス幅変調器は前記積分器の出力信号に応じてパルス幅変調の動作を行うと同時に、前記スイッチは前記第１のスイッチング増幅回路と前記帰還回路との接続を行うことを特徴としている。 According to a fourth aspect of the present invention, in the digital switching amplifier according to the third aspect, a path switching circuit including a switch that connects the first switching amplifier circuit or the second switching amplifier circuit and the feedback circuit. In addition, the first pulse width modulator performs an operation of outputting a predetermined pulse representing a no-signal state, and at the same time, the switch is connected to the second switching amplifier circuit during a predetermined period at the start of the operation. After the connection to the feedback circuit and after the end of the predetermined period, the first pulse width modulator performs a pulse width modulation operation according to the output signal of the integrator, and at the same time, the switch The switching amplifier circuit 1 and the feedback circuit are connected.

請求項５に記載の発明は、入力信号を積分する積分器と、前記積分器の出力信号に応じてパルス幅変調を行う第１のパルス幅変調器と、無信号状態を表現する所定のパルスを出力する第２のパルス幅変調器と、前記第１のパルス幅変調器の出力信号あるいは前記第２のパルス幅変調器の出力信号のいずれかを入力としてスイッチング増幅を行い、増幅された出力信号を負荷に与えるスイッチング増幅回路と、前記第１のパルス幅変調器の出力信号および前記スイッチング増幅回路の出力信号を、第１および第２の増幅率でそれぞれ増幅して前記積分器の入力側に負帰還する帰還回路と、を備え、動作開始時の所定期間には、前記スイッチング増幅回路には前記第２のパルス幅変調器の出力信号が入力されると同時に、前記帰還回路によって前記第１のパルス幅変調器の出力信号が第１の増幅率で増幅されて前記積分器の入力側に負帰還され、前記所定期間の終了後は、前記スイッチング増幅回路には前記第１のパルス幅変調器の出力信号が入力されると同時に、前記帰還回路によって前記スイッチング増幅回路の出力信号が第２の増幅率で増幅されて前記積分器の入力側に負帰還されることを特徴としている。 According to a fifth aspect of the present invention, there is provided an integrator that integrates an input signal, a first pulse width modulator that performs pulse width modulation in accordance with an output signal of the integrator, and a predetermined pulse that represents a no-signal state. The second pulse width modulator that outputs the output signal and the output signal of the first pulse width modulator or the output signal of the second pulse width modulator to perform switching amplification, and the amplified output A switching amplifier circuit for supplying a signal to a load; and an output signal of the first pulse width modulator and an output signal of the switching amplifier circuit are respectively amplified by first and second amplification factors to input the integrator And a feedback circuit that negatively feeds back to the switching amplifier circuit. During a predetermined period at the start of operation, the switching amplifier circuit receives the output signal of the second pulse width modulator and at the same time, The output signal of the first pulse width modulator is amplified with a first amplification factor and negatively fed back to the input side of the integrator. After the predetermined period, the switching amplifier circuit receives the first pulse. At the same time as the output signal of the width modulator is input, the output signal of the switching amplifier circuit is amplified by the feedback circuit with a second amplification factor and negatively fed back to the input side of the integrator. .

請求項６に記載の発明は、請求項５に記載のデジタルスイッチングアンプにおいて、前記第１のパルス幅変調器または前記第２のパルス幅変調器と前記スイッチング増幅回路とを接続する第１のスイッチを含むパス切替回路をさらに備え、前記帰還回路は、前記第１のパルス幅変調器の出力信号を第１の増幅率で増幅する第１の増幅回路と、前記スイッチング増幅回路の出力信号を第２の増幅率で増幅する第２の増幅回路と、前記第１の増幅回路または第２の増幅回路の出力信号を選択的に出力する第２のスイッチとを含み、動作開始時の所定期間には、前記第１のスイッチは前記第２のパルス幅変調器と前記スイッチング増幅回路との接続を行い、同時に、前記第２のスイッチは前記第１の増幅回路の出力信号を出力させ、前記所定期間の終了後は、前記第１のスイッチは前記第１のパルス幅変調器と前記スイッチング増幅回路との接続を行い、同時に、前記第２のスイッチは前記第２の増幅回路の出力信号を出力させることを特徴としている。 According to a sixth aspect of the present invention, in the digital switching amplifier according to the fifth aspect, the first switch that connects the first pulse width modulator or the second pulse width modulator and the switching amplifier circuit. The feedback circuit further includes a first amplifier circuit that amplifies the output signal of the first pulse width modulator at a first amplification factor, and the output signal of the switching amplifier circuit. A second amplifier circuit that amplifies at an amplification factor of 2 and a second switch that selectively outputs an output signal of the first amplifier circuit or the second amplifier circuit, and a predetermined period at the start of the operation The first switch connects the second pulse width modulator and the switching amplifier circuit, and at the same time, the second switch outputs an output signal of the first amplifier circuit, and the predetermined switch Period After completion, the first switch connects the first pulse width modulator and the switching amplifier circuit, and at the same time, the second switch outputs the output signal of the second amplifier circuit. It is characterized by.

請求項７に記載の発明は、入力信号を積分する積分器と、前記積分器の出力信号に応じたパルス幅変調の動作、および無信号状態を表現する所定のパルスを出力する動作を選択的に行うことができる第１のパルス幅変調器と、前記積分器の出力信号に応じてパルス幅変調を行う第２のパルス幅変調器と、前記第１のパルス幅変調器の出力信号を入力としてスイッチング増幅を行い、増幅された出力信号を負荷に与えるスイッチング増幅回路と、前記第２のパルス幅変調器の出力信号および前記スイッチング増幅回路の出力信号を、第１および第２の増幅率でそれぞれ増幅して前記積分器の入力側に負帰還する帰還回路と、を備え、動作開始時の所定期間には、前記第１のパルス幅変調器は無信号状態を表現する所定のパルスを出力すると同時に、前記帰還回路によって前記第２のパルス幅変調器の出力信号が第１の増幅率で増幅されて前記積分器の入力側に負帰還され、前記所定期間の終了後は、前記第１のパルス幅変調器は前記積分器の出力信号に応じてパルス幅変調を行うと同時に、前記帰還回路によって前記スイッチング増幅回路の出力信号が第２の増幅率で増幅されて前記積分器の入力側に負帰還されることを特徴としている。 According to a seventh aspect of the present invention, an integrator that integrates an input signal, a pulse width modulation operation according to the output signal of the integrator, and an operation that outputs a predetermined pulse expressing a no-signal state are selectively used. The first pulse width modulator that can be used for the output, the second pulse width modulator that performs pulse width modulation according to the output signal of the integrator, and the output signal of the first pulse width modulator A switching amplification circuit for performing switching amplification and supplying the amplified output signal to a load; and an output signal of the second pulse width modulator and an output signal of the switching amplification circuit at first and second amplification factors. And a feedback circuit that amplifies and feeds back negatively to the input side of the integrator, and during a predetermined period at the start of operation, the first pulse width modulator outputs a predetermined pulse representing a no-signal state. Then at the same time The feedback circuit amplifies the output signal of the second pulse width modulator with a first amplification factor and feeds back negatively to the input side of the integrator. After the predetermined period, the first pulse The width modulator performs pulse width modulation in accordance with the output signal of the integrator, and at the same time, the feedback circuit amplifies the output signal of the switching amplifier circuit with a second amplification factor and causes the negative input to the input side of the integrator. It is characterized by being returned.

請求項８に記載の発明は、請求項７に記載のデジタルスイッチングアンプにおいて、前記帰還回路は、前記第２のパルス幅変調器の出力信号を第１の増幅率で増幅する第１の増幅回路と、前記スイッチング増幅回路の出力信号を第２の増幅率で増幅する第２の増幅回路と、前記第１または第２の増幅回路の出力信号を選択的に出力するスイッチとを含み、動作開始時の所定期間には、前記第１のパルス幅変調器は無信号状態を表現する所定のパルスを出力する動作を行い、同時に、前記スイッチは前記第１の増幅回路の出力信号を出力させ、前記所定期間の終了後は、前記第１のパルス幅変調器は前記積分器の出力信号に応じてパルス幅変調の動作を行い、同時に、前記スイッチは前記第２の増幅回路の出力信号を出力させることを特徴としている。 The invention according to claim 8 is the digital switching amplifier according to claim 7, wherein the feedback circuit amplifies the output signal of the second pulse width modulator at a first amplification factor. And a second amplifier circuit that amplifies the output signal of the switching amplifier circuit with a second amplification factor, and a switch that selectively outputs the output signal of the first or second amplifier circuit, and starts operation. In a predetermined period of time, the first pulse width modulator performs an operation of outputting a predetermined pulse expressing a no-signal state, and at the same time, the switch outputs an output signal of the first amplifier circuit, After the predetermined period, the first pulse width modulator performs a pulse width modulation operation according to the output signal of the integrator, and at the same time, the switch outputs the output signal of the second amplifier circuit. It is characterized by letting There.

請求項９に記載の発明は、請求項１乃至請求項８のうちいずれか１の請求項に記載のデジタルスイッチングアンプにおいて、前記動作開始時の所定期間の終了後に、各部の動作を切り替えるタイミングを、入力信号が０レベルの時あるいは任意の微小レベルである時にしたことを特徴としている。 According to a ninth aspect of the present invention, in the digital switching amplifier according to any one of the first to eighth aspects, the timing of switching the operation of each unit after the end of the predetermined period at the start of the operation. , When the input signal is at 0 level or at an arbitrary minute level.

このような構成からなる本発明によれば、負帰還をもつ構成のデジタルスイッチングアンプにおいて、動作開始時のポップノイズ発生を防止すると同時に、ループの初期化、すなわち積分器出力の適正化を正しく行うことができる。
すなわち、本発明では、動作開始時に負荷に与える出力信号レベルを無信号レベルとすることにより、システム起動時のノイズによるポップノイズ発生を防止しながら、さらに、動作開始時には、この強制的に無信号レベルに設定された信号だけでなく、本来の入力信号に基づいたパルス幅変調信号を、簡単な構成及び処理の追加によって別に発生させ、このパルス幅変調信号を負帰還することによって、積分回路を正しい出力状態にさせることができる。 According to the present invention having such a configuration, in a digital switching amplifier having a negative feedback configuration, the occurrence of pop noise at the start of operation is prevented, and at the same time, the loop is initialized, that is, the integrator output is properly optimized. be able to.
In other words, in the present invention, the output signal level applied to the load at the start of operation is set to the no-signal level, thereby preventing the occurrence of pop noise due to noise at the time of starting the system. In addition to the signal set to the level, a pulse width modulation signal based on the original input signal is separately generated by adding a simple configuration and processing, and the pulse width modulation signal is negatively fed back to thereby integrate the integration circuit. A correct output state can be obtained.

以下、本発明を実施するための最良の形態を図面に基づいて具体的に説明する。
（第１実施形態）
本発明の第１実施形態におけるデジタルスイッチングアンプの構成について、図１を用いて説明する。
図１に示すデジタルスイッチングアンプは、積分器１１と、パルス幅変調器１２と、パルス幅変調器１３と、スイッチング増幅回路１５と、スイッチング増幅回路１６と、帰還回路１８とを備え、さらにパルス幅変調器１２、１３とスイッチング増幅回路１５、１６との間、およびスイッチング増幅回路１５、１６と帰還回路１８との間に、それぞれ信号の経路（パス）を切り替えるためのパス切替回路１４、１７を備えている。 The best mode for carrying out the present invention will be specifically described below with reference to the drawings.
(First embodiment)
The configuration of the digital switching amplifier according to the first embodiment of the present invention will be described with reference to FIG.
The digital switching amplifier shown in FIG. 1 includes an integrator 11, a pulse width modulator 12, a pulse width modulator 13, a switching amplifier circuit 15, a switching amplifier circuit 16, and a feedback circuit 18, and further has a pulse width. Path switching circuits 14 and 17 for switching signal paths between the modulators 12 and 13 and the switching amplifier circuits 15 and 16 and between the switching amplifier circuits 15 and 16 and the feedback circuit 18, respectively. I have.

積分器１１は、アナログ信号またはデジタル信号である入力信号１０と帰還回路１８の出力との差分を積分する回路である。パルス幅変調器１２は、積分器１１の出力信号のレベルに応じてパルスの幅を変えて変調したパルス幅変調信号を発生し、出力する。パルス幅変調器１３は、無信号状態を表現する所定のパルスを発生する。
パス切替回路１４は、スイッチ１４１〜１４３からなる。スイッチ１４１は、パルス幅変調器１２とスイッチング増幅回路１５との接続を行う。スイッチ１４２は、パルス幅変調器１２とスイッチング増幅回路１６との接続を行う。スイッチ１４３は、パルス幅変調器１３とスイッチング増幅回路１５との接続を行う。 The integrator 11 is a circuit that integrates the difference between the input signal 10, which is an analog signal or a digital signal, and the output of the feedback circuit 18. The pulse width modulator 12 generates and outputs a pulse width modulation signal modulated by changing the pulse width according to the level of the output signal of the integrator 11. The pulse width modulator 13 generates a predetermined pulse that represents a no-signal state.
The path switching circuit 14 includes switches 141 to 143. The switch 141 connects the pulse width modulator 12 and the switching amplifier circuit 15. The switch 142 connects the pulse width modulator 12 and the switching amplifier circuit 16. The switch 143 connects the pulse width modulator 13 and the switching amplifier circuit 15.

スイッチング増幅回路１５は、パルス幅変調器１２またはパルス幅変調器１３の出力信号を入力信号としてスイッチング増幅を行い、増幅された出力信号を負荷１９に与える。スイッチング増幅回路１６は、パルス幅変調器１２の出力信号を入力信号としてスイッチング増幅を行う。
スイッチング増幅回路１５とスイッチング増幅回路１６は、増幅率が等しくなるように構成されている。スイッチング増幅回路１５の出力はスピーカーやヘッドホンなどの低抵抗の負荷１９を駆動する。スイッチング増幅回路１６は負荷が接続されないため、スイッチング増幅回路１５よりも内部抵抗が大きくても良い。したがって、例えばＣＭＯＳでスイッチング増幅回路１５、１６を構成する場合には、スイッチング増幅回路１６は小さいサイズのＭＯＳで構成することができる。 The switching amplifier circuit 15 performs switching amplification using the output signal of the pulse width modulator 12 or the pulse width modulator 13 as an input signal, and supplies the amplified output signal to the load 19. The switching amplifier circuit 16 performs switching amplification using the output signal of the pulse width modulator 12 as an input signal.
The switching amplifier circuit 15 and the switching amplifier circuit 16 are configured to have the same amplification factor. The output of the switching amplifier circuit 15 drives a low resistance load 19 such as a speaker or headphones. Since the switching amplifier circuit 16 is not connected to a load, the internal resistance may be larger than that of the switching amplifier circuit 15. Therefore, for example, when the switching amplifier circuits 15 and 16 are formed of CMOS, the switching amplifier circuit 16 can be formed of a small size MOS.

パス切替回路１７は、スイッチ１７１、１７２を備え、スイッチ１７１はスイッチング増幅回路１６と帰還回路１８との接続を行い、スイッチ１７２はスイッチング増幅回路１５と帰還回路１８との接続を行う。
帰還回路１８は、スイッチング増幅回路１５またはスイッチング増幅回路１６の出力信号を積分器１１の入力側に予め設定された増幅率で負帰還するようになっている。この帰還回路１８は、上記の出力信号を増幅する増幅回路１８１と、入力信号１０と増幅回路１８１の出力信号との差分を出力する差分回路（減算回路）１８２とを備えている。差分回路１８２の出力信号は、積分器１１に入力されるようになっている。 The path switching circuit 17 includes switches 171 and 172, the switch 171 connects the switching amplifier circuit 16 and the feedback circuit 18, and the switch 172 connects the switching amplifier circuit 15 and the feedback circuit 18.
The feedback circuit 18 negatively feeds back the output signal of the switching amplifier circuit 15 or the switching amplifier circuit 16 to the input side of the integrator 11 with a preset amplification factor. The feedback circuit 18 includes an amplification circuit 181 that amplifies the output signal and a difference circuit (subtraction circuit) 182 that outputs a difference between the input signal 10 and the output signal of the amplification circuit 181. The output signal of the difference circuit 182 is input to the integrator 11.

次に、スイッチング増幅回路１５、１６の具体的な構成の一例について、図２を参照して説明する。
ここで、スイッチング増幅回路１５、１６は同一構成であるので、図２ではスイッチング増幅回路１５の構成について説明する。
スイッチング増幅回路１５は、図２に示すように、４つのスイッチ素子１５１〜１５４により差動構成を採用している。すなわち、スイッチ素子１５１とスイッチ素子１５２とは直列接続され、その一端側に電圧Ｖ１が印加され、その他端側に電圧Ｖ０が印加されるようになっている。また、スイッチ素子１５３とスイッチ素子１５４とは直列接続され、その一端側に電圧Ｖ１が印加され、その他端側に電圧Ｖ０が印加されるようになっている。さらに、スイッチ素子１５１、１５２の共通接続部とスイッチ素子１５３、１５４の共通接続部とには、負荷１９が接続されている。 Next, an example of a specific configuration of the switching amplifier circuits 15 and 16 will be described with reference to FIG.
Since the switching amplifier circuits 15 and 16 have the same configuration, the configuration of the switching amplifier circuit 15 will be described with reference to FIG.
As shown in FIG. 2, the switching amplifier circuit 15 employs a differential configuration with four switch elements 151-154. That is, the switch element 151 and the switch element 152 are connected in series, and the voltage V1 is applied to one end side thereof, and the voltage V0 is applied to the other end side thereof. Further, the switch element 153 and the switch element 154 are connected in series, and the voltage V1 is applied to one end side thereof, and the voltage V0 is applied to the other end side thereof. Further, a load 19 is connected to the common connection portion of the switch elements 151 and 152 and the common connection portion of the switch elements 153 and 154.

このような構成からなるスイッチング増幅回路１５のスイッチ素子１５１〜１５４は、パルス幅変調器１２またはパルス幅変調器１３の出力信号に基づいて以下のようなスイッチング動作を行う。すなわち、スイッチ素子１５１がオンするときにはスイッチ素子１５４がオンし、スイッチ素子１５２がオンするときにはスイッチ素子１５３がオンする。 The switch elements 151 to 154 of the switching amplifier circuit 15 configured as described above perform the following switching operation based on the output signal of the pulse width modulator 12 or the pulse width modulator 13. That is, when the switch element 151 is turned on, the switch element 154 is turned on, and when the switch element 152 is turned on, the switch element 153 is turned on.

次に、このような構成からなる第１実施形態の動作例について、図１および図２を参照して説明する。
第１実施形態の動作開始時（動作開始直後）の所定期間には、パス切替回路１４のスイッチ１４２、１４３がオンするので、スイッチング増幅回路１５にはパルス幅変調器１３の出力信号が入力されるとともに、スイッチング増幅回路１６にはパルス幅変調器１２の出力信号が入力される。このときには、同時に、パス切替回路１７のスイッチ１７１がオンするので、帰還回路１８にはスイッチング増幅回路１６の出力信号が入力される。 Next, an operation example of the first embodiment having such a configuration will be described with reference to FIG. 1 and FIG.
Since the switches 142 and 143 of the path switching circuit 14 are turned on for a predetermined period when the operation of the first embodiment starts (immediately after the operation starts), the output signal of the pulse width modulator 13 is input to the switching amplifier circuit 15. At the same time, the output signal of the pulse width modulator 12 is input to the switching amplifier circuit 16. At this time, the switch 171 of the path switching circuit 17 is simultaneously turned on, so that the output signal of the switching amplifier circuit 16 is input to the feedback circuit 18.

その結果、負荷１９には無信号状態を表現する所定のパルスが与えられ、出力をミュート状態にできる。同時に、この状態において、積分器１１を含む負帰還のかかった閉ループ内では、帰還回路１８が入力信号１０に相当するスイッチング増幅信号を負帰還し続け、積分器１１の出力を入力信号に対応した適正な値にすることができる。
一方、上記の所定期間の終了後は、パス切替回路１４のスイッチ１４２、１４３がオフしてスイッチ１４１がオンするので、スイッチング増幅回路１５にはパルス幅変調器１２の出力信号が入力される。これと同時に、パス切替回路１７のスイッチ１７１がオフしてスイッチ１７２がオンするので、帰還回路１８にはスイッチング増幅回路１５の出力信号が入力される。 As a result, the load 19 is given a predetermined pulse representing a no-signal state, and the output can be muted. At the same time, in this state, in the closed loop including the integrator 11 to which negative feedback is applied, the feedback circuit 18 continues negative feedback of the switching amplification signal corresponding to the input signal 10, and the output of the integrator 11 corresponds to the input signal. An appropriate value can be obtained.
On the other hand, after the predetermined period is over, the switches 142 and 143 of the path switching circuit 14 are turned off and the switch 141 is turned on, so that the output signal of the pulse width modulator 12 is input to the switching amplifier circuit 15. At the same time, the switch 171 of the path switching circuit 17 is turned off and the switch 172 is turned on, so that the output signal of the switching amplifier circuit 15 is input to the feedback circuit 18.

その結果、第１実施形態は入力信号に対応した出力信号を出力する状態となる。また、この状態において、スイッチング増幅回路１６は動作を停止していても良いし、任意の入力信号によって動作を継続していても良い。
ここで、パルス幅変調器１３が出力する「無信号状態を表現する所定のパルス」について説明する。
その「無信号状態を表現する所定のパルス」とは、スイッチング増幅回路が０レベルの信号を出力する場合に、それに相当するパルス変調信号のことであり、以下の各実施形態の場合にも同様である。 As a result, the first embodiment is in a state of outputting an output signal corresponding to the input signal. In this state, the switching amplifier circuit 16 may stop operating or may continue to operate with an arbitrary input signal.
Here, the “predetermined pulse expressing the no-signal state” output from the pulse width modulator 13 will be described.
The “predetermined pulse expressing the no-signal state” means a pulse modulation signal corresponding to the switching amplifier circuit that outputs a 0 level signal, and the same applies to the following embodiments. It is.

その一例として、スイッチング増幅回路１５で０レベルの信号を出力する場合について、図２を参照して説明する。
図２に示すスイッチング増幅回路は差動構成となっており、負荷１９の両端ＯＵＴ１およびＯＵＴ２の電圧差が出力信号に相当する。出力信号が０レベルとなるためには、例えば図３（ａ）に示すように、Ｖ１とＶ０の２値からなるパルス変調信号において、Ｖ１レベルの時間幅とＶ０レベルの時間幅が平均的に等しくなるようなパルス変調信号であれば良い。 As an example, the case where the switching amplifier circuit 15 outputs a 0 level signal will be described with reference to FIG.
The switching amplifier circuit shown in FIG. 2 has a differential configuration, and a voltage difference between both ends OUT1 and OUT2 of the load 19 corresponds to an output signal. In order for the output signal to become 0 level, for example, as shown in FIG. 3A, in the pulse modulation signal composed of binary values of V1 and V0, the time width of the V1 level and the time width of the V0 level are averaged. Any pulse modulation signal that is equal may be used.

あるいは、図３（ｂ）に示すように、負荷の両端ＯＵＴ１とＯＵＴ２をＶ０レベルに固定し、ＯＵＴ１とＯＵＴ２との電圧差が０になるようにしても良いし、図３（ｃ）に示すように、ＯＵＴ１とＯＵＴ２が同一のパルスを出力して、ＯＵＴ１とＯＵＴ２との電圧差が０になるようにしても良い。
以上のように、第１実施形態では、上記のような動作によって、負帰還をもつ構成のデジタルスイッチングアンプにおいても、動作開始時のポップノイズの発生を抑えながら、同時に負帰還ループの初期化、すなわち積分器の出力の適正化も正しく行うことが可能となる。 Alternatively, as shown in FIG. 3 (b), both ends OUT1 and OUT2 of the load may be fixed to the V0 level so that the voltage difference between OUT1 and OUT2 becomes 0, as shown in FIG. 3 (c). Thus, OUT1 and OUT2 may output the same pulse, and the voltage difference between OUT1 and OUT2 may be zero.
As described above, in the first embodiment, even in the digital switching amplifier having the negative feedback, the negative feedback loop is initialized at the same time while suppressing the generation of pop noise at the start of the operation. In other words, it is possible to properly optimize the output of the integrator.

（第２実施形態）
次に、本発明の第２実施形態におけるデジタルスイッチングアンプについて、図４を用いて説明する。
図４に示すデジタルスイッチングアンプは、積分器１１と、パルス幅変調器２２と、パルス幅変調器２３と、スイッチング増幅回路１５と、スイッチング増幅回路１６と、帰還回路１８とを備え、さらにスイッチング増幅回路１５、１６と帰還回路１８との間に、信号の経路を切り替えるためのパス切替回路１７を備えている。
これを図１に示したデジタルスイッチングアンプと比較すると、パルス幅変調器１２、１３をパルス幅変調器２２、２３に置き換えるとともに、パス切替回路１４を省略するようにした。 (Second Embodiment)
Next, a digital switching amplifier according to a second embodiment of the present invention will be described with reference to FIG.
The digital switching amplifier shown in FIG. 4 includes an integrator 11, a pulse width modulator 22, a pulse width modulator 23, a switching amplifier circuit 15, a switching amplifier circuit 16, and a feedback circuit 18, and further includes a switching amplifier. A path switching circuit 17 for switching a signal path is provided between the circuits 15 and 16 and the feedback circuit 18.
Compared with the digital switching amplifier shown in FIG. 1, the pulse width modulators 12 and 13 are replaced with pulse width modulators 22 and 23, and the path switching circuit 14 is omitted.

これに伴い、パルス幅変調器２２は、積分器１１の出力信号のレベルに応じてパルス幅変調信号を生成出力する動作と、無信号状態を表現する所定のパルスを発生する動作とを選択的に行うことができるようにした。そして、パルス幅変調器２２の出力信号を、スイッチング増幅回路１５に常に入力するようにした。
さらに、パルス幅変調器２３は、積分器１１の出力信号のレベルに応じてパルス幅変調信号を生成出力するようにした。そして、パルス幅変調器２３の出力信号を、スイッチング増幅回路１６に常に入力するようにした。
なお、第２実施形態の構成は、以上の点を除けば、図１に示す第１実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。 Accordingly, the pulse width modulator 22 selectively selects an operation for generating and outputting a pulse width modulation signal according to the level of the output signal of the integrator 11 and an operation for generating a predetermined pulse representing a no-signal state. To be able to do. The output signal of the pulse width modulator 22 is always input to the switching amplifier circuit 15.
Further, the pulse width modulator 23 generates and outputs a pulse width modulation signal according to the level of the output signal of the integrator 11. The output signal of the pulse width modulator 23 is always input to the switching amplifier circuit 16.
Since the configuration of the second embodiment is the same as the configuration of the first embodiment shown in FIG. 1 except for the above points, the same components are denoted by the same reference numerals and description thereof is omitted. .

次に、このような構成からなる第２実施形態の動作例について、図４を参照して説明する。
第２実施形態の動作開始時の所定期間には、パルス幅変調器２２は無信号状態を表現する所定のパルスを発生し、パルス幅変調器２３は積分器１１の出力信号のレベルに応じてパルス幅変調信号を発生する。このため、スイッチング増幅回路１５にはパルス幅変調器２２の出力信号が入力されるとともに、スイッチング増幅回路１６にはパルス幅変調器２３の出力信号が入力される。このときには、同時にパス切替回路１７のスイッチ１７１がオンするので、帰還回路１８にはスイッチング増幅回路１６の出力信号が入力される。 Next, an operation example of the second embodiment having such a configuration will be described with reference to FIG.
In a predetermined period at the start of the operation of the second embodiment, the pulse width modulator 22 generates a predetermined pulse representing a no-signal state, and the pulse width modulator 23 corresponds to the level of the output signal of the integrator 11. Generate a pulse width modulated signal. Therefore, the output signal of the pulse width modulator 22 is input to the switching amplifier circuit 15, and the output signal of the pulse width modulator 23 is input to the switching amplifier circuit 16. At this time, since the switch 171 of the path switching circuit 17 is turned on at the same time, the output signal of the switching amplifier circuit 16 is input to the feedback circuit 18.

その結果、第２実施形態では、第１実施形態と同様に動作することができる。
一方、上記の所定期間の終了後は、パルス幅変調器２２は、積分器１１の出力信号のレベルに応じたパルス幅変調信号を発生し、そのパルス幅変調信号がスイッチング増幅回路１５に入力される。これと同時に、パス切替回路１７のスイッチ１７１がオフしてスイッチ１７２がオンするので、帰還回路１８にはスイッチング増幅回路１５の出力信号が入力される。 As a result, the second embodiment can operate similarly to the first embodiment.
On the other hand, after the end of the predetermined period, the pulse width modulator 22 generates a pulse width modulation signal corresponding to the level of the output signal of the integrator 11, and the pulse width modulation signal is input to the switching amplifier circuit 15. The At the same time, the switch 171 of the path switching circuit 17 is turned off and the switch 172 is turned on, so that the output signal of the switching amplifier circuit 15 is input to the feedback circuit 18.

その結果、第２実施形態は入力信号に対応した出力信号を出力する状態となる。また、この状態において、パルス幅変調器２３はスイッチング増幅回路１６とともに動作を停止していても良いし、任意のパルス幅変調信号を出力してスイッチング増幅回路１６を動作させておいても良い。その他の動作に関しては、図１に示したデジタルスイッチングアンプと同様である。
以上のような動作によって、第２実施形態では、図１に示した第１実施形態と同様の効果を得ることができる。 As a result, the second embodiment is in a state of outputting an output signal corresponding to the input signal. In this state, the pulse width modulator 23 may stop operating together with the switching amplifier circuit 16, or may output an arbitrary pulse width modulation signal to operate the switching amplifier circuit 16. Other operations are the same as those of the digital switching amplifier shown in FIG.
By the operation as described above, the second embodiment can obtain the same effects as those of the first embodiment shown in FIG.

（第３実施形態）
次に、本発明の第３実施形態におけるデジタルスイッチングアンプについて、図５を用いて説明する。
図５に示すデジタルスイッチングアンプは、積分器１１と、パルス幅変調器１２と、パルス幅変調器１３と、スイッチング増幅回路１５と、帰還回路３８とを備え、パルス幅変調器１２、１３とスイッチング増幅回路１５との間に信号パスを切り替えるパス切替回路３４を設けるとともに、帰還回路３８が信号パスを切り替えるパス切替回路３７を含んでいる。 (Third embodiment)
Next, a digital switching amplifier according to a third embodiment of the present invention will be described with reference to FIG.
The digital switching amplifier shown in FIG. 5 includes an integrator 11, a pulse width modulator 12, a pulse width modulator 13, a switching amplifier circuit 15, and a feedback circuit 38. The digital switching amplifier switches between the pulse width modulators 12 and 13 and the switching circuit. A path switching circuit 34 for switching a signal path is provided between the amplifier circuit 15 and a feedback circuit 38 includes a path switching circuit 37 for switching the signal path.

積分器１１は、アナログ信号またはデジタル信号である入力信号１０と帰還回路１８の出力との差分を積分する回路である。パルス幅変調器１２は、積分器１１の出力信号のレベルに応じてパルスの幅を変えて変調したパルス幅変調信号を発生し、出力する。パルス幅変調器１３は、無信号状態を表現する所定のパルスを発生する。
パス切替回路３４は、スイッチ３４１、３４２からなる。スイッチ３４１は、パルス幅変調器１２とスイッチング増幅回路１５との接続を行う。スイッチ３４２は、パルス幅変調器１３とスイッチング増幅回路１５との接続を行う。 The integrator 11 is a circuit that integrates the difference between the input signal 10, which is an analog signal or a digital signal, and the output of the feedback circuit 18. The pulse width modulator 12 generates and outputs a pulse width modulation signal modulated by changing the pulse width according to the level of the output signal of the integrator 11. The pulse width modulator 13 generates a predetermined pulse that represents a no-signal state.
The path switching circuit 34 includes switches 341 and 342. The switch 341 connects the pulse width modulator 12 and the switching amplifier circuit 15. The switch 342 connects the pulse width modulator 13 and the switching amplifier circuit 15.

スイッチング増幅回路１５は、パルス幅変調器１２またはパルス幅変調器１３の出力信号をパス切替回路３４で選択的に入力し、この入力信号のスイッチング増幅を行う。スイッチング増幅回路１５は、その入力信号に応じてスピーカやヘッドホンなどの低抵抗の負荷１９を駆動する。
帰還回路３８は、パス切替回路３７によってパルス幅変調器１２の出力信号またはスイッチング増幅回路１５の出力信号のいずれかを選択して、それぞれの信号ごとに独立に予め設定された異なる増幅率で増幅して積分器１１に負帰還するようになっている。 The switching amplifier circuit 15 selectively inputs the output signal of the pulse width modulator 12 or the pulse width modulator 13 by the path switching circuit 34, and performs switching amplification of the input signal. The switching amplifier circuit 15 drives a low-resistance load 19 such as a speaker or headphones according to the input signal.
The feedback circuit 38 selects either the output signal of the pulse width modulator 12 or the output signal of the switching amplifier circuit 15 by the path switching circuit 37, and amplifies the signals with different amplification factors set in advance independently for each signal. Thus, negative feedback is provided to the integrator 11.

ここで、帰還回路３８での各増幅率を適切に設定することにより、パルス幅変調器１２からの帰還信号は、図１で説明したスイッチング増幅回路１６からの帰還信号と等価にすることができ、また等価になるように増幅率を設定することが望ましい。
すなわち、スイッチング増幅回路１５およびスイッチング増幅回路１６の増幅率を等しく「Ａ」とし、スイッチング増幅回路１５の出力信号を負帰還するときの増幅率を「Ｇ」に設定し、パルス幅変調器１２の出力信号を負帰還するときの増幅率を「Ａ・Ｇ」に設定することにより、パルス幅変調器１２からの負帰還信号を、パルス幅変調器１２からスイッチング増幅回路１５を通って負帰還される信号と等価にすることができる。 Here, by appropriately setting each amplification factor in the feedback circuit 38, the feedback signal from the pulse width modulator 12 can be equivalent to the feedback signal from the switching amplifier circuit 16 described in FIG. It is also desirable to set the amplification factor so as to be equivalent.
That is, the amplification factors of the switching amplifier circuit 15 and the switching amplifier circuit 16 are set equal to “A”, the amplification factor when the output signal of the switching amplifier circuit 15 is negatively fed back is set to “G”, and the pulse width modulator 12 By setting the amplification factor for negative feedback of the output signal to “A · G”, the negative feedback signal from the pulse width modulator 12 is negatively fed back from the pulse width modulator 12 through the switching amplifier circuit 15. Can be equivalent to

このために、帰還回路３８は、図５に示すように、パルス幅変調器１２の出力信号を増幅率「Ａ・Ｇ」で増幅する増幅回路３８１と、スイッチング増幅回路１５の出力信号を増幅率「Ｇ」で増幅する増幅回路３８２と、増幅回路３８１の出力信号を取り出すスイッチ３７１と、増幅回路３８２の出力信号を取り出すスイッチ３７２と、入力信号１０と増幅回路３８１または増幅回路３８２の出力信号との差分を出力する差分回路３８３とを備えている。差分回路３８３の出力信号は、積分器１１に入力されるようになっている。 For this purpose, as shown in FIG. 5, the feedback circuit 38 amplifies the output signal of the pulse width modulator 12 with the amplification factor “A · G” and the output signal of the switching amplifier circuit 15 with the amplification factor. Amplifying circuit 382 that amplifies by “G”, switch 371 that extracts the output signal of amplifier circuit 381, switch 372 that extracts the output signal of amplifier circuit 382, input signal 10 and output signal of amplifier circuit 381 or amplifier circuit 382 And a difference circuit 383 that outputs the difference between them. The output signal of the difference circuit 383 is input to the integrator 11.

次に、このような構成からなる第３実施形態の動作例について、図５を参照して説明する。
第３実施形態の動作開始時の所定期間には、パス切替回路３４のスイッチ３４２がオンするので、スイッチング増幅回路１５にはパルス幅変調器１３の出力信号が入力される。このときには、同時に、パス切替回路３７のスイッチ３７１がオンするので、帰還回路３８ではパルス幅変調器１２の出力信号が積分器１１に負帰還される。 Next, an operation example of the third embodiment having such a configuration will be described with reference to FIG.
Since the switch 342 of the path switching circuit 34 is turned on for a predetermined period at the start of the operation of the third embodiment, the output signal of the pulse width modulator 13 is input to the switching amplifier circuit 15. At this time, since the switch 371 of the path switching circuit 37 is turned on at the same time, the output signal of the pulse width modulator 12 is negatively fed back to the integrator 11 in the feedback circuit 38.

その結果、負荷１９には無信号状態を表現する所定のパルスが与えられ、出力をミュート状態にできる。同時に、この状態において、積分器１１を含む負帰還のかかった閉ループ内では、帰還回路３８が入力信号１０に相当するパルス幅変調信号を負帰還し続け、積分器１１の出力を入力信号に対応した適正な値にすることができる。 As a result, the load 19 is given a predetermined pulse representing a no-signal state, and the output can be muted. At the same time, in this state, in the closed loop including the integrator 11 to which negative feedback is applied, the feedback circuit 38 continues negative feedback of the pulse width modulation signal corresponding to the input signal 10, and the output of the integrator 11 corresponds to the input signal. Can be set to a proper value.

一方、上記の所定期間の終了後は、パス切替回路３４のスイッチ３４２がオフしてスイッチ３４１がオンするので、スイッチング増幅回路１５にはパルス幅変調器１２の出力信号が入力される。これと同時に、パス切替回路３７のスイッチ３７１がオフしてスイッチ３７２がオンするので、帰還回路３８にはスイッチング増幅回路１５の出力信号が入力されて負帰還される。その結果、第３実施形態は入力信号に対応した出力信号を出力する状態となる。
以上のような動作によって、第３実施形態では、図１および図４に示した第１および第２実施形態とは構成が異なるが、第１および第２実施形態と同様の効果を得ることができる。 On the other hand, after the predetermined period ends, the switch 342 of the path switching circuit 34 is turned off and the switch 341 is turned on, so that the output signal of the pulse width modulator 12 is input to the switching amplifier circuit 15. At the same time, since the switch 371 of the path switching circuit 37 is turned off and the switch 372 is turned on, the output signal of the switching amplifier circuit 15 is input to the feedback circuit 38 and negatively fed back. As a result, the third embodiment is in a state of outputting an output signal corresponding to the input signal.
By the operation as described above, the third embodiment differs in configuration from the first and second embodiments shown in FIGS. 1 and 4, but can obtain the same effects as the first and second embodiments. it can.

（第４実施形態）
次に、本発明の第４実施形態におけるデジタルスイッチングアンプについて、図６を用いて説明する。
図６に示すデジタルスイッチングアンプは、積分器１１と、パルス幅変調器２２と、パルス幅変調器２３と、スイッチング増幅回路１５と、帰還回路３８とを備え、さらに帰還回路３８は信号の経路を切り替えるためのパス切替回路３７を含んでいる。
これを図５に示したデジタルスイッチングアンプと比較すると、パルス幅変調器１２、１３をパルス幅変調器２２、２３に置き換えるとともに、パス切替回路３４を省略するようにした。 (Fourth embodiment)
Next, a digital switching amplifier according to a fourth embodiment of the present invention will be described with reference to FIG.
The digital switching amplifier shown in FIG. 6 includes an integrator 11, a pulse width modulator 22, a pulse width modulator 23, a switching amplifier circuit 15, and a feedback circuit 38. The feedback circuit 38 further provides a signal path. A path switching circuit 37 for switching is included.
Compared with the digital switching amplifier shown in FIG. 5, the pulse width modulators 12 and 13 are replaced with the pulse width modulators 22 and 23, and the path switching circuit 34 is omitted.

これに伴い、パルス幅変調器２２は、積分器１１の出力信号のレベルに応じてパルス幅変調信号を生成出力する動作と、無信号状態を表現する所定のパルスを発生する動作とを選択的に行うことができるようにした。そして、パルス幅変調器２２の出力信号を、スイッチング増幅回路１５に常に入力するようにした。
また、パルス幅変調器２３は、積分器１１の出力信号のレベルに応じてパルス幅変調信号を生成出力するようにした。そして、パルス幅変調器２３の出力信号を、帰還回路３８の増幅回路３８１に入力するようにした。 Accordingly, the pulse width modulator 22 selectively selects an operation for generating and outputting a pulse width modulation signal according to the level of the output signal of the integrator 11 and an operation for generating a predetermined pulse representing a no-signal state. To be able to do. The output signal of the pulse width modulator 22 is always input to the switching amplifier circuit 15.
The pulse width modulator 23 generates and outputs a pulse width modulation signal according to the level of the output signal of the integrator 11. Then, the output signal of the pulse width modulator 23 is input to the amplifier circuit 381 of the feedback circuit 38.

さらに、帰還回路３８は、パス切替回路３７によって第２のパルス幅変調器２３の出力信号またはスイッチング増幅回路１５の出力信号のいずれかを選択して、それぞれの信号ごとに独立に予め設定された増幅率で積分器１１に負帰還するようにした。
なお、第４実施形態の構成は、以上の点を除けば、図５に示す第３実施形態の構成と同様であるので、同一の構成要素には同一符号を付してその説明は省略する。 Further, the feedback circuit 38 selects either the output signal of the second pulse width modulator 23 or the output signal of the switching amplifier circuit 15 by the path switching circuit 37 and is preset in advance for each signal. Negative feedback was made to the integrator 11 with the amplification factor.
Since the configuration of the fourth embodiment is the same as the configuration of the third embodiment shown in FIG. 5 except for the above points, the same components are denoted by the same reference numerals and the description thereof is omitted. .

次に、このような構成からなる第４実施形態の動作例について、図６を参照して説明する。
第４実施形態の動作開始時の所定期間には、パルス幅変調器２２は無信号状態を表現するパルスを発生し、パルス幅変調器２３は積分器１１の出力信号のレベルに応じたパルス幅変調信号を発生する。このときには、パス切替回路３７のスイッチ３７１がオンするので、帰還回路３８ではパルス幅変調器２３の出力信号が積分器１１に負帰還される。その他の動作に関しては、図５に示したデジタルスイッチングアンプと同様である。 Next, an operation example of the fourth embodiment having such a configuration will be described with reference to FIG.
In a predetermined period at the start of the operation of the fourth embodiment, the pulse width modulator 22 generates a pulse representing a no-signal state, and the pulse width modulator 23 has a pulse width corresponding to the level of the output signal of the integrator 11. Generate a modulation signal. At this time, since the switch 371 of the path switching circuit 37 is turned on, the output signal of the pulse width modulator 23 is negatively fed back to the integrator 11 in the feedback circuit 38. Other operations are the same as those of the digital switching amplifier shown in FIG.

一方、上記の所定期間の終了後は、パス切替回路３７のスイッチ３７１がオフしてスイッチ３７２がオンする。これと同時に、パルス幅変調器２２は積分器１１の出力信号のレベルに応じたパルス幅変調信号を発生するので、帰還回路３８にはスイッチング増幅回路１５の出力信号が入力されて負帰還される。その結果、第４実施形態は入力信号に対応した出力信号を出力する状態となる。
なお、このときにはパルス幅変調器２３は動作を停止していても良いし、任意のパルス幅変調信号を出力していても良い。
以上のような動作によって、第４実施形態では、図１、図４、および図５に示した第１〜第３実施形態とは構成が異なるが、第１〜第３実施形態と同様の効果を得ることができる。 On the other hand, after the predetermined period ends, the switch 371 of the path switching circuit 37 is turned off and the switch 372 is turned on. At the same time, since the pulse width modulator 22 generates a pulse width modulation signal corresponding to the level of the output signal of the integrator 11, the output signal of the switching amplifier circuit 15 is input to the feedback circuit 38 and negatively fed back. . As a result, the fourth embodiment is in a state of outputting an output signal corresponding to the input signal.
At this time, the pulse width modulator 23 may stop operating or may output an arbitrary pulse width modulation signal.
By the operation as described above, the fourth embodiment is different in configuration from the first to third embodiments shown in FIGS. 1, 4, and 5, but has the same effect as the first to third embodiments. Can be obtained.

（第５実施形態）
次に、本発明の第５実施形態に係るデジタルスイッチングアンプについて説明する。
上記の第１〜第４の各実施形態に係るデジタルスイッチングアンプでは、初期動作時に出力をミュート状態とすることによって、動作開始時のポップノイズを防止するという効果があるが、初期動作終了直後に出力信号のレベルが大きい場合には、ミュート状態から大信号出力への瞬間的な切り替えによる出力段差がやはりポップノイズとして聞こえてしまう。 (Fifth embodiment)
Next, a digital switching amplifier according to a fifth embodiment of the present invention will be described.
The digital switching amplifier according to each of the first to fourth embodiments has an effect of preventing pop noise at the start of the operation by setting the output to the mute state during the initial operation. When the level of the output signal is high, the output level difference due to the instantaneous switching from the mute state to the large signal output is still heard as pop noise.

そこで、この第５実施形態は、上記の各実施形態において、初期動作時のミュート出力状態から、初期動作終了後の信号を出力する状態への各部の動作の切り替えを、入力信号が０レベルの時あるいは任意の微小レベルである時に行うことによって、前記出力段差を小さくし、ポップノイズを低減するようにした。
例えば、入力信号レベルをレベルコンパレータで監視（モニタ）しておき、動作開始時の所定期間終了後、最初に入力信号レベルが０あるいは任意の微小レベルであると判定された時刻（タイミング）に、初期動作時のミュート出力状態から、初期動作終了後の信号を出力する状態への切り替えを行なうようにした。 Therefore, in the fifth embodiment, in each of the above-described embodiments, the operation of each part is switched from the mute output state at the time of initial operation to the state of outputting a signal after the completion of the initial operation. By performing it at the time or at an arbitrary minute level, the output step is reduced to reduce pop noise.
For example, the input signal level is monitored (monitored) by a level comparator, and at the time (timing) when the input signal level is first determined to be 0 or an arbitrary minute level after the end of a predetermined period at the start of operation. Switching from the mute output state at the time of initial operation to the state of outputting a signal after completion of the initial operation is performed.

（その他）
以上に示した各実施形態におけるパルス幅変調器は、後段に接続されるスイッチング増幅回路の構成に応じて、１種類のパルス幅変調信号を発生するものであっても良いし、複数のパルス幅変調信号を発生するものであっても良い。また、複数の異なる分解能で積分器出力を量子化し、その量子化信号それぞれについてパルス幅変調を行った信号を発生したものでも良い。
さらに、スイッチング増幅器は、デジタルスイッチングアンプで一般的に知られている、“Ｈ”レベルと“Ｌ”レベルの２値を出力する構成のものでも良いし、さらに多くのスイッチング素子を用いて複数の異なる３値以上を出力する構成のものであっても良い。 (Other)
The pulse width modulator in each embodiment described above may generate one type of pulse width modulation signal or a plurality of pulse widths depending on the configuration of the switching amplifier circuit connected to the subsequent stage. A modulation signal may be generated. Alternatively, the integrator output may be quantized with a plurality of different resolutions, and a signal obtained by performing pulse width modulation on each of the quantized signals may be generated.
Furthermore, the switching amplifier may be one that is generally known as a digital switching amplifier and outputs a binary value of “H” level and “L” level. It may be configured to output three or more different values.

本発明の第１実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 1st Embodiment of this invention. スイッチング増幅回路の構成の一例を示す図である。It is a figure which shows an example of a structure of a switching amplifier circuit. パルス幅変調器から出力される無信号状態を表現するパルスの例を説明する波形図である。It is a wave form diagram explaining the example of the pulse expressing the no-signal state output from a pulse width modulator. 本発明の第２実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 2nd Embodiment of this invention. 本発明の第３実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 3rd Embodiment of this invention. 本発明の第４実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 4th Embodiment of this invention. 従来の第１の例のデジタルスイッチングアンプの構成を示すブロック図である。It is a block diagram which shows the structure of the digital switching amplifier of the conventional 1st example. 従来の第２の例のデジタルスイッチングアンプの構成を示すブロック図である。It is a block diagram which shows the structure of the digital switching amplifier of the conventional 2nd example.

Explanation of symbols

１１積分器
１２、１３、２２、２３パルス幅変調器
１４、１７、３４、３７パス切替回路
１５、１６スイッチング増幅回路
１８、３８帰還回路
１９負荷 11 Integrator 12, 13, 22, 23 Pulse width modulator 14, 17, 34, 37 Path switching circuit 15, 16 Switching amplifier circuit 18, 38 Feedback circuit 19 Load

Claims

An integrator for integrating the input signal;
A first pulse width modulator that performs pulse width modulation according to an output signal of the integrator;
A second pulse width modulator that outputs a predetermined pulse representing a no-signal state;
A first switching amplifier circuit that performs switching amplification with the output signal of the first pulse width modulator or the output signal of the second pulse width modulator as an input, and applies the amplified output signal to a load;
A second switching amplifier circuit that performs switching amplification with the output signal of the first pulse width modulator as an input;
A feedback circuit that negatively feeds back either the output signal of the first switching amplifier circuit or the output signal of the second switching amplifier circuit to the input side of the integrator,
During a predetermined period at the start of operation, the output signal of the second pulse width modulator is output to the first switching amplifier circuit, and the output of the first pulse width modulator is output to the second switching amplifier circuit. The signal is input to the feedback circuit and the output signal of the second switching amplifier circuit.
After the predetermined period, the output signal of the first pulse width modulator is input to the first switching amplifier circuit, and the output signal of the first switching amplifier circuit is input to the feedback circuit. A digital switching amplifier characterized by that.

A first switch connecting the first pulse width modulator and the first switching amplifier circuit or the second switching amplifier circuit; and the second pulse width modulator and the first switching amplifier circuit. A first path switching circuit including a second switch for connecting
A second path switching circuit including a third switch that connects the first switching amplifier circuit or the second switching amplifier circuit and the feedback circuit;
In a predetermined period at the start of operation, the first switch connects the first pulse width modulator and the second switching amplifier circuit, and the second switch performs the second pulse width modulation. And the third switch connects the second switching amplifier circuit and the feedback circuit, and the third switching amplifier circuit and the first switching amplifier circuit.
After the end of the predetermined period, the first switch connects the first pulse width modulator and the first switching amplifier circuit, and the third switch is connected to the first switching amplifier circuit. The digital switching amplifier according to claim 1, wherein the digital switching amplifier is connected to the feedback circuit.

An integrator for integrating the input signal;
A first pulse width modulator capable of selectively performing an operation of pulse width modulation according to an output signal of the integrator and an operation of outputting a predetermined pulse representing a no-signal state;
A second pulse width modulator that performs pulse width modulation according to the output signal of the integrator;
A first switching amplifier circuit that performs switching amplification by using the output signal of the first pulse width modulator as an input, and applies the amplified output signal to a load;
A second switching amplifier circuit that performs switching amplification with an output signal of the second pulse width modulator as an input;
A feedback circuit that negatively feeds back either the output signal of the first switching amplifier circuit or the output signal of the second switching amplifier circuit to the input side of the integrator,
During a predetermined period at the start of the operation, the first pulse width modulator performs an operation of outputting a predetermined pulse representing a no-signal state, and at the same time, the feedback circuit outputs to the output of the second switching amplifier circuit. Signal is input,
After the predetermined period, the first pulse width modulator performs a pulse width modulation operation according to the output signal of the integrator, and at the same time, the feedback circuit outputs to the output of the first switching amplifier circuit. A digital switching amplifier characterized by receiving a signal.

A path switching circuit including a switch connecting the first switching amplifier circuit or the second switching amplifier circuit and the feedback circuit;
In a predetermined period at the start of operation, the first pulse width modulator performs an operation of outputting a predetermined pulse representing a no-signal state, and at the same time, the switch includes the second switching amplifier circuit and the feedback circuit. Connection with
After the predetermined period, the first pulse width modulator performs a pulse width modulation operation according to the output signal of the integrator, and at the same time, the switch includes the first switching amplifier circuit and the feedback circuit. The digital switching amplifier according to claim 3, wherein the digital switching amplifier is connected.

An integrator for integrating the input signal;
A first pulse width modulator that performs pulse width modulation according to an output signal of the integrator;
A second pulse width modulator that outputs a predetermined pulse representing a no-signal state;
A switching amplifier circuit that performs switching amplification by using either the output signal of the first pulse width modulator or the output signal of the second pulse width modulator as an input, and applies the amplified output signal to a load;
A feedback circuit that amplifies the output signal of the first pulse width modulator and the output signal of the switching amplifier circuit at first and second amplification factors and negatively feeds back to the input side of the integrator, respectively. ,
During a predetermined period at the start of operation, the output signal of the second pulse width modulator is input to the switching amplifier circuit, and at the same time, the output signal of the first pulse width modulator is Amplified by an amplification factor of 1 and negatively fed back to the input side of the integrator,
After the predetermined period, the output signal of the first pulse width modulator is input to the switching amplifier circuit, and at the same time, the output signal of the switching amplifier circuit is set to the second amplification factor by the feedback circuit. A digital switching amplifier which is amplified and negatively fed back to the input side of the integrator.

A path switching circuit including a first switch connecting the first pulse width modulator or the second pulse width modulator and the switching amplifier circuit;
The feedback circuit includes a first amplifier circuit that amplifies the output signal of the first pulse width modulator with a first amplification factor, and a second amplifier that amplifies the output signal of the switching amplifier circuit with a second amplification factor. And a second switch that selectively outputs an output signal of the first amplifier circuit or the second amplifier circuit,
During a predetermined period at the start of operation, the first switch connects the second pulse width modulator and the switching amplifier circuit, and at the same time, the second switch outputs the output of the first amplifier circuit. Output a signal,
After the predetermined period, the first switch connects the first pulse width modulator and the switching amplifier circuit, and at the same time, the second switch outputs an output signal of the second amplifier circuit. The digital switching amplifier according to claim 5, wherein:

An integrator for integrating the input signal;
A first pulse width modulator capable of selectively performing an operation of pulse width modulation according to an output signal of the integrator and an operation of outputting a predetermined pulse representing a no-signal state;
A second pulse width modulator that performs pulse width modulation according to the output signal of the integrator;
A switching amplification circuit that performs switching amplification by using the output signal of the first pulse width modulator as an input, and applies the amplified output signal to a load;
A feedback circuit that amplifies the output signal of the second pulse width modulator and the output signal of the switching amplifier circuit at first and second amplification factors and negatively feeds back to the input side of the integrator, respectively. ,
In a predetermined period at the start of the operation, the first pulse width modulator outputs a predetermined pulse representing a no-signal state, and at the same time, the output signal of the second pulse width modulator is output by the feedback circuit. And is negatively fed back to the input side of the integrator,
After completion of the predetermined period, the first pulse width modulator performs pulse width modulation in accordance with the output signal of the integrator, and at the same time, the output signal of the switching amplifier circuit is second amplified by the feedback circuit. A digital switching amplifier that is amplified at a rate and negatively fed back to the input side of the integrator.

The feedback circuit is
A first amplifier circuit for amplifying the output signal of the second pulse width modulator at a first amplification factor;
A second amplifier circuit for amplifying the output signal of the switching amplifier circuit with a second amplification factor;
A switch that selectively outputs an output signal of the first or second amplifier circuit,
In a predetermined period at the start of operation, the first pulse width modulator performs an operation of outputting a predetermined pulse representing a no-signal state, and at the same time, the switch outputs an output signal of the first amplifier circuit. Let
After the predetermined period, the first pulse width modulator performs a pulse width modulation operation according to the output signal of the integrator, and at the same time, the switch outputs the output signal of the second amplifier circuit. The digital switching amplifier according to claim 7, wherein:

The timing for switching the operation of each part after the predetermined period at the start of the operation is set when the input signal is at 0 level or at an arbitrary minute level. A digital switching amplifier according to claim 1.