JP2007209038A - Power amplifier circuit - Google Patents

Power amplifier circuit Download PDF

Info

Publication number
JP2007209038A
JP2007209038A JP2007128657A JP2007128657A JP2007209038A JP 2007209038 A JP2007209038 A JP 2007209038A JP 2007128657 A JP2007128657 A JP 2007128657A JP 2007128657 A JP2007128657 A JP 2007128657A JP 2007209038 A JP2007209038 A JP 2007209038A
Authority
JP
Japan
Prior art keywords
comparator
output
circuit
power supply
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007128657A
Other languages
Japanese (ja)
Inventor
Nobuaki Tsuji
信昭 辻
Masao Noro
正夫 野呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2007128657A priority Critical patent/JP2007209038A/en
Publication of JP2007209038A publication Critical patent/JP2007209038A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power amplifier circuit using a PWM modulation circuit that prevents variations of the circuit gain. <P>SOLUTION: The PWM modulation circuit 10a comprises a comparator 11, and an integrator 20, whose integrated output is compared with an input signal from a signal source 16 via an amplifier 15 by the comparator 11 to produce a PWM signal having an advanced phase characteristic due to differentiation of the input signal. A switching circuit 21 amplifies the PWM modulation signal The amplified PWM modulation signal is supplied to a speaker 27 via an LC filter 26, and it is also negatively fed back to the input side of the PWM modulation circuit. In this case, a positive source voltage and a negative source voltage of the switching circuit 21 are respectively switched depending on an output of the comparator 11, and input terminals of the comparator 11 receives signals. Thus, variations in the circuit gain are prevented. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、PWM変調回路を備えた電力増幅回路に関するものである。   The present invention relates to a power amplifier circuit including a PWM modulation circuit.

図10は従来のPWM変調回路を用いた電力増幅回路を示す構成図である。この図において、信号源31より入力された音声信号等の入力信号は、抵抗32を介してPWM変調回路33に加えられてPWM変調される。PWM変調回路33から出力されるPWM信号によりスイッチング回路34が駆動され、そのスイッチング出力はLCフィルタ35を通じてスピーカ36に加えられる。   FIG. 10 is a block diagram showing a power amplifier circuit using a conventional PWM modulation circuit. In this figure, an input signal such as an audio signal input from a signal source 31 is applied to a PWM modulation circuit 33 via a resistor 32 and subjected to PWM modulation. The switching circuit 34 is driven by the PWM signal output from the PWM modulation circuit 33, and the switching output is applied to the speaker 36 through the LC filter 35.

PWM変調回路33は、演算増幅器37、コンデンサ38で構成される積分器39と、演算増幅器40、抵抗41、42から構成されヒステリシス特性を有するコンパレータ43を有し、コンパレータ43から出力されるPWM信号は、抵抗44を介して積分器39に帰還されるようになされている。また、スイッチング回路34は、N型フィールドエフェクトトランジスタ45とP型フィールドエフェクトトランジスタ46で構成され、LCフィルタ35は、インダクタンス47とコンデンサ48で構成されている。   The PWM modulation circuit 33 includes an integrator 39 including an operational amplifier 37 and a capacitor 38, and a comparator 43 including an operational amplifier 40 and resistors 41 and 42 having hysteresis characteristics, and a PWM signal output from the comparator 43. Is fed back to the integrator 39 via the resistor 44. The switching circuit 34 includes an N-type field effect transistor 45 and a P-type field effect transistor 46, and the LC filter 35 includes an inductance 47 and a capacitor 48.

PWM変調回路33は、入力信号が入力されないときはデューティ比50%のパルス信号が出力される。入力信号が入力されると、図11に示すような積分器39の積分出力が得られ、この積分出力がヒステリシス特性を有するコンパレータ43に加えられることにより、このコンパレータ43より上記パルス信号が入力信号に応じてパルス幅変調されたPWM信号が出力される。このPWM信号によりスイッチング回路34のトランジスタ45、46が交互にオン・オフされることにより、PWM信号が増幅され、この増幅されたPWM信号によりLCフィルタ35を介してスピーカ36が駆動される。   The PWM modulation circuit 33 outputs a pulse signal having a duty ratio of 50% when no input signal is input. When an input signal is input, an integrated output of the integrator 39 as shown in FIG. 11 is obtained, and this integrated output is added to the comparator 43 having hysteresis characteristics, so that the pulse signal is input from the comparator 43 to the input signal. In response to this, a pulse width modulated PWM signal is output. The transistors 45 and 46 of the switching circuit 34 are alternately turned on and off by this PWM signal, whereby the PWM signal is amplified, and the speaker 36 is driven via the LC filter 35 by this amplified PWM signal.

スピーカ36をPWM信号で直接駆動すると、PWM信号のキャリア成分がスピーカに流れ込み、効率を悪化させたり、スピーカを破壊することがあるので、LCフィルタ35を設けてPWM信号のキャリア成分を除去するようにしている。   When the speaker 36 is directly driven by the PWM signal, the carrier component of the PWM signal flows into the speaker, which may deteriorate the efficiency or destroy the speaker. Therefore, the LC filter 35 is provided to remove the carrier component of the PWM signal. I have to.

上述した従来のPWM変調回路を用いた電力増幅回路は、自励式D級増幅回路として動作し、一般に図12に示すような平坦な周波数特性を得ることができる。図示のように、積分器の特性や次数によりカーブの傾斜は異なるが、多次のローパスフィルタに近い急峻な特性が得られ、キャリア成分を有効に除去することができる。
特開昭59−125105号公報
The power amplifier circuit using the above-described conventional PWM modulation circuit operates as a self-excited class D amplifier circuit and can generally obtain a flat frequency characteristic as shown in FIG. As shown in the figure, although the slope of the curve differs depending on the characteristics and order of the integrator, a steep characteristic close to that of a multi-order low-pass filter can be obtained, and the carrier component can be effectively removed.
JP 59-125105 A

オーディオ用電力増幅回路は、音質への影響をなくすために低い歪率と低出力インピーダンスが要求される。従来、電力増幅回路に通常のリニア増幅器を用いる場合は、増幅器の出力側から負帰還をかけているので、出力側における歪み及び出力インピーダンスを非常に小さくすることができる。電力増幅回路にPWM変調回路を用いる場合も同様に負帰還をかけたいが、入力信号はアナログ信号であり、PWM信号はディジタル信号なので直接、負帰還をかけることはできないが、そのため、PWM信号をアナログ信号に変換するローパスフィルタとしてLCフィルタを使用し、そのLCフィルタの出力を負帰還することが考えられる。しかし、LCフィルタの出力を負帰還すると、そのLCフィルタが歪みや出力インピーダンスの増大の原因になる。   Audio power amplifier circuits are required to have low distortion and low output impedance in order to eliminate the influence on sound quality. Conventionally, when a normal linear amplifier is used for the power amplifier circuit, since negative feedback is applied from the output side of the amplifier, distortion and output impedance on the output side can be extremely reduced. Similarly, when a PWM modulation circuit is used for the power amplifier circuit, it is desired to apply negative feedback. However, since the input signal is an analog signal and the PWM signal is a digital signal, negative feedback cannot be applied directly. It is conceivable to use an LC filter as a low-pass filter for conversion to an analog signal and to negatively feed back the output of the LC filter. However, when the output of the LC filter is negatively fed back, the LC filter causes distortion and an increase in output impedance.

また、LCフィルタは、インダクタンス1個とコンデンサ1個からなる2次、又はそれ以上の次数を持っており、仮に2次としても高域で180°の位相回転が生じてしまう。さらに、PWM変調回路は積分器によるローパスフィルタ特性を持っているので、LCフィルタを通った信号には180°以上の位相回転が発生するために、LCフィルタを通ったアナログ信号を入力信号に負帰還させることができないという問題があった。   In addition, the LC filter has a secondary or higher order composed of one inductance and one capacitor, and even if the second order is used, a phase rotation of 180 ° occurs in a high region. Furthermore, since the PWM modulation circuit has a low-pass filter characteristic by an integrator, a phase rotation of 180 ° or more occurs in the signal that has passed through the LC filter. Therefore, the analog signal that has passed through the LC filter is negatively affected by the input signal. There was a problem that it was not possible to return.

さらに、図10に示す電力増幅回路には、次の問題がある。すなわち、コンパレータ43の入力端Pからスイッチング回路34の出力端Qまでの間の利得Gは、入力端Pに入力される積分出力の最大値をVP、最小値をVMとし、スイッチング回路34の電源電圧をVPX(+電源)、VMX(−電源)とすると、入力端Pの信号の振幅が(VP−VM)、出力端Qの信号の振幅が、(VPX−VMX)となることから、G=(VPX−VMX)/(VP−VM)・・・(1)となる。ここで、電源電圧VPX、VMXは各々変動する可能性がある。そして、電源電圧VPX、VMXが変動すると、上述した利得Gが変動してしまい、この結果、系としての安定度が変わり、安定度を必要以上にとらなければならなくなる。   Furthermore, the power amplifier circuit shown in FIG. 10 has the following problems. That is, the gain G between the input terminal P of the comparator 43 and the output terminal Q of the switching circuit 34 is set such that the maximum value of the integral output input to the input terminal P is VP and the minimum value is VM. If the voltages are VPX (+ power supply) and VMX (−power supply), the amplitude of the signal at the input terminal P is (VP−VM), and the amplitude of the signal at the output terminal Q is (VPX−VMX). = (VPX-VMX) / (VP-VM) (1) Here, the power supply voltages VPX and VMX may vary. When the power supply voltages VPX and VMX fluctuate, the above-described gain G fluctuates. As a result, the stability of the system changes and the stability must be taken more than necessary.

本発明はこのような事情に鑑みてなされたものであり、その目的は、位相回転を低減し、安定な負帰還を行うことができるPWM変調回路及び電力増幅回路を提供することにある。また、この発明の他の目的は、回路利得の変動を押さえることができ、したがって、安定した動作を得ることができる電力増幅回路を提供することにある。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a PWM modulation circuit and a power amplification circuit capable of reducing phase rotation and performing stable negative feedback. Another object of the present invention is to provide a power amplifier circuit that can suppress fluctuations in circuit gain and thus can obtain stable operation.

請求項1記載の本発明に係る電力増幅回路は、PWM信号を積分する積分器と、この積分器の出力と入力信号とを比較することにより前記PWM信号を出力するコンパレータとを有するPWM変調回路と、前記PWM変調回路の出力信号により駆動され、増幅されたPWM信号を出力するスイッチング回路と、前記スイッチング回路から出力されるPWM信号が入力されるローパスフィルタと、前記ローパスフィルタの出力を前記PWM変調回路に負帰還する負帰還回路と、前記スイッチング回路の正電源電圧および負電源電圧をそれぞれ、前記コンパレータの出力に応じて切り換えて前記コンパレータの入力端へ入力する電圧入力回路とを設け、前記電圧入力回路は、前記スイッチング回路の正電源端子および前記コンパレータの入力端間に介挿された第1の抵抗および第1のスイッチ手段による第1の直列接続回路と、前記スイッチング回路の負電源端子および前記コンパレータの入力端間に介挿された第2の抵抗および第2のスイッチ手段による第2の直列接続回路とから構成され、前記第1のスイッチ手段は、前記第1の抵抗を介して前記正電源電圧に接続された第1のコモン端子と、前記コンパレータの入力端に接続された第1の接点と、接地端子に接続された第2の接点とから構成され、前記コンパレータの出力が前記正電源電圧に対応したものである場合には前記第1のコモン端子を前記第1の接点に接続し、前記コンパレータの出力が前記負電源電圧に対応したものである場合には前記第1のコモン端子を前記第2の接点に接続し、前記第2のスイッチ手段は、前記第2の抵抗を介して前記負電源電圧に接続された第2のコモン端子と、前記コンパレータの入力端に接続された第1の接点と、接地端子に接続された第2の接点とから構成され、前記コンパレータの出力が前記負電源電圧に対応したものである場合には前記第2のコモン端子を前記第1接点に接続し、前記コンパレータの出力が前記正電源電圧に対応したものである場合には前記第2のコモン端子を前記第2の接点に接続することを特徴とする。   A power amplifying circuit according to the present invention as claimed in claim 1, comprising: an integrator for integrating a PWM signal; and a comparator for outputting the PWM signal by comparing an output of the integrator with an input signal. A switching circuit that is driven by an output signal of the PWM modulation circuit and outputs an amplified PWM signal, a low-pass filter to which a PWM signal output from the switching circuit is input, and an output of the low-pass filter that is the PWM signal A negative feedback circuit that negatively feeds back to the modulation circuit; and a voltage input circuit that switches the positive power supply voltage and the negative power supply voltage of the switching circuit according to the output of the comparator and inputs them to the input terminal of the comparator, The voltage input circuit is between the positive power supply terminal of the switching circuit and the input terminal of the comparator. A first series connection circuit including an inserted first resistor and first switch means; a second resistor inserted between a negative power supply terminal of the switching circuit and an input terminal of the comparator; And a first common terminal connected to the positive power supply voltage via the first resistor, and an input terminal of the comparator. When the output of the comparator corresponds to the positive power supply voltage, the first common terminal is connected to the first contact. When the first contact is connected to the first contact and the output of the comparator corresponds to the negative power supply voltage, the first common terminal is connected to the second contact, and the second switch means ,in front A second common terminal connected to the negative power supply voltage via a second resistor, a first contact connected to the input terminal of the comparator, and a second contact connected to the ground terminal When the output of the comparator corresponds to the negative power supply voltage, the second common terminal is connected to the first contact, and the output of the comparator corresponds to the positive power supply voltage. In this case, the second common terminal is connected to the second contact.

請求項2記載の本発明に係る電力増幅器は、入力信号を積分する積分器と、この積分器の出力と所定電圧とを比較することによりPWM信号を出力するコンパレータとを有するPWM変調回路と、前記PWM変調回路の出力信号により駆動され、増幅されたPWM信号を出力するスイッチング回路と、前記スイッチング回路から出力されるPWM信号が入力されるローパスフィルタと、前記スイッチング回路の出力を前記積分器に負帰還する負帰還回路と、前記スイッチング回路の正電源電圧および負電源電圧を前記コンパレータの出力に応じて切り換えて前記コンパレータの入力端へ入力する電圧入力回路とを設け、前記電圧入力回路は、前記スイッチング回路の正電源端子および前記コンパレータの入力端間に介挿された第1の抵抗および第1のスイッチ手段による第1の直列接続回路と、前記スイッチング回路の負電源端子および前記コンパレータの入力端間に介挿された第2の抵抗および第2のスイッチ手段による第2の直列接続回路とから構成され、前記第1のスイッチ手段は、前記第1の抵抗を介して前記正電源電圧に接続された第1のコモン端子と、前記コンパレータの入力端に接続された第1の接点と、接地端子に接続された第2の接点とから構成され、前記コンパレータの出力が前記正電源電圧に対応したものである場合には前記第1のコモン端子を前記第1の接点に接続し、前記コンパレータの出力が前記負電源電圧に対応したものである場合には前記第1のコモン端子を前記第2の接点に接続し、前記第2のスイッチ手段は、前記第2の抵抗を介して前記負電源電圧に接続された第2のコモン端子と、前記コンパレータの入力端に接続された第1の接点と、接地端子に接続された第2の接点とから構成され、前記コンパレータの出力が前記負電源電圧に対応したものである場合には前記第2のコモン端子を前記第1接点に接続し、前記コンパレータの出力が前記正電源電圧に対応したものである場合には前記第2のコモン端子を前記第2の接点に接続することを特徴とする。   A power amplifier according to a second aspect of the present invention includes a PWM modulation circuit including an integrator that integrates an input signal, and a comparator that outputs a PWM signal by comparing an output of the integrator with a predetermined voltage; A switching circuit that is driven by the output signal of the PWM modulation circuit and outputs an amplified PWM signal, a low-pass filter to which the PWM signal output from the switching circuit is input, and an output of the switching circuit to the integrator A negative feedback circuit that performs negative feedback, and a voltage input circuit that switches a positive power supply voltage and a negative power supply voltage of the switching circuit according to an output of the comparator and inputs the input to the input terminal of the comparator, and the voltage input circuit includes: A first resistor inserted between a positive power supply terminal of the switching circuit and an input terminal of the comparator; A first series connection circuit by a first switch means, a second resistor interposed between a negative power supply terminal of the switching circuit and an input terminal of the comparator, and a second series connection circuit by a second switch means The first switch means includes a first common terminal connected to the positive power supply voltage via the first resistor, and a first contact connected to the input terminal of the comparator. And a second contact connected to a ground terminal, and when the output of the comparator corresponds to the positive power supply voltage, the first common terminal is connected to the first contact, When the output of the comparator corresponds to the negative power supply voltage, the first common terminal is connected to the second contact, and the second switch means is connected via the second resistor. Negative A second common terminal connected to a source voltage; a first contact connected to the input terminal of the comparator; and a second contact connected to a ground terminal. The second common terminal is connected to the first contact when it corresponds to the power supply voltage, and the second common terminal when the output of the comparator corresponds to the positive power supply voltage. Is connected to the second contact.

請求項3記載の本発明に係る電力増幅回路は、請求項1または2記載の電力増幅回路において、前記ローパスフィルタはLCフィルタによって構成され、このLCフィルタの出力が負荷に供給されることを特徴とする。   A power amplifier circuit according to a third aspect of the present invention is the power amplifier circuit according to the first or second aspect, wherein the low-pass filter is configured by an LC filter, and an output of the LC filter is supplied to a load. And

この発明によれば、PWM信号の積分出力と入力信号とを比較すると共に、このPWM信号が正帰還され、ヒステリシス特性を持つように構成されたコンパレータをPWM変調回路に設けたことにより、PWM変調回路が位相進み回路となるので、このPWM変調回路と後段のLCフィルタ等のローパスフィルタの特性を合わせることにより、位相回転を低減することができる。従って、ローパスフィルタの出力を安定に負帰還することができ、電力増幅回路の出力側における歪み及び出力インピーダンスを小さくすることができる。   According to the present invention, the PWM signal is compared with the integrated output of the PWM signal and the input signal, and the PWM signal is positively fed back, and the PWM modulation circuit is provided with a comparator configured to have hysteresis characteristics. Since the circuit becomes a phase advance circuit, phase rotation can be reduced by combining the characteristics of the PWM modulation circuit and a low-pass filter such as an LC filter in the subsequent stage. Therefore, the output of the low-pass filter can be stably negatively fed back, and distortion and output impedance on the output side of the power amplifier circuit can be reduced.

また、この発明によれば、前記スイッチング回路の正電源電圧および負電源電圧をそれぞれ、前記コンパレータの出力に応じて切り換えて前記コンパレータの入力端へ入力する電圧入力回路を設けたので、スイッチング回路の電源電圧変動に基づく回路利得の変動を押さえることができ、したがって、安定した動作を得ることができる。   According to the present invention, since the voltage input circuit for switching the positive power supply voltage and the negative power supply voltage of the switching circuit according to the output of the comparator and inputting the voltage to the input terminal of the comparator is provided. The fluctuation of the circuit gain based on the fluctuation of the power supply voltage can be suppressed, so that a stable operation can be obtained.

また、この発明によれば、スイッチング回路の正電源電圧を一定の分圧比で分圧した電圧および負電源電圧を該一定の分圧比で分圧した電圧をそれぞれ、コンパレータの出力に応じて切り換えてコンパレータの入力端へ入力するようにしたので、スイッチング回路の電源電圧変動に基づく回路利得の変動を押さえることができ、安定した動作を得ることができる。   According to the present invention, the voltage obtained by dividing the positive power supply voltage of the switching circuit by a constant voltage dividing ratio and the voltage obtained by dividing the negative power supply voltage by the constant voltage dividing ratio are switched according to the output of the comparator. Since the signal is input to the input terminal of the comparator, fluctuations in circuit gain based on fluctuations in the power supply voltage of the switching circuit can be suppressed, and stable operation can be obtained.

また、この発明によれば、スイッチング回路の正電源電圧を一定の分圧比で分圧した電圧および負電源電圧を該一定の分圧比で分圧した電圧をそれぞれ最大値および最小値とする三角波を出力する三角波生成回路と、三角波生成回路の出力またはスイッチ手段の出力を選択的にコンパレータの入力端へ供給する切替手段を設けたので、自励型、他励型両タイプの電力増幅器として動作させることができる。   Further, according to the present invention, the triangular wave having the maximum value and the minimum value respectively obtained by dividing the positive power supply voltage of the switching circuit by a constant voltage division ratio and the voltage obtained by dividing the negative power supply voltage by the constant voltage division ratio, respectively. Since there is provided a triangular wave generating circuit for output and a switching means for selectively supplying the output of the triangular wave generating circuit or the output of the switch means to the input terminal of the comparator, it operates as a self-excited type or separately excited type power amplifier. be able to.

以下、本発明の実施の形態を、図面を参照して説明する。図1は本発明の第1の実施の形態によるPWM変調回路を示す回路図である。図1において、PWM変調回路10は、演算増幅器からなりヒステリシス特性を有するコンパレータ11、抵抗12及び積分器13で構成されている。コンパレータ11の出力信号(PWM信号)は、出力端子14から出力されると共に、抵抗12を介してコンパレータ11に正帰還されるようになされている。また、積分器13の積分出力は増幅器15の一方の入力端子に入力され、この増幅器15の他方の入力端子には、信号源16からの入力信号が入力されるようになされている。増幅器15の出力は抵抗17を介してコンパレータ11の一方の入力端子に加えられ、コンパレータ11の他方の入力端子は接地されている。尚、増幅器15は、ループゲインを得るためのリニア増幅器に構成されている。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a PWM modulation circuit according to a first embodiment of the present invention. In FIG. 1, the PWM modulation circuit 10 is composed of a comparator 11, a resistor 12, and an integrator 13, which are operational amplifiers and have hysteresis characteristics. The output signal (PWM signal) of the comparator 11 is output from the output terminal 14 and positively fed back to the comparator 11 via the resistor 12. The integration output of the integrator 13 is input to one input terminal of the amplifier 15, and an input signal from the signal source 16 is input to the other input terminal of the amplifier 15. The output of the amplifier 15 is applied to one input terminal of the comparator 11 via the resistor 17, and the other input terminal of the comparator 11 is grounded. The amplifier 15 is a linear amplifier for obtaining a loop gain.

図2は本発明の第2の実施の形態によるPWM変調回路を示す構成図である。本実施の形態によるPWM変調回路10は、図示のように演算増幅器からなりヒステリシス特性を有するコンパレータ11、抵抗12、及び、抵抗18、コンデンサ19からなる積分器20により構成されている。積分器20の積分出力はコンパレータ11の一方の入力端子に入力され、コンパレータ11の他方の入力端子には、信号源16からの入力信号が抵抗17を介して入力されるようになされている。   FIG. 2 is a block diagram showing a PWM modulation circuit according to the second embodiment of the present invention. The PWM modulation circuit 10 according to the present embodiment is composed of an operational amplifier as shown in the figure and an integrator 20 including a comparator 11 having a hysteresis characteristic, a resistor 12, a resistor 18, and a capacitor 19. The integration output of the integrator 20 is input to one input terminal of the comparator 11, and an input signal from the signal source 16 is input to the other input terminal of the comparator 11 via the resistor 17.

上記第1、第2の実施の形態によるPWM変調回路10によれば、コンパレータ11から出力されるPWM信号と積分器13、20の積分出力とが、抵抗12を介して正帰還のかかったヒステリシス特性を有するコンパレータ11で比較されることにより、入力信号を微分した特性を持つPWM信号が出力される。すなわち、PWM変調回路10は、+6dB/octの傾斜で周波数応答が増加する微分特性を有し、PWM信号の位相はPWM変調回路10の入力信号に対して90°位相が進むこととなる。   According to the PWM modulation circuit 10 according to the first and second embodiments, a hysteresis in which the PWM signal output from the comparator 11 and the integration outputs of the integrators 13 and 20 are positively fed via the resistor 12 is applied. A PWM signal having a characteristic obtained by differentiating the input signal is output by being compared by the comparator 11 having the characteristic. That is, the PWM modulation circuit 10 has a differential characteristic in which the frequency response increases with a slope of +6 dB / oct, and the phase of the PWM signal advances by 90 ° with respect to the input signal of the PWM modulation circuit 10.

図3は本発明の第3の実施の形態による電力増幅回路を示すもので、図2と同様のPWM変調回路10を用いて自励式D級増幅回路に構成された電力増幅回路である。図3において、PWM変調回路10から出力されるPWM信号は、インバータ30を介してスイッチング回路21のトランジスタ22、23を交互にスイッチングすることにより、例えば±50Vまで増幅されたPWM信号が得られる。このPWM信号は、インダクタンス24、コンデンサ25からなるLCフィルタ26を介してスピーカ27に加えられる。また、LCフィルタ26の出力は抵抗28を介して増幅器15(反転バッファ)に負帰還される。この増幅器15には信号源16からの入力信号が抵抗29を介して加えられ、その増幅出力が抵抗17を介してコンパレータ11に入力されるようになされている。   FIG. 3 shows a power amplifier circuit according to a third embodiment of the present invention, which is a power amplifier circuit configured as a self-excited class D amplifier circuit using a PWM modulation circuit 10 similar to FIG. In FIG. 3, the PWM signal output from the PWM modulation circuit 10 is obtained by alternately switching the transistors 22 and 23 of the switching circuit 21 via the inverter 30 to be amplified to ± 50 V, for example. This PWM signal is applied to the speaker 27 via an LC filter 26 including an inductance 24 and a capacitor 25. The output of the LC filter 26 is negatively fed back to the amplifier 15 (inversion buffer) through the resistor 28. An input signal from the signal source 16 is applied to the amplifier 15 via a resistor 29, and the amplified output is input to the comparator 11 via the resistor 17.

図4は本実施の形態による電力増幅回路の周波数特性を示す。図4において、特性aは、PWM変調回路10の周波数特性を示すもので、図示のように+6dB/octの傾斜を持つ高域上昇特性が得られており、進み位相特性となっている。特性bは、LCフィルタ26の周波数特性を示すもので、カットオフ周波数fc (例えば50KHz)の−12dB/octの傾斜を持つ遅れ位相特性となっている。特性cは、特性a、bの傾斜を合わせた全体の特性であり、周波数f1 (例えば500KHz)で0dBとなる−6dB/octの傾斜を持つものとなっている。   FIG. 4 shows the frequency characteristics of the power amplifier circuit according to this embodiment. In FIG. 4, a characteristic a indicates the frequency characteristic of the PWM modulation circuit 10, and a high-frequency rising characteristic having a slope of +6 dB / oct is obtained as shown in the figure, which is a leading phase characteristic. The characteristic b indicates the frequency characteristic of the LC filter 26, and is a delayed phase characteristic having an inclination of −12 dB / oct with a cutoff frequency fc (for example, 50 KHz). The characteristic c is an overall characteristic in which the slopes of the characteristics a and b are combined, and has a slope of −6 dB / oct which is 0 dB at the frequency f1 (for example, 500 KHz).

即ち、本実施の形態による電力増幅回路においては、PWM変調回路10により、LCフィルタ26のカットオフ周波数fcの10倍(20dB)位の周波数で+6dB/octの微分特性を得ることができる。そして、この1次進み系となるPWM変調回路10と2次遅れ系となるLCフィルタ26とを組み合わせることにより、位相回転が軽減され、安定に負帰還をかけることができる。尚、本実施の形態においては、図2のPWM変調回路10の構成を用いたが、図1のPWM変調回路10の構成を用いてもよい。   That is, in the power amplifier circuit according to the present embodiment, the PWM modulation circuit 10 can obtain a differential characteristic of +6 dB / oct at a frequency about 10 times (20 dB) the cut-off frequency fc of the LC filter 26. Then, by combining the PWM modulation circuit 10 serving as the first-order advance system and the LC filter 26 serving as the second-order delay system, phase rotation can be reduced and stable negative feedback can be applied. In the present embodiment, the configuration of the PWM modulation circuit 10 in FIG. 2 is used, but the configuration of the PWM modulation circuit 10 in FIG. 1 may be used.

ところで、上述した第3の実施形態には、前述したように、スイッチング回路21の電源電圧VPX、VMXが変動すると、コンパレータ11の入力端Pからスイッチング回路21の出力端Qまでの間の利得が変動してしまう。この利得変動を押さえるには、スイッチング回路21の電源として高安定化電源を用いればよいが、それでは電源回路が複雑かつ高価になってしまう。次の第4の実施形態は、高安定化電源を使用せずに、利得変動を防止した回路である。   Incidentally, in the third embodiment described above, as described above, when the power supply voltages VPX and VMX of the switching circuit 21 fluctuate, the gain between the input terminal P of the comparator 11 and the output terminal Q of the switching circuit 21 is increased. It will fluctuate. In order to suppress this gain fluctuation, a highly stabilized power supply may be used as the power supply for the switching circuit 21, but this makes the power supply circuit complicated and expensive. The following fourth embodiment is a circuit that prevents gain fluctuations without using a highly stabilized power supply.

図5は、この発明の第4の実施形態を示す回路図である。この図に示す回路が図3に示す回路と異なる点は、スイッチング回路21の正電源電圧VPXが抵抗52を介してスイッチ53のコモン端子に接続され、スイッチ53の第1接点がコンパレータ11の非反転入力端子に、第2の接点が接地端子に接続され、スイッチング回路21の負電源電圧VMXが抵抗55を介してスイッチ54のコモン端子に接続され、スイッチ54の第1接点がコンパレータ11の非反転入力端子に、第2の接点が接地端子に接続されている点である。この場合、スイッチ53はコンパレータ11の出力によって駆動され、同出力が“H”の時コモン端子と第1接点が接続され、“L”の時コモン端子と第2接点が接続される。また、スイッチ54はコンパレータ11の出力を反転するインバータ56の出力によって駆動され、同出力が“H”の時コモン端子と第1接点が接続され、“L”の時コモン端子と第2接点が接続される。   FIG. 5 is a circuit diagram showing a fourth embodiment of the present invention. The circuit shown in this figure is different from the circuit shown in FIG. 3 in that the positive power supply voltage VPX of the switching circuit 21 is connected to the common terminal of the switch 53 via the resistor 52, and the first contact of the switch 53 is not connected to the comparator 11. The second contact is connected to the inverting input terminal and the ground terminal, the negative power supply voltage VMX of the switching circuit 21 is connected to the common terminal of the switch 54 via the resistor 55, and the first contact of the switch 54 is connected to the non-contact of the comparator 11. The second contact point is connected to the inverting input terminal and the ground terminal. In this case, the switch 53 is driven by the output of the comparator 11, and when the output is “H”, the common terminal and the first contact are connected, and when the output is “L”, the common terminal and the second contact are connected. The switch 54 is driven by the output of the inverter 56 that inverts the output of the comparator 11. When the output is “H”, the common terminal and the first contact are connected, and when the output is “L”, the common terminal and the second contact are connected. Connected.

上記の構成によれば、コンパレータ11の入力端Pへ入力される信号の最大値VP、最小値VMが各々、スイッチング回路21の電源電圧VPX、VMXに比例した電圧となる。この結果、コンパレータ11の入力端Pからスイッチング回路21の出力端Qまでの間の利得は電源電圧VPX、VMXに無関係な定数となり(前記(1)式参照)、電源電圧VPX、VMXに基づく回路利得の変動を防止することができる。   According to the above configuration, the maximum value VP and the minimum value VM of the signal input to the input terminal P of the comparator 11 are voltages proportional to the power supply voltages VPX and VMX of the switching circuit 21, respectively. As a result, the gain between the input terminal P of the comparator 11 and the output terminal Q of the switching circuit 21 becomes a constant unrelated to the power supply voltages VPX and VMX (see the above formula (1)), and the circuit based on the power supply voltages VPX and VMX. Gain variation can be prevented.

図6はこの発明の第5の実施形態の構成を示す回路図である。この図において、61はアナログ入力信号が入力される入力端子、62は演算増幅器63およびコンデンサ64から構成される積分回路、65はコンパレータ、66はスイッチである。このスイッチ66はコンパレータ65の非反転出力端R2の信号によって駆動されるもので、その非反転出力端R2の信号が”H”の時コモン端子が第1接点に接続され、”L”の時はコモン端子が第2接点に接続される。このスイッチ66のコモン端子はコンパレータ65の非反転入力端子に接続され、第1の接点には電圧VM3が、第2の接点には電圧VP3が各々供給されている。この場合、電圧VM3、VP3は各々次の電圧である。
VM3=VMX/a・・・(2)
VP3=VPX/a・・・(3)
但し、aは正の定数。
FIG. 6 is a circuit diagram showing the configuration of the fifth embodiment of the present invention. In this figure, 61 is an input terminal to which an analog input signal is input, 62 is an integrating circuit composed of an operational amplifier 63 and a capacitor 64, 65 is a comparator, and 66 is a switch. This switch 66 is driven by the signal at the non-inverting output terminal R2 of the comparator 65. When the signal at the non-inverting output terminal R2 is "H", the common terminal is connected to the first contact, and when it is "L". Has a common terminal connected to the second contact. The common terminal of the switch 66 is connected to the non-inverting input terminal of the comparator 65, and the voltage VM3 is supplied to the first contact and the voltage VP3 is supplied to the second contact. In this case, the voltages VM3 and VP3 are respectively the following voltages.
VM3 = VMX / a (2)
VP3 = VPX / a (3)
However, a is a positive constant.

67はスイッチング回路であり、コンパレータ65の反転出力端R1の信号によってオン/オフ制御されるスイッチ68と、コンパレータ65の非反転出力端R2の信号によってオン/オフ制御されるスイッチ69とを直列接続して構成され、スイッチ68の一端に正電源電圧VPXが供給され、スイッチ69の一端に負電源電圧VMXが供給されている。そして、このスイッチング回路67の出力端Qの信号がインダクタンス24、コンデンサ25からなるLCフィルタ26を介してスピーカ27に加えられると共に、抵抗70を介して積分回路62に帰還されている。抵抗70と抵抗71とで帰還量を決めている。また、コンデンサ72は直流遮断のためのコンデンサである。そして、上述した積分回路62、コンパレータ65、スイッチ66、抵抗70,71、コンデンサ72がPWM変調回路10bを構成している。   A switching circuit 67 is a series connection of a switch 68 that is on / off controlled by the signal at the inverting output terminal R1 of the comparator 65 and a switch 69 that is on / off controlled by the signal at the non-inverting output terminal R2 of the comparator 65. The positive power supply voltage VPX is supplied to one end of the switch 68, and the negative power supply voltage VMX is supplied to one end of the switch 69. The signal at the output terminal Q of the switching circuit 67 is applied to the speaker 27 via the LC filter 26 composed of the inductance 24 and the capacitor 25, and is fed back to the integrating circuit 62 via the resistor 70. The feedback amount is determined by the resistor 70 and the resistor 71. The capacitor 72 is a capacitor for cutting off direct current. The integration circuit 62, the comparator 65, the switch 66, the resistors 70 and 71, and the capacitor 72 described above constitute the PWM modulation circuit 10b.

このような構成において、コンパレータ65の出力端R1、R2の信号が反転する毎にスイッチング回路67のスイッチ68,69がオン/オフを繰り返し、このスイッチ68,69のオン/オフに応じて積分回路62のコンデンサ64が充放電を繰り返す。図7は、入力信号が「0」の状態における積分回路62の出力端(コンパレータ11の入力端)Pの信号およびコンパレータ65の出力端R1、R2の信号波形を示す図である。ここで、入力信号が入力端子61に入力されると、コンデンサ64の充放電時間が入力信号に応じて変化し、この結果、コンパレータ65の出力端R1、R2の信号のパルス幅が入力信号に応じて変化する。   In such a configuration, each time the signals at the output terminals R1 and R2 of the comparator 65 are inverted, the switches 68 and 69 of the switching circuit 67 are repeatedly turned on / off, and the integration circuit is turned on according to the on / off of the switches 68 and 69. 62 capacitors 64 are repeatedly charged and discharged. FIG. 7 is a diagram showing a signal waveform at the output terminal (input terminal of the comparator 11) P of the integrating circuit 62 and the signal at the output terminals R1 and R2 of the comparator 65 when the input signal is “0”. Here, when the input signal is input to the input terminal 61, the charge / discharge time of the capacitor 64 changes according to the input signal. As a result, the pulse widths of the signals at the output terminals R1 and R2 of the comparator 65 become the input signal. Will change accordingly.

上述した回路において、スイッチング回路67の出力端Qからコンパレータ65の入力端Pまでの間の利得G1は、
G1=(1/2πf・Cf)/Rf・・・(4)
但し、Cf;コンデンサ64の容量
Rf;抵抗70の抵抗値
となる。また、コンパレータ65の入力端Pからスイッチング回路67の出力端Qまでの間の利得Gは、前記(1)、(2)、(3)式を参照すると、
G=(VPX−VMX)/(VP3−VM3)
=(VPX−VMX)/(VPX/a−VMX/a)
=a・・・(5)
となり、スイッチング回路67の電源電圧VPX、VMXに影響されない値となる。
In the circuit described above, the gain G1 between the output terminal Q of the switching circuit 67 and the input terminal P of the comparator 65 is:
G1 = (1 / 2πf · Cf) / Rf (4)
However, Cf; capacitance of the capacitor 64 Rf; resistance value of the resistor 70. Further, the gain G between the input terminal P of the comparator 65 and the output terminal Q of the switching circuit 67 can be obtained by referring to the expressions (1), (2), and (3).
G = (VPX-VMX) / (VP3-VM3)
= (VPX-VMX) / (VPX / a-VMX / a)
= A ... (5)
Thus, the value is not affected by the power supply voltages VPX and VMX of the switching circuit 67.

図8はこの発明の第6の実施形態の構成を示すブロック図である。この図に示す実施形態が図6に示す実施形態と異なる点は、PWM変調回路10cの構成である。すなわち、コンパレータ65の非反転入力端は手動切替スイッチ75のコモン端子に接続され、スイッチ75の第1接点がスイッチ66のコモン端子に接続され、スイッチ75の第2接点が三角波生成回路74の出力端に接続されている。   FIG. 8 is a block diagram showing the configuration of the sixth embodiment of the present invention. The embodiment shown in this figure is different from the embodiment shown in FIG. 6 in the configuration of the PWM modulation circuit 10c. That is, the non-inverting input terminal of the comparator 65 is connected to the common terminal of the manual changeover switch 75, the first contact of the switch 75 is connected to the common terminal of the switch 66, and the second contact of the switch 75 is the output of the triangular wave generation circuit 74. Connected to the end.

このような構成において、手動切替スイッチ75を第1接点側に投入すると、図6の回路と同一の動作となり、PWM変調回路10cが自励型PWM変調回路として動作する。また、手動切替スイッチ75を第2接点側に投入すると、三角波生成回路74の出力がコンパレータ65の非反転入力端へ入力され、これにより、PWM変調回路10cが他励型PWM変調回路として動作する。ここで、三角波生成回路74の出力三角波の最大値および最小値がスイッチング回路67の電源電圧VPX、VMXに応じて決まるようにすれば、図6の回路と同様に、スイッチング回路67の電源電圧VPX、VMXの影響を受けない回路とすることができる。   In such a configuration, when the manual changeover switch 75 is turned on to the first contact side, the operation is the same as the circuit of FIG. 6, and the PWM modulation circuit 10c operates as a self-excited PWM modulation circuit. When the manual changeover switch 75 is turned on to the second contact side, the output of the triangular wave generation circuit 74 is input to the non-inverting input terminal of the comparator 65, whereby the PWM modulation circuit 10c operates as a separately excited PWM modulation circuit. . Here, if the maximum value and the minimum value of the output triangular wave of the triangular wave generating circuit 74 are determined according to the power supply voltages VPX and VMX of the switching circuit 67, the power supply voltage VPX of the switching circuit 67 is the same as the circuit of FIG. , A circuit that is not affected by VMX.

図9はこの発明の第7の実施形態の構成を示すブロック図である。この図に示す実施形態は前述した図10に示す回路を改良したもので、図10に示す回路と異なる点は次の通りである。まず、スイッチング回路34の正電源電圧VPXが抵抗81を介してスイッチ82のコモン端子に接続され、スイッチ82の第1接点がコンパレータ40の非反転入力端子に、第2の接点が接地端子に接続され、スイッチング回路34の負電源電圧VMXが抵抗83を介してスイッチ84のコモン端子に接続され、スイッチ84の第1接点がコンパレータ40の非反転入力端子に、第2の接点が接地端子に接続されている。この場合、スイッチ82はコンパレータ40の出力によって駆動され、同出力が”H”の時コモン端子と第1接点が接続され、”L”の時コモン端子と第2接点が接続される。また、スイッチ84はコンパレータ40の出力を反転するインバータ85の出力によって駆動され、同出力が”H”の時コモン端子と第1接点が接続され、”L”の時コモン端子と第2接点が接続される。   FIG. 9 is a block diagram showing the configuration of the seventh embodiment of the present invention. The embodiment shown in this figure is an improvement of the circuit shown in FIG. 10 described above, and is different from the circuit shown in FIG. 10 as follows. First, the positive power supply voltage VPX of the switching circuit 34 is connected to the common terminal of the switch 82 via the resistor 81, the first contact of the switch 82 is connected to the non-inverting input terminal of the comparator 40, and the second contact is connected to the ground terminal. The negative power supply voltage VMX of the switching circuit 34 is connected to the common terminal of the switch 84 via the resistor 83, the first contact of the switch 84 is connected to the non-inverting input terminal of the comparator 40, and the second contact is connected to the ground terminal. Has been. In this case, the switch 82 is driven by the output of the comparator 40. When the output is “H”, the common terminal and the first contact are connected, and when the output is “L”, the common terminal and the second contact are connected. The switch 84 is driven by the output of the inverter 85 that inverts the output of the comparator 40. When the output is “H”, the common terminal and the first contact are connected, and when the output is “L”, the common terminal and the second contact are connected. Connected.

また、コンパレータ40の出力がインバータ86を介してトランジスタ45,46の各ゲートへ入力され、また、スイッチング回路34の出力端Qの信号が抵抗87を介して積分回路39へ帰還されている。   The output of the comparator 40 is input to the gates of the transistors 45 and 46 via the inverter 86, and the signal at the output terminal Q of the switching circuit 34 is fed back to the integrating circuit 39 via the resistor 87.

上記の構成によれば、前述した図5の回路と同様に、コンパレータ40の入力端Pへ入力される積分出力(三角波)の最大値VP、最小値VMが各々、スイッチング回路34の電源電圧VPX、VMXに比例した電圧となる。この結果、コンパレータ40の入力端Pからスイッチング回路34の出力端Qまでの間の利得は電源電圧VPX、VMXに無関係な定数となり(前記(1)式参照)、電源電圧VPX、VMXに基づく回路利得の変動を防止することができる。   According to the above configuration, as in the circuit of FIG. 5 described above, the maximum value VP and the minimum value VM of the integral output (triangular wave) input to the input terminal P of the comparator 40 are the power supply voltage VPX of the switching circuit 34, respectively. The voltage is proportional to VMX. As a result, the gain between the input terminal P of the comparator 40 and the output terminal Q of the switching circuit 34 becomes a constant unrelated to the power supply voltages VPX and VMX (see the above formula (1)), and the circuit based on the power supply voltages VPX and VMX. Gain variation can be prevented.

本発明の第1の実施の形態によるPWM変調回路を示す構成図である。It is a block diagram which shows the PWM modulation circuit by the 1st Embodiment of this invention. 本発明の第2の実施の形態によるPWM変調回路を示す構成図である。It is a block diagram which shows the PWM modulation circuit by the 2nd Embodiment of this invention. 本発明の第3の実施の形態による電力増幅回路を示す構成図である。It is a block diagram which shows the power amplifier circuit by the 3rd Embodiment of this invention. 第3の実施の形態による電力増幅回路の特性図である。It is a characteristic view of the power amplifier circuit by 3rd Embodiment. 本発明の第4の実施の形態による電力増幅回路を示す構成図である。It is a block diagram which shows the power amplifier circuit by the 4th Embodiment of this invention. 本発明の第5の実施の形態による電力増幅回路を示す構成図である。It is a block diagram which shows the power amplifier circuit by the 5th Embodiment of this invention. 図6の電力増幅回路の動作を説明するための波形図である。FIG. 7 is a waveform diagram for explaining the operation of the power amplifier circuit of FIG. 6. 本発明の第6の実施の形態による電力増幅回路を示す構成図である。It is a block diagram which shows the power amplifier circuit by the 6th Embodiment of this invention. 本発明の第7の実施の形態による電力増幅回路を示す構成図である。It is a block diagram which shows the power amplifier circuit by the 7th Embodiment of this invention. 従来のPWM変調回路を用いた電力増幅回路を示す構成図である。It is a block diagram which shows the power amplifier circuit using the conventional PWM modulation circuit. 従来のPWM変調回路を用いた電力増幅回路の動作を示す波形図である。It is a wave form diagram which shows operation | movement of the power amplifier circuit using the conventional PWM modulation circuit. 従来のPWM変調回路を用いた電力増幅回路の周波数特性図である。It is a frequency characteristic diagram of a power amplifier circuit using a conventional PWM modulation circuit.

符号の説明Explanation of symbols

10…PWM変調回路、11、65…コンパレータ、12…抵抗、13、62…積分器、15…増幅器、16…信号源、20…積分器、21…スイッチング回路、26…LCフィルタ、27…スピーカ、52,55、81,83…抵抗、53,54、66、82,84…スイッチ、74…三角波生成回路。   DESCRIPTION OF SYMBOLS 10 ... PWM modulation circuit 11, 65 ... Comparator, 12 ... Resistance, 13, 62 ... Integrator, 15 ... Amplifier, 16 ... Signal source, 20 ... Integrator, 21 ... Switching circuit, 26 ... LC filter, 27 ... Speaker 52, 55, 81, 83... Resistor, 53, 54, 66, 82, 84... Switch, 74.

Claims (3)

PWM信号を積分する積分器と、この積分器の出力と入力信号とを比較することにより前記PWM信号を出力するコンパレータとを有するPWM変調回路と、
前記PWM変調回路の出力信号により駆動され、増幅されたPWM信号を出力するスイッチング回路と、
前記スイッチング回路から出力されるPWM信号が入力されるローパスフィルタと、
前記ローパスフィルタの出力を前記PWM変調回路に負帰還する負帰還回路と、
前記スイッチング回路の正電源電圧および負電源電圧をそれぞれ、前記コンパレータの出力に応じて切り換えて前記コンパレータの入力端へ入力する電圧入力回路と
を設け、
前記電圧入力回路は、前記スイッチング回路の正電源端子および前記コンパレータの入力端間に介挿された第1の抵抗および第1のスイッチ手段による第1の直列接続回路と、前記スイッチング回路の負電源端子および前記コンパレータの入力端間に介挿された第2の抵抗および第2のスイッチ手段による第2の直列接続回路とから構成され、
前記第1のスイッチ手段は、前記第1の抵抗を介して前記正電源電圧に接続された第1のコモン端子と、前記コンパレータの入力端に接続された第1の接点と、接地端子に接続された第2の接点とから構成され、前記コンパレータの出力が前記正電源電圧に対応したものである場合には前記第1のコモン端子を前記第1の接点に接続し、前記コンパレータの出力が前記負電源電圧に対応したものである場合には前記第1のコモン端子を前記第2の接点に接続し、
前記第2のスイッチ手段は、前記第2の抵抗を介して前記負電源電圧に接続された第2のコモン端子と、前記コンパレータの入力端に接続された第1の接点と、接地端子に接続された第2の接点とから構成され、前記コンパレータの出力が前記負電源電圧に対応したものである場合には前記第2のコモン端子を前記第1接点に接続し、前記コンパレータの出力が前記正電源電圧に対応したものである場合には前記第2のコモン端子を前記第2の接点に接続することを特徴とする電力増幅回路。
A PWM modulation circuit having an integrator for integrating the PWM signal, and a comparator for outputting the PWM signal by comparing the output of the integrator with an input signal;
A switching circuit driven by an output signal of the PWM modulation circuit and outputting an amplified PWM signal;
A low-pass filter to which a PWM signal output from the switching circuit is input;
A negative feedback circuit that negatively feeds back the output of the low-pass filter to the PWM modulation circuit;
A voltage input circuit that switches the positive power supply voltage and the negative power supply voltage of the switching circuit according to the output of the comparator and inputs the input to the input terminal of the comparator,
The voltage input circuit includes: a first series connection circuit including a first resistor and a first switch unit interposed between a positive power supply terminal of the switching circuit and an input terminal of the comparator; and a negative power supply of the switching circuit. A second resistor connected between the terminal and the input terminal of the comparator and a second series connection circuit by the second switch means,
The first switch means is connected to a first common terminal connected to the positive power supply voltage via the first resistor, a first contact connected to the input terminal of the comparator, and a ground terminal. The first common terminal is connected to the first contact when the output of the comparator corresponds to the positive power supply voltage, and the output of the comparator is If it corresponds to the negative power supply voltage, the first common terminal is connected to the second contact,
The second switch means is connected to a second common terminal connected to the negative power supply voltage via the second resistor, a first contact connected to the input terminal of the comparator, and a ground terminal. The second common terminal is connected to the first contact when the output of the comparator corresponds to the negative power supply voltage, and the output of the comparator In the case of a voltage corresponding to a positive power supply voltage, the second common terminal is connected to the second contact point.
入力信号を積分する積分器と、この積分器の出力と所定電圧とを比較することによりPWM信号を出力するコンパレータとを有するPWM変調回路と、
前記PWM変調回路の出力信号により駆動され、増幅されたPWM信号を出力するスイッチング回路と、
前記スイッチング回路から出力されるPWM信号が入力されるローパスフィルタと、
前記スイッチング回路の出力を前記積分器に負帰還する負帰還回路と、
前記スイッチング回路の正電源電圧および負電源電圧を前記コンパレータの出力に応じて切り換えて前記コンパレータの入力端へ入力する電圧入力回路と
を設け、
前記電圧入力回路は、前記スイッチング回路の正電源端子および前記コンパレータの入力端間に介挿された第1の抵抗および第1のスイッチ手段による第1の直列接続回路と、前記スイッチング回路の負電源端子および前記コンパレータの入力端間に介挿された第2の抵抗および第2のスイッチ手段による第2の直列接続回路とから構成され、
前記第1のスイッチ手段は、前記第1の抵抗を介して前記正電源電圧に接続された第1のコモン端子と、前記コンパレータの入力端に接続された第1の接点と、接地端子に接続された第2の接点とから構成され、前記コンパレータの出力が前記正電源電圧に対応したものである場合には前記第1のコモン端子を前記第1の接点に接続し、前記コンパレータの出力が前記負電源電圧に対応したものである場合には前記第1のコモン端子を前記第2の接点に接続し、
前記第2のスイッチ手段は、前記第2の抵抗を介して前記負電源電圧に接続された第2のコモン端子と、前記コンパレータの入力端に接続された第1の接点と、接地端子に接続された第2の接点とから構成され、前記コンパレータの出力が前記負電源電圧に対応したものである場合には前記第2のコモン端子を前記第1接点に接続し、前記コンパレータの出力が前記正電源電圧に対応したものである場合には前記第2のコモン端子を前記第2の接点に接続することを特徴とする電力増幅回路。
A PWM modulation circuit having an integrator that integrates an input signal, and a comparator that outputs a PWM signal by comparing the output of the integrator with a predetermined voltage;
A switching circuit driven by an output signal of the PWM modulation circuit and outputting an amplified PWM signal;
A low-pass filter to which a PWM signal output from the switching circuit is input;
A negative feedback circuit for negatively feeding back the output of the switching circuit to the integrator;
A voltage input circuit that switches the positive power supply voltage and the negative power supply voltage of the switching circuit according to the output of the comparator and inputs the input to the input terminal of the comparator;
The voltage input circuit includes: a first series connection circuit including a first resistor and a first switch unit interposed between a positive power supply terminal of the switching circuit and an input terminal of the comparator; and a negative power supply of the switching circuit. A second resistor connected between the terminal and the input terminal of the comparator and a second series connection circuit by the second switch means,
The first switch means is connected to a first common terminal connected to the positive power supply voltage via the first resistor, a first contact connected to the input terminal of the comparator, and a ground terminal. The first common terminal is connected to the first contact when the output of the comparator corresponds to the positive power supply voltage, and the output of the comparator is If it corresponds to the negative power supply voltage, the first common terminal is connected to the second contact,
The second switch means is connected to a second common terminal connected to the negative power supply voltage via the second resistor, a first contact connected to the input terminal of the comparator, and a ground terminal. The second common terminal is connected to the first contact when the output of the comparator corresponds to the negative power supply voltage, and the output of the comparator In the case of a voltage corresponding to a positive power supply voltage, the second common terminal is connected to the second contact point.
前記ローパスフィルタはLCフィルタによって構成され、このLCフィルタの出力が負荷に供給されることを特徴とする請求項1または2の何れか1項に記載の電力増幅回路。 The power amplifier circuit according to claim 1, wherein the low-pass filter includes an LC filter, and an output of the LC filter is supplied to a load.
JP2007128657A 2001-07-31 2007-05-14 Power amplifier circuit Pending JP2007209038A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007128657A JP2007209038A (en) 2001-07-31 2007-05-14 Power amplifier circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001232428 2001-07-31
JP2007128657A JP2007209038A (en) 2001-07-31 2007-05-14 Power amplifier circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002182823A Division JP4434557B2 (en) 2001-07-31 2002-06-24 Power amplifier circuit

Publications (1)

Publication Number Publication Date
JP2007209038A true JP2007209038A (en) 2007-08-16

Family

ID=38488000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007128657A Pending JP2007209038A (en) 2001-07-31 2007-05-14 Power amplifier circuit

Country Status (1)

Country Link
JP (1) JP2007209038A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010049605A (en) * 2008-08-25 2010-03-04 Hochiki Corp Alarm
WO2010067823A1 (en) * 2008-12-10 2010-06-17 ローム株式会社 Class-d electrical amplifier
JP2011009800A (en) * 2009-05-26 2011-01-13 Toru Kawana Operational amplifier
JP2018088575A (en) * 2016-11-28 2018-06-07 協同電子エンジニアリング株式会社 Class D power amplifier

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010049605A (en) * 2008-08-25 2010-03-04 Hochiki Corp Alarm
WO2010067823A1 (en) * 2008-12-10 2010-06-17 ローム株式会社 Class-d electrical amplifier
US8022757B2 (en) 2008-12-10 2011-09-20 Rohm Co., Ltd. Class D power amplifier
JP5442636B2 (en) * 2008-12-10 2014-03-12 ローム株式会社 Class D power amplifier
JP2011009800A (en) * 2009-05-26 2011-01-13 Toru Kawana Operational amplifier
JP4643728B2 (en) * 2009-05-26 2011-03-02 徹 川名 Operational amplifier
JP2018088575A (en) * 2016-11-28 2018-06-07 協同電子エンジニアリング株式会社 Class D power amplifier

Similar Documents

Publication Publication Date Title
JP4434557B2 (en) Power amplifier circuit
US7446603B2 (en) Differential input Class D amplifier
US6734723B2 (en) Chopper chopper-stabilized operational amplifiers and methods
US7425864B2 (en) Recovery from clipping events in a class D amplifier
JP4356625B2 (en) Digital amplifier
US5838197A (en) High-gain amplifier circuit having voltage/current converter
TWI477064B (en) A system and method for reducing distortion in an audio amplification system
US7417503B2 (en) Method for high efficiency audio amplifier
US20070279127A1 (en) High Linearity Modulation System and Modulation Method
US7190224B2 (en) Class D amplifier
EP3223427A1 (en) Btl output self-oscillating class d amplifier
TWM365017U (en) D-class amplifier
JP2007209038A (en) Power amplifier circuit
US11245368B2 (en) Class D amplifier
KR100770747B1 (en) Digital amplifier and method of reproducing sound
CN101488730A (en) Amplifier, audio system and input signal amplification method
JP2009284413A (en) Digital power amplifier
US20240243704A1 (en) Self-Oscillating Class D Audio Amplifier With Voltage Limiting Circuit
JPH0335846B2 (en)
TWI407688B (en) Pwm modulator for a class-d amplifier and class-d amplifier adaptive to analog and digital input by using the same
JP2006093764A (en) Digital power amplifier
CN113691223A (en) Audio amplifier with idle mode
JP2003152463A (en) Separately-excited pulse width modulation d class power amplifier
JP2018056854A (en) Self-excited class-d amplifier
JPS6089109A (en) Pwm amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302