JP2003345677A - データ転送システム、論理ユニット及びデータ転送方法 - Google Patents

Abstract

(57)【要約】 【課題】 通常のデータ転送時の性能低下を伴うことな
くエラーデータのエラー訂正を行うことができるデータ
転送システムを得る。 【解決手段】 Ｆ／Ｆ１からのデータＤ１がセレクタ２
及びデータ送信部３を介して転送され、転送先のＬＳＩ
は、受信データＤ３にエラーがある場合、再送要求パケ
ットＰ１により転送元のＬＳＩに再送要求を行う。転送
元のＬＳＩは、再送要求パケットＰ１の受信に応答し
て、再送要求されたデータから順にデータを再送バッフ
ァ８から読出し、エラー訂正部９により読出しデータに
対してエラー検出／訂正を行い、再送データＤ２として
転送先のＬＳＩへ再送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ転送システ
ム、論理ユニット及びデータ転送方法に関し、特に論理
ユニット間でデータの転送をなすデータ転送システムに
関する。

【０００２】

【従来の技術】図６は従来のＬＳＩの構成を示す図であ
る。図６に示した従来のＬＳＩは、ＬＳＩ内部から外部
へ転送するデータを一時的に保持するフリップフロップ
（Ｆ／Ｆ）１００及び１０２と、エラーの検出と訂正を
行うエラー訂正部１０１と、ＬＳＩ間のデータ転送にお
けるデータ送信を行うデータ送信部１０３とを有してい
る。

【０００３】図６に示した従来のＬＳＩにおいて、ＬＳ
Ｉ内部から外部へ転送するデータはまずＦ／Ｆ１００に
入力される。なお、このデータにはエラー訂正符号（Ｅ
ＣＣ）が付加されている。Ｆ／Ｆ１００から出力された
データはエラー訂正部１０１に入力され、エラー訂正部
１０１は、入力データに付加されているＥＣＣを基に入
力データに対してエラー検出を行うと共に、エラーを検
出した場合は当該エラーの訂正をなす。

【０００４】エラー訂正部１０１から出力されたデータ
は、Ｆ／Ｆ１０２を介してデータ送信部１０３に入力さ
れる。なお、Ｆ／Ｆ１０２は、一般的にエラー訂正回路
の回路遅延が大きいために設けられたものである。そし
て、データ送信部１０３により、エラー訂正部１０１か
らのデータが転送先のＬＳＩへ送信される。

【０００５】

【発明が解決しようとする課題】一般に、エラー訂正符
号を付与したデータにおいてエラーを訂正するには、比
較的多段の排他的論理和ゲートが使用される。排他的論
理和ゲートの回路遅延は一般に大きいため、この部分の
回路遅延がＬＳＩのクリティカルパスになり、ＬＳＩの
高速動作を妨げる一因となっていた。

【０００６】したがって、図６に示した従来のＬＳＩの
エラー訂正部１０１において、クロックの１周期分の回
路遅延を使い切ってしまう場合には、エラー訂正部１０
１からの出力データを上述したように一旦Ｆ／Ｆ１０２
に保持する必要が生じ、データ転送のレイテンシ（ｌａ
ｔｅｎｃｙ）が悪化するという問題があった。

【０００７】本発明の目的は、通常のデータ転送時の性
能低下を伴うことなくエラーデータのエラー訂正を行う
ことができるデータ転送システム、論理ユニット及びデ
ータ転送方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明によるデータ転送
システムは、論理ユニット間でデータの転送をなすデー
タ転送システムであって、前記論理ユニットの各々に、
転送元の論理ユニットにより転送された受信データにエ
ラーがある場合に当該データの再送を前記転送元の論理
ユニットに要求する再送要求手段と、転送先の論理ユニ
ットの前記再送要求手段からの再送要求に応答して再送
要求されているデータを前記転送先の論理ユニットに再
送すべく制御をなす再送制御手段とを含み、前記再送制
御手段は、前記再送要求されているデータに対してエラ
ー検出／訂正をなすエラー検出／訂正手段を有し、この
エラー検出／訂正手段によりエラー検出／訂正されたデ
ータが再送されるようにしたことを特徴とする。

【０００９】本発明による論理ユニットは、他の論理ユ
ニットとの間でデータの転送をなす論理ユニットであっ
て、前記他の論理ユニットにより転送された受信データ
にエラーがある場合に当該データの再送を前記他の論理
ユニットに要求する再送要求手段と、前記他の論理ユニ
ットの前記再送要求手段からの再送要求に応答して再送
要求されているデータを前記他の論理ユニットに再送す
べく制御をなす再送制御手段とを含み、前記再送制御手
段は、前記再送要求されているデータに対してエラー検
出／訂正をなすエラー検出／訂正手段を有し、このエラ
ー検出／訂正手段によりエラー検出／訂正されたデータ
が再送されるようにしたことを特徴とする。

【００１０】本発明によるデータ転送方法は、論理ユニ
ット間のデータ転送方法であって、前記論理ユニットの
各々は、転送元の論理ユニットにより転送された受信デ
ータにエラーがある場合に当該データの再送を前記転送
元の論理ユニットに要求する再送要求ステップと、転送
先の論理ユニットにおける前記再送要求ステップによる
再送要求に応答して再送要求されているデータを前記転
送先の論理ユニットに再送すべく制御をなす再送制御ス
テップとを含み、前記再送制御ステップは、前記再送要
求されているデータに対してエラー検出／訂正をなすエ
ラー検出／訂正ステップを有し、このエラー検出／訂正
ステップによりエラー検出／訂正されたデータが再送さ
れるようにしたことを特徴とする。

【００１１】本発明の作用は次の通りである。一方の論
理ユニットから他方の論理ユニットへデータが転送され
ると、他方の論理ユニットは、受信データにエラーがあ
る場合にこれを再送するよう要求する。一方の論理ユニ
ットは、他方からの再送要求に応答して再送を開始す
る。このような再送を行うデータ転送システムにおい
て、その再送時に再送データに対してエラー検出／訂正
を行ってから再送するようにしている。

【００１２】このように、通常のデータ転送時に発生し
たエラーの訂正を再送時に行うようにしているので、通
常のデータ転送時にエラー検出／訂正を行わずとも、エ
ラー訂正が可能なデータ転送を行うことができるように
なる。

【００１３】

【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。図１は本発明の実施例による
データ転送方式が適用される情報処理装置（ＬＳＩ）の
構成を示す図である。

【００１４】図１において、本発明の実施例によるデー
タ転送方式が適用されるＬＳＩは、フリップフロップ
（Ｆ／Ｆ）１と、セレクタ２と、データ送信部３と、再
送制御部４と、データ受信部５と、再送要求パケット検
出部６と、エラーポイント検出部７とを有している。再
送制御部４は、再送バッファ８と、エラー訂正部９と、
再送要求パケット生成部１０と、セレクタ制御部１１と
を有している。

【００１５】Ｆ／Ｆ１は、ＬＳＩ内部から外部へ転送す
るデータを一時的に保持する。なお、このデータにはエ
ラー訂正符号（ＥＣＣ）が付加されている。セレクタ２
は、再送制御部４から出力される再送データＤ２、Ｆ／
Ｆ１が出力するデータＤ１及び再送制御部４からの再送
要求パケットＰ１から一つを選択出力する。

【００１６】データ送信部３は、ＬＳＩ間のデータ転送
におけるデータ送信を行い、データ受信部５は、ＬＳＩ
間のデータ転送におけるデータ受信を行う。ここで、図
２は本発明の実施例によるデータ転送方式が適用される
ＬＳＩ間の接続を示す図であり、図１と同等部分は同一
符号にて示している。図２に示されているように、ＬＳ
Ｉ２００のデータ送信部３とＬＳＩ３００のデータ受信
部５とが互いに接続され、同様にＬＳＩ２００のデータ
受信部５とＬＳＩ３００のデータ送信部３とが互いに接
続されており、これにより、ＬＳＩ２００とＬＳＩ３０
０との間のデータ転送が行われる。

【００１７】再送要求パケット検出部６は、データ受信
部５により受信された受信データＤ３を基に、向かい合
うＬＳＩ（受信データＤ３を送信したＬＳＩ）から再送
要求があることを検出し、再送制御部４へ再送指示Ｉ１
を出力する。エラーポイント検出部７は、データ受信部
５により受信された受信データＤ３にエラーが有ること
を検出し、エラー検出通知Ｎ１を出力することにより、
再送制御部４内の再送要求パケット生成部１０に対して
再送要求パケットＰ１の生成を要求する。

【００１８】再送要求パケット生成部１０は、エラーポ
イント検出部７からのエラー検出通知Ｎ１の受信に応答
して再送要求パケットＰ１を生成出力する。セレクタ制
御部１１は、セレクタ２に入力される３つの入力データ
Ｄ１，Ｄ２及びＰ１のいずれか一つを選択するようにセ
レクタ２を制御する。

【００１９】次に、図１に示した再送制御部４について
図３を用いて詳細に説明する。図３は図１に示した再送
制御部４の構成を示す図であり、図１と同等部分は同一
符号にて示している。

【００２０】図３において、図１に示した再送制御部４
は、再送バッファ８と、エラー訂正部９と、再送要求パ
ケット生成部１０と、セレクタ制御部１１と、Ｆ／Ｆ１
２及び１３と、セレクタ１４及び１７と、ライトポイン
タ（ＷＰ）１５と、加算器１６及び１９と、リードポイ
ンタ（ＲＰ）１８とを有している。

【００２１】図１のＦ／Ｆ１から出力されたデータＤ１
は複数ワードで構成される再送バッファ８に格納され、
再送バッファ８は再送時に備えてデータを保持してい
る。なお、上述したようにデータＤ１にはエラー訂正符
号（ＥＣＣ）が付加されている。Ｆ／Ｆ１２は、再送バ
ッファ８から出力されるデータを一時的に保持する。こ
れは、一般的にバッファはＲＡＭで構成され回路遅延が
大きいために設けられたものである。

【００２２】エラー訂正部９は、再送バッファ８から出
力されたデータのＥＣＣを基に、そのエラーの検出と訂
正を行う。Ｆ／Ｆ１３は、エラー訂正部９から出力され
るデータを一時的に保持する。これは、一般的にエラー
訂正回路の回路遅延が大きいために設けられたものであ
る。再送データＤ２は、再送バッファ８から出力された
データであり、エラー訂正部９によりエラーが検出され
た場合は、エラー訂正済みのデータとなっている。

【００２３】データ出力指示Ｉ３は、データＤ１と同期
しており、有効なデータＤ１が有る場合（アイドル状態
でない場合）にアサートされる。データ出力指示Ｉ３が
セレクタ１４に入力されると、セレクタ１４は加算器１
６の出力を選択出力する。ＷＰ１５は、セレクタ１４の
出力を保持し、再送バッファ８の書き込みエントリを示
し、セレクタ１４及び加算器１６に入力される。加算器
１６は、ＷＰ１５を＋１し、加算器１６の出力はセレク
タ１４に入力される。

【００２４】図１の再送要求パケット検出部６からの再
送指示Ｉ１は、向かい合うＬＳＩのエラーポイント検出
部７（図１参照）による受信データＤ３のエラー検出に
伴って向かい合うＬＳＩから送信された再送要求パケッ
トＰ１の受信時に再送要求パケット検出部６から出力さ
れ、再送バッファ８からの再送データ出力の契機となる
ものであり、セレクタ１７とセレクタ制御部１１に入力
される。

【００２５】再送エントリＥ１は、図１のデータ受信部
５で受信した再送要求パケットＰ１に含まれる情報であ
る再送エントリの情報を図１の再送要求パケット検出部
６により抽出したものである。この再送エントリＥ１
は、エラーを検出した向かいあうＬＳＩのエラーポイン
ト検出部７（図１参照）内の後述する受信カウンタで保
持されていた値のコピーである。

【００２６】セレクタ１７は、再送エントリＥ１と加算
器１９の出力とのいずれか一方を選択出力する。セレク
タ１７は、再送指示Ｉ１の入力に応答して再送エントリ
Ｅ１を選択出力し、次クロックサイクル以降は加算器１
９の出力を選択出力する。ＲＰ１８は、セレクタ１７の
出力を保持し、再送バッファ８の読み出しエントリを示
す。加算器１９は、ＲＰ１８を＋１し、加算器１９の出
力はセレクタ１７に入力される。

【００２７】エラー検出通知Ｎ１は、図１のエラーポイ
ント検出部７が受信データＤ３にエラーを検出したと
き、後述する再送ポイントと共に再送要求パケット生成
部１０に出力され、これにより、エラー検出を再送要求
パケット生成部１０に通知する。再送要求パケット生成
部１０は、エラー検出通知Ｎ１に応答して再送要求パケ
ットＰ１を生成出力すると共に、セレクタ制御部１１に
対し、図１のセレクタ２が再送要求パケットＰ１を選択
出力するように指示する。

【００２８】セレクタ制御部１１は、通常時は、ＬＳＩ
内部からのデータである、図１のＦ／Ｆ１からのデータ
Ｄ１を図１のセレクタ２が選択出力するよう、選択指示
Ｉ２を出力している。また、セレクタ制御部１１は、再
送指示Ｉ１が入力されると、図１のセレクタ２が再送バ
ッファ８からの再送データＤ２を選択出力するよう、選
択指示Ｉ２を出力する。そして、図１のセレクタ２は、
再送データＤ２が無くなるまで再送データＤ２を選択出
力する。すなわち、セレクタ制御部１１は、再送指示Ｉ
１が入力されるとＷＰ１５とＲＰ１８とを比較し、ＷＰ
１５とＲＰ１８とが一致するまで、図１のセレクタ２に
再送データＤ２を選択出力させる。

【００２９】また、セレクタ制御部１１は、エラー検出
通知Ｎ１に応答して再送要求パケット生成部１０により
生成された再送要求パケットＰ１を向かい合うＬＳＩに
送出するため、再送要求パケット生成部１０からの指示
に応答して、図１のセレクタ２が再送要求パケットＰ１
を選択出力するよう、選択指示Ｉ２を出力する。選択指
示Ｉ２は、図１のセレクタ２に対するセレクタ出力信号
選択指示である。

【００３０】次に、図１に示した再送要求パケット検出
部６について図４を用いて詳細に説明する。図４は図１
に示した再送要求パケット検出部６の構成を示す図であ
り、図１及び３と同等部分は同一符号にて示している。

【００３１】図４において、図１に示した再送要求パケ
ット検出部６は、データデコーダ２０と、再送エントリ
取り出し部２１と、再送指示部２２とを有している。

【００３２】図１のデータ受信部５により受信された受
信データＤ３は、データデコーダ２０及び再送エントリ
取り出し部２１に入力される。データデコーダ２０は、
入力データＤ３のデータパタンをテストし、それが再送
要求パケットＰ１である場合に再送指示部２２に対しそ
の旨を通知する、すなわち、再送要求パケット受信通知
Ｎ２を出力する。また、再送エントリ取り出し部２１
は、入力された再送要求パケットＰ１中の再送エントリ
Ｅ１を抽出し、再送指示部２２に出力する。

【００３３】再送指示部２２は、再送要求パケット受信
通知Ｎ２と再送エントリＥ１を基に、図１の再送制御部
４に対して再送指示Ｉ１を送出する。再送制御部４で
は、上述したように、再送指示Ｉ１を契機に再送バッフ
ァ８からの再送データＤ２の出力を開始する。

【００３４】次に、図１に示したエラーポイント検出部
７について図５を用いて詳細に説明する。図５は図１に
示したエラーポイント検出部７の構成を示す図であり、
図１と同等部分は同一符号にて示している。

【００３５】図５において、図１に示したエラーポイン
ト検出部７は、エラー検出部３０と、セレクタ３１と、
受信カウンタ３２と、加算器３３とを有している。

【００３６】図１のデータ受信部５により受信された受
信データＤ３は、エラー検出部３０に入力される。エラ
ー検出部３０は、ＥＣＣを基に入力データＤ３に対して
エラーの検出を行う。そして、エラー検出部３０は、有
効な入力データＤ３（アイドルパターンでないデータ）
にエラーが無い場合には加算器３３の出力を選択出力す
るよう、エラーが有る場合には受信カウンタ３２の出力
を選択出力するよう、セレクタ３１を制御する。

【００３７】セレクタ３１は、エラー検出部３０の制御
に従って、受信カウンタ３２あるいは加算器３３の出力
のいずれかを選択し、受信カウンタ３２へ出力する。受
信カウンタ３２は、エラーを検出することなく正常に受
信したデータＤ３の数を計数するカウンタであり、エラ
ー検出部３０がエラーを検出した場合における再送ポイ
ントＥ２となる（この再送ポイントＥ２は、向かい合う
ＬＳＩにおける再送時の再送バッファ８の再送開始エン
トリを示す、すなわち、この向かい合うＬＳＩに送出さ
れる再送要求パケットＰ１中の再送エントリとなるもの
である）。

【００３８】エラー検出部３０は、入力データＤ３にエ
ラーを検出すると、図１の再送要求パケット生成部１０
に対しエラー検出通知Ｎ１を出力することにより再送要
求パケットＰ１の生成を指示する。なお、エラー検出通
知Ｎ１により受信カウンタ３２の出力である再送ポイン
トＥ２が図１の再送要求パケット生成部１０に通知され
る。

【００３９】次に、本発明の実施例によるデータ転送方
式の動作について図１〜図５を用いて説明する。ここで
は、図２に示したＬＳＩ２００，３００間のデータ転
送、特に、ＬＳＩ３００のデータ受信部５により受信さ
れたデータにエラーが検出され、ＬＳＩ２００のデータ
送信部３から再送が行われる場合について説明する。

【００４０】・再送データの書き込み 図２のＬＳＩ２００において、Ｆ／Ｆ１からデータ送信
部３にデータＤ１を送出する場合、エラー発生時の再送
に備えて再送バッファ８にデータＤ１の書き込みを行う
（図１参照）。

【００４１】図３を用いて説明すると、図２のＬＳＩ２
００において、図１のデータ送信部３に出力すべきデー
タＤ１が有る場合、データ出力指示Ｉ３がアサートされ
る。データ出力指示Ｉ３がアサートされると、ＷＰ１５
が指し示す再送バッファ８の対応するエントリに対して
データＤ１の書き込みが行われると共に、セレクタ１４
が加算器１６の出力を選択出力し、ＷＰ１５の値が＋１
され、再送バッファ８の書き込みエントリが次エントリ
に進む。

【００４２】同様に出力すべきデータＤ１が有ると、Ｗ
Ｐ１５が指し示す再送バッファ８の対応するエントリに
対して順次、データＤ１の書き込みが行われていく。出
力すべきデータＤ１が無い場合には、データ出力指示Ｉ
３はアサートされず、よって、セレクタ１４はＷＰ１５
を選択出力するため、ＷＰ１５の加算は行われず、ま
た、再送バッファ８への書き込みも行われない。

【００４３】・データ受信 図２のＬＳＩ３００において、データ受信部５により受
信された図２のＬＳＩ２００からのデータＤ３が正常で
ある場合、受信カウンタ３２の更新を行う（図１及び５
参照）。

【００４４】図５を用いて説明すると、図２のＬＳＩ３
００において、図１のデータ受信部５により受信された
データＤ３は図１のエラーポイント検出部７内のエラー
検出部３０に入力される。エラー検出部３０は、データ
Ｄ３にエラーが無い場合、セレクタ３１に対して加算器
３３の出力を選択するように指示する。すなわち、入力
データＤ３にエラーが発生していない場合は、受信カウ
ンタ３２の出力である再送ポイントＥ２は＋１される。

【００４５】このようにして更新された図２のＬＳＩ３
００における再送ポイントＥ２の値と、図２のＬＳＩ２
００において更新されたＷＰ１５（図３参照）の値とは
一致しており、再送ポイントＥ２は、再送時の再送開始
エントリの情報として図２のＬＳＩ２００において用い
られることになる。なお、エラー検出部３０は、有効な
入力データＤ３が無い場合（アイドル状態の場合）、セ
レクタ３１に対して受信カウンタ３２の出力を選択する
よう指示するので、再送ポイントＥ２は＋１されない。

【００４６】・エラー検出 図２のＬＳＩ３００において、データ受信部５により受
信された図２のＬＳＩ２００からのデータＤ３にエラー
が発生している場合、再送要求パケット発行指示が行わ
れる（図１参照）。

【００４７】図５を用いて説明すると、図２のＬＳＩ３
００において、エラー検出部３０はエラーを検出する
と、セレクタ３１に対して受信カウンタ３２の出力を選
択するよう指示する。すなわち、受信カウンタ３２の値
である再送ポイントＥ２は＋１されない。

【００４８】上述したように、この再送ポイントＥ２
は、図２のＬＳＩ２００の再送バッファ８（図３参照）
に格納されているエラー検出データ（図２のＬＳＩ３０
０のエラー検出部３０によりエラー検出されたデータ）
を示している。したがって、この再送ポイントＥ２を再
送要求パケットに付与して、図２のＬＳＩ２００に再送
要求することにより、エラーが発生したデータから再送
を行うことができる。これは、エラー検出部３０が、エ
ラー検出を契機に、受信カウンタ３２の出力である再送
ポイントＥ２を、エラー検出通知Ｎ１により図３の再送
要求パケット生成部１０に通知することによって行われ
る。

【００４９】・再送要求パケット発行 図２のＬＳＩ３００において、再送要求パケット生成部
１０にエラー検出通知Ｎ１が入力されると、再送要求パ
ケット生成部１０により再送要求パケットＰ１が生成さ
れ、データ送信部３から図２のＬＳＩ２００へ送出され
る（図１参照）。

【００５０】図３を用いて説明すると、図２のＬＳＩ３
００において、再送要求パケット生成部１０は、エラー
検出通知Ｎ１を受信すると、エラー検出通知Ｎ１内に記
述された再送ポイントＥ２（図５参照）を再送エントリ
Ｅ１として有する再送要求パケットＰ１を作成する。こ
の再送要求パケットＰ１は、図２のＬＳＩ２００の再送
要求パケット検出部６（図１参照）が再送要求パケット
であると一意に判定し得るデータフォーマットにエンコ
ードされている。例えば、データの所定のフィールド
に、そのデータが通常データであるか再送要求パケット
であるかを識別するための情報を格納するようにする。
これにより、再送要求パケット検出部６が入力データが
通常データであるか再送要求パケットであるかを識別す
ることを可能としている。

【００５１】また、再送要求パケット生成部１０は、再
送要求パケットＰ１の生成出力と共に、セレクタ制御部
１１が図１のセレクタ２に再送要求パケットＰ１を選択
出力させるための選択指示Ｉ２を出力するよう、セレク
タ制御部１１を制御する。これにより、図２のＬＳＩ３
００において、再送要求パケットＰ１が図１のセレクタ
２を介して図１のデータ送信部３に入力され、図２のＬ
ＳＩ２００へ出力される。

【００５２】・再送要求パケット受信 図２のＬＳＩ２００において、再送要求パケットＰ１が
データ受信部５により受信されると、再送要求パケット
検出部６から再送制御部４に対して再送の開始を指示す
る（図１参照）。

【００５３】図４を用いて説明すると、図２のＬＳＩ２
００において、データデコーダ２０は、入力データＤ３
が再送要求パケットであることを検出すると、再送指示
部２２に再送要求パケット受信通知Ｎ２を出力すると同
時に、再送エントリ取り出し部２１により再送要求パケ
ット内に記述された再送エントリＥ１の抽出を行う。再
送指示部２２は、再送要求パケット受信通知Ｎ２の入力
に応答して、再送エントリＥ１の情報と共に、図１の再
送制御部４に対し再送指示Ｉ１を出力して再送の開始を
指示する。

【００５４】・再送データの出力 図２のＬＳＩ２００において、再送制御部４が再送指示
Ｉ１を受信すると、再送要求パケットに記述されていた
再送エントリＥ１から再送バッファ８内のデータを読み
出し、この読み出された再送データＤ２をデータ送信部
３から出力する（図１参照）。

【００５５】図３を用いて説明すると、図２のＬＳＩ２
００において、セレクタ１７は、再送指示Ｉ１が入力さ
れると、再送指示Ｉ１に記述された再送エントリＥ１を
選択出力する。この値が、ＲＰ１８に書き込まれ、再送
バッファ８の読み出しエントリとなる。この読み出しエ
ントリは、上述したように、図２のＬＳＩ３００のエラ
ーポイント検出部７により検出されたエラーデータを指
し示している。

【００５６】また、再送指示Ｉ１はセレクタ制御部１１
にも入力され、セレクタ制御部１１は、再送指示Ｉ１に
応答して、図１のセレクタ２が再送データＤ２を選択す
るように選択指示Ｉ２を用いてセレクタ２を制御する。
再送指示Ｉ１が入力された次のクロックサイクルから、
セレクタ１７は加算器１９の出力を選択出力し、これに
より、再送バッファ８からデータが出力される度にＲＰ
１８が＋１ずつ加算され、再送バッファ８の読み出しエ
ントリが進んでいく。

【００５７】ＷＰ１５とＲＰ１８が一致すると再送バッ
ファ８内に未送出の再送データが無いことを示すので、
セレクタ制御部１１は、ＷＰ１５とＲＰ１８が一致する
と、図１のセレクタ２がＦ／Ｆ１からのデータＤ１を選
択するよう選択指示Ｉ２を用いてセレクタ２を制御す
る。なお、再送バッファ８から出力されたデータＤ２
は、Ｆ／Ｆ１２、エラー訂正部９、Ｆ／Ｆ１３、セレク
タ２を介して、図１のデータ送信部３から図２のＬＳＩ
３００へ順次出力されていく。このとき、エラー訂正部
９により、データＤ２に対してエラー検出、エラー訂正
が行われる。

【００５８】・エラーデータの出力と訂正 図２のＬＳＩ２００のＦ／Ｆ１から出力されたデータＤ
１にエラーが発生している場合、このエラーデータはそ
のエラーが訂正されることなくそのままデータ送信部３
から出力され、図２のＬＳＩ３００のデータ受信部５に
受信され、図２のＬＳＩ３００のエラー検出部３０によ
りエラーが検出される（図１及び５参照）。その後の動
作は、前述したとおりであり、このエラーデータ（ただ
し、エラー訂正部９によりエラーの訂正がなされる）の
再送が行われる。

【００５９】図６に示した従来のＬＳＩでは、通常のデ
ータ転送パスにエラー訂正論理を設けていたが、本発明
の実施例では、上述のように、論理ゲート段数が深くな
ることによりＬＳＩの動作速度の向上を妨げる一要因で
ある、エラーの検出／訂正論理を再送のパス（Ｆ／Ｆ１
〜再送バッファ８〜データ送信部３のパス）に設け、通
常のデータ転送時に発生するデータのエラーは受信側で
検出し、この受信側からの再送要求に応答して再送を行
うことにより、通常のデータパス（再送バッファ８を介
さないＦ／Ｆ１〜データ送信部３のパス）の論理ゲート
段数を深くすることなくエラー訂正が可能なデータ転送
を行うことができる。また、再送要求に専用の信号線を
用いる必要がないので、ＬＳＩ間の配線本数を削減する
ことができる。

【００６０】なお、再送要求に専用の信号線を用いても
よいことは勿論である。また、本発明の実施例では、Ｌ
ＳＩ内部でのエラー訂正符号（ＥＣＣ）と、ＬＳＩ間の
転送に用いられるＥＣＣとが同じものとして記述されて
いるが異なっていてもよい。この場合は、図１のＦ／Ｆ
１の出力に対してＥＣＣ生成部を設ければよいが、この
ＥＣＣ生成部において、入力データからＥＣＣの生成を
そのまま行うと、入力データに誤りがあったとしても正
常なＥＣＣが生成される。そこで、ＥＣＣ生成部におい
て、入力データ中のＬＳＩ内部で既に付加されているＥ
ＣＣを基にエラー検出を行い、エラー検出時は、生成し
たＥＣＣにＥＸＯＲ演算する等して、ＥＣＣをエラー状
態に表示させる必要がある。

【００６１】

【発明の効果】本発明による効果は、通常のデータ転送
時の性能低下を伴うことなくエラーデータのエラー訂正
を行うことができることである。その理由は、受信側に
おいてエラーが検出されたとき、そのデータの再送を可
能にする再送制御手段を設け、再送制御手段のエラー検
出／訂正手段が再送時に再送データに対してエラー検出
／訂正を行うようにしており、これにより、通常のデー
タ転送時にエラー検出／訂正を行わずとも、通常のデー
タ転送時に発生したエラーの訂正が可能となるためであ
る。

【図面の簡単な説明】

【図１】本発明の実施例によるデータ転送方式が適用さ
れるＬＳＩの構成を示す図である。

【図２】本発明の実施例によるデータ転送方式が適用さ
れるＬＳＩ間の接続を示す図である。

【図３】図１の再送制御部４の構成を示す図である。

【図４】図１の再送要求パケット検出部６の構成を示す
図である。

【図５】図１のエラーポイント検出部７の構成を示す図
である。

【図６】従来のＬＳＩの構成を示す図である。

【符号の説明】

１，１２，１３ Ｆ／Ｆ ２，１４，１７，３１ セレクタ ３ データ送信部 ４ 再送制御部 ５ データ受信部 ６ 再送要求パケット検出部 ７ エラーポイント検出部 ８ 再送バッファ ９ エラー訂正部 １０ 再送要求パケット生成部 １１ セレクタ制御部 １５ ライトポインタ １６，１９，３３ 加算器 １８ リードポインタ ２０ データデコーダ ２１ 再送エントリ取り出し部 ２２ 再送指示部 ３０ エラー検出部 ３２ 受信カウンタ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 論理ユニット間でデータの転送をなすデ
   ータ転送システムであって、 前記論理ユニットの各々に、転送元の論理ユニットによ
   り転送された受信データにエラーがある場合に当該デー
   タの再送を前記転送元の論理ユニットに要求する再送要
   求手段と、転送先の論理ユニットの前記再送要求手段か
   らの再送要求に応答して再送要求されているデータを前
   記転送先の論理ユニットに再送すべく制御をなす再送制
   御手段とを含み、 前記再送制御手段は、前記再送要求されているデータに
   対してエラー検出／訂正をなすエラー検出／訂正手段を
   有し、このエラー検出／訂正手段によりエラー検出／訂
   正されたデータが再送されるようにしたことを特徴とす
   るデータ転送システム。
2. 【請求項２】 前記再送制御手段は、記憶手段を有し、
   自ユニットから前記転送先の論理ユニットに転送される
   データを前記記憶手段に順次書込み、前記再送要求に応
   答して前記再送要求されているデータから順にデータを
   前記記憶手段から読出し、前記エラー検出／訂正手段
   は、前記記憶手段からの読出しデータに対してエラー検
   出／訂正をなすことを特徴とする請求項１記載のデータ
   転送システム。
3. 【請求項３】 前記論理ユニット間で転送されるデータ
   にはエラー訂正符号が付加されており、前記エラー検出
   ／訂正手段は前記エラー訂正符号を基にエラー検出／訂
   正をなすことを特徴とする請求項１又は２記載のデータ
   転送システム。
4. 【請求項４】 他の論理ユニットとの間でデータの転送
   をなす論理ユニットであって、 前記他の論理ユニットにより転送された受信データにエ
   ラーがある場合に当該データの再送を前記他の論理ユニ
   ットに要求する再送要求手段と、前記他の論理ユニット
   の前記再送要求手段からの再送要求に応答して再送要求
   されているデータを前記他の論理ユニットに再送すべく
   制御をなす再送制御手段とを含み、 前記再送制御手段は、前記再送要求されているデータに
   対してエラー検出／訂正をなすエラー検出／訂正手段を
   有し、このエラー検出／訂正手段によりエラー検出／訂
   正されたデータが再送されるようにしたことを特徴とす
   る論理ユニット。
5. 【請求項５】 前記再送制御手段は、記憶手段を有し、
   自ユニットから前記他の論理ユニットに転送されるデー
   タを前記記憶手段に順次書込み、前記再送要求に応答し
   て前記再送要求されているデータから順にデータを前記
   記憶手段から読出し、前記エラー検出／訂正手段は、前
   記記憶手段からの読出しデータに対してエラー検出／訂
   正をなすことを特徴とする請求項４記載の論理ユニッ
   ト。
6. 【請求項６】 前記他の論理ユニットとの間で転送され
   るデータにはエラー訂正符号が付加されており、前記エ
   ラー検出／訂正手段は前記エラー訂正符号を基にエラー
   検出／訂正をなすことを特徴とする請求項４又は５記載
   の論理ユニット。
7. 【請求項７】 論理ユニット間のデータ転送方法であっ
   て、 前記論理ユニットの各々は、転送元の論理ユニットによ
   り転送された受信データにエラーがある場合に当該デー
   タの再送を前記転送元の論理ユニットに要求する再送要
   求ステップと、転送先の論理ユニットにおける前記再送
   要求ステップによる再送要求に応答して再送要求されて
   いるデータを前記転送先の論理ユニットに再送すべく制
   御をなす再送制御ステップとを含み、 前記再送制御ステップは、前記再送要求されているデー
   タに対してエラー検出／訂正をなすエラー検出／訂正ス
   テップを有し、このエラー検出／訂正ステップによりエ
   ラー検出／訂正されたデータが再送されるようにしたこ
   とを特徴とするデータ転送方法。