JP2003332550A - 積層型固体撮像装置及びそれを用いたカメラ - Google Patents
積層型固体撮像装置及びそれを用いたカメラInfo
- Publication number
- JP2003332550A JP2003332550A JP2002136084A JP2002136084A JP2003332550A JP 2003332550 A JP2003332550 A JP 2003332550A JP 2002136084 A JP2002136084 A JP 2002136084A JP 2002136084 A JP2002136084 A JP 2002136084A JP 2003332550 A JP2003332550 A JP 2003332550A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- imaging device
- scanning circuit
- state imaging
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 本発明は、高耐圧画素トランジスタを用いず
に高い増倍率が得ることができる積層型固体撮像装置及
びそれを用いたカメラを提供することを目的とする。 【解決手段】 透光性基板１０１上に形成した透光性導
電膜１０２と半導体を主体とする光電変換膜１０３とを
有する光電変換部１０４と、透光性基板と異なる基板上
に形成された走査回路部１０６とを積層して構成した積
層型固体撮像装置において、光電変換部１０４と走査回
路部１０６とを、正の温度係数を持つ物質からなる抵抗
体１０８を介して接続することにより、高耐圧画素トラ
ンジスタを用いずに光電変換部１０４への印加電圧を高
めることができ高い増倍率が得ることができ、画素ピッ
チの縮小が可能となる。
に高い増倍率が得ることができる積層型固体撮像装置及
びそれを用いたカメラを提供することを目的とする。 【解決手段】 透光性基板１０１上に形成した透光性導
電膜１０２と半導体を主体とする光電変換膜１０３とを
有する光電変換部１０４と、透光性基板と異なる基板上
に形成された走査回路部１０６とを積層して構成した積
層型固体撮像装置において、光電変換部１０４と走査回
路部１０６とを、正の温度係数を持つ物質からなる抵抗
体１０８を介して接続することにより、高耐圧画素トラ
ンジスタを用いずに光電変換部１０４への印加電圧を高
めることができ高い増倍率が得ることができ、画素ピッ
チの縮小が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、積層型固体撮像装
置及びそれを用いたカメラに関し、光電変換部と信号電
荷読み出し部の画素トランジスタ間に正の温度係数を持
つ物質（ＰＴＣ：Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔ
ｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）を有する積層型固体
撮像装置及びそれを用いたカメラに関する。
置及びそれを用いたカメラに関し、光電変換部と信号電
荷読み出し部の画素トランジスタ間に正の温度係数を持
つ物質（ＰＴＣ：Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔ
ｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ）を有する積層型固体
撮像装置及びそれを用いたカメラに関する。
【０００２】
【従来の技術】図４（Ａ），（Ｂ）は、積層型固体撮像
装置の全体構成及び画素部構成を示す図である。この積
層型固体撮像装置は光電変換部としてＨＡＲＰ（Ｈｉｇ
ｈ Ａｖａｌａｎｃｈｅ Ｒｕｓｈｉｎｇ ａｍｏｒｐ
ｈｏｕｓ Ｐｈｏｔｏｃｏｎｄｕｃｔｏｒ）を用いてい
る。
装置の全体構成及び画素部構成を示す図である。この積
層型固体撮像装置は光電変換部としてＨＡＲＰ（Ｈｉｇ
ｈ Ａｖａｌａｎｃｈｅ Ｒｕｓｈｉｎｇ ａｍｏｒｐ
ｈｏｕｓ Ｐｈｏｔｏｃｏｎｄｕｃｔｏｒ）を用いてい
る。
【０００３】図４（Ａ）において、水平走査回路２０１
は光電変換部２０４の水平走査を行う。ＣＤＳ回路（相
関二重サンプリング回路）２０２は読み出した信号から
雑音を除去する。ラインアンプ２０３は読み出した信号
を増幅する。光電変換部２０４はアレイ構造の複数の画
素部２０５を有し、画素単位で光信号を電気信号に変換
する。垂直走査回路２０６は光電変換部２０４の垂直走
査を行う。画素部２０５は、図４（Ｂ）に示すようにＨ
ＡＲＰ膜２０７、画素トランジスタ２０８及び蓄積ダイ
オード２０９から構成されている。
は光電変換部２０４の水平走査を行う。ＣＤＳ回路（相
関二重サンプリング回路）２０２は読み出した信号から
雑音を除去する。ラインアンプ２０３は読み出した信号
を増幅する。光電変換部２０４はアレイ構造の複数の画
素部２０５を有し、画素単位で光信号を電気信号に変換
する。垂直走査回路２０６は光電変換部２０４の垂直走
査を行う。画素部２０５は、図４（Ｂ）に示すようにＨ
ＡＲＰ膜２０７、画素トランジスタ２０８及び蓄積ダイ
オード２０９から構成されている。
【０００４】図５は、積層型固体撮像装置の１画素分の
断面構造図を示す。同図中、１０２は透光性導電膜であ
り、光電変換膜３０３（＝ＨＡＲＰ膜２０７）は、正孔
の注入を阻止する正孔ブロッキング強化層３０１及び電
子の注入を阻止する電子ブロッキング強化層３０２を有
する。なお、図４（Ｂ）に示す蓄積ダイオード２０９
は、画素トランジスタ２０８のドレインＤを作製したと
き、ドレインＤと基板間に形成されるダイオードであ
る。
断面構造図を示す。同図中、１０２は透光性導電膜であ
り、光電変換膜３０３（＝ＨＡＲＰ膜２０７）は、正孔
の注入を阻止する正孔ブロッキング強化層３０１及び電
子の注入を阻止する電子ブロッキング強化層３０２を有
する。なお、図４（Ｂ）に示す蓄積ダイオード２０９
は、画素トランジスタ２０８のドレインＤを作製したと
き、ドレインＤと基板間に形成されるダイオードであ
る。
【０００５】ＨＡＲＰ膜２０７に入射した光によって発
生した正孔は、ＨＡＲＰ膜２０７中でアバランシェ増倍
された後、各画素の蓄積ダイオード２０９に流れ込み
（電子が再結合によって減少する）、蓄積ダイオード２
０９は信号レベルに応じて電位が上昇する。
生した正孔は、ＨＡＲＰ膜２０７中でアバランシェ増倍
された後、各画素の蓄積ダイオード２０９に流れ込み
（電子が再結合によって減少する）、蓄積ダイオード２
０９は信号レベルに応じて電位が上昇する。
【０００６】このとき、走査回路２０１，２０６によっ
て選択された画素では、画素トランジスタ２０８が導通
し、信号線を介して、失われた電子を補うように電流が
流れる。この電流、即ち光電変換膜３０３に入射した光
の量に相当する電流を、列ごとに設けたラインアンプ２
０３で増幅し、ＣＤＳ回路２０２で雑音除去を行った
後、出力することでＳＮ比の高い信号をうることができ
る。
て選択された画素では、画素トランジスタ２０８が導通
し、信号線を介して、失われた電子を補うように電流が
流れる。この電流、即ち光電変換膜３０３に入射した光
の量に相当する電流を、列ごとに設けたラインアンプ２
０３で増幅し、ＣＤＳ回路２０２で雑音除去を行った
後、出力することでＳＮ比の高い信号をうることができ
る。
【０００７】
【発明が解決しようとする課題】従来は、積層型固体撮
像装置の画素トランジスタ２０８として、高耐圧ＭＯＳ
トランジスタの使用が不可欠であった。これは使用する
光電変換膜３０３が阻止型光電変換膜であり、更に電荷
なだれ現象（アバランシェ効果）を利用して、信号電荷
を増幅しているものであることに起因する。その理由を
以下に説明する。
像装置の画素トランジスタ２０８として、高耐圧ＭＯＳ
トランジスタの使用が不可欠であった。これは使用する
光電変換膜３０３が阻止型光電変換膜であり、更に電荷
なだれ現象（アバランシェ効果）を利用して、信号電荷
を増幅しているものであることに起因する。その理由を
以下に説明する。
【０００８】つまり、この光電変換膜を高い信号増倍率
をもって稼動させるためには光電変換膜中に比較的高い
電界を生じさせる必要がある。アモルファスセレン（ａ
−Ｓｅ）を主体とする光電変換膜を使用する場合、この
電界は１０８Ｖ／ｍもの電界強度が必要となる。例え
ば、光電変換膜を０．４μｍとしたとき５倍の増倍率を
得るためには印加する電圧は６０Ｖ程度必要となる。
をもって稼動させるためには光電変換膜中に比較的高い
電界を生じさせる必要がある。アモルファスセレン（ａ
−Ｓｅ）を主体とする光電変換膜を使用する場合、この
電界は１０８Ｖ／ｍもの電界強度が必要となる。例え
ば、光電変換膜を０．４μｍとしたとき５倍の増倍率を
得るためには印加する電圧は６０Ｖ程度必要となる。
【０００９】また、これより高い増倍率を得るために
は、電荷の走行距離を長くする必要があるために光電変
換膜の厚膜化が不可欠となり、それにつれ印加電圧はさ
らに高電圧化する必要がある。例えば、アバランシェ増
倍率を６００倍とするために、光電変換膜２５μｍとし
た場合には、印加電圧２５００Ｖとすることが必要とな
る。
は、電荷の走行距離を長くする必要があるために光電変
換膜の厚膜化が不可欠となり、それにつれ印加電圧はさ
らに高電圧化する必要がある。例えば、アバランシェ増
倍率を６００倍とするために、光電変換膜２５μｍとし
た場合には、印加電圧２５００Ｖとすることが必要とな
る。
【００１０】理想的な光電変換膜を使用する場合、通常
の動作では、光電変換膜の画素と導通する画素トランジ
スタのドレイン電圧は、トランジスタの耐圧以上（例え
ば１８Ｖ程度）に上昇することはなく、画素トランジス
タを高耐圧化する必要は生じない。しかしながら、光電
変換膜を作製するとき現実には光電変換膜に僅かながら
欠陥が生じ、通常のトランジスタの耐圧以上の電圧が、
そのトランジスタのドレインに印加される場合がある。
の動作では、光電変換膜の画素と導通する画素トランジ
スタのドレイン電圧は、トランジスタの耐圧以上（例え
ば１８Ｖ程度）に上昇することはなく、画素トランジス
タを高耐圧化する必要は生じない。しかしながら、光電
変換膜を作製するとき現実には光電変換膜に僅かながら
欠陥が生じ、通常のトランジスタの耐圧以上の電圧が、
そのトランジスタのドレインに印加される場合がある。
【００１１】欠陥の原因としては、透光性基板、または
透光性導電膜１０２に存在する突起、光電変換膜の蒸着
での積層時に混入する不純物などが考えられているが、
その原因を完全に防ぐことは難しい。そのため、ある程
度欠陥が存在している光電変換膜を想定し、走査回路部
を設計することが適当である。
透光性導電膜１０２に存在する突起、光電変換膜の蒸着
での積層時に混入する不純物などが考えられているが、
その原因を完全に防ぐことは難しい。そのため、ある程
度欠陥が存在している光電変換膜を想定し、走査回路部
を設計することが適当である。
【００１２】このため、従来、画素トランジスタとして
ＤＤＤ（Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｄｒａｉ
ｎ）構造のようなドレイン側に電界緩和層を配置した高
耐圧ＭＯＳトランジスタを適用してきた。
ＤＤＤ（Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｄｒａｉ
ｎ）構造のようなドレイン側に電界緩和層を配置した高
耐圧ＭＯＳトランジスタを適用してきた。
【００１３】図６は、従来の高耐圧ＭＯＳトランジスタ
の一例の断面構造図を示す。同図中、画素トランジスタ
は、ゲート電極４０２、ソース電極４０１、ドレイン電
極４０３、ソース４０４、ドレイン４０５および電界緩
和層４０６から構成されている。なお、ソース４０４及
びドレイン４０５はｎ＋型領域であり、電界緩和層４０
６はｎ−型領域である。
の一例の断面構造図を示す。同図中、画素トランジスタ
は、ゲート電極４０２、ソース電極４０１、ドレイン電
極４０３、ソース４０４、ドレイン４０５および電界緩
和層４０６から構成されている。なお、ソース４０４及
びドレイン４０５はｎ＋型領域であり、電界緩和層４０
６はｎ−型領域である。
【００１４】このような高耐圧ＭＯＳトランジスタの耐
圧は、電界緩和層４０６の距離と電界緩和層４０６の不
純物濃度、正確にはドレイン電極４０３に電圧を印加し
たときにドレイン４０５の拡散層と基板の間に形成され
る空乏層の幅に依存する。従来、使用してきた高耐圧Ｍ
ＯＳトランジスタでは電界緩和層４０６の距離を３μｍ
とすることにより最高耐圧は６０Ｖ程度が得られてお
り、これは通常のＭＯＳトランジスタに比較して３倍程
度の耐圧である。
圧は、電界緩和層４０６の距離と電界緩和層４０６の不
純物濃度、正確にはドレイン電極４０３に電圧を印加し
たときにドレイン４０５の拡散層と基板の間に形成され
る空乏層の幅に依存する。従来、使用してきた高耐圧Ｍ
ＯＳトランジスタでは電界緩和層４０６の距離を３μｍ
とすることにより最高耐圧は６０Ｖ程度が得られてお
り、これは通常のＭＯＳトランジスタに比較して３倍程
度の耐圧である。
【００１５】この高耐圧ＭＯＳトランジスタを画素部に
適用し実際に試作した。この積層型固体撮像装置では、
トランジスタの耐圧６０Ｖを考慮し、バイアス電圧６０
Ｖで５倍のアバランシェ増倍率が得られるよう光電変換
膜厚を０．４μｍと設計した。
適用し実際に試作した。この積層型固体撮像装置では、
トランジスタの耐圧６０Ｖを考慮し、バイアス電圧６０
Ｖで５倍のアバランシェ増倍率が得られるよう光電変換
膜厚を０．４μｍと設計した。
【００１６】しかしながら、試作した積層型固体撮像装
置は、光電変換膜に印加する最高電圧が高耐圧ＭＯＳト
ランジスタの耐圧で制限されてしまう限り、これ以上の
高いアバランシェ増倍率は望めない。その上、現状の光
電変換膜０．４μｍのように膜厚が薄い場合には、膜厚
が厚い場合に比べて膜の欠陥が生起しやすく、また、暗
電流が増加する傾向があり好適ではない。
置は、光電変換膜に印加する最高電圧が高耐圧ＭＯＳト
ランジスタの耐圧で制限されてしまう限り、これ以上の
高いアバランシェ増倍率は望めない。その上、現状の光
電変換膜０．４μｍのように膜厚が薄い場合には、膜厚
が厚い場合に比べて膜の欠陥が生起しやすく、また、暗
電流が増加する傾向があり好適ではない。
【００１７】また、積層型固体撮像装置の更なる多画素
化を考える場合、画素ピッチの縮小が必要となるが、そ
れに伴う画素トフンジスタの微細化は耐圧の低下を招く
こととなる。これは耐圧が必然的にドレイン領域と基板
間の空乏層の距離に依存するためであり、ＤＤＤ構造の
トランジスタで単純に微細化を行えば、高耐圧ＭＯＳト
ランジスタの耐圧の低下は免れない。このように、積層
型固体撮像装置においてＤＤＤ構造を用いて画素トラン
ジスタの高耐圧化を行う場合、上述したような問題が生
じる。
化を考える場合、画素ピッチの縮小が必要となるが、そ
れに伴う画素トフンジスタの微細化は耐圧の低下を招く
こととなる。これは耐圧が必然的にドレイン領域と基板
間の空乏層の距離に依存するためであり、ＤＤＤ構造の
トランジスタで単純に微細化を行えば、高耐圧ＭＯＳト
ランジスタの耐圧の低下は免れない。このように、積層
型固体撮像装置においてＤＤＤ構造を用いて画素トラン
ジスタの高耐圧化を行う場合、上述したような問題が生
じる。
【００１８】本発明は、上記の点に鑑みなされたもの
で、高耐圧画素トランジスタを用いずに高い増倍率が得
ることができる積層型固体撮像装置及びそれを用いたカ
メラを提供することを目的とする。
で、高耐圧画素トランジスタを用いずに高い増倍率が得
ることができる積層型固体撮像装置及びそれを用いたカ
メラを提供することを目的とする。
【００１９】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、透光性基板上に形成した透光性導電膜と
半導体を主体とする光電変換膜とを有する光電変換部
と、前記透光性基板と異なる基板上に形成された走査回
路部とを積層して構成した積層型固体撮像装置におい
て、前記光電変換部と前記走査回路部とを、正の温度係
数を持つ物質からなる抵抗体を介して接続することによ
り、高耐圧画素トランジスタを用いずに光電変換部への
印加電圧を高めることができ高い増倍率が得ることがで
き、画素ピッチの縮小が可能となる。
に、本発明は、透光性基板上に形成した透光性導電膜と
半導体を主体とする光電変換膜とを有する光電変換部
と、前記透光性基板と異なる基板上に形成された走査回
路部とを積層して構成した積層型固体撮像装置におい
て、前記光電変換部と前記走査回路部とを、正の温度係
数を持つ物質からなる抵抗体を介して接続することによ
り、高耐圧画素トランジスタを用いずに光電変換部への
印加電圧を高めることができ高い増倍率が得ることがで
き、画素ピッチの縮小が可能となる。
【００２０】また、本発明は、正の温度係数を持つ物質
は、キュリー温度を持つ強誘電性のセラミック、もしく
は導電性材料を分散させたポリマーを用いることによ
り、所望の温度・抵抗率特性を得ることができ、過電流
による温度上昇を防ぐことができ、高温で特性が劣化す
る光電変換膜の特性の劣化を防止することができる。
は、キュリー温度を持つ強誘電性のセラミック、もしく
は導電性材料を分散させたポリマーを用いることによ
り、所望の温度・抵抗率特性を得ることができ、過電流
による温度上昇を防ぐことができ、高温で特性が劣化す
る光電変換膜の特性の劣化を防止することができる。
【００２１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面とともに説明する。
て図面とともに説明する。
【００２２】図１は、本発明の積層型固体撮像装置の光
電変換部と走査回路部とを接合した一実施例の断面構造
図を示す。同図中、ガラスなどの透光性基板１０１と、
透光性基板１０１の一面に形成した透光性導電膜１０２
と、非晶質半導体を主体とする光電変換膜１０３とから
光電変換部１０４を形成する。そして、光電変換膜１０
３上には画素電極１０５を形成する。
電変換部と走査回路部とを接合した一実施例の断面構造
図を示す。同図中、ガラスなどの透光性基板１０１と、
透光性基板１０１の一面に形成した透光性導電膜１０２
と、非晶質半導体を主体とする光電変換膜１０３とから
光電変換部１０４を形成する。そして、光電変換膜１０
３上には画素電極１０５を形成する。
【００２３】これとは別の基板上に走査回路部１０６を
形成する。走査回路部１０６の画素トランジスタは高耐
圧ＭＯＳトランジスタではなく、通常のＭＯＳトランジ
スタを用いる。
形成する。走査回路部１０６の画素トランジスタは高耐
圧ＭＯＳトランジスタではなく、通常のＭＯＳトランジ
スタを用いる。
【００２４】そして、光電変換部１０４と走査回路部１
０６とを対向させ、光電変換膜１０３上の画素電極１０
５と走査回路部１０６上の画素電極１０７とを正の温度
係数を持つ物質（ＰＴＣ）からなる膜状のＰＴＣ抵抗体
１０８を用いて接合する。
０６とを対向させ、光電変換膜１０３上の画素電極１０
５と走査回路部１０６上の画素電極１０７とを正の温度
係数を持つ物質（ＰＴＣ）からなる膜状のＰＴＣ抵抗体
１０８を用いて接合する。
【００２５】膜状のＰＴＣ抵抗体１０８を支持するため
には、図２に示すように、走査回路部１０６上に絶縁体
からなるバンプ５０１を形成し、その上にＰＴＣ抵抗体
１０８を形成する。
には、図２に示すように、走査回路部１０６上に絶縁体
からなるバンプ５０１を形成し、その上にＰＴＣ抵抗体
１０８を形成する。
【００２６】上記ＰＴＣ抵抗体１０８は、電気回路的に
光電変換部１０４の画素電極１０５と走査回路部１０６
の画素電極１０７の間に挿入されていれば良い。光電変
換部１０４または走査回路部１０６上に画素毎に膜状に
作製するといった方法の他にも、光電変換部１０４及び
走査回路部１０６とは異なる基板にＰＴＣ抵抗体１０８
を作製し、この基板を光電変換部１０４の基板及び走査
回路部１０６の基板と組み合わせる構成としても良い。
光電変換部１０４の画素電極１０５と走査回路部１０６
の画素電極１０７の間に挿入されていれば良い。光電変
換部１０４または走査回路部１０６上に画素毎に膜状に
作製するといった方法の他にも、光電変換部１０４及び
走査回路部１０６とは異なる基板にＰＴＣ抵抗体１０８
を作製し、この基板を光電変換部１０４の基板及び走査
回路部１０６の基板と組み合わせる構成としても良い。
【００２７】ＰＴＣ抵抗体１０８にはキュリー温度を持
つ強誘電性のセラミックであるセラミックタイプと、導
電性材料を分散させたポリマーであるポリマー導電体分
散タイプがあるが、スパッタもしくは蒸着もしくは塗
布、焼成もしくは薄片化して接合する等、いずれの方法
も好適である。
つ強誘電性のセラミックであるセラミックタイプと、導
電性材料を分散させたポリマーであるポリマー導電体分
散タイプがあるが、スパッタもしくは蒸着もしくは塗
布、焼成もしくは薄片化して接合する等、いずれの方法
も好適である。
【００２８】ＰＴＣ抵抗体１０８の抵抗値の変移温度は
材料を選定することにより設定することができる。例え
ば、積層型固体撮像装置に使用するＰＴＣ抵抗体１０８
の変移温度を６０℃程度、もしくはそれ以下に設定する
と本発明の目的に好適である。これは光電変換部１０４
で使用する光電変換膜１０３が６０℃以上に加熱される
と相変化を起こし特性が劣化することに関係している。
材料を選定することにより設定することができる。例え
ば、積層型固体撮像装置に使用するＰＴＣ抵抗体１０８
の変移温度を６０℃程度、もしくはそれ以下に設定する
と本発明の目的に好適である。これは光電変換部１０４
で使用する光電変換膜１０３が６０℃以上に加熱される
と相変化を起こし特性が劣化することに関係している。
【００２９】ＰＴＣ抵抗体１０８の変移温度を６０℃付
近に設定することで、光電変換膜１０３の欠陥の存在も
しくは過大な光の入射によって、抵抗値が著しく下がっ
た光電変換膜１０３の部位において電流が流れ始めた場
合に、ＰＴＣ抵抗体１０８の特性によって過大電流を回
避でき、また、６０℃以下への温度保持がなされる。こ
れにより、走査回路部１０６の破壊を防ぐことができる
ばかりか光電変換膜１０３の特性の劣化をも防ぐことが
できる。
近に設定することで、光電変換膜１０３の欠陥の存在も
しくは過大な光の入射によって、抵抗値が著しく下がっ
た光電変換膜１０３の部位において電流が流れ始めた場
合に、ＰＴＣ抵抗体１０８の特性によって過大電流を回
避でき、また、６０℃以下への温度保持がなされる。こ
れにより、走査回路部１０６の破壊を防ぐことができる
ばかりか光電変換膜１０３の特性の劣化をも防ぐことが
できる。
【００３０】このＰＴＣ抵抗体１０８の変移温度の設定
は比較的容易であり、チタン酸バリウムをはじめとする
セラミックタイプのＰＴＣであれば、ソフターと呼ばれ
るチタン酸ストロンチウム、ジルコニア酸バリウム、ス
ズ酸バリウムなどを含有させることによりキュリー点
（変移温度）を下げることができ、６０℃付近に変移温
度を持つＰＴＣを作製することは可能である。図３に、
チタン酸バリウム、チタン酸ストロンチウムを含有する
チタン酸バリウム、チタン酸鉛を含有するチタン酸バリ
ウム、それぞれの温度・抵抗率特性を示す。
は比較的容易であり、チタン酸バリウムをはじめとする
セラミックタイプのＰＴＣであれば、ソフターと呼ばれ
るチタン酸ストロンチウム、ジルコニア酸バリウム、ス
ズ酸バリウムなどを含有させることによりキュリー点
（変移温度）を下げることができ、６０℃付近に変移温
度を持つＰＴＣを作製することは可能である。図３に、
チタン酸バリウム、チタン酸ストロンチウムを含有する
チタン酸バリウム、チタン酸鉛を含有するチタン酸バリ
ウム、それぞれの温度・抵抗率特性を示す。
【００３１】また、ポリマー導電体分散タイプのＰＴＣ
を考慮すると、変移温度の設定はより容易である。図３
にポリエチレングリコール（ＰＥＧ）にブラックカーボ
ンを分散させたＰＴＣの温度・抵抗率特性を示す。図３
からポリマー導電体分散タイプのＰＴＣがセラミックタ
イプよりも低温で、なおかつ急峻な変移を持つことが分
かる。
を考慮すると、変移温度の設定はより容易である。図３
にポリエチレングリコール（ＰＥＧ）にブラックカーボ
ンを分散させたＰＴＣの温度・抵抗率特性を示す。図３
からポリマー導電体分散タイプのＰＴＣがセラミックタ
イプよりも低温で、なおかつ急峻な変移を持つことが分
かる。
【００３２】このポリマー導電体分散タイプＰＴＣを使
用して画素毎のＰＴＣ抵抗体１０８を作ることを考え
る。当該積層型撮像装置の走査回路部１０６の画素ピッ
チが１５μｍ口であることと半導体プロセスの加工精度
から考え、このＰＴＣ抵抗体１０８として幅２μｍ、厚
み０．１μｍ、長さ５μｍ程度のものを作製することを
想定する。
用して画素毎のＰＴＣ抵抗体１０８を作ることを考え
る。当該積層型撮像装置の走査回路部１０６の画素ピッ
チが１５μｍ口であることと半導体プロセスの加工精度
から考え、このＰＴＣ抵抗体１０８として幅２μｍ、厚
み０．１μｍ、長さ５μｍ程度のものを作製することを
想定する。
【００３３】このとき、比抵抗が３．０×１０１Ω・ｃ
ｍから３．０×１０６Ω・ｃｍまで変化することから計
算して、ＰＴＣ抵抗体１０８の抵抗は７．５×１０６Ω
（常温時）から６．５×１０１１Ω（高温時）の範囲で
変化するものとなる。画素毎に抵抗を付加するうえで問
題となるのは、高抵抗の存在により走査回路部１０６の
電荷の読み出しで読み残りが生じ容量性残像が発生する
ことであるが、常温時の抵抗値（７．５×１０６Ω）は
この容量性残像が問題となる１．０×１０８Ωより充分
低いため問題とはならない。
ｍから３．０×１０６Ω・ｃｍまで変化することから計
算して、ＰＴＣ抵抗体１０８の抵抗は７．５×１０６Ω
（常温時）から６．５×１０１１Ω（高温時）の範囲で
変化するものとなる。画素毎に抵抗を付加するうえで問
題となるのは、高抵抗の存在により走査回路部１０６の
電荷の読み出しで読み残りが生じ容量性残像が発生する
ことであるが、常温時の抵抗値（７．５×１０６Ω）は
この容量性残像が問題となる１．０×１０８Ωより充分
低いため問題とはならない。
【００３４】また、高温時の抵抗値（６．５×１０１１
Ω）は絶縁体に近く、電圧２４０Ｖを印加したとしても
電流は３．７×１０−１０Ａとなり、走査回路部１０６
の破壊は回避される。このようにして、走査回路部１０
６の破壊を防ぐことができ、なおかつ温度による光電変
換膜１０３の特性の劣化をも防ぐことができることが示
された。
Ω）は絶縁体に近く、電圧２４０Ｖを印加したとしても
電流は３．７×１０−１０Ａとなり、走査回路部１０６
の破壊は回避される。このようにして、走査回路部１０
６の破壊を防ぐことができ、なおかつ温度による光電変
換膜１０３の特性の劣化をも防ぐことができることが示
された。
【００３５】このように、本実施形態によれば、ＰＴＣ
抵抗体１０８による温度依存の電流制限が可能となるた
めに画素トランジスタを高耐圧ＭＯＳトランジスタとす
る必要がなくなり、従来では高耐圧ＭＯＳトランジスタ
の耐圧により制限されていた光電変換部１０４への印加
電圧を更に高めることができ、更に高い増倍率を得るこ
とができる。また、高耐圧ＭＯＳトランジスタでは難し
い画素ピッチの縮小が可能となり、多画素化、高精細化
が可能となる。
抵抗体１０８による温度依存の電流制限が可能となるた
めに画素トランジスタを高耐圧ＭＯＳトランジスタとす
る必要がなくなり、従来では高耐圧ＭＯＳトランジスタ
の耐圧により制限されていた光電変換部１０４への印加
電圧を更に高めることができ、更に高い増倍率を得るこ
とができる。また、高耐圧ＭＯＳトランジスタでは難し
い画素ピッチの縮小が可能となり、多画素化、高精細化
が可能となる。
【００３６】また、ＰＴＣ抵抗体１０８の選定により、
過電流による温度上昇を防ぐことができるため、高温で
特性が劣化する光電変換膜１０３の特性の劣化を防止す
ることができる。
過電流による温度上昇を防ぐことができるため、高温で
特性が劣化する光電変換膜１０３の特性の劣化を防止す
ることができる。
【００３７】これにより小型薄型で操作性に優れた固体
撮像装置の利点と、光電変換膜を用いる撮像装置の利点
とを兼ね備えた高感度で安定な積層型固体撮像装置を得
ることができる。
撮像装置の利点と、光電変換膜を用いる撮像装置の利点
とを兼ね備えた高感度で安定な積層型固体撮像装置を得
ることができる。
【００３８】
【発明の効果】上述の如く、本発明は、光電変換部と走
査回路部とを、正の温度係数を持つ物質からなる抵抗体
を介して接続することにより、高耐圧画素トランジスタ
を用いずに光電変換部への印加電圧を高めることができ
高い増倍率が得ることができ、画素ピッチの縮小が可能
となる。
査回路部とを、正の温度係数を持つ物質からなる抵抗体
を介して接続することにより、高耐圧画素トランジスタ
を用いずに光電変換部への印加電圧を高めることができ
高い増倍率が得ることができ、画素ピッチの縮小が可能
となる。
【００３９】また、本発明は、正の温度係数を持つ物質
は、キュリー温度を持つ強誘電性のセラミック、もしく
は導電性材料を分散させたポリマーを用いることによ
り、所望の温度・抵抗率特性を得ることができ、過電流
による温度上昇を防ぐことができ、高温で特性が劣化す
る光電変換膜の特性の劣化を防止することができる。
は、キュリー温度を持つ強誘電性のセラミック、もしく
は導電性材料を分散させたポリマーを用いることによ
り、所望の温度・抵抗率特性を得ることができ、過電流
による温度上昇を防ぐことができ、高温で特性が劣化す
る光電変換膜の特性の劣化を防止することができる。
【図１】本発明の積層型固体撮像装置の光電変換部と走
査回路部とを接合した一実施例の断面構造図である。
査回路部とを接合した一実施例の断面構造図である。
【図２】本発明の積層型固体撮像装置の光電変換部と走
査回路部とを接合した他の実施例の断面構造図である。
査回路部とを接合した他の実施例の断面構造図である。
【図３】各ＰＴＣの温度・抵抗率特性図である。
【図４】積層型固体撮像装置の全体構成及び画素部構成
を示す図である。
を示す図である。
【図５】積層型固体撮像装置の１画素分の断面構造図で
ある。
ある。
【図６】従来の高耐圧ＭＯＳトランジスタの一例の断面
構造図である。
構造図である。
１０１ 透光性基板
１０２ 透光性導電膜
１０３，３０３ 光電変換膜
１０４，２０４ 光電変換部
１０５，１０７ 画素電極
１０６ 走査回路部
１０８ ＰＴＣ抵抗体
２０１ 水平走査回路
２０２ ＣＤＳ回路（相関二重サンプリング回路）
２０３ ラインアンプ
２０５ 画素部
２０６ 垂直走査回路
２０７ ＨＡＲＰ膜
２０８ 画素トランジスタ
２０９ 蓄積ダイオード
３０１ 正孔ブロッキング強化層
３０２ 電子ブロッキング強化層
４０１ ソース電極
４０２ ゲート電極
４０３ ドレイン電極
４０４ ソース
４０５ ドレイン
４０６ 電界緩和層
５０１ バンプ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山内 正仁
東京都世田谷区砧一丁目10番11号 日本放
送協会 放送技術研究所内
(72)発明者 井口 義則
東京都世田谷区砧一丁目10番11号 日本放
送協会 放送技術研究所内
(72)発明者 石黒 雄一
東京都世田谷区砧一丁目10番11号 日本放
送協会 放送技術研究所内
(72)発明者 松下 裕樹
東京都世田谷区砧一丁目10番11号 日本放
送協会 放送技術研究所内
(72)発明者 丸山 裕孝
東京都世田谷区砧一丁目10番11号 日本放
送協会 放送技術研究所内
Ｆターム(参考） 4M118 AA01 AB01 BA14 BA19 CA09
CA15 CB05 CB14 FA06 FA33
Claims (5)
- 【請求項１】 透光性基板上に形成した透光性導電膜と
半導体を主体とする光電変換膜とを有する光電変換部
と、前記透光性基板と異なる基板上に形成された走査回
路部とを積層して構成した積層型固体撮像装置におい
て、 前記光電変換部と前記走査回路部とを、正の温度係数を
持つ物質からなる抵抗体を介して接続することを特徴と
する積層型固体撮像装置。 - 【請求項２】 請求項１記載の積層型固体撮像装置にお
いて、 前記正の温度係数を持つ物質は、キュリー温度を持つ強
誘電性のセラミック、もしくは導電性材料を分散させた
ポリマーを用いることを特徴とする積層型固体撮像装
置。 - 【請求項３】 請求項２記載の積層型固体撮像装置にお
いて、 前記セラミックは、チタン酸バリウム，チタン酸ストロ
ンチウム，ジルコニア酸バリウム，スズ酸バリウムのい
ずれかを含有することを特徴とする積層型固体撮像装
置。 - 【請求項４】 請求項２記載の積層型固体撮像装置にお
いて、 前記ポリマーは、ポリエチレングリコールにブラックカ
ーボンを分散させたことを特徴とする積層型固体撮像装
置。 - 【請求項５】 請求項１乃至４の何れか記載の積層型固
体撮像装置を用いて構成したことを特徴とするカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002136084A JP2003332550A (ja) | 2002-05-10 | 2002-05-10 | 積層型固体撮像装置及びそれを用いたカメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002136084A JP2003332550A (ja) | 2002-05-10 | 2002-05-10 | 積層型固体撮像装置及びそれを用いたカメラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003332550A true JP2003332550A (ja) | 2003-11-21 |
Family
ID=29698235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002136084A Pending JP2003332550A (ja) | 2002-05-10 | 2002-05-10 | 積層型固体撮像装置及びそれを用いたカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003332550A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019225745A1 (ja) * | 2018-05-24 | 2019-11-28 | マクセル株式会社 | レンズユニットおよびカメラモジュール |
-
2002
- 2002-05-10 JP JP2002136084A patent/JP2003332550A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019225745A1 (ja) * | 2018-05-24 | 2019-11-28 | マクセル株式会社 | レンズユニットおよびカメラモジュール |
| JPWO2019225745A1 (ja) * | 2018-05-24 | 2021-06-17 | マクセル株式会社 | レンズユニットおよびカメラモジュール |
| JP2022136126A (ja) * | 2018-05-24 | 2022-09-15 | マクセル株式会社 | レンズユニットおよびカメラモジュール |
| JP7312164B2 (ja) | 2018-05-24 | 2023-07-20 | マクセル株式会社 | レンズユニットおよびカメラモジュール |
| JP7454015B2 (ja) | 2018-05-24 | 2024-03-21 | マクセル株式会社 | レンズユニットおよびカメラモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7889271B2 (en) | AE/AF sensor device with photometry conversion element formed using plural semiconductor regions and automatic focusing photoelectric conversion element formed using plural semiconductor regions | |
| TWI478331B (zh) | 具有減少暈光及電遮光器之背側照射式影像感測器 | |
| JP2844733B2 (ja) | 光受感ドット信号増幅を伴う光受感装置 | |
| US4499384A (en) | Image sensing device | |
| JPS58105672A (ja) | 半導体撮像装置 | |
| US20060108618A1 (en) | CMOS image sensor having buried channel MOS transistors | |
| US5566044A (en) | Base capacitor coupled photosensor with emitter tunnel oxide for very wide dynamic range in a contactless imaging array | |
| US6781169B2 (en) | Photodetector with three transistors | |
| JPS5831669A (ja) | 固体撮像装置 | |
| JPH09275201A (ja) | 固体撮像素子 | |
| US6943070B2 (en) | Complementary metal oxide semiconductor image sensor and method of manufacturing the same | |
| JP2003332550A (ja) | 積層型固体撮像装置及びそれを用いたカメラ | |
| JP2001196572A (ja) | 光電変換装置 | |
| JP2000156491A (ja) | 赤外線固体撮像素子 | |
| JP2000111653A (ja) | 放射線２次元検出器 | |
| JPH05291550A (ja) | 固体撮像装置及びその製造方法 | |
| JP2002334983A (ja) | 積層型固体撮像装置及びそれを用いたカメラ | |
| JPH11284911A (ja) | 固体撮像装置 | |
| JPS6042666B2 (ja) | 固体撮像装置 | |
| Hagiwara | Invention and Historical Development Efforts of Pinned Buried Photodiode | |
| US6437378B1 (en) | Charge coupled devices including charge signal amplifiers therein | |
| JP2513981B2 (ja) | 固体撮像素子の駆動方法 | |
| JP3246062B2 (ja) | フォトセンサシステム | |
| JPH06244397A (ja) | 固体撮像素子 | |
| JPS63164270A (ja) | 積層型固体撮像装置 |