JP2003324097A - Method for designing film formation device, method for film formation and method for manufacturing semiconductor device - Google Patents

Method for designing film formation device, method for film formation and method for manufacturing semiconductor device

Info

Publication number
JP2003324097A
JP2003324097A JP2002129065A JP2002129065A JP2003324097A JP 2003324097 A JP2003324097 A JP 2003324097A JP 2002129065 A JP2002129065 A JP 2002129065A JP 2002129065 A JP2002129065 A JP 2002129065A JP 2003324097 A JP2003324097 A JP 2003324097A
Authority
JP
Japan
Prior art keywords
film forming
susceptor
film
dpm
forming chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002129065A
Other languages
Japanese (ja)
Inventor
Hiroyuki Hyodo
浩之 兵藤
Yoshiaki Sakamoto
義明 坂本
Kenji Maruyama
研二 丸山
Masaki Kurasawa
正樹 倉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002129065A priority Critical patent/JP2003324097A/en
Publication of JP2003324097A publication Critical patent/JP2003324097A/en
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form a gas flow of uniform flow rate distribution along the outer periphery of a stage prepared in a film formation room of an MOCVD device. <P>SOLUTION: A method for designing a film formation device comprises; a 1st process for simulating the flow rate distribution of gas led from a shower head to flow in the film formation room while changing the ratio D<SB>1</SB>/D<SB>2</SB>of the outer diameter D<SB>1</SB>of the stage to the inner diameter D<SB>2</SB>of the film formation room to find out an equation σ=a×exp[b/D<SB>1</SB>/D<SB>2</SB>] (1) expressing the standard deviation σ of the gas flow rate distribution around the stage; and a 2nd process for determining the ratio D<SB>1</SB>/D<SB>2</SB>from the equation (1) so as to satisfy 3σ≤10%. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は一般に半導体装置の
製造に係り、特に強誘電体膜を有する不揮発性半導体装
置の製造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to the manufacture of semiconductor devices, and more particularly to the manufacture of non-volatile semiconductor devices having a ferroelectric film.

【0002】いわゆるDRAMあるいはSRAM等の半
導体記憶装置はコンピュータを始めとする情報処理装置
において高速主記憶装置として広く使われているが、こ
れらは揮発性の記憶装置であり、電源をオフにすると記
憶された情報は失われてしまう。これに対し、従来より
プログラムやデータを格納する大容量補助記憶装置とし
て不揮発性の磁気ディスク装置が使われている。
Semiconductor memory devices such as so-called DRAMs and SRAMs are widely used as high-speed main memory devices in information processing devices such as computers, but these are volatile memory devices and are stored when the power is turned off. The information given will be lost. On the other hand, a non-volatile magnetic disk device has been conventionally used as a large capacity auxiliary storage device for storing programs and data.

【0003】しかし、磁気ディスク装置は大型で機械的
に脆弱であり、消費電力も大きく、さらに情報を読み書
きする際のアクセス速度が遅い欠点を有している。これ
に対し、最近では不揮発性補助記憶装置として、フロー
ティングゲート電極に情報を電荷の形で蓄積するEEP
ROMあるいはフラッシュメモリが使われていることが
多くなっている。特にフラッシュメモリはDRAMと同
様なセル構成を有するため大きな集積密度に形成しやす
く、磁気ディスク装置に匹敵する大容量記憶装置として
期待されている。
However, the magnetic disk device is large and mechanically fragile, consumes a large amount of power, and has a drawback that the access speed for reading and writing information is slow. On the other hand, recently, as a non-volatile auxiliary storage device, an EEP that stores information in the form of charges in a floating gate electrode
ROM or flash memory is often used. In particular, since a flash memory has a cell structure similar to that of a DRAM, it can be easily formed with a large integration density and is expected as a large-capacity storage device comparable to a magnetic disk device.

【0004】一方、EEPROMやフラッシュメモリで
は、情報の書き込みがトンネル絶縁膜を介してのフロー
ティングゲート電極へのホットエレクトロンの注入によ
ってなされるため、必然的に書き込みに時間がかかり、
また情報の書き込みおよび消去を繰り返すとトンネル絶
縁膜が劣化してしまう問題が生じていた。トンネル絶縁
膜が劣化してしまうと書き込みあるいは消去動作が不安
定になってしまう。
On the other hand, in an EEPROM or a flash memory, information is written by injecting hot electrons into a floating gate electrode through a tunnel insulating film, so that it takes a long time to write the information.
Further, there has been a problem that the tunnel insulating film is deteriorated when information is repeatedly written and erased. If the tunnel insulating film deteriorates, the writing or erasing operation becomes unstable.

【0005】これに対し、情報を強誘電体膜の自発分極
の形で記憶する強誘電体記憶装置(以下FeRAMと記
す)が提案されている。かかるFeRAMでは個々のメ
モリセルトランジスタがDRAMの場合と同様に単一の
MOSFETよりなり、メモリセルキャパシタ中の誘電
体膜をPZT(Pb(Zr,Ti)O3)あるいはPL
ZT((Pb,La)(Zr,Ti)O3)、さらには
SBT(SrBi2Ta 23)等の強誘電体に置き換え
た構成を有しており、高い集積密度での集積が可能であ
る。また、FeRAMは電界の印加により強誘電体キャ
パシタの自発分極を制御するため、書き込みをホットエ
レクトロンの注入によって行なうEEPROMやフラッ
シュメモリに比べて書き込み速度が1000倍あるいは
それ以上速くなり、また消費電力が約1/10に低減さ
れる有利な特徴を有している。さらにトンネル酸化膜を
使う必要がないため寿命も長く、フラッシュメモリの1
0万倍の書き換え回数を確保できると考えられる
On the other hand, information is taken as the spontaneous polarization of the ferroelectric film.
Ferroelectric memory device (hereinafter referred to as FeRAM)
Is proposed. In such FeRAM, individual memory
As in the case of DRAM, the memory cell transistor is a single
Dielectric in the memory cell capacitor consisting of MOSFET
The body film is made of PZT (Pb (Zr, Ti) O3) Or PL
ZT ((Pb, La) (Zr, Ti) O3),Moreover
SBT (SrBi2Ta 2O3), Etc.
It is possible to integrate with high integration density.
It In addition, FeRAM is a ferroelectric capacitor when an electric field is applied.
Hot writing is used to control
EEPROM or FLA made by injecting lectron
Writing speed is 1000 times faster than Shure memory
It becomes faster and the power consumption is reduced to about 1/10.
It has the advantageous characteristics that Further tunnel oxide film
Since it does not need to be used, it has a long lifespan.
It is thought that it is possible to secure the number of rewrites of 100,000 times.

【従来の技術】従来、このようなFeRAMに使われる
強誘電体膜はゾルゲル法やスパッタ法により形成されて
いるが、半導体装置の微細化が進むにつれて、これら従
来の方法では微細な段差のカバレッジが困難になると予
測される。このような事情で、次世代のFeRAMに使
われる強誘電体膜の成膜技術として、CVD法は不可欠
の技術であると考えられる。特に強誘電体膜を形成する
場合、PbやZr,Tiなどの金属元素を含む原料を供
給する必要があり、このことからCVD法はこれらの金
属元素の有機金属原料を使ったMOCVD法とならざる
を得ない。
2. Description of the Related Art Conventionally, a ferroelectric film used for such an FeRAM is formed by a sol-gel method or a sputtering method. However, as semiconductor devices are miniaturized, these conventional methods provide coverage of fine steps. Is expected to be difficult. Under such circumstances, the CVD method is considered to be an indispensable technique as a technique for forming a ferroelectric film used in the next-generation FeRAM. In particular, when forming a ferroelectric film, it is necessary to supply a raw material containing a metal element such as Pb, Zr, or Ti. Therefore, the CVD method is different from the MOCVD method using an organometallic raw material of these metal elements. I have no choice.

【0006】図1は、従来より強誘電体膜のMOCVD
法による成膜に使われているMOCVD装置10の概略
的構成を示す。
FIG. 1 shows a conventional MOCVD method for a ferroelectric film.
1 shows a schematic configuration of an MOCVD apparatus 10 used for film formation by the method.

【0007】図1を参照するに、MOCVD装置10で
は原料容器121,122,123から、Pb(DPM)2
(鉛ビス(ジピバロイルメタナート)),Zr(DP
M)4(ジルコニウムテトラキス(ジメチルヘプタジオ
ナート),Ti(PrO)2(DPM)2(チタン(ジイ
ソプロキシ)(ジピバロイルメタナート))などの固体
有機金属原料をTHF(テトラヒドロフラン)などの有
機溶媒に溶解して得られた液状の原料がそれぞれの気化
器12a,12b,12cを介して、有機金属原料ガス
の形で混合器13に供給される。また前記混合器13に
は、原料容器124からのドーパントが、気化器12d
で気化された後、供給される。
Referring to FIG. 1, in the MOCVD apparatus 10, Pb (DPM) 2 from the raw material containers 12 1 , 12 2 and 12 3 is removed.
(Lead bis (dipivaloylmethanate)), Zr (DP
M) 4 (zirconium tetrakis (dimethyl heptadionate), Ti (PrO) 2 (DPM) 2 (titanium (diisoproxy) (dipivaloyl methanate)) and other solid organic metal raw materials such as THF (tetrahydrofuran) A liquid raw material obtained by dissolving in a solvent is supplied to the mixer 13 in the form of an organometallic raw material gas via the vaporizers 12a, 12b, 12c, and the raw material container is provided in the mixer 13. dopants from the 12 4, vaporizer 12d
After being vaporized in, it is supplied.

【0008】これらの有機金属原料ガスは前記混合器1
3で混合され、バルブ13Aおよびガスライン13Bを
介して成膜室11に設けられたシャワーヘッド13S
に、酸素ガスライン13Cより供給される酸素ガスと共
に供給される。前記有機金属原料ガスは、前記シャワー
ヘッド13Sにおいて前記酸素ガスと混合され、サセプ
タ11A上保持された被処理基板Wの表面に供給され
る。前記成膜室11に導入された有機金属気相原料は、
前記被処理基板Wの表面において熱分解し、その結果、
前記被処理基板Wの表面にPZTなどの強誘電体膜が形
成される。
These organometallic source gases are used in the mixer 1
Shower head 13S mixed in No. 3 and provided in the film forming chamber 11 via the valve 13A and the gas line 13B.
Is supplied together with the oxygen gas supplied from the oxygen gas line 13C. The organometallic raw material gas is mixed with the oxygen gas in the shower head 13S and supplied to the surface of the target substrate W held on the susceptor 11A. The metal-organic vapor phase raw material introduced into the film forming chamber 11 is
The surface of the substrate W to be processed is thermally decomposed, and as a result,
A ferroelectric film such as PZT is formed on the surface of the substrate W to be processed.

【0009】前記成膜室11は排気ライン11Bおよび
APC11b、トラップ11cを介してドライポンプ1
4に結合されており、その結果、前記成膜室11におい
て前記有機金属気相原料の熱分解の結果生じた反応生成
物、あるいは熱分解しなかった未反応の有機金属原料
は、有機溶媒成分と共に、前記排気ライン11Bより、
前記ドライポンプ14により、前記ポンプ14の下流側
に設けられた除害装置15により処理された後、外部に
排出される。
The film forming chamber 11 has a dry pump 1 through an exhaust line 11B, an APC 11b and a trap 11c.
4 as a result, the reaction product resulting from the thermal decomposition of the metal-organic vapor phase raw material in the film forming chamber 11 or the unreacted organic metal raw material that has not been thermally decomposed is an organic solvent component. Together with the exhaust line 11B,
After being treated by the dry pump 14 by the abatement device 15 provided on the downstream side of the pump 14, it is discharged to the outside.

【0010】さらに前記混合器13には、前記APC1
1bおよびトラップ11cを介してドライポンプ14に
接続されたバイパスライン16が、バルブ16Aにより
結合されている。また前記気化器12a〜12dにそれ
ぞれ原料容器121〜124より供給される液状有機金属
原料には、溶媒容器125より、必要に応じてTHFな
どの有機溶媒が加えられる。また前記ガスライン13B
にはパージガスライン13Pが設けられている。
Further, in the mixer 13, the APC1
A bypass line 16 connected to the dry pump 14 via 1b and the trap 11c is connected by a valve 16A. Also the vaporizer 12a~12d the liquid organic metal raw material supplied from each source container 12 1 to 12 4, more solvent vessels 12 5, an organic solvent such as THF optionally are added. Also, the gas line 13B
A purge gas line 13P is provided in the.

【0011】[0011]

【発明が解決しようとする課題】一方、このように強誘
電体膜をMOCVD法により形成する際には、形成され
る強誘電体膜の膜厚が均一であることが要求される。こ
のような均一な膜厚分布を有する強誘電体膜を形成する
には、前記成膜室11中、特に被処理基板表面に沿っ
て、均一なガスの流速分布を実現する必要がある。
On the other hand, when the ferroelectric film is formed by the MOCVD method as described above, it is required that the film thickness of the formed ferroelectric film is uniform. In order to form a ferroelectric film having such a uniform film thickness distribution, it is necessary to realize a uniform gas flow velocity distribution in the film forming chamber 11, especially along the surface of the substrate to be processed.

【0012】しかし、MOCVD装置を運用する上では
必ず定期的に保守作業を行う必要があり、その際にはサ
セプタ11Aを成膜室11から取り外す場合がある。こ
のようにして取り外されたサセプタ11Aを再び成膜室
11に装着する場合、サセプタ11Aの中心軸が成膜室
11の中心軸に対して多少、最大で2mm程度偏心する
ことは避けられない。
However, in operating the MOCVD apparatus, it is necessary to perform regular maintenance work, and in that case, the susceptor 11A may be removed from the film forming chamber 11. When the susceptor 11A removed in this way is mounted in the film forming chamber 11 again, it is inevitable that the central axis of the susceptor 11A is slightly eccentric to the central axis of the film forming chamber 11 by about 2 mm at the maximum.

【0013】成膜室11中においてサセプタ11Aがこ
のように偏心している場合、成膜室11中に前記有機金
属気相原料および酸素を含む処理ガスをシャワーヘッド
13Sから導入した場合、処理ガスはサセプタ11Aの
下方に設けられた排気ポート11Bへと流れる際に、前
記サセプタ11Aの偏心の結果、前記サセプタ11Aの
一方の側に偏って流れる場合がある。このような状態が
生じると、前記サセプタ11A上に形成される強誘電体
膜の膜厚が不均一になり、ウェハの一方において強誘電
体膜の膜厚が大きく、他方において小さくなる問題が生
じる。
When the susceptor 11A is thus eccentric in the film forming chamber 11, when the process gas containing the metal-organic vapor phase raw material and oxygen is introduced into the film forming chamber 11 from the shower head 13S, the process gas is When flowing to the exhaust port 11B provided below the susceptor 11A, the eccentricity of the susceptor 11A may result in uneven flow to one side of the susceptor 11A. When such a state occurs, the film thickness of the ferroelectric film formed on the susceptor 11A becomes non-uniform, and there arises a problem that the film thickness of the ferroelectric film is large on one side of the wafer and small on the other side. .

【0014】そこで本発明は上記の課題を解決した、新
規で有用な成膜装置の設計方法、およびかかる成膜装置
を使った成膜方法および半導体装置の製造方法を提供す
ることを概括的課題とする。
Therefore, it is a general object of the present invention to provide a novel and useful method for designing a film forming apparatus, a film forming method using the film forming apparatus, and a method for manufacturing a semiconductor device, which solve the above problems. And

【0015】本発明のより具体的な課題は、成膜室中に
おいてサセプタが多少偏心しても、一様な膜厚分布で成
膜を行える成膜装置の設計方法、およびかかる成膜装置
を使った成膜方法および半導体装置の製造方法を提供す
ることにある。
A more specific object of the present invention is to provide a method of designing a film forming apparatus capable of forming a film with a uniform film thickness distribution even if the susceptor is slightly decentered in the film forming chamber, and to use the film forming apparatus. Another object is to provide a film forming method and a semiconductor device manufacturing method.

【0016】[0016]

【課題を解決するための手段】本発明は上記の課題を、
成膜室と、前記成膜室中に略同軸的に設けられ、被処理
基板を保持するサセプタと、前記成膜室を排気する排気
系と、前記成膜室中に、前記サセプタ上に保持された被
処理基板に対面するように設けられたシャワーヘッドと
よりなる成膜処理装置の設計方法であって、前記シャワ
ーヘッドより前記成膜室中に導入され、前記成膜室中を
流れるガスの流速分布を、前記サセプタの外径D1と前
記成膜室の内径D2との比D1/D2を変化させながらシ
ミュレーションし、前記サセプタ周りにおけるガス流速
分布の標準偏差σを表す式 σ=a・exp[b・(D1/D2)] (1) を求める第1の工程と、前記式(1)より、前記比D1
/D2を、3σ≦10%を満足するように決定する第2
の工程とを含むことを特徴とする成膜装置の設計方法に
より、あるいはかかる設計方法により設計された成膜装
置を使った強誘電体膜の成膜方法により、あるいはかか
る設計方法により設計された成膜装置を使った半導体装
置の製造方法により解決する。
The present invention solves the above-mentioned problems.
A film forming chamber, a susceptor provided substantially coaxially in the film forming chamber for holding a substrate to be processed, an exhaust system for exhausting the film forming chamber, and a susceptor held in the film forming chamber on the susceptor. A method for designing a film forming apparatus comprising a shower head provided so as to face a target substrate to be processed, the gas being introduced into the film forming chamber from the shower head and flowing in the film forming chamber. Is simulated while changing the ratio D 1 / D 2 of the outer diameter D 1 of the susceptor and the inner diameter D 2 of the film forming chamber, and an equation expressing the standard deviation σ of the gas flow velocity distribution around the susceptor. From the first step of obtaining σ = a · exp [b · (D 1 / D 2 )] (1) and the above equation (1), the ratio D 1
Second , determining / D 2 so as to satisfy 3σ ≦ 10%
And a ferroelectric film forming method using a film forming apparatus designed by such a designing method, or by such a designing method. This is solved by a method for manufacturing a semiconductor device using a film forming apparatus.

【0017】本発明によれば、前記サセプタの外径D1
と成膜室D2の内径の比を、式(1)で与えられる流速
分布の3σ値が10%以下となるように決定すること
で、サセプタに多少の偏心があってもサセプタ周りにお
けるガス流速の分布を均一にすることが可能になり、そ
の結果非常に均一な強誘電体膜を形成することが可能に
なる。その際、本発明ではサセプタに2mm程度の偏心
が許容されるので、メンテナンス等においてサセプタを
成膜室から取り外した後、再び組み立てたような場合で
も、ガス流速の分布が大きく変化することがなく、均一
な強誘電体膜の形成が保証される。
According to the invention, the outer diameter D 1 of the susceptor is
And the inner diameter of the film forming chamber D 2 are determined so that the 3σ value of the flow velocity distribution given by the equation (1) is 10% or less, the gas around the susceptor is slightly eccentric. It is possible to make the flow velocity distribution uniform, and as a result, it is possible to form a very uniform ferroelectric film. At that time, in the present invention, the susceptor is allowed to have an eccentricity of about 2 mm. Therefore, even when the susceptor is removed from the film forming chamber for maintenance or the like and then reassembled, the distribution of the gas flow velocity does not significantly change. The formation of a uniform ferroelectric film is guaranteed.

【0018】本発明は特に前記有機金属原料としてPb
(DPM)2,Zr(DPM)4およびTi(iPrO)
2(DPM)2あるいはPb(DPM)2,Zr(DMH
D)4およびTi(iPrO)2(DPM)2を使って行
うPZT膜の成膜、前記有機金属原料としてBa(DP
M)2,Sr(DPM)2およびTi(iPrO)2(D
PM)2を使って行うBST膜の成膜、あるいは前記有
機金属原料としてSr(DPM)2,Bi(DPM)3
よびTa(O−Et)4を使って行うSBT膜の成膜に
おいて有用である。これらの有機金属原料は、THFな
どの有機溶媒中に溶解された形で気化器に送られ、形成
された蒸気が前記成膜室に供給される。
The present invention is particularly applicable to Pb as the organometallic raw material.
(DPM) 2 , Zr (DPM) 4 and Ti (iPrO)
2 (DPM) 2 or Pb (DPM) 2 , Zr (DMH
D) 4 and Ti (iPrO) 2 (DPM) 2 are used to form a PZT film.
M) 2 , Sr (DPM) 2 and Ti (iPrO) 2 (D
It is useful in forming a BST film using PM) 2 or forming an SBT film using Sr (DPM) 2 , Bi (DPM) 3 and Ta (O-Et) 4 as the organic metal raw material. is there. These organometallic raw materials are sent to a vaporizer in a form of being dissolved in an organic solvent such as THF, and the vapor thus formed is supplied to the film forming chamber.

【0019】[0019]

【発明の実施の形態】[第1実施例]図2(A),
(B)は、本発明の発明者が図1の成膜装置10の、特
に成膜室11中におけるガス流の分布について行ったシ
ミュレーションの結果を示す。ただし図2(A),
(B)のシミュレーションは、図3に示すように前記成
膜室11が内径D2の円筒形状を有し、前記サセプタ1
1Aが外形D1の円筒形状を有し、さらに前記サセプタ
11Aが前記成膜室11の中心軸に対してδの偏心量を
有するものとして行われている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] FIG. 2 (A),
(B) shows the result of a simulation performed by the inventor of the present invention on the distribution of the gas flow in the film forming apparatus 10 of FIG. 1, particularly in the film forming chamber 11. However, as shown in FIG.
In the simulation of (B), as shown in FIG. 3, the film forming chamber 11 has a cylindrical shape with an inner diameter D2, and the susceptor 1
1A has a cylindrical shape with an outer shape D1, and the susceptor 11A has an eccentricity of δ with respect to the central axis of the film forming chamber 11.

【0020】図3を参照するに、前記シャワーヘッド1
3Sから導入されたガスは、前記サセプタ11A上の被
処理基板Wの表面に沿って流れた後、前記サセプタ11
Aと成膜室11との間の間隙を通って排気ポート11B
へと流れる。
Referring to FIG. 3, the shower head 1
The gas introduced from 3S flows along the surface of the substrate W to be processed on the susceptor 11A, and then the susceptor 11A.
Exhaust port 11B through the gap between A and the film forming chamber 11
Flows to.

【0021】図2(A)は、成膜室11の内径D2を2
96mmに、またサセプタ11Aの外形を290mm
(=D2×0.98)に設定し、さらに偏心量δを2m
mとした場合を示す。この場合には、前記サセプタ11
Aと成膜室11内壁との間の間隔Gは平均で3mm、最
大で2mm、最小で1mmとなる。
In FIG. 2A, the inner diameter D2 of the film forming chamber 11 is set to 2
96mm, and the outer shape of the susceptor 11A is 290mm
(= D2 × 0.98) and the eccentricity δ is 2m
The case of m is shown. In this case, the susceptor 11
The gap G between A and the inner wall of the film forming chamber 11 is 3 mm on average, 2 mm at maximum, and 1 mm at minimum.

【0022】図2(A)を参照するに、このような状態
では前記成膜室11中に形成されるガス流に偏りが生
じ、図中に円で囲んだ、前記間隙Wが最大になる部分近
傍において特に流速が大きくなるのが見出された。これ
に伴って、前記間隙を流れるガス流速も不均衡になり、
前記最大間隙と最小間隙との間で、流速比が0.76と
なることが算出された。
Referring to FIG. 2A, in such a state, the gas flow formed in the film forming chamber 11 is biased, and the gap W surrounded by a circle in the drawing is maximized. It was found that the flow velocity increased especially near the part. Along with this, the gas flow velocity flowing through the gap also becomes imbalanced,
It was calculated that the flow velocity ratio was 0.76 between the maximum gap and the minimum gap.

【0023】これに対し、図2(B)は成膜室11の内
径D2を302mmに、またサセプタ11Aの外形を2
90mm(=D2×0.96)に設定し、さらに偏心量
δを2mmとした場合を示す。この場合には、前記サセ
プタ11Aと成膜室11内壁との間の間隔Gは平均で6
mm、最大で8mm、最小で4mmとなる。
On the other hand, in FIG. 2B, the inner diameter D2 of the film forming chamber 11 is 302 mm, and the outer diameter of the susceptor 11A is 2.
The case is shown in which it is set to 90 mm (= D2 × 0.96) and the eccentricity amount δ is set to 2 mm. In this case, the distance G between the susceptor 11A and the inner wall of the film forming chamber 11 is 6 on average.
mm, the maximum is 8 mm, and the minimum is 4 mm.

【0024】図2(B)を参照するに、この状態でも前
記成膜室11中に形成されるガス流には偏りが生じ、図
中に円で囲んだ、前記間隙Gが最大になる部分近傍にお
いて特に流速が大きくなってしまう。これに伴い、前記
最大間隙と最小間隙との間の流速比は0.30となるこ
とが算出された。
Referring to FIG. 2B, the gas flow formed in the film forming chamber 11 is biased even in this state, and the portion surrounded by a circle and having the maximum gap G is shown in FIG. Especially in the vicinity, the flow velocity becomes large. Accordingly, the flow velocity ratio between the maximum gap and the minimum gap was calculated to be 0.30.

【0025】図2(A),(B)に示すような流速の偏
りは、前記サセプタ11A上において保持される被処理
基板W上に形成される強誘電体膜には、膜厚の偏りが生
じてしまう。
The deviation of the flow velocity as shown in FIGS. 2A and 2B is caused by the deviation of the film thickness in the ferroelectric film formed on the substrate W to be processed held on the susceptor 11A. Will occur.

【0026】このような流速の偏りは、前記サセプタ1
1Aと成膜室11との間の偏心量δを厳密にゼロにすれ
ば解消するものではあるが、実際に使われるMOCVD
装置では、メンテナンス等のためにサセプタ11Aを成
膜室11から取り外す場合があり、厳密に偏心量δをゼ
ロにすることは困難である。
Such a bias in the flow velocity is caused by the susceptor 1
Although it can be solved by strictly reducing the eccentricity amount δ between 1A and the film forming chamber 11 to zero, it is actually used in MOCVD.
In the apparatus, the susceptor 11A may be removed from the film forming chamber 11 for maintenance or the like, and it is difficult to strictly set the eccentricity amount δ to zero.

【0027】このような事情で、従来のMOCVD装置
では、ウェハ上に形成される強誘電体膜の膜厚にある程
度の偏りが生じることが避けられなかった。
Under these circumstances, in the conventional MOCVD apparatus, it is unavoidable that the ferroelectric film formed on the wafer has some deviation in film thickness.

【0028】これに対し、成膜室11の内径を387m
m、サセプタ11Aの外径を290mmとし、偏心量δ
を2mmとした場合について、成膜室11中におけるガ
スの流れをシミュレートした結果を図4に示す。従っ
て、図4の例ではサセプタ11Aと成膜室11との間隙
が、サセプタ11Aの外周に沿って最大で50.5m
m、最小で46.5mmの間で変化している。
On the other hand, the inner diameter of the film forming chamber 11 is 387 m.
m, the outer diameter of the susceptor 11A is 290 mm, and the eccentricity δ
FIG. 4 shows the result of simulating the gas flow in the film forming chamber 11 when the thickness was set to 2 mm. Therefore, in the example of FIG. 4, the gap between the susceptor 11A and the film forming chamber 11 is 50.5 m at the maximum along the outer circumference of the susceptor 11A.
m, and the minimum value is 46.5 mm.

【0029】図4を参照するに、ガス流の分布に偏りは
なく、前記サセプタ11Aの周りに軸対称なガス流れが
形成されていることがわかる。
It can be seen from FIG. 4 that there is no bias in the distribution of the gas flow and that an axially symmetrical gas flow is formed around the susceptor 11A.

【0030】図5は図3の成膜室11について、前記サ
セプタ11Aの周りにおけるガス流速分布の標準偏差σ
と径比D1/D2の関係を、偏心量δをパラメータに、シ
ミュレーションで求めた結果を示す。
FIG. 5 shows the standard deviation σ of the gas flow velocity distribution around the susceptor 11A in the film forming chamber 11 of FIG.
The relationship between the diameter ratio D 1 / D 2 and the diameter ratio D 1 / D 2 is shown by simulation with the eccentricity δ as a parameter.

【0031】図5を参照するに、前記標準偏差σと径比
1/D2との間には、a,bを定数として式 σ=a・exp[b・(D1/D2)] (1) で表される関係が存在することがわかる。
Referring to FIG. 5, between the standard deviation σ and the diameter ratio D 1 / D 2 , the equation σ = a · exp [b · (D 1 / D 2 ) with a and b as constants. ] It can be seen that the relationship represented by (1) exists.

【0032】そこで図5より、前記サセプタ11A周り
におけるガス流速分布が十分に一様で、その3σ値が1
0%以下との条件を課すと、偏心量が2mmの場合に径
比D 1/D2は0.856以下(D1/D2≦0.856)
でなければならないことがわかる。また偏心量が1mm
の場合には、前記径比D1/D2は0.885以下(D 1
/D2≦0.885)でなければならないことがわか
る。なお前記偏心量が理想的な0.0mmの場合にはσ
=0となり、上記の条件は径比にかかわらず満足され
る。
Therefore, referring to FIG. 5, around the susceptor 11A.
The gas flow velocity distribution at is sufficiently uniform and its 3σ value is 1
If the condition of 0% or less is imposed, the diameter when the eccentricity is 2 mm
Ratio D 1/ D2Is 0.856 or less (D1/ D2≦ 0.856)
I know that it must be. The eccentricity is 1 mm
In the case of, the diameter ratio D1/ D2Is 0.885 or less (D 1
/ D2I know that it must be ≤ 0.885)
It When the eccentricity is ideally 0.0 mm, σ
= 0, the above conditions are satisfied regardless of the diameter ratio.
It

【0033】図6は、図5のδ=1mmの場合とδ=2
mmの場合において、前記条件3σ≦10%を満足する
成膜室内径D2とサセプタ径D1との関係を示す。
FIG. 6 shows the case of δ = 1 mm and δ = 2 in FIG.
In the case of mm, the relationship between the diameter D 2 of the film forming chamber and the diameter D 1 of the susceptor satisfying the condition 3σ ≦ 10% is shown.

【0034】図6より、δ=1mmあるいはδ=2mm
の直線よりも上の領域に入るようなD1およびD2を使う
ことにより、サセプタ11Aの外周に沿って一様な流速
分布のガス流を成膜室11中に形成することが可能にな
る。
From FIG. 6, δ = 1 mm or δ = 2 mm
By using D 1 and D 2 that fall in a region above the straight line of, it becomes possible to form a gas flow having a uniform flow velocity distribution in the film forming chamber 11 along the outer periphery of the susceptor 11A. .

【0035】図7は、上記の知見に基づく、本発明の第
1実施例による成膜装置の設計方法を示すフローチャー
トである。
FIG. 7 is a flow chart showing a method of designing a film forming apparatus according to the first embodiment of the present invention based on the above findings.

【0036】図7を参照するに、ステップ1においてそ
の成膜装置において予期される最大偏心量δが設定さ
れ、次にステップ2においてガス流のシミュレーション
が行われ、前記の関係式σ=a・exp[b・(D1
2)]が求められる。このシミュレーションは、例え
ばFLUENT,STAR−CD,PHOENICSな
どの公知のソフトウェアを使って行うことができる。
Referring to FIG. 7, the maximum eccentricity δ expected in the film forming apparatus is set in step 1, then the gas flow is simulated in step 2, and the above relational expression σ = a · exp [b ・ (D 1 /
D 2 )] is required. This simulation can be performed using known software such as FLUENT, STAR-CD, and PHOENICS.

【0037】次にステップ3においてサセプタ11Aの
外周に沿った流速分布の3σが10%以下である条件を
課すことにより、ステップ4において好ましいD1/D2
比が求められる。
Next, in step 3, by imposing the condition that 3σ of the flow velocity distribution along the outer circumference of the susceptor 11A is 10% or less, preferable D 1 / D 2 in step 4 is obtained.
The ratio is required.

【0038】このようにして決定されたD1/D2比に基
づいて、図1で説明したのと同様なMOCVD装置が作
製される。このようなMOCVD装置では、サセプタ1
1Aの周囲に十分な空間が確保されるため、前記サセプ
タ11A上に保持されたウェハ表面には均一なガスの流
れが形成され、均一な膜厚にPZTやBST,SBTな
どの強誘電体膜を形成することが可能になる。
Based on the D 1 / D 2 ratio thus determined, an MOCVD apparatus similar to that described with reference to FIG. 1 is manufactured. In such a MOCVD apparatus, the susceptor 1
Since a sufficient space is secured around 1A, a uniform gas flow is formed on the wafer surface held on the susceptor 11A, and a ferroelectric film such as PZT, BST, or SBT is formed to have a uniform film thickness. Can be formed.

【0039】なお、図6において前記成膜室11の内径
2を無制限に大きくするならば、確かに成膜室11中
における流速分布は改善するが、これを大きくし過ぎる
と成膜室11の容積が増大してしまい、高価で強力な排
気系および除害装置を使う必要が生じる。また成膜装置
の占有面積も大きくなり、他の成膜処理装置と共にクラ
スタ構成の成膜処理装置を構成する際に問題が生じる。
Incidentally, in FIG. 6, if the inner diameter D 2 of the film forming chamber 11 is increased without limit, the flow velocity distribution in the film forming chamber 11 will certainly improve. Would increase the volume and would require the use of expensive and powerful exhaust systems and abatement devices. Further, the area occupied by the film forming apparatus also becomes large, which causes a problem when configuring the film forming apparatus having a cluster configuration together with other film forming apparatuses.

【0040】このようなことから、実際に考えられる偏
心量δとして1mmあるいは2mmの値を見込んで、前
記成膜室11の内径D2とサセプタ11Aの外径D1とを
図6に示す直線上に乗るように決定するのが好ましい。
From the above, considering the value of 1 mm or 2 mm as the actually considered eccentricity δ, the inner diameter D 2 of the film forming chamber 11 and the outer diameter D 1 of the susceptor 11A are straight lines shown in FIG. It is preferable to decide to get on.

【0041】本発明の成膜装置ではサセプタ11A上の
被処理基板表面に沿って処理ガスが流れるため、枚葉式
のクラスタ型処理装置を容易に構成することができる。 [第2実施例]次に、図1の構成を有し、先の実施例に
より成膜室11の内径とサセプタ11Aの外径を最適化
されたMOCVD装置を使った、本発明の第2実施例に
よるFeRAMの製造工程を説明する。
In the film forming apparatus of the present invention, since the processing gas flows along the surface of the substrate to be processed on the susceptor 11A, a single wafer type cluster type processing apparatus can be easily constructed. [Second Embodiment] Next, a second embodiment of the present invention using the MOCVD apparatus having the structure of FIG. 1 and having the inner diameter of the film forming chamber 11 and the outer diameter of the susceptor 11A optimized according to the previous embodiment is used. The manufacturing process of the FeRAM according to the embodiment will be described.

【0042】図8は、本発明の第2実施例によるFeR
AM30の構成を示す。
FIG. 8 shows the FeR according to the second embodiment of the present invention.
The structure of AM30 is shown.

【0043】図8を参照するに、FeRAM30は素子
分離構造30Aにより画成された素子領域を有するSi
基板31上に形成されており、前記Si基板31上には
前記活性領域に対応して、ゲート絶縁膜32を介して形
成されたゲート電極33と、前記ゲート電極33の両側
において前記Si基板31中に形成されたソースおよび
ドレイン拡散領域31A,31Bとが形成されている。
Referring to FIG. 8, the FeRAM 30 has Si having an element region defined by an element isolation structure 30A.
A gate electrode 33 formed on the substrate 31 and corresponding to the active region on the Si substrate 31 via a gate insulating film 32, and the Si substrate 31 on both sides of the gate electrode 33. Source and drain diffusion regions 31A and 31B formed therein are formed.

【0044】さらに前記Si基板31上には、層間絶縁
膜34が形成されており、前記層間絶縁膜34には、一
方の拡散領域31Aに電気的に接続された導電性プラグ
34Aが埋め込まれている。さらに層間絶縁膜34上に
は前記プラグ34Aを介して前記拡散領域31Aに電気
的に接続されたビット線BLが形成されている。
Further, an interlayer insulating film 34 is formed on the Si substrate 31, and a conductive plug 34A electrically connected to one diffusion region 31A is buried in the interlayer insulating film 34. There is. Further, a bit line BL electrically connected to the diffusion region 31A via the plug 34A is formed on the interlayer insulating film 34.

【0045】前記ビット線BLが形成された層間絶縁膜
34上には、更に層間絶縁膜35が形成されており、前
記層間絶縁膜35には層間絶縁膜34を貫通して他方の
拡散領域31Bに電気的に接続された導電性プラグ35
Bが埋め込まれている。
An interlayer insulating film 35 is further formed on the interlayer insulating film 34 on which the bit line BL is formed. The interlayer insulating film 35 penetrates the interlayer insulating film 34 and the other diffusion region 31B. Conductive plug 35 electrically connected to
B is embedded.

【0046】前記導電性プラグ35Bが埋め込まれた層
間絶縁膜35上にはバリアメタル層と下部電極層を順次
積層した構造を有する下部キャパシタ電極36が形成さ
れている。前記下部キャパシタ電極36において下部電
極層はIr層あるいはPt層より構成される。前記下部
電極層としてPt層を用いる場合には、バリアメタル層
としてIr層が形成され、前記Ir層上に密着層として
例えばIrOx層が形成される。Pt下部電極層は、こ
のようにして形成されたIrOx層上に形成される。一
方、前記下部電極層をIr層とする場合には、前記下部
キャパシタ電極36は単一のIr層より構成される。図
8は、前記下部キャパシタ電極36として、Ir層を用
いた場合を示している。
A lower capacitor electrode 36 having a structure in which a barrier metal layer and a lower electrode layer are sequentially stacked is formed on the interlayer insulating film 35 in which the conductive plug 35B is embedded. In the lower capacitor electrode 36, the lower electrode layer is composed of an Ir layer or a Pt layer. When a Pt layer is used as the lower electrode layer, an Ir layer is formed as a barrier metal layer, and an IrOx layer, for example, is formed as an adhesion layer on the Ir layer. The Pt lower electrode layer is formed on the IrOx layer thus formed. On the other hand, when the lower electrode layer is an Ir layer, the lower capacitor electrode 36 is composed of a single Ir layer. FIG. 8 shows a case where an Ir layer is used as the lower capacitor electrode 36.

【0047】前記下部キャパシタ電極36上には、PZ
Tよりなるキャパシタ誘電体膜37が形成されており、
前記キャパシタ誘電体膜37上には、PtやIr、ある
いはIrOxよりなる上部キャパシタ電極38が形成さ
れている。前記下部キャパシタ電極36、強誘電体キャ
パシタ誘電体膜37および上部キャパシタ電極38は、
FeRAMの強誘電体キャパシタを構成する。
PZ is formed on the lower capacitor electrode 36.
A capacitor dielectric film 37 made of T is formed,
An upper capacitor electrode 38 made of Pt, Ir, or IrOx is formed on the capacitor dielectric film 37. The lower capacitor electrode 36, the ferroelectric capacitor dielectric film 37 and the upper capacitor electrode 38 are
This constitutes a ferroelectric capacitor of FeRAM.

【0048】次に、図8のFeRAMの製造工程を、図
9(A)〜12(H)を参照しながら説明する。
Next, a manufacturing process of the FeRAM of FIG. 8 will be described with reference to FIGS. 9 (A) to 12 (H).

【0049】図9(A)を参照するに、前記Si基板3
1中に、例えばシャロートレンチ法により、素子分離構
造30Aを形成し、素子領域を画成する。
Referring to FIG. 9A, the Si substrate 3
The element isolation structure 30A is formed in 1 by, for example, a shallow trench method to define an element region.

【0050】次いで、前記素子分離構造30Aにより画
成された素子領域上に、通常のMOSトランジスタの形
成方法と同様にして、前記ゲート絶縁膜32を介して形
成されたゲート電極33と、前記ゲート電極33の両側
において前記Si基板31中に形成された拡散領域31
A,31Bを形成し、FeRAMのメモリセルトランジ
スタを形成する。
Then, on the element region defined by the element isolation structure 30A, the gate electrode 33 formed via the gate insulating film 32 and the gate are formed in the same manner as in the usual MOS transistor formation method. Diffusion regions 31 formed in the Si substrate 31 on both sides of the electrode 33.
A and 31B are formed to form a memory cell transistor of FeRAM.

【0051】次に図9(B)の工程において、前記メモ
リセルトランジスタが形成されたSi基板31上に、例
えばCVD法によりシリコン酸化膜を堆積し、前記層間
絶縁膜34を形成する。さらにこのようにして形成され
た層間絶縁膜34の表面をCMP(化学的機械的研磨)法
などにより研磨し、前記層間絶縁膜34の表面を平坦化
する。
Next, in the step of FIG. 9B, a silicon oxide film is deposited on the Si substrate 31 on which the memory cell transistors are formed by, for example, the CVD method to form the interlayer insulating film 34. Further, the surface of the interlayer insulating film 34 thus formed is polished by CMP (Chemical Mechanical Polishing) or the like to flatten the surface of the interlayer insulating film 34.

【0052】さらに図9(B)の工程では、リソグラフ
ィー技術及びエッチング技術により前記層間絶縁膜34
に前記拡散領域31Aに達するコンタクトホール34a
を形成し、図9(C)の工程において前記層間絶縁膜3
4上にスパッタ法などにより、タングステン(W)膜を
前記コンタクトホール34aを充填するように堆積した
後、前記層間絶縁膜34の表面が露出するまでCMP法
により研磨する。その結果、前記コンタクトホール34
a内に埋め込まれた導電性プラグ34Aが、前記拡散領
域31Aに電気的に接続された状態で形成される。
Further, in the step of FIG. 9B, the interlayer insulating film 34 is formed by the lithography technique and the etching technique.
Contact hole 34a reaching the diffusion region 31A
And the interlayer insulating film 3 is formed in the step of FIG.
A tungsten (W) film is deposited on the surface 4 by a sputtering method or the like so as to fill the contact hole 34a, and then polished by a CMP method until the surface of the interlayer insulating film 34 is exposed. As a result, the contact hole 34
A conductive plug 34A embedded in a is formed in a state of being electrically connected to the diffusion region 31A.

【0053】図9(C)の工程では、さらにスパッタ法
などにより前記層間絶縁膜34上にW膜を堆積し、これ
をリソグラフィー技術及びエッチング技術によりパター
ニングすることにより、W膜よりなり、前記導電性プラ
グ34Aを介して前記拡散領域31Aに接続されたビッ
ト線BLが形成される。
In the step of FIG. 9C, a W film is further deposited on the interlayer insulating film 34 by a sputtering method or the like, and is patterned by a lithography technique and an etching technique. A bit line BL connected to the diffusion region 31A via the sex plug 34A is formed.

【0054】次に図10(D)の工程において、前記ビ
ットBL線が形成された層間絶縁膜34上に、例えばC
VD法によりシリコン酸化膜を堆積し、別の層間絶縁膜
35を形成する。さらにリソグラフィー技術及びエッチ
ング技術により、前記層間絶縁膜35に、その下の層間
絶縁膜34を貫通して前記拡散領域31Bに達するコン
タクトホール35bを形成する。
Next, in the step of FIG. 10D, for example, C is formed on the interlayer insulating film 34 on which the bit BL line is formed.
A silicon oxide film is deposited by the VD method to form another interlayer insulating film 35. Further, a contact hole 35b penetrating the underlying interlayer insulating film 34 and reaching the diffusion region 31B is formed in the interlayer insulating film 35 by the lithography technique and the etching technique.

【0055】さらに図10(E)の工程において、例え
ばスパッタ法などにより前記層間絶縁膜35上にW膜を
堆積した後、前記層間絶縁膜35の表面が露出するまで
CMP法により研磨し、コンタクトホール35bを充填
し拡散領域31Bに電気的に接続された導電性プラグ3
5Bが形成される。
Further, in the step of FIG. 10E, after depositing a W film on the interlayer insulating film 35 by, for example, a sputtering method or the like, polishing is performed by a CMP method until the surface of the interlayer insulating film 35 is exposed, and a contact is made. Conductive plug 3 filling hole 35b and electrically connected to diffusion region 31B
5B is formed.

【0056】図10(E)の工程では、さらにスパッタ
法により、前記層間絶縁膜35上に下部キャパシタ電極
36を構成するバリアメタルおよび下部電極層360を
堆積する。
In the step of FIG. 10E, the barrier metal forming the lower capacitor electrode 36 and the lower electrode layer 360 are further deposited on the interlayer insulating film 35 by the sputtering method.

【0057】次に、図11(F)の工程において図3の
MOCVD装置20を使い、前記下部電極層360上に
Pb(DPM)2,Zr(DPM)4およびTi(iPr
O)2(DPM)2、あるいはPb(DPM)2,Zr(D
MHD)4およびTi(iPrO)2(DPM)2などの有
機金属原料を用いたMOCVD法により、PZT膜37
0を形成する。その際、本実施例では前記MOCVD装
置の分解筒26Aを300〜450℃の温度、好ましく
は300〜400℃の温度に制御し、前記分解筒26A
中における有機金属原料の分解による析出を抑制する。
Next, in the step of FIG. 11F, the MOCVD apparatus 20 of FIG. 3 is used to form Pb (DPM) 2 , Zr (DPM) 4 and Ti (iPr) on the lower electrode layer 360.
O) 2 (DPM) 2 , or Pb (DPM) 2 , Zr (D
The PZT film 37 is formed by the MOCVD method using an organometallic raw material such as MHD) 4 and Ti (iPrO) 2 (DPM) 2.
Form 0. At that time, in this embodiment, the decomposition cylinder 26A of the MOCVD apparatus is controlled to a temperature of 300 to 450 ° C., preferably 300 to 400 ° C., and the decomposition cylinder 26A is controlled.
Suppress precipitation due to decomposition of the organometallic raw material inside.

【0058】さらに図11(G)の工程において、前記
PZT膜370上に、スパッタ法により、Ptあるいは
Ir,あるいはIrOz膜を堆積し、上部電極層380
を形成する。
Further, in the step of FIG. 11G, a Pt, Ir, or IrOz film is deposited on the PZT film 370 by a sputtering method, and the upper electrode layer 380 is formed.
To form.

【0059】最後に図12(H)の工程において、リソ
グラフィーおよびエッチング技術により前記膜360〜
380をパターニングし、下部キャパシタ電極36、強
誘電体キャパシタ絶縁膜37および上部キャパシタ電極
37を形成し、先に図8で説明した構造が得られる。
Finally, in the step of FIG. 12H, the films 360 to 360 are formed by lithography and etching techniques.
The lower capacitor electrode 36, the ferroelectric capacitor insulating film 37 and the upper capacitor electrode 37 are formed by patterning 380 to obtain the structure described above with reference to FIG.

【0060】以上、本発明を好ましい実施例について説
明したが、本発明は上記の特定の実施例に限定されるも
のではなく、特許請求の範囲に記載された要旨内におい
て様々な変形・変更が可能である。
The present invention has been described above with reference to the preferred embodiments, but the present invention is not limited to the above specific embodiments, and various modifications and changes can be made within the scope of the claims. It is possible.

【0061】[0061]

【発明の効果】本発明によれば、被処理基板を保持する
サセプタに対向するシャワーヘッドから処理ガスを導入
し、サセプタ外周を通って前記処理ガスを排気する構成
の成膜装置において、成膜室の内径とサセプタの外径と
を、サセプタの偏心量を見込んで最適に設定することに
より、前記サセプタ外周に沿って一様なガス流速分布を
実現することが可能になる。その結果、前記被処理基板
表面に、PZTやBST、SBTなどの強誘電体膜を一
様に形成することが可能になる。
According to the present invention, a processing gas is introduced from a shower head facing a susceptor holding a substrate to be processed, and the processing gas is exhausted through the outer circumference of the susceptor. By setting the inner diameter of the chamber and the outer diameter of the susceptor optimally in consideration of the eccentric amount of the susceptor, it becomes possible to realize a uniform gas flow velocity distribution along the outer circumference of the susceptor. As a result, it becomes possible to uniformly form a ferroelectric film such as PZT, BST, or SBT on the surface of the substrate to be processed.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来の強誘電体膜形成に使われているMOCV
D装置の構成を示す図である。
FIG. 1 MOCV used in conventional ferroelectric film formation
It is a figure which shows the structure of D apparatus.

【図2】(A),(B)は、図1のMOCVD装置で使
われる成膜室中のガス流の様子を示す図である。
2A and 2B are diagrams showing a gas flow state in a film forming chamber used in the MOCVD apparatus of FIG.

【図3】図2のシミュレーションの基礎となる成膜室の
構造およびパラメータを示す図である。
FIG. 3 is a diagram showing a structure and parameters of a film forming chamber which is a basis of the simulation of FIG.

【図4】図3の成膜室の設計を変更した場合のガス流の
様子を示す図である。
FIG. 4 is a diagram showing a gas flow when the design of the film forming chamber in FIG. 3 is changed.

【図5】図3の成膜室において、サセプタ外周に沿った
ガス流の流速分布の変動とサセプタ外径に対する成膜室
内径の比率との関係を示す図である。
5 is a diagram showing a relationship between a variation of a flow velocity distribution of a gas flow along an outer circumference of a susceptor and a ratio of a film forming chamber inner diameter to a susceptor outer diameter in the film forming chamber of FIG.

【図6】サセプタ外周に沿ったガス流の流速分布を最小
化するようなサセプタ外径と成膜室内径との関係を示す
図である。
FIG. 6 is a diagram showing the relationship between the outer diameter of the susceptor and the inner diameter of the film forming chamber that minimizes the flow velocity distribution of the gas flow along the outer circumference of the susceptor.

【図7】本発明の第1実施例による成膜装置の設計工程
を説明する図である。
FIG. 7 is a diagram illustrating a design process of the film forming apparatus according to the first embodiment of the present invention.

【図8】本発明の第2実施例によるFeRAMの構成を
示す図である。
FIG. 8 is a diagram showing a structure of an FeRAM according to a second embodiment of the present invention.

【図9】(A)〜(C)は、図8のFeRAMの製造工
程を示す図(その1)である。
9A to 9C are views (No. 1) showing a manufacturing process of the FeRAM in FIG.

【図10】(D)〜(E)は、図8のFeRAMの製造
工程を示す図(その2)である。
10 (D) to (E) are views (No. 2) showing a manufacturing process of the FeRAM of FIG. 8.

【図11】(F)〜(G)は、図8のFeRAMの製造
工程を示す図(その3)である。
11 (F) to (G) are views showing a manufacturing process of the FeRAM in FIG. 8 (No. 3).

【図12】(H)は、図8のFeRAMの製造工程を示
す図(その4)である。
12H is a view (No. 4) showing the manufacturing process of the FeRAM in FIG. 8; FIG.

【符号の説明】[Explanation of symbols]

10 MOCVD装置 11 成膜室 11A サセプタ 11B 排気ライン 11b APC 11c トラップ 12 気化器 121〜124 原料供給部 13B 原料ガスライン 13C 酸化ガスライン 13P パージライン 13S シャワーヘッド 14 ドライポンプ 15 除害装置 16 ベントライン 16A ベントバルブ 30 FeRAM 30A 素子分離構造 31 Si基板 31A,31B 拡散領域 32 ゲート絶縁膜 33 ゲート電極 34,35 層間絶縁膜 36 下部キャパシタ電極 37 強誘電体キャパシタ絶縁膜 38 上部キャパシタ電極 360 下部電極層 370 強誘電体膜 380 上部電極層10 MOCVD device 11 film forming chamber 11A susceptor 11B exhaust line 11b APC 11c trap 12 vaporizers 12 1 to 12 4 raw material supply part 13B raw material gas line 13C oxidizing gas line 13P purge line 13S shower head 14 dry pump 15 abatement device 16 vent Line 16A Vent valve 30 FeRAM 30A Element isolation structure 31 Si substrates 31A and 31B Diffusion region 32 Gate insulating film 33 Gate electrodes 34 and 35 Interlayer insulating film 36 Lower capacitor electrode 37 Ferroelectric capacitor insulating film 38 Upper capacitor electrode 360 Lower electrode layer 370 Ferroelectric film 380 Upper electrode layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 丸山 研二 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 倉澤 正樹 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 4K030 AA11 AA14 BA01 BA22 BA42 JA03 JA07 JA12 KA08 5F045 BB02 DP03 DQ10 EF05    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Kenji Maruyama             4-1, Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa             No. 1 within Fujitsu Limited (72) Inventor Masaki Kurasawa             4-1, Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa             No. 1 within Fujitsu Limited F-term (reference) 4K030 AA11 AA14 BA01 BA22 BA42                       JA03 JA07 JA12 KA08                 5F045 BB02 DP03 DQ10 EF05

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 成膜室と、 前記成膜室中に略同軸的に設けられ、被処理基板を保持
するサセプタと、 前記成膜室を排気する排気系と、 前記成膜室中に、前記サセプタ上に保持された被処理基
板に対面するように設けられたシャワーヘッドとよりな
る成膜処理装置の設計方法であって、 前記シャワーヘッドより前記成膜室中に導入され、前記
成膜室中を流れるガスの流速分布を、前記サセプタの外
径D1と前記成膜室の内径D2との比D1/D2を変化させ
ながらシミュレートし、前記サセプタ周りにおけるガス
流速分布の標準偏差σを表す式 σ=a・exp[b・(D1/D2)] (1) を求める第1の工程と、 前記式(1)より、前記比D1/D2を、3σ≦10%を
満足するように決定する第2の工程とを含むことを特徴
とする成膜装置の設計方法。
1. A film forming chamber, a susceptor which is provided substantially coaxially in the film forming chamber and holds a substrate to be processed, an exhaust system for exhausting the film forming chamber, and the inside of the film forming chamber, A method for designing a film forming apparatus comprising a shower head provided so as to face a substrate to be processed held on the susceptor, wherein the shower head is introduced into the film forming chamber to form the film. The flow velocity distribution of the gas flowing in the chamber was simulated while changing the ratio D 1 / D 2 of the outer diameter D 1 of the susceptor and the inner diameter D 2 of the film forming chamber to obtain the gas flow velocity distribution around the susceptor. From the first step of obtaining the expression σ = a · exp [b · (D 1 / D 2 )] (1) representing the standard deviation σ, and from the above expression (1), the ratio D 1 / D 2 is set to 3σ. A second step of determining so as to satisfy ≦ 10%. Design method.
【請求項2】 前記第1の工程において、前記シミュレ
ーションは前記サセプタの中心軸の、前記成膜室の中心
軸に対するずれの最大値を2mmに設定して実行される
ことを特徴とする請求項1記載の成膜装置の設計方法。
2. In the first step, the simulation is performed by setting a maximum value of a deviation of a central axis of the susceptor with respect to a central axis of the film forming chamber to 2 mm. 1. The method for designing a film forming apparatus according to 1.
【請求項3】 前記第1の工程において、前記シミュレ
ーションは前記サセプタの中心軸の、前記成膜室の中心
軸に対するずれの最大値を1mmに設定して実行される
ことを特徴とする請求項1記載の成膜装置の設計方法。
3. In the first step, the simulation is performed by setting a maximum value of a deviation of a central axis of the susceptor with respect to a central axis of the film forming chamber to 1 mm. 1. The method for designing a film forming apparatus according to 1.
【請求項4】 前記成膜室の内径D2を300mm以上
に設定し、前記サセプタの外径D1を282mm以下に
設定することを特徴とする請求項1〜3のうち、いずれ
か一項記載の成膜装置の設計方法。
4. The inner diameter D 2 of the film forming chamber is set to 300 mm or more, and the outer diameter D 1 of the susceptor is set to 282 mm or less. A method for designing the film forming apparatus described.
【請求項5】 請求項1〜4のうちいずれか一項に記載
した設計方法により設計された成膜装置を使った強誘電
体膜の成膜方法であって、前記成膜室を排気する工程
と、 有機金属原料を気化させた有機金属気相原料を形成する
工程と、 前記有機金属気相原料を酸素ガスとともに前記成膜室
に、前記シャワーヘッドから導入する工程とよりなるこ
とを特徴とする成膜方法。
5. A method of forming a ferroelectric film using a film forming apparatus designed by the designing method according to claim 1, wherein the film forming chamber is evacuated. And a step of forming an organometallic vapor phase raw material by vaporizing the organometallic raw material, and a step of introducing the organometallic vapor phase raw material together with oxygen gas into the film forming chamber from the shower head. And a film forming method.
【請求項6】 前記有機金属原料はPb(DPM)2
Zr(DPM)4およびTi(iPrO)2(DPM)2
よりなり、THF溶媒中に溶解されていることを特徴と
する請求項5記載の成膜方法。
6. The organometallic raw material is Pb (DPM) 2 ,
Zr (DPM) 4 and Ti (iPrO) 2 (DPM) 2
The film forming method according to claim 5, wherein the film forming method comprises:
【請求項7】 前記有機金属原料はPb(DPM)2
Zr(DMHD)4およびTi(iPrO)2(DPM)
2よりなり、THF溶媒中に溶解されていることを特徴
とする請求項5記載の成膜方法。
7. The organometallic raw material is Pb (DPM) 2 ,
Zr (DMHD) 4 and Ti (iPrO) 2 (DPM)
Consists 2, the film forming method according to claim 5, characterized in that it is dissolved in THF solvent.
【請求項8】 前記有機金属原料はBa(DPM)2
Sr(DPM)2およびTi(iPrO)2(DPM)2
よりなり、THF溶媒中に溶解されていることを特徴と
する請求項5記載の成膜方法。
8. The organometallic raw material is Ba (DPM) 2 ,
Sr (DPM) 2 and Ti (iPrO) 2 (DPM) 2
The film forming method according to claim 5, wherein the film forming method comprises:
【請求項9】 前記有機金属原料はSr(DPM)2
Bi(DPM)3およびTa(O−Et)4よりなり、T
HF溶媒中に溶解されていることを特徴とする請求項5
記載の成膜方法。
9. The organometallic raw material is Sr (DPM) 2 ,
Bi (DPM) 3 and Ta (O-Et) 4 and T
6. Dissolved in an HF solvent, characterized in that
The film forming method described.
【請求項10】 請求項1〜4のうちいずれか一項に記
載した設計方法により設計された成膜装置を使った強誘
電体膜の形成工程を含む半導体装置の製造方法であっ
て、 前記強誘電体膜の形成工程は、 前記成膜室を排気する工程と、 有機金属原料を気化させた有機金属気相原料を形成する
工程と、 前記有機金属気相原料を酸素ガスとともに前記成膜室
に、前記シャワーヘッドから導入する工程とよりなるこ
とを特徴とする半導体装置の製造方法。
10. A method of manufacturing a semiconductor device, comprising a step of forming a ferroelectric film using a film forming apparatus designed by the design method according to claim 1. The step of forming the ferroelectric film includes the step of exhausting the film forming chamber, the step of forming an organometallic vapor phase raw material by vaporizing the organometallic raw material, and the film forming of the organometallic vapor phase raw material together with oxygen gas. A method of manufacturing a semiconductor device, comprising the step of introducing the shower head into the chamber.
JP2002129065A 2002-04-30 2002-04-30 Method for designing film formation device, method for film formation and method for manufacturing semiconductor device Pending JP2003324097A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002129065A JP2003324097A (en) 2002-04-30 2002-04-30 Method for designing film formation device, method for film formation and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002129065A JP2003324097A (en) 2002-04-30 2002-04-30 Method for designing film formation device, method for film formation and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2003324097A true JP2003324097A (en) 2003-11-14

Family

ID=29542615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002129065A Pending JP2003324097A (en) 2002-04-30 2002-04-30 Method for designing film formation device, method for film formation and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2003324097A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110005659A (en) * 2019-04-08 2019-07-12 深圳市华星光电技术有限公司 Cylinder method for real-time monitoring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110005659A (en) * 2019-04-08 2019-07-12 深圳市华星光电技术有限公司 Cylinder method for real-time monitoring

Similar Documents

Publication Publication Date Title
US7585683B2 (en) Methods of fabricating ferroelectric devices
EP1306889B1 (en) Electronic device with electrode and its manufacture
JP4493208B2 (en) Nonvolatile memory device and manufacturing method thereof
JPH10209399A (en) Contact wiring method of semiconductor device and manufacture of capacitor by utilizing the method
US6597029B2 (en) Nonvolatile semiconductor memory device
JP2002057301A (en) Semiconductor device and its manufacturing method
US6376299B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP3971645B2 (en) Manufacturing method of semiconductor device
JP2002151656A (en) Semiconductor device and manufacturing method therefor
US7811834B2 (en) Methods of forming a ferroelectric layer and methods of manufacturing a ferroelectric capacitor including the same
JP3800294B2 (en) Semiconductor device and manufacturing method thereof
JP2003324097A (en) Method for designing film formation device, method for film formation and method for manufacturing semiconductor device
US6989304B1 (en) Method for manufacturing a ruthenium film for a semiconductor device
JP4616830B2 (en) Manufacturing method of semiconductor device
CN1954430A (en) Semiconductor device and process for fabricating same
US20040023416A1 (en) Method for forming a paraelectric semiconductor device
JP2003324096A (en) Method for manufacturing semiconductor device and film forming processor
JP4330907B2 (en) Method for manufacturing metal oxide film and method for manufacturing capacitor element
JP2003152167A (en) Capacitor of semiconductor element and its manufacturing method
JP2002057299A (en) Semiconductor device and manufacturing method thereof
KR100362185B1 (en) A method of forming ferroelectric capacitor in semiconductor device
JP2004296522A (en) Method of forming thin film
JP2004080020A (en) Method for forming ferroelectric semiconductor device
JP2004063891A (en) Method for manufacturing ferroelectric memory
JPH10321819A (en) Manufacture of semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041124

A977 Report on retrieval

Effective date: 20051128

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060404