JP2004063891A - Method for manufacturing ferroelectric memory - Google Patents

Method for manufacturing ferroelectric memory Download PDF

Info

Publication number
JP2004063891A
JP2004063891A JP2002221722A JP2002221722A JP2004063891A JP 2004063891 A JP2004063891 A JP 2004063891A JP 2002221722 A JP2002221722 A JP 2002221722A JP 2002221722 A JP2002221722 A JP 2002221722A JP 2004063891 A JP2004063891 A JP 2004063891A
Authority
JP
Japan
Prior art keywords
film
forming
ferroelectric
alumina
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002221722A
Other languages
Japanese (ja)
Inventor
Katsuyoshi Matsuura
松浦 克好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002221722A priority Critical patent/JP2004063891A/en
Publication of JP2004063891A publication Critical patent/JP2004063891A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a ferroelectric memory by which an appropriate alumina protection film can be formed, even with respect to a refined FeRAM structure. <P>SOLUTION: This method is used to form a protective film for FeRAM, and it includes a step, wherein a capacitor structure comprising a lower electrode, a ferroelectric film and an upper electrode film is formed on a semiconductor board and a step for forming the protective film. The step for forming the protective film includes a temperature rise step, wherein an object subject to film formation including a capacitor structure is introduced into a reaction furnace for plasma CVD and is heated to a specified temperature; a deposition step, wherein an alumina material made of aluminium alkoxide and and oxygen are introduced into the reaction furnace in a condition of high-output plasma power; and oxidation step, wherein an oxygen is introduced, without introducing the alumina material into the reaction furnace in a condition of high-output plasma power. The deposition and oxidation steps are repeated plural number of times, forming the protective film, having the desired thickness on the object of film formation. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、一般に半導体メモリの技術分野に関し、特に強誘電体メモリ(FeRAM:  Ferro−electric Random Access Memory)の製造方法に関する。
【0002】
【従来の技術】
この種の技術分野における不揮発性メモリとして、フラッシュ・メモリやFeRAMが知られている。フラッシュ・メモリは、絶縁ゲート型電界効果トランジスタ(IGFET: Insulated Gate Field Effect Transistor)のゲート絶縁膜中に埋め込まれたフローティング・ゲートを有し、このフローティング・ゲートに電荷を蓄積することによって、情報を記憶する。フラッシュ・メモリは、ダイナミック・ランダム・アクセス・メモリ(DRAM)と同様なセル構成を有するので、大規模の集積化に有利である。
【0003】
FeRAMは、強誘電体の分極ヒステリシス特性を利用して情報を記憶する。FeRAMのキャパシタ電極間に設けられる強誘電体膜は、電極間の印加電圧に応じて分極を生じ、印加電圧を取り去っても自発分極を維持する。印加電圧の極性を反転させると、自発分極の極性も反転する。この自発分極の方向を検出することにより、情報の読み書きを行うことが可能になる。FeRAMは、フラッシュ・メモリに比べて低電圧および省電力で動作し、高速で書き込みをすることが可能である。
【0004】
FeRAMの強誘電体膜は、チタン酸ジルコン酸鉛(PZT),LaドープPZT(PLZT)等のPZT系材料や、SrBiTa(SBT,Y1)、SrBi(Ta,Nb)(SBTN,YZ)のようなBi層状構造化合物等で形成される。従来は、FeRAMのキャパシタ下部電極にアモルファス相の強誘電体膜を、例えばスパッタ法やゾルゲル法により形成し、その後に熱処理を行ってペロブスカイト構造に結晶化させていた。この強誘電体膜は、水素により還元しやすい性質を有し、還元されると分極特性が劣化する(すなわち、分極しなくなる又はしにくくなる)。キャパシタ構造形成後には、層間絶縁膜を成長させる工程のように水素が発生する工程があるので、水素バリアとして機能する保護膜をキャパシタ構造(特に強誘電体膜に)に作成する必要がある。保護膜としては、アルミナ膜が使用されている。アルミナ膜は、誘電率が高いこと、熱的および化学的に安定であること、界面準位密度が低いことのような望ましい様々な性質を有するからである。
【0005】
特開2001−44357号公報は、スパッタ法を利用して、階段状に形成されたキャパシタ構造全体を被覆するように、所定の膜密度を有するアルミナ膜を成膜する技術を開示している。このような手法は、0.35μmFeRAM程度のデバイスには比較的有効である。階段状に形成されたキャパシタ構造は、例えば、図1(A)に示すようなものであり、トランジスタ部(図示せず)はキャパシタ構造と並んで下地基板上に配置される。
【0006】
しかしながら、更に微細化の進んだ0.18μmFeRAMのような次世代FeRAMでは、もはや通常のスパッタ法によりアルミナ膜を成膜することは適切ではなくなる。というのは、この程度の微細な寸法になると、キャパシタ構造は、上記の階段状構造とは異なり、例えばキャパシタ構造が一括してエッチングされ、更にスタック・キャパシタ構造(キャパシタ構造がトランジスタ部(図示せず)の上部に位置し、両者がプラグ電極により垂直方向に接続される構造)が採用され得る(図1(B))。このため、アスペクト比が従来より大きくなり、通常のスパッタ法によるアルミナ膜では、充分なカバレッジが得られなくなることが懸念されるからである。例えば、キャパシタ構造の側面に、充分な厚みの保護膜が形成されないことが懸念される。
【0007】
スパッタ法ではなく、CVD法によりアルミナ膜を成膜することも考えられる。CVD法で行う場合は、有機金属を用いたCVDにより、トリメチル・アルミニウム(TMA: Tri−Methyl Aluminum, Al(CH)と水(HO)を利用するのが一般的である。この手法は、基板表面に水(水蒸気)を吸着させ、真空排気して余分な水を除去する(パージ)。そして、TMAを導入し、基板に吸着している水酸基(OH)群とTMAを反応させ、余分なTMAを除去する。この一連の工程を繰り返すことにより、所望の厚さのアルミナ膜が得られる。この手法によれば、原子層堆積法(ALD: Atomic Layer Deposition)と呼ばれる方法により原子層レベルで堆積するので、スパッタ法で問題となるカバレッジの問題点を克服することが可能である。
【発明が解決しようとする課題】
しかしながら、本願発明者は、FeRAMのアルミナ保護膜を成膜するためにTMAおよび水を利用すると、強誘電体膜の特性(特に、分極特性)が劣化し得ることを発見した。その理由としては、アルミナ保護膜を成膜する際に、大量の水を使用することから、PZTのような強誘電体膜へ水素(H)が吸着され、または、アルミナ保護膜中に水素が残留し、以後に行われる熱処理工程等によって強誘電体膜の還元作用を引き起こすことが考えられる。また、TMAの発火性は非常に高いので、周囲の空気に僅かでも触れると爆発的な燃焼を起こしてしまう。このような危険なTMAは、安全性が求められる量産性の観点からは不利である。したがって、TMAを利用してアルミナ保護膜を成膜するのは必ずしも適切ではない。
【0008】
本願の一般的課題は、微細化の進んだFeRAM構造に対しても良好なアルミナ保護膜を形成することが可能な強誘電体メモリの製造方法を提供することである。
【0009】
本願の具体的課題は、FeRAM用の強誘電体の分極特性を劣化させない成膜を可能にするアルミナ保護膜の成膜方法を提供することである。
【0010】
本願の具体的課題は、安全な成膜を可能にするアルミナ保護膜の成膜方法を提供することである。
【0011】
【課題を解決するための手段】
本発明による解決手段によれば、
強誘電体メモリの製造方法であって、前記強誘電体メモリ用のキャパシタ構造を作成する工程と、前記保護膜を成膜する工程より成り、
前記キャパシタ構造を作成する工程が、半導体基板に下部電極膜を形成する工程と、前記下部電極に強誘電体膜を形成する工程と、前記強誘電体膜に上部電極膜を形成する工程より成り、
前記保護膜を成膜する工程が、
プラズマCVDを行うための反応炉に、前記キャパシタ構造を含む成膜対象物を導入し、所定の温度に加熱する昇温工程と、
低出力のプラズマ電力条件の下に、アルミニウム・アルコキシドより成るアルミナ原料と酸素とを前記反応炉に導入する堆積工程と、
高出力のプラズマ電力条件の下に、前記反応炉に前記アルミナ原料を導入することなしに、酸素を導入する酸化工程
より成り、前記堆積工程および前記酸化工程を複数回繰り返すことによって、所望の厚さの保護膜が前記成膜対象物に形成されることを特徴とする強誘電体メモリの製造方法が提供される。
【0012】
【発明の実施の形態】
(FeRAMの製造)
図2は、強誘電体メモリを形成するための製造工程の一部を示す。図2(A)に示されるように、半導体基板10にMOSトランジスタ20を作成する。MOSトランジスタ20は、既存の半導体プロセスを利用して作成される。一例を概説すると、半導体基板10にフィールド酸化膜により素子形成領域を規定する。この素子形成領域にゲート電極を形成し、ゲート電極をマスクとしてソースおよびドレイン領域を形成し、全面を酸化膜で被覆する。更に、層間絶縁膜22を堆積してその上面をエッチングして平坦化する。電極を取り出す箇所には、コンタクト・ホールが形成される。コンタクト・ホールの内側には密着層として機能するグルー膜(TiN(50nm)/Ti(30nm))が形成される。その後にタングステン(W)をCVDにより充填することによって、第1プラグ30を形成する。
【0013】
図2(B)に示す段階では、層間絶縁膜22および第1プラグ30上に下部電極膜40、強誘電体膜50および上部電極膜60が順に堆積される。
【0014】
下部電極膜40は、例えばイリジウム(Ir)より成り、スパッタ法により以下の条件で成膜され得る:
膜厚: 200nm
アルゴン・ガス圧: 0.11Pa
DC電力: 0.5kW
成膜時間: 335秒
成膜温度: 500℃
強誘電体膜50は、例えばPZTより成り、MOCVD法により以下の条件で成膜され得る:
膜厚: 120nm
成膜圧力: 5Torr
成膜時間: 420秒
成膜温度: 580℃
MOCVD法では、気相成長により成膜を行うので、強誘電体膜を形成する鉛(Pb),ジルコニウム(Zr),チタニウム(Ti)等の固体原料は、有機溶媒中に溶解させられており、この溶液を気化させることにより原料ガスを形成する。原料ガスは、反応炉に導入されて例えばPZT膜が形成される。原料や供給量は例えば次のような条件で供給することが可能である:
有機溶媒: THF(TetraHydroFuran: CO)
有機溶媒の流量: 0.474ml/min
Pb(DPM): 0.326ml/min
Zr(dmhd): 0.200ml/min
Ti(O−iPr)(DPM): 0.200ml/min
(いずれもTHF中に濃度0.3mol/lで溶解している)
上部電極60は、例えば酸化イリジウム(IrO)より、スパッタ法により以下の条件で成膜され得る:
膜厚: 200nm
アルゴン・ガス流量: 100sccm
酸素ガス流量: 100sccm
DC電力: 0.5kW
成膜時間: 79秒
ここで、上部電極としてプラチナ(Pt)を使用せずに、酸化イリジウム(IrO)を使用したのは、主に水素劣化耐性を向上させるためである。Pt電極の場合、これは、水素分子に対して触媒作用があるため、水素ラジカルを発生し、PZT膜を還元しやすい(分極特性を劣化させやすい)。これに対して、IrO電極にはそのような触媒作用はないので、Pt電極の場合よりもPZT膜50の水素劣化耐性が向上する。
【0015】
上部電極60をスパッタ法で成膜した後に、スパッタリングにより強誘電体膜50に与えたダメージ(特に、酸素の抜け落ち)を回復するための回復アニールを行う。これは、例えば、ファーネス(電気炉)で650℃の下に酸素を60分間供給することにより行われる。
【0016】
図2(C)に示す段階では、パターニングおよびエッチングにより、スタック構造の強誘電体キャパシタ構造を形成する。ここでは、プラズマTEOS/TiNをハードマスクとして、上部電極膜60,強誘電体膜50および下部電極膜40の3層を一括してエッチングしている。
【0017】
図3(A)に示す段階では、キャパシタ構造にアルミナ保護膜70が50nmの厚さに成膜される。成膜方法については後述する。アルミナ保護膜70を堆積した後に、酸素を供給しつつ650℃のファーネス・アニールを60分間行う。そして、層間絶縁膜80を堆積して、化学機械研磨(CMP: Chemical Mechanical Polishing)により平坦化を行う。研磨後の残し膜厚は、例えば強誘電体キャパシタの上部電極膜60上300nmである。
【0018】
図3(B)に示す段階では、層間絶縁膜80をパターニングおよびエッチングして、タングステンより成る第1プラグ30に接続するためのコンタクト・ホールを形成する。コンタクト・ホールの内側には、例えば50nmの窒化チタニウム(TiN)より成るグルー膜が形成され、タングステンが充填されて、上面を化学機械研磨(CMP)により研磨することにより、第2プラグ90が形成される。研磨後には、350℃で120秒間窒素プラズマと反応させる。
【0019】
図3(C)に示す段階では、例えばSION(100nm)のタングステンの酸化防止膜を成膜する。層間絶縁膜80に対してパターニングおよびエッチングを行って強誘電体キャパシタ構造の上部電極膜60に対するコンタクト・ホール94を形成する。そして、550℃で酸素を導入しつつファーネス・アニールを60分間行うことによって、回復アニールを行う。その後に、タングステンの酸化防止膜をエッチバックする。
【0020】
次に、上部電極膜60および第2プラグ90に対するメタル配線92を形成する。本実施例では、メタル配線92は、TiN(70nm)/Ti(5nm)/Al−Cu(400nm)/TiN(30nm)/Ti(60nm)より成る。また、反射防止膜としてSION(30nm)を使用する。以後、図示してはいないが、2層目以降のメタル配線と配線間のコンタクト・プラグを形成し、最後にTEOSとSINにより成るカバー膜を形成する。こうして、強誘電体キャパシタ構造を有するFeRAMが形成される。
【0021】
メタル配線92から基板への電気的接続は、第2プラグ90と以前に形成した第1プラグ30とを結合することにより、ビア・トゥ・ビア(via−to−via)コンタクトで実現することが可能になる。通常の半導体デバイスと比較して、FeRAMは強誘電体キャパシタ構造の分だけ余分に段差を有するので、メタル配線92から基板へのコンタクトのアスペクトが大きくなる。この大きなアスペクトに対して1回のエッチングでコンタクトを形成しようとすると、エッチング自体が困難であることに加えて、グルー膜の埋め込みも困難になり得る。本実施例のようにビア・トゥ・ビア・コンタクトを形成すると、そのような問題を回避することが可能になる。
【0022】
(アルミナ保護膜の成膜)
以下、図3(A)で言及したアルミナ保護膜70を形成する手法について説明する。アルミナ保護膜70は、ヘリコン波プラズマを利用するCVD装置を利用して成膜される。
【0023】
図4は、そのようなCVD装置100の概略断面図を示す。CVD装置100は、ベルジャ102より成るヘリコン波プラズマ発生源104と、ヘリコン波プラズマ発生源104に結合された反応炉106と、反応炉106に成膜原料を供給する原料供給部108を有する。
【0024】
ヘリコン波プラズマ発生源104は、例えば石英より成るドーム状のベルジャ102を有し、ベルジャ102の周りには、ヘリコン波プラズマ電源109に結合されたヘリコン波アンテナ110が設けられる。更に、ベルジャ102は、ソレノイド・コイル113により包囲され、このソレノイド・コイル113は、ヘリコン波の伝搬に寄与する内周コイルと、生成したプラズマの輸送に寄与する外周コイルより成る。ヘリコン波プラズマ発生源104には、ベルジャ102内でプラズマを生成するための電気的条件を調整するマッチング・ボックス116が設けられる。
【0025】
反応炉106内には、ベルジャ102と同軸状に位置付けられた基板ステージ118が設けられる。基板ステージ118には、半導体ウエハのような被処理基板(成膜対象物)が配置される。基板ステージ118には、成膜対象物を昇温させるためのヒータ、温度検出器も設けられている(図示せず)。成膜対象物は、ゲート・バルブ122を通じてロード・ロック室124から搬入され又はそこへ搬出される。更に、反応炉106には、ゲート・バルブ126を通じて内部のガスを排気するためのターボ分子ポンプ128が結合される。
【0026】
原料供給部108には、アルミニウム・アルコキシドのような成膜原料の入ったボトル容器130が設けられている。ボトル容器130は、恒温槽132内に配置され、一定の温度や蒸気圧が得られるように加温される。ボトル容器130内の原料は、気化された後に、原料ガス導入ライン134および第1ガス導入部136を通じて反応炉106に導入される。この場合において、原料ガス導入ライン134は、ガスの搬送途中でガスが液化しないようにヒータ138により加温される。ボトル容器130には、一部分のみが図示されているキャリア・ガス導入ライン140も設けられており、必要に応じてボトル容器130内の圧力を調整する。キャリア・ガスとしては例えばアルゴン・ガスが使用される。
【0027】
原料ガス導入ライン134により搬送される原料ガスは、ベント・ライン機構(図示せず)により、第1ガス導入部136を通じて反応炉に導入されるか、又は反応炉106に導入されずに排気系へ破棄される。破棄する場合にも原料ガスを供給し続けるのは、原料ガスの流量を安定化させるためである。酸素ボンベ142からの酸素は、酸素導入ライン144および第2ガス導入部146を通じて反応炉106に導入される。
【0028】
このように構成されたCVD装置のヘリコン波プラズマ発生源104は、ヘリコン波アンテナ110とソレノイド・コイル113によりヘリコン波(ホイスラー波)を発生し、1011〜1013/cmもの高密度プラズマを生成することが可能である。しかも、広範囲なRF電力(印可する電力)にわたって高密度プラズマを生成することが可能である。一般的なプラズマ発生源である平行平板型プラズマ装置のプラズマ密度は10/cm程度であり、CVD装置100は、2〜4桁も大きなプラズマ密度を得ることが可能である。この高密度プラズマはソレノイド・コイル113の作る磁場に沿って伝播し、被処理基板120上に高密度の反応種をイオン衝撃を伴って供給する。このため、被処理基板では、高温CVDに比較して、有機成分が高効率に分解除去される。
【0029】
図5は、本願第1実施例により、図4に示すCVD装置100を利用して、アルミナ膜(Al)を成膜するためのフローチャート200を示す。工程202において、ロード・ロック室124から搬入されたシリコン基板(被処理基板)120を基板ステージ118に設置する。成膜原料としては、常温で液体であるアルミニウム・トリ・セカンダリ・ブトキシド(Al(O−sec−C)を使用する。本実施例では、以下の諸条件で成膜を行う。
【0030】
(共通条件)
成膜原料:アルミニウム・トリ・セカンダリ・ブトキシド
ボトル容器130の温度:摂氏145度
ガス圧力:5mTorr
基板温度:摂氏320度
繰り返し回数:40回
(堆積条件)
キャリア・ガス流量:0sccm
ヘリコン波プラズマ電源出力:60W(13.56MHz)
処理時間:8秒
酸素流量:80sccm
(酸化条件)
ヘリコン波プラズマ電源出力:2000W(13.56MHz)
処理時間:15秒
酸素流量:100sccm
ここで、共通条件とは全行程に共通する条件であり、堆積条件は堆積工程に、酸化条件は酸化工程に関連する条件である。
【0031】
昇温工程204において、シリコン基板を摂氏320度のような所定の温度に加熱する。この温度は、熱CVDで使用されるような温度(例えば摂氏700度)に比べて非常に低い温度である点に留意を要する。本実施例では、約2分間かけて320℃に昇温させている。
【0032】
堆積工程206では、上記の共通条件および堆積条件に示す条件でアルミナ膜を堆積する。この工程では、プラズマ電源出力を60Wのように非常に低く設定する。第1ガス導入部136から導入したアルミニウム・トリ・セカンダリ・ブトキシドは、分子状のままシリコン基板120に降り注がれる、又は一部が縮合した2量体や3量体のような前駆体を形成して堆積種となってシリコン基板120に降り注がれる。なお、キャリア・ガス流量が0sccmとなっているが、これは、本実施例では、ボトル容器130の温度が恒温槽132により摂氏145度に設定されており、1Torr程度の蒸気圧が得られ、反応炉との差圧によって原料を供給することができるからである(原料ガス導入ライン134は、ヒータ138により摂氏170度に加熱されている。)。したがって、温度条件を変更したり、反応炉との差圧が充分でない場合は、例えば5sccm流量のアルゴン・ガスのようなキャリア・ガスが導入され得る。
【0033】
一方、第2ガス導入部146から導入される酸素は、ベルジャ102内で生成される高密度プラズマにより解離して例えば酸素ラジカルのような活性種となる。この活性種は、ソレノイド・コイル113の作る磁場に起因してシリコン基板120上に搬送される。シリコン基板120上では、この活性種と成膜原料により酸化アルミニウムが堆積されてゆく。アルミニウム・トリ・セカンダリ・ブトキシドが気相中で分解し、パーティクル(汚染粒子)となってシリコン基板に落ちてくるのを抑制する等の観点からは、例えば200W以下のようにプラズマ電力は低くすべきであり、特に60W程度にすることが望ましい。ただし、堆積膜中には、アルミナの他に、活性種と成膜原料の反応により発生した水素や炭素のような余分な成分も残存している。206の堆積工程は8秒間行われる。
【0034】
酸化工程208では、第1ガス導入部136からの原料の供給を止めるために反応炉106のバルブを閉じる一方、ベント・ライン機構により原料ガス導入ライン134からのガスを排気する。酸化工程208では、プラズマ電力は2000Wの高出力に設定される。酸素は、引き続き第2ガス導入部146から導入され、高密度プラズマにより解離して例えば酸素ラジカルのような活性種となる。供給する酸素の流量は、堆積工程における流量と同一であっても異なっていてもよく、適宜調整することが可能な値である。この活性種は、ソレノイド・コイル113の作る磁場に起因してシリコン基板120上に搬送される。プラズマ電力は高出力なので、生成される活性種の量も多くなり、堆積したアルミナ膜中の水素や炭素と反応して、COやHOを形成して気化させ、アルミナ膜の緻密化を促進する。このように、酸化による緻密化を促進する観点からは、酸化工程におけるプラズマ電力は、例えば1000W以上の高出力にすべきであり、特に2000W程度であることが望ましい。酸化工程208は15秒間行われる。
【0035】
堆積工程206および酸化工程208は、所定の回数だけ繰り返され、所望の厚さのアルミナ膜を形成する。本実施例では、これらの工程を40回繰り返すことによって50nmのアルミナ膜を成膜している。したがって、1回当たりの成膜量は、約1.25nmとなる。このような非常に薄い膜を40回作成することによって、低温かつ安全に成膜が行われることに加えて、非常に緻密なカバレッジに優れた膜を形成することが可能になる。その後に、成膜処理の施されたシリコン基板120がロード・ロック室124から取り出されて成膜処理が終了する(210)。
【0036】
図6は、本願第2実施例により、図4に示すCVD装置100を利用して、アルミナ膜(Al)を成膜するためのフローチャート300を示す。工程302におけるシリコン基板120の導入およびシリコン基板の昇温工程304については、図5で説明した工程202および昇温工程204と同様である。しかし、堆積工程306および酸化工程308における諸条件は異なる。本実施例では、以下の諸条件で成膜を行う。
【0037】
(共通条件)
成膜原料:アルミニウム・トリ・イソ・プロキシド
ボトル容器130の温度:摂氏115度
ガス圧力:5mTorr
基板温度:摂氏320度
繰り返し回数:5回
(堆積条件)
キャリア・ガス流量:5sccm
ヘリコン波プラズマ電源出力:200W(13.56MHz)
処理時間:60秒
酸素流量:100sccm
(酸化条件)
ヘリコン波プラズマ電源出力:2000W(13.56MHz)
処理時間:60秒
酸素流量:100sccm
第1実施例とは異なり、第2実施例では、成膜原料として、常温で固体のアルミニウム・トリ・イソ・プロキシド(Al(O−i−C)を使用する。すなわち、この原料をボトル容器130内で昇華させることによって、原料ガスを形成する。この原料を利用すると、第1実施例で使用した原料よりも水素や炭素が少なくなるので(Al当たりのC,H数がより小さい)、アルミナ膜中の水酸基(OH)が減少傾向になる点で有利である。また、固体原料は、液体原料よりも多くの原料ガスを供給することが可能である。例えば、ボトル容器130の温度が同一ならば、液体原料よりも固体原料の方が多くの流量の原料ガスを供給することが可能である。したがって、成膜工程を速やかに行う観点からは、固体原料を使用することが好ましい。これに対して、液体原料は、固体原料に比べて流量や残量の制御が容易であるという利点がある。
【0038】
第1実施例も第2実施例も形成するアルミナ膜の厚さは50nmである。第2実施例では、堆積工程および酸化工程の繰り返し数は5回に過ぎないが、堆積時間は60秒と長く、1回当たりの成膜量も10nmとなり、第1実施例に比べて一度に厚く形成している。このように一度に厚く形成しても安全にかつ低温で成膜することも可能であるが、膜の緻密さを向上させる観点からは第1実施例のように薄く形成するサイクルを多数回行うことが好ましい。
【0039】
(評価)
本願発明者は、本発明の基礎となる研究において、アルミナ保護膜に含まれる水素の強誘電体膜への影響を評価した。強誘電体キャパシタ構造を作成し、図7に列挙する各種の条件で50nmのアルミナ保護膜を形成する。そして、650℃の熱処理を60分間行い、アルミナ保護膜中の水素(H)を保護膜外へ拡散させた。Hは、気相中にも拡散するが、強誘電体膜中へも拡散するので、水素に起因する還元作用により分極の劣化が生じる。その後に、全面的にエッチングを行って、強誘電体特性がどのように変化しているかを評価した。キャパシタ構造は、具体的には、175nm/20nmの膜厚でPt/Tiの下部電極を、200nmの膜厚でPLZTの強誘電体膜を、200nmの膜厚でIrOの上部電極を順にスパッタ法で堆積することにより形成される。そして、上部電極を50×50μm角に加工し、PLZT膜にもエッチングを行った。
【0040】
図7は、最左列に示すようなAないしJの10種類のテスト・サンプルについての成膜条件を示す。この図表の左から2列目は、スパッタにより成膜されることを示し、この条件に従うのは、サンプルJのみである(このサンプルは、従来の手法による保護膜に相当する。)。他のサンプルは、本願実施例のようにヘリコン波プラズマを用いたCVDにより成膜される。3列目および4列目は、堆積工程における基板温度およびキャリア・ガス流量を示す。左から5列目および6列目(最右列)は、酸化工程における酸化時間およびプラズマ電力を示す。他の成膜条件については、サンプルIを除く全テスト・サンプルA〜Jに共通し、それは例えば、最終的な成膜厚さが50nmであること、堆積及び酸化の繰り返し数が5回であること、堆積工程でのプラズマ電力が200Wであること、成膜原料が常温で固体のアルミニウム・トリ・イソ・プロキシドであること等である。
【0041】
図8は、これらのテスト・サンプルA〜Jについて、キャパシタ電極間に3ボルトの電圧を印加する場合のスイッチング電荷量(μC/cm)を箱ヒゲ図で示したものである。このスイッチング電荷量は、分極の大きさ(ヒステリシスの高さ)を示す。すなわち、650℃の熱処理で拡散した水素に起因して、強誘電体が還元されて劣化すると、測定されるスイッチング電荷量も小さくなる。望ましいことは、中央値が大きく、ばらつきは小さいことである。図から明らかなように、サンプルBの中央値は、他のサンプルに比較して低い。したがって、酸化時間は30秒では足りず、それ以上(例えば60秒)必要であることが判明する。また、サンプルDは、最大値と最小値との間のばらつきが大きい点で好ましくないので、1000Wより大きい(例えば、2000Wの)プラズマ電力とすべきことが判明する。このように、各種の成膜条件を変更することによって最適化を図ることが可能である。この例では、堆積および酸化工程の繰り返し数が5回であるが、繰り返し数を変更して評価することも可能である。
【0042】
次に、本願発明者によりなされたアルミナ膜の評価について説明する。まず、アルミナ膜の緻密さを評価するため、XRR(X線反射率膜厚測定)法を利用して、アルミナ膜の密度を測定した。アルミナ膜は、上記のヘリコン波プラズマCVD装置を用いてシリコン基板上に50nm成膜されたものを使用する。
【0043】
図9は、堆積工程におけるプラズマ電力に対するアルミナ膜密度の関係を示す。グラフ402は、堆積工程と酸化工程を5回繰り返すことによって50nmのアルミナ膜を成膜した場合に対応する。図示されるように、プラズマ電力とアルミナ膜密度は比例関係にある。したがって、プラズマ電力の大小に応じて膜密度も大きくなったり小さくなったりする。堆積工程におけるパーティクル粒子を抑制する観点からは、プラズマ電力は低いことが好ましい。ただし、プラズマの安定化の観点からはある程度の大きさのプラズマ電力を要する。一方、プラズマ電力を固定して、繰り返し数を変化させると、15回の場合は座標404に、30回の場合は座標406に示されるような値の膜密度が得られる。すなわち、繰り返し数を増やすと膜密度も増加する。以上の結果から、パーティクルの発生を抑制しつつ緻密さを向上させるには、例えば200以下のような低いプラズマ電力(特に60W程度)で繰り返し数を増加させることが有効であることが分かる。
【0044】
図10は、酸化工程における酸化時間と膜密度の関係を示す。この関係を調べることにより、酸化に要する最小時間を見出すことが可能になる。評価の対象は、シリコン基板上に50nmの厚さに成膜されたアルミナ膜である。また、酸化に先立つ堆積工程におけるプラズマ電力は60Wである。15秒以上の酸化に対する膜密度が変化していないことから、15秒程度で飽和していることが分かる。また、繰り返し数を30回としても35回としてもグラフに変化がないので、繰り返し数も30回程度で飽和していることがわかる。このような飽和を考慮すると、1回当たりの成膜量は、50/30=1.67nmとなり、およそ2nm以下であるといえる。
【0045】
以上本願実施例によれば、微細化の進んだFeRAM構造に対しても、ステップ・カバレッジの良好なアルミナ保護膜を形成することが可能になる。具体的には、FeRAM用の強誘電体の分極特性の劣化を抑制した成膜を行うことが可能になる。すなわち、高いスイッチング電荷量を維持しつつアルミナ保護膜を成膜することが可能になる。また、TMAのような危険な原料を使用せずに、安全なアルミニウム・アルコキシドを使用するので、安全に成膜することが可能になる。
【0046】
本願実施例によれば、成膜されるアルミナ保護膜の良好なカバレッジ特性に起因して、一括エッチングされたキャパシタ構造にも良好に成膜することが可能になる。
【0047】
本願実施例によれば、ヘリコン波プラズマを利用するので、高出力および低出力のプラズマを良好に生成することが可能になる。
【0048】
本願実施例によれば、アルミニウム・トリ・セカンダリ・ブトキシド(Al(O−sec−C)のような液体原料を利用するので、例えば原料の供給量を正確に制御することが可能になる。
【0049】
本願実施例によれば、アルミニウム・トリ・イソ・プロキシド(Al(O−i−C)のような固体材料を利用するとので、例えば速やかに原料を供給することにより成膜速度を向上させることが可能になる。
【0050】
以上本発明を特定の実施例に関連して説明してきたが、本発明はそれらに限定されない。例えば、下部電極としてIrの代わりにPt/Ti積層構造を利用することも可能である。また、強誘電体材料としてPZT,PLZTの代わりに、SBT,SBTNを使用することも可能である。更に、強誘電体膜をMOCVDで成膜する代わりに、ゾルゲル法、スパッタ法を使用することも可能である。
【0051】
以下、本発明により教示される手段を列挙する。
【0052】
(付記1) 強誘電体メモリの製造方法であって、前記強誘電体メモリ用のキャパシタ構造を作成する工程と、前記保護膜を成膜する工程より成り、
前記キャパシタ構造を作成する工程が、半導体基板に下部電極膜を形成する工程と、前記下部電極に強誘電体膜を形成する工程と、前記強誘電体膜に上部電極膜を形成する工程より成り、
前記保護膜を成膜する工程が、
プラズマCVDを行うための反応炉に、前記キャパシタ構造を含む成膜対象物を導入し、所定の温度に加熱する昇温工程と、
低出力のプラズマ電力条件の下に、アルミニウム・アルコキシドより成るアルミナ原料と酸素とを前記反応炉に導入する堆積工程と、
高出力のプラズマ電力条件の下に、前記反応炉に前記アルミナ原料を導入することなしに、酸素を導入する酸化工程
より成り、前記堆積工程および前記酸化工程を複数回繰り返すことによって、所望の厚さの保護膜が前記成膜対象物に形成されることを特徴とする強誘電体メモリの製造方法。
【0053】
(付記2) 付記1記載の製造方法において、前記キャパシタ構造を作成する工程が、更に、前記上部電極膜、前記強誘電体膜および前記下部電極膜を一括してエッチングする工程より成ることを特徴とする製造方法。
【0054】
(付記3) 付記1記載の製造方法において、複数回繰り返す前記堆積工程および前記酸化工程の1回当たりの成膜量が、2nm以下であることを特徴とする製造方法。
【0055】
(付記4) 付記1記載の製造方法において、使用するプラズマが、ヘリコン波プラズマであることを特徴とする製造方法。
【0056】
(付記5) 付記1記載の製造方法において、前記アルミナ原料が、アルミニウム・トリ・セカンダリ・ブトキシド(Al(O−sec−C)より成ることを特徴とする製造方法。
【0057】
(付記6) 付記1記載の製造方法において、前記アルミナ原料が、アルミニウム・トリ・イソ・プロキシド(Al(O−i−C)より成ることを特徴とする製造方法。
【0058】
(付記7) 付記1記載の製造方法において、前記強誘電体膜が、PZT,PLZT,SBTおよびSBTNより成る群から選択された物質より成るより成ることを特徴とする製造方法。
【0059】
(付記8) 付記1記載の製造方法において、前記下部電極が、Pt/Ti積層構造より成ることを特徴とする製造方法。
【0060】
【発明の効果】
以上のように本発明によれば、微細化の進んだFeRAM構造に対しても良好なアルミナ保護膜を形成することが可能になる。
【0061】
【図面の簡単な説明】
【図1】図1は、強誘電体キャパシタ構造の概略図を示す。
【図2】図2は、強誘電体メモリの製造工程を示す図(その1)である。
【図3】図3は、強誘電体メモリの製造工程を示す図(その2)である。
【図4】図4は、本願実施例で使用するヘリコン波プラズマCVD装置の概略図を示す。
【図5】図5は、本願実施例によるアルミナ保護膜の成膜を行うためのフローチャートを示す。
【図6】図6は、本願実施例によるアルミナ保護膜の成膜を行うための他のフローチャートを示す。
【図7】図7は、アルミナ保護膜の成膜条件を示す図表である。
【図8】図8は、各サンプルに対するスイッチング電荷量を示す図である。
【図9】図9は、堆積工程におけるプラズマ電力とアルミナ膜密度の関係を表すグラフを示す。
【図10】図10は、酸化時間とアルミナ膜密度の関係を表すグラフを示す。
【符号の説明】
10 半導体基板
20 MOSトランジスタ
22 層間絶縁膜
30 第1プラグ
40 下部電極
50 強誘電体
60 上部電極
70 アルミナ保護膜
80 層間絶縁膜
90 第2プラグ
92 メタル配線
94 コンタクト・ホール
100 CVD装置
102 ベルジャ
104 ヘリコン波プラズマ発生源
106 反応炉
108 原料供給部
110 ヘリコン波アンテナ
113 ソレノイド・コイル
116 マッチング・ボックス
118 基板ステージ
120 被処理基板
122 ゲート・バルブ
124 ロード・ロック室
126 ゲート・バルブ
128 ターボ分子ポンプ
130 ボトル容器
132 恒温槽
134 原料ガス導入ライン
136 第1ガス導入部
138 ヒータ
140 キャリア・ガス導入ライン
142 酸素ボンベ
144 酸素導入ライン
146 第2ガス導入部
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention generally relates to the technical field of semiconductor memories, and more particularly, to a method of manufacturing a ferroelectric memory (Ferro-Electrical Random Access Memory).
[0002]
[Prior art]
As nonvolatile memories in this type of technical field, flash memories and FeRAMs are known. A flash memory has a floating gate embedded in a gate insulating film of an insulated gate field effect transistor (IGFET: Insulated Gate Field Effect Transistor), and stores information by accumulating charges in the floating gate. Remember. A flash memory has a cell configuration similar to that of a dynamic random access memory (DRAM), and thus is advantageous for large-scale integration.
[0003]
The FeRAM stores information using the polarization hysteresis characteristics of a ferroelectric. The ferroelectric film provided between the capacitor electrodes of the FeRAM generates polarization according to the voltage applied between the electrodes, and maintains spontaneous polarization even when the applied voltage is removed. When the polarity of the applied voltage is reversed, the polarity of the spontaneous polarization is also reversed. By detecting the direction of the spontaneous polarization, it becomes possible to read and write information. FeRAM operates at a lower voltage and consumes less power than a flash memory, and can write at high speed.
[0004]
The ferroelectric film of FeRAM is made of a PZT-based material such as lead zirconate titanate (PZT), La-doped PZT (PLZT), or SrBi. 2 Ta 2 O 9 (SBT, Y1), SrBi 2 (Ta, Nb) 2 O 9 It is formed of a Bi layer structure compound such as (SBTN, YZ). Conventionally, an amorphous ferroelectric film was formed on the lower electrode of a capacitor of FeRAM by, for example, a sputtering method or a sol-gel method, and then heat-treated to crystallize into a perovskite structure. This ferroelectric film has a property of being easily reduced by hydrogen, and when it is reduced, its polarization characteristics are deteriorated (that is, it is difficult or difficult to polarize). After the formation of the capacitor structure, there is a step of generating hydrogen as in the step of growing the interlayer insulating film. Therefore, it is necessary to form a protective film functioning as a hydrogen barrier on the capacitor structure (particularly on the ferroelectric film). An alumina film is used as the protective film. This is because the alumina film has various desirable properties such as a high dielectric constant, thermal and chemical stability, and a low interface state density.
[0005]
Japanese Patent Application Laid-Open No. 2001-44357 discloses a technique of forming an alumina film having a predetermined film density by using a sputtering method so as to cover the entire capacitor structure formed stepwise. Such a method is relatively effective for a device of about 0.35 μm FeRAM. The capacitor structure formed in a step shape is, for example, as shown in FIG. 1A, and a transistor portion (not shown) is arranged on a base substrate along with the capacitor structure.
[0006]
However, in a next-generation FeRAM such as a 0.18 μm FeRAM with further miniaturization, it is no longer appropriate to form an alumina film by a normal sputtering method. This is because, at such a fine dimension, the capacitor structure is different from the above-mentioned step-like structure, for example, the capacitor structure is etched at a time, and the stacked capacitor structure (the capacitor structure is replaced with a transistor portion (shown in FIG. 1)). (FIG. 1B), which is located at the upper part of FIG. For this reason, the aspect ratio becomes larger than before, and there is a concern that sufficient coverage cannot be obtained with an alumina film formed by a normal sputtering method. For example, there is a concern that a protective film having a sufficient thickness is not formed on the side surface of the capacitor structure.
[0007]
An alumina film may be formed by a CVD method instead of the sputtering method. In the case of performing the CVD method, trimethyl aluminum (TMA: Tri-methyl aluminum, Al (CH) is formed by CVD using an organic metal. 3 ) 3 ) And water (H 2 O) is generally used. In this method, water (steam) is adsorbed on the substrate surface, and vacuum evacuation is performed to remove excess water (purge). Then, TMA is introduced, and a hydroxyl group (OH) group adsorbed on the substrate is reacted with TMA to remove excess TMA. By repeating this series of steps, an alumina film having a desired thickness can be obtained. According to this method, since the deposition is performed at an atomic layer level by a method called an atomic layer deposition method (ALD: Atomic Layer Deposition), it is possible to overcome the problem of the coverage which is a problem in the sputtering method.
[Problems to be solved by the invention]
However, the present inventor has discovered that the use of TMA and water to form an alumina protective film of FeRAM can degrade the characteristics (particularly, polarization characteristics) of the ferroelectric film. The reason is that a large amount of water is used when forming the alumina protective film, so that hydrogen (H) is adsorbed on a ferroelectric film such as PZT, or hydrogen is contained in the alumina protective film. It is conceivable that the ferroelectric film remains and causes a reducing action of the ferroelectric film by a heat treatment step or the like performed later. Further, since the ignitability of TMA is very high, even slight contact with the surrounding air causes explosive combustion. Such dangerous TMA is disadvantageous from the viewpoint of mass productivity where safety is required. Therefore, it is not always appropriate to form an alumina protective film using TMA.
[0008]
A general object of the present application is to provide a method of manufacturing a ferroelectric memory capable of forming a good alumina protective film even on an FeRAM structure with a finer structure.
[0009]
A specific object of the present application is to provide a method for forming an alumina protective film that enables film formation without deteriorating the polarization characteristics of a ferroelectric substance for FeRAM.
[0010]
A specific object of the present application is to provide a method for forming an alumina protective film that enables safe film formation.
[0011]
[Means for Solving the Problems]
According to the solution according to the invention,
A method of manufacturing a ferroelectric memory, comprising: a step of forming a capacitor structure for the ferroelectric memory; and a step of forming the protective film,
The step of forming the capacitor structure includes a step of forming a lower electrode film on a semiconductor substrate, a step of forming a ferroelectric film on the lower electrode, and a step of forming an upper electrode film on the ferroelectric film. ,
The step of forming the protective film,
A temperature increasing step of introducing a film formation target including the capacitor structure into a reaction furnace for performing plasma CVD, and heating the film formation target to a predetermined temperature;
A deposition step of introducing an alumina raw material comprising aluminum alkoxide and oxygen into the reactor under low-power plasma power conditions;
An oxidation step of introducing oxygen under high-power plasma power conditions without introducing the alumina raw material into the reactor;
A protective film having a desired thickness is formed on the object to be formed by repeating the deposition step and the oxidation step a plurality of times. .
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
(Manufacture of FeRAM)
FIG. 2 shows a part of a manufacturing process for forming a ferroelectric memory. As shown in FIG. 2A, a MOS transistor 20 is formed on a semiconductor substrate 10. The MOS transistor 20 is created using an existing semiconductor process. As an example, an element formation region is defined on the semiconductor substrate 10 by a field oxide film. A gate electrode is formed in the element formation region, source and drain regions are formed using the gate electrode as a mask, and the entire surface is covered with an oxide film. Further, an interlayer insulating film 22 is deposited, and the upper surface thereof is etched and flattened. A contact hole is formed where the electrode is taken out. A glue film (TiN (50 nm) / Ti (30 nm)) functioning as an adhesion layer is formed inside the contact hole. Thereafter, the first plug 30 is formed by filling tungsten (W) by CVD.
[0013]
At the stage shown in FIG. 2B, a lower electrode film 40, a ferroelectric film 50, and an upper electrode film 60 are sequentially deposited on the interlayer insulating film 22 and the first plug 30.
[0014]
The lower electrode film 40 is made of, for example, iridium (Ir) and can be formed by a sputtering method under the following conditions:
Film thickness: 200 nm
Argon gas pressure: 0.11 Pa
DC power: 0.5kW
Film formation time: 335 seconds
Film formation temperature: 500 ° C
The ferroelectric film 50 is made of, for example, PZT and can be formed by MOCVD under the following conditions:
Film thickness: 120 nm
Film formation pressure: 5 Torr
Film formation time: 420 seconds
Film formation temperature: 580 ° C
In the MOCVD method, since a film is formed by vapor phase growth, solid materials such as lead (Pb), zirconium (Zr), and titanium (Ti) for forming a ferroelectric film are dissolved in an organic solvent. This solution is vaporized to form a source gas. The source gas is introduced into a reaction furnace to form, for example, a PZT film. The raw materials and the supply amount can be supplied, for example, under the following conditions:
Organic solvent: THF (Tetra HydroFuran: C 4 H 8 O)
Flow rate of organic solvent: 0.474 ml / min
Pb (DPM) 2 : 0.326ml / min
Zr (dmhd) 4 : 0.200ml / min
Ti (O-iPr) 2 (DPM) 2 : 0.200ml / min
(All are dissolved in THF at a concentration of 0.3 mol / l)
The upper electrode 60 is made of, for example, iridium oxide (IrO). 2 ), A film can be formed by the sputtering method under the following conditions:
Film thickness: 200 nm
Argon gas flow rate: 100 sccm
Oxygen gas flow rate: 100sccm
DC power: 0.5kW
Film formation time: 79 seconds
Here, iridium oxide (IrO) was used without using platinum (Pt) as the upper electrode. 2 ) Is mainly used to improve the resistance to hydrogen degradation. In the case of a Pt electrode, since this has a catalytic action on hydrogen molecules, hydrogen radicals are generated, and the PZT film is easily reduced (polarization characteristics are easily deteriorated). In contrast, IrO 2 Since the electrode does not have such a catalytic action, the hydrogen deterioration resistance of the PZT film 50 is improved as compared with the case of the Pt electrode.
[0015]
After the upper electrode 60 is formed by the sputtering method, recovery annealing for recovering damage (particularly, dropout of oxygen) applied to the ferroelectric film 50 by sputtering is performed. This is performed, for example, by supplying oxygen at 650 ° C. for 60 minutes in a furnace (electric furnace).
[0016]
At the stage shown in FIG. 2C, a ferroelectric capacitor structure having a stack structure is formed by patterning and etching. Here, three layers of the upper electrode film 60, the ferroelectric film 50, and the lower electrode film 40 are collectively etched using the plasma TEOS / TiN as a hard mask.
[0017]
At the stage shown in FIG. 3A, a 50 nm-thick alumina protective film 70 is formed on the capacitor structure. The film forming method will be described later. After depositing the alumina protective film 70, furnace annealing at 650 ° C. is performed for 60 minutes while supplying oxygen. Then, an interlayer insulating film 80 is deposited, and planarization is performed by chemical mechanical polishing (CMP: Chemical Mechanical Polishing). The remaining film thickness after polishing is, for example, 300 nm on the upper electrode film 60 of the ferroelectric capacitor.
[0018]
In the step shown in FIG. 3B, the interlayer insulating film 80 is patterned and etched to form a contact hole for connecting to the first plug 30 made of tungsten. A glue film made of, for example, 50 nm titanium nitride (TiN) is formed inside the contact hole, filled with tungsten, and the upper surface is polished by chemical mechanical polishing (CMP) to form a second plug 90. Is done. After polishing, the substrate is reacted with nitrogen plasma at 350 ° C. for 120 seconds.
[0019]
At the stage shown in FIG. 3C, for example, a tungsten antioxidant film of SION (100 nm) is formed. By patterning and etching the interlayer insulating film 80, a contact hole 94 for the upper electrode film 60 of the ferroelectric capacitor structure is formed. Then, recovery annealing is performed by performing furnace annealing for 60 minutes while introducing oxygen at 550 ° C. After that, the tungsten oxidation preventing film is etched back.
[0020]
Next, a metal wiring 92 for the upper electrode film 60 and the second plug 90 is formed. In this embodiment, the metal wiring 92 is composed of TiN (70 nm) / Ti (5 nm) / Al-Cu (400 nm) / TiN (30 nm) / Ti (60 nm). Also, SION (30 nm) is used as an antireflection film. Thereafter, although not shown, contact plugs are formed between the second and subsequent metal wirings, and finally a cover film made of TEOS and SIN is formed. Thus, an FeRAM having a ferroelectric capacitor structure is formed.
[0021]
Electrical connection from the metal wiring 92 to the substrate can be realized by via-to-via contact by coupling the second plug 90 and the previously formed first plug 30. Will be possible. Compared with a normal semiconductor device, the FeRAM has an extra step corresponding to the ferroelectric capacitor structure, so that the aspect of the contact from the metal wiring 92 to the substrate increases. If an attempt is made to form a contact with this large aspect by a single etching, it may be difficult to embed the glue film in addition to the difficulty in etching itself. Forming the via-to-via contact as in this embodiment makes it possible to avoid such a problem.
[0022]
(Formation of alumina protective film)
Hereinafter, a method of forming the alumina protective film 70 referred to in FIG. 3A will be described. The alumina protective film 70 is formed using a CVD device using helicon wave plasma.
[0023]
FIG. 4 is a schematic sectional view of such a CVD apparatus 100. The CVD apparatus 100 includes a helicon wave plasma generation source 104 composed of a bell jar 102, a reaction furnace 106 coupled to the helicon wave plasma generation source 104, and a material supply unit 108 that supplies a film formation material to the reaction furnace 106.
[0024]
The helicon wave plasma source 104 has a dome-shaped bell jar 102 made of, for example, quartz. Around the bell jar 102, a helicon wave antenna 110 coupled to a helicon wave plasma power supply 109 is provided. Further, the bell jar 102 is surrounded by a solenoid coil 113. The solenoid coil 113 includes an inner coil that contributes to the propagation of the helicon wave and an outer coil that contributes to transport of the generated plasma. The helicon wave plasma source 104 is provided with a matching box 116 for adjusting electrical conditions for generating plasma in the bell jar 102.
[0025]
A substrate stage 118 is provided in the reaction furnace 106 so as to be coaxial with the bell jar 102. A substrate to be processed (film formation target) such as a semiconductor wafer is arranged on the substrate stage 118. The substrate stage 118 is also provided with a heater and a temperature detector for raising the temperature of the film formation target (not shown). A film formation target is carried in or out of the load lock chamber 124 through the gate valve 122. Further, a turbo molecular pump 128 is connected to the reactor 106 for exhausting gas inside through a gate valve 126.
[0026]
The raw material supply unit 108 is provided with a bottle container 130 containing a film forming raw material such as aluminum alkoxide. The bottle container 130 is placed in a thermostat 132 and is heated so as to obtain a constant temperature and vapor pressure. The raw material in the bottle container 130 is introduced into the reaction furnace 106 through the raw material gas introduction line 134 and the first gas introduction part 136 after being vaporized. In this case, the source gas introduction line 134 is heated by the heater 138 so that the gas is not liquefied during the transfer of the gas. The bottle container 130 is also provided with a carrier gas introduction line 140, only a part of which is shown, and adjusts the pressure in the bottle container 130 as needed. As the carrier gas, for example, argon gas is used.
[0027]
The source gas conveyed by the source gas introduction line 134 is introduced into the reaction furnace through the first gas introduction unit 136 by a vent line mechanism (not shown), or is exhausted without being introduced into the reaction furnace 106. Destroyed. The reason why the source gas is continuously supplied even in the case of discarding is to stabilize the flow rate of the source gas. Oxygen from the oxygen cylinder 142 is introduced into the reactor 106 through the oxygen introduction line 144 and the second gas introduction unit 146.
[0028]
The helicon wave plasma source 104 of the CVD apparatus configured as described above generates a helicon wave (Heusler wave) by the helicon wave antenna 110 and the solenoid coil 113, and 11 -10 13 / Cm 3 It is possible to generate a high density plasma. In addition, high-density plasma can be generated over a wide range of RF power (applied power). The plasma density of a parallel plate type plasma apparatus, which is a general plasma generation source, is 10 9 / Cm 3 That is, the CVD apparatus 100 can obtain a plasma density as large as two to four orders of magnitude. This high-density plasma propagates along the magnetic field created by the solenoid coil 113 and supplies high-density reactive species onto the substrate 120 with ion bombardment. Therefore, the organic component is more efficiently decomposed and removed from the substrate to be processed as compared with the high-temperature CVD.
[0029]
FIG. 5 shows an alumina film (Al film) using the CVD apparatus 100 shown in FIG. 4 according to the first embodiment of the present invention. 2 O 3 2) shows a flowchart 200 for forming a film. In step 202, the silicon substrate (substrate to be processed) 120 loaded from the load / lock chamber 124 is set on the substrate stage 118. As a film forming material, aluminum tri-secondary butoxide (Al (O-sec-C 4 H 9 ) 3 ). In this embodiment, film formation is performed under the following conditions.
[0030]
(Common conditions)
Film forming material: aluminum tri-secondary butoxide
Temperature of bottle container 130: 145 degrees Celsius
Gas pressure: 5 mTorr
Substrate temperature: 320 degrees Celsius
Number of repetitions: 40
(Deposition conditions)
Carrier gas flow rate: 0 sccm
Helicon wave plasma power output: 60W (13.56MHz)
Processing time: 8 seconds
Oxygen flow rate: 80 sccm
(Oxidation conditions)
Helicon wave plasma power supply output: 2000W (13.56MHz)
Processing time: 15 seconds
Oxygen flow rate: 100 sccm
Here, the common condition is a condition common to all processes, the deposition condition is a condition relating to the deposition process, and the oxidation condition is a condition relating to the oxidation process.
[0031]
In the temperature raising step 204, the silicon substrate is heated to a predetermined temperature such as 320 degrees Celsius. Note that this temperature is much lower than the temperature used in thermal CVD (eg, 700 degrees Celsius). In this embodiment, the temperature is raised to 320 ° C. over about 2 minutes.
[0032]
In the deposition step 206, an alumina film is deposited under the above-mentioned common conditions and deposition conditions. In this step, the plasma power output is set very low, such as 60 W. The aluminum tri-secondary butoxide introduced from the first gas introduction part 136 is poured down onto the silicon substrate 120 in a molecular state, or a precursor such as a partially-condensed dimer or trimer is formed. It is formed and becomes a seed, which is poured onto the silicon substrate 120. Note that the carrier gas flow rate is 0 sccm. In this embodiment, the temperature of the bottle container 130 is set to 145 degrees Celsius by the constant temperature bath 132, and a vapor pressure of about 1 Torr is obtained. This is because the raw material can be supplied by the pressure difference from the reaction furnace (the raw material gas introduction line 134 is heated to 170 degrees Celsius by the heater 138). Therefore, when the temperature conditions are changed or when the pressure difference with the reaction furnace is not sufficient, a carrier gas such as an argon gas having a flow rate of 5 sccm may be introduced.
[0033]
On the other hand, oxygen introduced from the second gas introduction unit 146 is dissociated by high-density plasma generated in the bell jar 102 and becomes an active species such as an oxygen radical. This active species is transferred onto the silicon substrate 120 due to the magnetic field generated by the solenoid coil 113. On the silicon substrate 120, aluminum oxide is deposited by the active species and the film forming raw material. From the viewpoint of preventing aluminum tri-secondary butoxide from decomposing in the gas phase and becoming particles (contaminant particles) and falling on the silicon substrate, the plasma power is reduced to 200 W or less, for example. In particular, it is desirable to set it to about 60 W. However, in the deposited film, in addition to alumina, extra components such as hydrogen and carbon generated by the reaction between the active species and the film forming raw material remain. The deposition step 206 is performed for 8 seconds.
[0034]
In the oxidation step 208, the valve of the reaction furnace 106 is closed to stop the supply of the raw material from the first gas introduction unit 136, and the gas from the raw gas introduction line 134 is exhausted by a vent line mechanism. In the oxidation step 208, the plasma power is set to a high output of 2000W. Oxygen is subsequently introduced from the second gas introduction unit 146 and dissociated by high-density plasma to become active species such as oxygen radicals. The flow rate of the supplied oxygen may be the same as or different from the flow rate in the deposition step, and is a value that can be appropriately adjusted. This active species is transferred onto the silicon substrate 120 due to the magnetic field generated by the solenoid coil 113. Since the plasma power is high power, the amount of active species generated increases, and reacts with hydrogen and carbon in the deposited alumina film to form CO 2. 2 And H 2 O is formed and vaporized to promote the densification of the alumina film. As described above, from the viewpoint of promoting the densification by oxidation, the plasma power in the oxidation step should be set to a high output of, for example, 1000 W or more, and particularly preferably about 2000 W. Oxidation step 208 is performed for 15 seconds.
[0035]
The deposition step 206 and the oxidation step 208 are repeated a predetermined number of times to form an alumina film having a desired thickness. In this embodiment, these steps are repeated 40 times to form a 50 nm alumina film. Therefore, the film formation amount per time is about 1.25 nm. By forming such a very thin film 40 times, it is possible to form a film with very dense coverage and excellent coverage, in addition to performing film formation safely at low temperature. Thereafter, the silicon substrate 120 on which the film forming process has been performed is taken out of the load lock chamber 124, and the film forming process ends (210).
[0036]
FIG. 6 shows an alumina film (Al) using the CVD apparatus 100 shown in FIG. 4 according to the second embodiment of the present invention. 2 O 3 3) shows a flowchart 300 for forming a film. The introduction of the silicon substrate 120 and the heating step 304 of the silicon substrate in the step 302 are the same as the step 202 and the heating step 204 described with reference to FIG. However, conditions in the deposition step 306 and the oxidation step 308 are different. In this embodiment, film formation is performed under the following conditions.
[0037]
(Common conditions)
Material for film formation: aluminum, tri, iso, proxide
Temperature of bottle container 130: 115 degrees Celsius
Gas pressure: 5 mTorr
Substrate temperature: 320 degrees Celsius
Number of repetitions: 5 times
(Deposition conditions)
Carrier gas flow rate: 5 sccm
Helicon wave plasma power output: 200W (13.56MHz)
Processing time: 60 seconds
Oxygen flow rate: 100 sccm
(Oxidation conditions)
Helicon wave plasma power supply output: 2000W (13.56MHz)
Processing time: 60 seconds
Oxygen flow rate: 100 sccm
Unlike the first embodiment, in the second embodiment, aluminum tri-isoproxide (Al (O-i-C) 3 H 7 ) 3 ). That is, the raw material gas is formed by sublimating the raw material in the bottle container 130. When this raw material is used, the amount of hydrogen and carbon is smaller than that of the raw material used in the first embodiment (the number of C and H per Al is smaller), so that the hydroxyl groups (OH) in the alumina film tend to decrease. Is advantageous. In addition, the solid source can supply more source gas than the liquid source. For example, if the temperature of the bottle container 130 is the same, it is possible to supply a source gas at a larger flow rate for the solid source than for the liquid source. Therefore, it is preferable to use a solid raw material from the viewpoint of quickly performing the film forming process. On the other hand, the liquid raw material has an advantage that the flow rate and the remaining amount are easier to control than the solid raw material.
[0038]
The thickness of the alumina film formed in both the first embodiment and the second embodiment is 50 nm. In the second embodiment, the number of repetitions of the deposition step and the oxidation step is only five times, but the deposition time is as long as 60 seconds, and the film formation amount per time is 10 nm. It is formed thick. Although it is possible to form the film safely and at a low temperature even if the film is formed thick at a time in this way, from the viewpoint of improving the film density, a cycle of forming the film thin as in the first embodiment is performed many times. Is preferred.
[0039]
(Evaluation)
The inventor of the present application evaluated the effect of hydrogen contained in the alumina protective film on the ferroelectric film in the research that forms the basis of the present invention. A ferroelectric capacitor structure is formed, and a 50 nm alumina protective film is formed under various conditions listed in FIG. Then, a heat treatment at 650 ° C. was performed for 60 minutes to diffuse hydrogen (H) in the alumina protective film out of the protective film. Although H also diffuses into the gas phase, it also diffuses into the ferroelectric film, so that the reduction action caused by hydrogen causes deterioration of polarization. Thereafter, the entire surface was etched to evaluate how the ferroelectric characteristics changed. Specifically, the capacitor structure includes a Pt / Ti lower electrode with a thickness of 175 nm / 20 nm, a ferroelectric film of PLZT with a thickness of 200 nm, and an IrO film with a thickness of 200 nm. 2 Are formed in order by sequentially depositing the upper electrodes by a sputtering method. Then, the upper electrode was processed into a 50 × 50 μm square, and the PLZT film was also etched.
[0040]
FIG. 7 shows film forming conditions for ten types of test samples A to J as shown in the leftmost column. The second column from the left of this chart indicates that the film is formed by sputtering, and only the sample J complies with this condition (this sample corresponds to a protective film by a conventional method). Other samples are formed by CVD using helicon wave plasma as in the present embodiment. The third and fourth columns show the substrate temperature and the carrier gas flow rate in the deposition process. The fifth and sixth columns (rightmost column) from the left show the oxidation time and plasma power in the oxidation step. Other film forming conditions are common to all test samples A to J except sample I. For example, the final film thickness is 50 nm, and the number of times of deposition and oxidation is 5 times. That is, the plasma power in the deposition step is 200 W, and the film forming material is aluminum tri-iso-proxyd which is solid at room temperature.
[0041]
FIG. 8 shows the switching charge (μC / cm) when a voltage of 3 volts is applied between the capacitor electrodes for these test samples A to J. 2 ) Is shown in a box-whisker diagram. This switching charge amount indicates the magnitude of the polarization (the height of the hysteresis). That is, when the ferroelectric is reduced and deteriorated due to the hydrogen diffused by the heat treatment at 650 ° C., the measured switching charge is also reduced. Desirably, the median is large and the variation is small. As is clear from the figure, the median value of sample B is lower than the other samples. Therefore, it turns out that an oxidation time of 30 seconds is not enough, and a longer time (for example, 60 seconds) is required. In addition, since the sample D is not preferable because the variation between the maximum value and the minimum value is large, it is found that the plasma power should be larger than 1000 W (for example, 2000 W). Thus, optimization can be achieved by changing various film forming conditions. In this example, the number of repetitions of the deposition and oxidation steps is five, but it is also possible to change and evaluate the number of repetitions.
[0042]
Next, the evaluation of the alumina film made by the present inventors will be described. First, in order to evaluate the denseness of the alumina film, the density of the alumina film was measured by using the XRR (X-ray reflectivity film thickness measurement) method. An alumina film having a thickness of 50 nm formed on a silicon substrate by using the helicon wave plasma CVD apparatus described above is used.
[0043]
FIG. 9 shows the relationship between the plasma power and the alumina film density in the deposition process. A graph 402 corresponds to a case where a 50 nm-thick alumina film is formed by repeating the deposition step and the oxidation step five times. As shown, the plasma power and the alumina film density are in a proportional relationship. Therefore, the film density increases or decreases according to the magnitude of the plasma power. From the viewpoint of suppressing particle particles in the deposition step, it is preferable that the plasma power be low. However, a certain amount of plasma power is required from the viewpoint of plasma stabilization. On the other hand, when the plasma power is fixed and the number of repetitions is changed, a film density of a value as shown by coordinates 404 in the case of 15 times and a value of coordinates 406 in the case of 30 times is obtained. That is, as the number of repetitions increases, the film density also increases. From the above results, it can be seen that it is effective to increase the number of repetitions with a low plasma power of 200 or less (especially about 60 W) in order to improve the density while suppressing the generation of particles.
[0044]
FIG. 10 shows the relationship between the oxidation time and the film density in the oxidation step. By examining this relationship, it is possible to find the minimum time required for oxidation. The evaluation target is an alumina film formed to a thickness of 50 nm on a silicon substrate. The plasma power in the deposition step prior to oxidation is 60W. Since the film density for oxidation for 15 seconds or more has not changed, it can be seen that the film is saturated in about 15 seconds. In addition, since there is no change in the graph when the number of repetitions is set to 30 or 35, it can be seen that the number of repetitions is saturated at about 30. In consideration of such saturation, the film formation amount per one time is 50/30 = 1.67 nm, which can be said to be about 2 nm or less.
[0045]
As described above, according to the embodiment of the present invention, it is possible to form an alumina protective film having good step coverage even for a finer FeRAM structure. Specifically, it is possible to perform film formation while suppressing deterioration of the polarization characteristics of the ferroelectric substance for FeRAM. That is, the alumina protective film can be formed while maintaining a high switching charge amount. Further, since a safe aluminum alkoxide is used without using a dangerous raw material such as TMA, it is possible to form a film safely.
[0046]
According to the embodiment of the present application, due to the good coverage characteristics of the alumina protective film to be formed, it is possible to form a good film even on the capacitor structure which is etched at once.
[0047]
According to the embodiment of the present application, since helicon wave plasma is used, high-output and low-output plasma can be satisfactorily generated.
[0048]
According to the embodiment of the present application, aluminum tri-secondary butoxide (Al (O-sec-C 4 H 9 ) 3 Since a liquid material such as that described in (1) is used, for example, the supply amount of the material can be accurately controlled.
[0049]
According to the embodiment of the present application, aluminum tri-isoproxide (Al (OiC) 3 H 7 ) 3 Since a solid material such as that described in (1) is used, it is possible to improve the film formation rate by, for example, quickly supplying the raw material.
[0050]
Although the present invention has been described with reference to particular embodiments, the invention is not limited thereto. For example, it is possible to use a Pt / Ti laminated structure instead of Ir as the lower electrode. Further, instead of PZT and PLZT, SBT and SBTN can be used as the ferroelectric material. Furthermore, instead of forming the ferroelectric film by MOCVD, a sol-gel method or a sputtering method can be used.
[0051]
Hereinafter, means taught by the present invention will be listed.
[0052]
(Supplementary Note 1) A method for manufacturing a ferroelectric memory, comprising: a step of forming a capacitor structure for the ferroelectric memory; and a step of forming the protective film.
The step of forming the capacitor structure includes a step of forming a lower electrode film on a semiconductor substrate, a step of forming a ferroelectric film on the lower electrode, and a step of forming an upper electrode film on the ferroelectric film. ,
The step of forming the protective film,
A temperature increasing step of introducing a film formation target including the capacitor structure into a reaction furnace for performing plasma CVD, and heating the film formation target to a predetermined temperature;
A deposition step of introducing an alumina raw material comprising aluminum alkoxide and oxygen into the reactor under low-power plasma power conditions;
An oxidation step of introducing oxygen under high-power plasma power conditions without introducing the alumina raw material into the reactor;
A method of manufacturing a ferroelectric memory, wherein a protective film having a desired thickness is formed on the object to be formed by repeating the deposition step and the oxidation step a plurality of times.
[0053]
(Supplementary Note 2) In the manufacturing method according to Supplementary Note 1, the step of forming the capacitor structure further includes a step of collectively etching the upper electrode film, the ferroelectric film, and the lower electrode film. Manufacturing method.
[0054]
(Supplementary Note 3) The method according to Supplementary Note 1, wherein a film formation amount per one time of the deposition step and the oxidation step, which is repeated a plurality of times, is 2 nm or less.
[0055]
(Supplementary Note 4) The method according to Supplementary Note 1, wherein the plasma used is helicon wave plasma.
[0056]
(Supplementary Note 5) In the production method according to Supplementary Note 1, the alumina raw material may be aluminum tri-secondary butoxide (Al (O-sec-C 4 H 9 ) 3 ).
[0057]
(Supplementary Note 6) In the production method according to Supplementary Note 1, the alumina raw material may be aluminum tri-isoproxide (Al (OiC). 3 H 7 ) 3 ).
[0058]
(Supplementary note 7) The method according to supplementary note 1, wherein the ferroelectric film is made of a material selected from the group consisting of PZT, PLZT, SBT, and SBTN.
[0059]
(Supplementary Note 8) The method according to supplementary note 1, wherein the lower electrode has a Pt / Ti laminated structure.
[0060]
【The invention's effect】
As described above, according to the present invention, it is possible to form an excellent alumina protective film even on a FeRAM structure with a finer structure.
[0061]
[Brief description of the drawings]
FIG. 1 shows a schematic diagram of a ferroelectric capacitor structure.
FIG. 2 is a diagram (part 1) illustrating a manufacturing process of the ferroelectric memory;
FIG. 3 is a diagram (part 2) illustrating a step of manufacturing the ferroelectric memory;
FIG. 4 is a schematic view of a helicon wave plasma CVD apparatus used in the embodiment of the present invention.
FIG. 5 is a flowchart for forming an alumina protective film according to the embodiment of the present invention.
FIG. 6 shows another flowchart for forming an alumina protective film according to the embodiment of the present invention.
FIG. 7 is a chart showing conditions for forming an alumina protective film.
FIG. 8 is a diagram showing a switching charge amount for each sample.
FIG. 9 is a graph showing the relationship between plasma power and alumina film density in a deposition step.
FIG. 10 is a graph showing a relationship between an oxidation time and an alumina film density.
[Explanation of symbols]
10 Semiconductor substrate
20 MOS transistors
22 Interlayer insulating film
30 first plug
40 lower electrode
50 Ferroelectric
60 upper electrode
70 Alumina protective film
80 Interlayer insulation film
90 Second plug
92 metal wiring
94 Contact Hole
100 CVD equipment
102 Belja
104 Helicon Wave Plasma Source
106 reactor
108 Raw material supply unit
110 Helicon wave antenna
113 solenoid coil
116 Matching Box
118 Substrate stage
120 Substrate to be processed
122 Gate valve
124 Road Lock Room
126 Gate valve
128 turbo molecular pump
130 bottle container
132 constant temperature bath
134 Source gas introduction line
136 First gas inlet
138 heater
140 Carrier gas introduction line
142 oxygen cylinder
144 Oxygen introduction line
146 Second gas inlet

Claims (5)

強誘電体メモリの製造方法であって、前記強誘電体メモリ用のキャパシタ構造を作成する工程と、前記保護膜を成膜する工程より成り、
前記キャパシタ構造を作成する工程が、半導体基板に下部電極膜を形成する工程と、前記下部電極に強誘電体膜を形成する工程と、前記強誘電体膜に上部電極膜を形成する工程より成り、
前記保護膜を成膜する工程が、
プラズマCVDを行うための反応炉に、前記キャパシタ構造を含む成膜対象物を導入し、所定の温度に加熱する昇温工程と、
低出力のプラズマ電力条件の下に、アルミニウム・アルコキシドより成るアルミナ原料と酸素とを前記反応炉に導入する堆積工程と、
高出力のプラズマ電力条件の下に、前記反応炉に前記アルミナ原料を導入することなしに、酸素を導入する酸化工程
より成り、前記堆積工程および前記酸化工程を複数回繰り返すことによって、所望の厚さの保護膜が前記成膜対象物に形成されることを特徴とする強誘電体メモリの製造方法。
A method of manufacturing a ferroelectric memory, comprising: a step of forming a capacitor structure for the ferroelectric memory; and a step of forming the protective film,
The step of forming the capacitor structure includes a step of forming a lower electrode film on a semiconductor substrate, a step of forming a ferroelectric film on the lower electrode, and a step of forming an upper electrode film on the ferroelectric film. ,
The step of forming the protective film,
A temperature increasing step of introducing a film formation target including the capacitor structure into a reaction furnace for performing plasma CVD, and heating the film formation target to a predetermined temperature;
A deposition step of introducing an alumina raw material comprising aluminum alkoxide and oxygen into the reactor under low-power plasma power conditions;
Under high-power plasma power conditions, without introducing the alumina raw material into the reactor, comprises an oxidation step of introducing oxygen, and by repeating the deposition step and the oxidation step a plurality of times, a desired thickness is obtained. A method of manufacturing a ferroelectric memory, characterized in that a protective film is formed on the object to be formed.
請求項1記載の製造方法において、前記キャパシタ構造を作成する工程が、更に、前記上部電極膜、前記強誘電体膜および前記下部電極膜を一括してエッチングする工程より成ることを特徴とする製造方法。2. The manufacturing method according to claim 1, wherein the step of forming the capacitor structure further comprises a step of etching the upper electrode film, the ferroelectric film, and the lower electrode film all at once. Method. 請求項1記載の製造方法において、使用するプラズマが、ヘリコン波プラズマであることを特徴とする製造方法。2. The method according to claim 1, wherein the plasma used is helicon wave plasma. 請求項1記載の製造方法において、前記アルミナ原料が、アルミニウム・トリ・セカンダリ・ブトキシド(Al(O−sec−C)より成ることを特徴とする製造方法。Manufacturing process in the production method of Claim 1, wherein the alumina raw material, characterized in that made of aluminum tri-secondary butoxide (Al (O-sec-C 4 H 9) 3). 請求項1記載の製造方法において、前記アルミナ原料が、アルミニウム・トリ・イソ・プロキシド(Al(O−i−C)より成ることを特徴とする製造方法。Manufacturing process in the production method of Claim 1, wherein the alumina raw material, characterized in that made of aluminum tri-iso-Purokishido (Al (O-i-C 3 H 7) 3).
JP2002221722A 2002-07-30 2002-07-30 Method for manufacturing ferroelectric memory Withdrawn JP2004063891A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002221722A JP2004063891A (en) 2002-07-30 2002-07-30 Method for manufacturing ferroelectric memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002221722A JP2004063891A (en) 2002-07-30 2002-07-30 Method for manufacturing ferroelectric memory

Publications (1)

Publication Number Publication Date
JP2004063891A true JP2004063891A (en) 2004-02-26

Family

ID=31941955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002221722A Withdrawn JP2004063891A (en) 2002-07-30 2002-07-30 Method for manufacturing ferroelectric memory

Country Status (1)

Country Link
JP (1) JP2004063891A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064821A (en) * 2007-09-04 2009-03-26 Hokkaido Univ Method and apparatus for forming insulating film on surface of semiconductor substrate
JP2009129965A (en) * 2007-11-20 2009-06-11 Fujitsu Microelectronics Ltd Film formation method and method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064821A (en) * 2007-09-04 2009-03-26 Hokkaido Univ Method and apparatus for forming insulating film on surface of semiconductor substrate
JP2009129965A (en) * 2007-11-20 2009-06-11 Fujitsu Microelectronics Ltd Film formation method and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR100763559B1 (en) Method of forming a ferroelectric layer and method of manufacturing a ferroelectric capacitor
US6300212B1 (en) Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide
JP3961399B2 (en) Manufacturing method of semiconductor device
JP4493208B2 (en) Nonvolatile memory device and manufacturing method thereof
US20060214204A1 (en) Ferroelectric structures and devices including upper/lower electrodes of different metals and methods of forming the same
JP2003174146A (en) Ferroelectric material capacitor and method of manufacturing the same
KR20010027867A (en) Thin film formation apparatus and method for forming capacitor of semiconductor device using the same
JP2004214569A (en) Ferroelectric capacitor, method for manufacturing same, and semiconductor device
KR20090017758A (en) Method of forming a ferroelectric capacitor and method of manufacturing a semiconductor device using the same
US20120171784A1 (en) Magnetron-sputtering film-forming apparatus and manufacturing method for a semiconductor device
US20090315144A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2011096818A (en) Semiconductor apparatus and method of manufacturing the same
US7811834B2 (en) Methods of forming a ferroelectric layer and methods of manufacturing a ferroelectric capacitor including the same
JP3800294B2 (en) Semiconductor device and manufacturing method thereof
US7501325B2 (en) Method for fabricating semiconductor device
JP2009094311A (en) Method of manufacturing semiconductor device
US7368300B2 (en) Capacitor in semiconductor device and method for fabricating the same
KR100433465B1 (en) Method of vapor phase growth of metal oxide dielectric film and apparatus for vapor phase growth of metal oxide dielectric material
JP2010062378A (en) Semiconductor device and method of manufacturing the same
JP2004193280A (en) Semiconductor device and its manufacturing method
JP2007081410A (en) Ferroelectric film, ferroelectric capacitor forming method, and ferroelectric capacitor
KR20050056408A (en) Method of manufacturing capacitor for semiconductor device
JP2004063891A (en) Method for manufacturing ferroelectric memory
KR100382742B1 (en) Method for forming capacitor of semiconductor device
JP2009266967A5 (en)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051004