JP2003318738A

JP2003318738A - Ｐｗｍ装置、及び、その設計方法

Info

Publication number: JP2003318738A
Application number: JP2002116476A
Authority: JP
Inventors: Junichi Into; 純一印東
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2002-04-18
Filing date: 2002-04-18
Publication date: 2003-11-07

Abstract

(57)【要約】【課題】ＨＤＬ化に最適なＰＷＭ装置及びその設計方
法に関する特許で、ＨＤＬのＩＰ化に適するＰＷＭを生
成可能なＰＷＭ装置の実現を目的としている。特に高速
動作でも問題なく合成可能なＰＷＭ装置を実現できるよ
うにする。【解決手段】１：オン幅データ及びオフ幅データの入
力端子２：すくなことも２つのステートを有するステートマシ
ン記述よりなるＰＷＭ装置３：前記ステートは、オン状態とオフ状態に対応するよ
うに割り付け４：カウント手段もＰＷＭを実現するステート中に記述

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＷＭ装置に関
し、詳しくは複写機等に用いるスイッチングレギュレー
タ等の電源制御回路や、高圧電源や、モータ制御に適し
たＰＷＭ信号を生成可能なＰＷＭ装置に関するものであ
る。

【０００２】

【従来の技術】従来、ＰＷＭの設計には、回路設計での
設計、特にランダムロジックでの設計が主であった。た
まに順序回路を用いた場合でも、通常順序回路の回路は
チェックがしにくく、第３者が回路を見ても，設計の把
握をしにくい問題がある。

【０００３】特に（例特開平０６−０９０５９５）で
は、順序回路を用いた例であるが、ＨＤＬでの設計を意
識していないため，カウンタと波形生成回路間に波形出
力制御部等を構成し、そのデータで計数手段をリロード
したりすることで、基準信号を生成し，その後段でステ
ートマシンをもちいてその信号をもとにＰＷＭ信号を生
成するような仕様となっており、そのスペックを回路記
述から簡単に読み出しての自由な設計変更は困難であ
る。また回路的にも余計なリロード等の作業が入り煩雑
である。さらに、順序回路のステートの取り方等には一
切言及されていない。

【０００４】

【発明が解決しようとする課題】昨今、ＨＤＬ等の言語
記述で設計し、論理合成ツールで回路を合成する手法
が、増えてきている。この手法で、従来のＰＷＭ装置を
置き換えようとすると，記述が回路をイメージしたもの
に近くなり、非常に第３者には理解しずらいものにな
る。

【０００５】特に、ＨＤＬ情報をＩＰ化（データべース
化）して、かつ、仕様変更をＩＰに対して行う場合、記
述と実際の動作の仕様との関係が一対一で明確にならな
いと、ミスの原因となり、かつ、修正に余計な工数がか
かる問題がある。

【０００６】また、複数のＰＷＭを用いる複写機の電源
制御などでは、それを各仕様に対応した回路を個別に設
計すると、１：異なったＰＷＭ仕様（オフタイム固定ＰＷＭ，周波
数固定ＰＷＭ等）にたいして、個別の設計をする工数が
大となる。２：それらを複数個使用時には、必要以上に回路が増大
する。

【０００７】また、回路イメージのＨＤＬ記述をする
と、汎用性がなくなり、設計変更への対応が困難とな
る。

【０００８】そこで、本発明は、ＶＤＨＬでの設計記述
においても，ＰＷＭの仕様が記述を読むことで非常に簡
単に理解でき、かつ、異なった仕様のＰＷＭの設計時、
設計仕様変更容易な、かつ、設計工数削減で、ＰＷＭ装
置の回路規模の削減可能な、ＰＷＭ装置、設計方法を提
供することを目的としている。また、オープンソースと
してのＩＰ（データベース）に適したＰＷＭ装置を提供
することを目的としている。さらに、ＰＷＭを高速化す
る場合にも，カウンタの制御を簡単に変更可能とし、タ
イミングの余裕を作ることを簡単とすることを目的とし
ている。

【０００９】

【課題を解決するための手段】基準となるオンタイム、
オフタイム情報を入力する信号端子又は、それを格納す
るレジスタを具備し、前記オンタイム情報、オフタイム
情報を読み込み、ＰＷＭ信号を生成するステートマシン
記述で設計可能なＰＷＭ装置を構成した。

【００１０】前記ステートは少なくとも２つのステート
を有する用に構成した。

【００１１】当該ＰＷＭ装置は２つのステートを有し、
そのステートはＰＷＭ信号のＯＮタイムに対応するステ
ートと、オフタイムに対応するステートよりなる様に構
成した。

【００１２】また，前記ＰＷＭ装置のステートマシン記
述は、ＨＤＬの記述に変換され、又は，最初からＨＤＬ
によるステートマシン記述によって記載され、合成ツー
ルによって論理合成によって生成できるように構成し
た。

【００１３】さらに、前記ＰＷＭ装置は、ＶＨＤＬの一
つのプロセスで記述される様に構成した。

【００１４】また、前記ＰＷＭ装置のＰＷＭを生成する
ために必要な計数手段が、ＰＷＭ装置の有するステート
中に記述される様に構成した。そして、前記ステートマ
シンによるＰＷＭ設計方法を提案した。

【００１５】本発明では、ＰＷＭ装置をステートマシン
で、かつ、ＨＤＬ設計に適したステート、インタフェー
スのとり方を用いることで、ＨＤＬでの設計、又は設計
変更、仕様変更を効率的に行える作用がある。また，Ｐ
ＷＭ信号をそのＯＮ状態とオン状態をステートとして用
いることにより、ＰＷＭの動作がステートを見ること
で、簡単に把握できる作用がある。また一つのＶＨＤＬ
のプロセスで記述できるようにしたことで，記述及び設
計がより簡単にできる作用がある。また，ステートマシ
ン記述を簡単にＨＤＬに変換し、合成可能としたので、
ステートマシン記述をすることで、簡単に回路設計、及
び設計変更を実現できる。かつ、カウンタ部分もステー
ト中に記述することで、ＰＷＭの使用に合わせて、カウ
ンタ使用も簡単に変更可能な作用がある。

【００１６】

【発明の実施の形態】（第１の実施例）図１（ａ）に、
第１の実施例のステートマシンでの設計例を記す。図１
（ｂ）に第１の実施例のブロック図（インタフェースを
説明する図）を記す。図２に図１（ｂ）の入力信号、Ｃ
ＬＫ、ＲＳＴ，ＯＮ１＜７：０＞，ＯＦＦ１＜７：０＞
と、内部信号ＴＥＭＰ＜７：０＞とＣＯＵＮＴ＜７：０
＞、及び出力信号ＰＷＭＯＵＴのタイミングチャートを
示す。

【００１７】前記ＯＮ１＜７：０＞，ＯＦＦ１＜７：０
＞の入力端子の直前又は，直後に図示していないが、そ
れぞれ８ビット幅を有するレジスタが接続されていても
かまわない。このレジスタにＣＰＵ等を使って、イニシ
ャルのＰＷＭのオン幅データ、オフ幅データをそれぞれ
書いておく。

【００１８】入力信号、ＣＬＫ、ＲＳＴは、ともに図１
（ｂ）のブロックの入力端子に、図２に示すＣＬＫ，Ｒ
ＳＴの信号が入力される。ＯＮ＜７：０＞，ＯＦＦ＜
７：０＞にも、図２のタイミングチャートに示すように
それぞれ０５Ｈ（ヘキサデータ），０３Ｈ（ヘキサデー
タ）が定数として入力されている．次に動作について説
明する。

【００１９】動作、及びアルゴリズムにかんしては、図
１（ａ）にシグナルフローグラムとして図示している。
このブロックの動作は、図２のタイミングチャートのよ
うに動作する。

【００２０】次に、図１（ａ）、図２を用いてこの詳細
の動作について説明する。

【００２１】図１（ａ）は２つのステートからできてい
るステートマシンで構成されている。具体的には，ＰＷ
Ｍのオフタイムに対応する１のＳｔａｔｅ０，ＰＷＭの
オンタイムに対応する２のＳｔａｔｅ１の２ステートで
構成されているステートマシンである。

【００２２】ここで、６はＩｎｉｔ＿ｈｓｍ１は、リセ
ット信号を与える仮のシンボルであり、単にリセット信
号をあたえるためのシンボルである。

【００２３】ここからあたえられたリセット信号は、図
１（ａ）のＲＳＴ端子に加えられるリセット信号と等価
である。そのイニシャル時の条件が５のＲｓｔの記述の
部分で表示されており、具体的にはＰＷＭＯＵＴを０
（Ｌレベル）、ＴＥＭＰレジスタをオール０（Ｌ）、Ｃ
ＯＵＮＴレジスタをオール１（Ｈ）に設定してＰＷＭ装
置をイニシャライズしている。今、ＬＯＷレベルでリセ
ットする仕様と仮定し、その信号が入力されると、Ｓｔ
ａｔｅ０にステートが移動する。それに対応するＶＨＤ
Ｌの記述が、図５のｉｎｉｔｉａｌｐｒｏｃｅｓｓに
対応する。そして、リセット後Ｓｔａｔｅ０にはいるよ
うに記述されている。

【００２４】そして、ｉｎｉｔｉａｌｐｒｏｃｅｓｓ
でそのレジスタの最大値に設定されたＣＯＵＮＴレジス
タは、Ｓｔａｔｅ０にはいると、ＣＬＫの入力クロック
が入るたびにカウントアップするカウンタ動作をするレ
ジスタである。

【００２５】記述ではこのカウンタＣＯＵＮＴの値と、
ＴＥＭＰレジスタをクロック毎に比較して、一致するた
びにＴＥＭＰレジスタにＰＷＭ信号のオンデータＯＮ
１、オフデータＯＦＦ１のデータを交互に加え、その一
致する毎にＰＷＭ出力信号をＨからＬ−Ｈと切り替える
ことでＰＷＭを生成可能となっている。このアルゴリズ
ムをステートマシンに書いたのが図１（ａ）で、具体的
にはＳｔａｔｅ０とＳｔａｔｅ１でＰＷＭ信号が生成さ
れ，ＰＷＭＯＵＴ端子からＰＷＭ信号が出力される様に
構成されていて、Ｓｔａｔｅ０がオフ状態に対応するス
テート、Ｓｔａｔｅ１がオン状態に対応するステートと
考えることができる。

【００２６】ＣＯＵＮＴのビット幅がＴＥＭＰレジスタ
のビット幅と同じ幅という条件では、ＣＯＵＮＴ＝ＴＥ
ＭＰの条件でステートをＳｔａｔｅ０からＳｔａｔｅ１
へ、又はＳｔａｔｅ１からＳｔａｔｅ０に切り替え、切
り替えるたびにＳｔａｔｅ０からＳｔａｔｅ１への遷移
の場合は、ＴＥＭＰにそれまでのＴＥＭＰの値にＯＮ１
のデータ（オン幅データ）を足し、Ｓｔａｔｅ１からＳ
ｔａｔｅ０への遷移の場合は、ＴＥＭＰにそれまでのＴ
ＥＭＰの値にＯＦＦ１のデータ（オフ幅データ）を足
し、かつＰＷＭＯＵＴの信号をＳｔａｔｅ０にいるとき
は，１（Ｈ）に設定し、Ｓｔａｔｅ１にいるときは０
（Ｌ）にすることで、容易に図３のＰＷＭＯＵＴ信号に
相当する、Ｈレベルがオンタイム、Ｌレベルがオフタイ
ムのＰＷＭ信号を生成することができる．この場合、当
然ＯＮタイムオフタイムのレベルを逆にすることもステ
ートの出力記述をかえることで容易に可能である。

【００２７】この場合、ＯＮタイム、ＯＦＦタイムは、
ＣＯＵＮＴ値の最大値より小さい値であれば任意に設定
できる自由度がある。

【００２８】このようにステートマシンのシグナルフロ
ーグラフで設計した図１（ａ）のアルゴリズムをＨＤＬ
変換した記述を図５に示す。

【００２９】最近のツールでは、図１（ａ）のフローを
自動的にＣＡＤに入力すれば自動的に図５のＨＤＬを作
成することも可能である。

【００３０】同時に本実施例の場合には、Ｓｔａｔｅ１
（オフステート）にいる時間＝ＰＷＭＯＵＴのオフ時
間、Ｓｔａｔｅ２（オンステート）にいる時間＝ＰＷＭ
ＯＵＴのオン時間の正確な関係、すなわち、実際のＯＮ幅＝ＯＮ１×ＴＰ実際のＯＦＦ幅＝ＯＦＦ１×ＴＰ（クロックの１周期を
ＴＰ）があるため，非常に簡単に出力ＰＷＭの状態が把握で
き、設計変更に対応しやすいアーキテクチャ的メリット
がある。

【００３１】次に，非常に高速クロックをＰＷＭに用い
る場合には、図１（ａ）と同じシグナルフローグラムで
表現できるが，ＨＤＬに表現したときには異なり，図６
のように、ｓｔａｔｅ０、及びｓｔａｔｅ１の両ステー
トでＣＯＵＮＴ＝ＴＥＭＰの条件が成立したとき，ＣＯ
ＵＮＴ＜＝ＣＯＵＮＴ＋１；を省略すると、（図６参
照）ＣＯＵＮＴもプロセス中に記述をしていれば、図３
のようにＴＥＭＰ＝ＣＯＵＮＴ時にＣＵＮＴのカウント
を停止させることができるため，この条件での処理時間
を十分確保可能なハード構成を実現できるメリットがあ
る。ただし、実際のＯＦＦ１、ＯＮ１データと、実際の
ＰＷＭのＯＮ幅、オフ幅の関係が、クロックの１周期を
ＴＰとすれば実際のＯＮ幅＝ＯＮ１×（ＴＰ＋１）実際のＯＦＦ幅＝ＯＦＦ１×（ＴＰ＋１）となり、計算が若干面倒となるデメリットもある。

【００３２】（実施例２）図４に第２の実施例を示す。

【００３３】シグナルフローグラムは、実施例１と同一
であるが、ＣＯＵＯＮＴの記述をステートのそとに出
し、かつ一つのプロセスで記述されている点がポイント
である。

【００３４】そのＨＤＬソースのスクリプトを図７に示
す。実際のＯＮ幅＝ＯＮ１×ＴＰ実際のＯＦＦ幅＝ＯＦＦ１×ＴＰとなり、ＰＷＭの周波数、ｄｕｔｙをＯＮ１，ＯＦＦ１
を修正することで簡単に変更可能となる。また、その値
の把握も簡単である。

【００３５】具体的には、ＯＮ１＝ＯＦＦ１の出たとす
れば周波数固定のＰＷＭであり、（ＣＰＵで、その値を
切り替えることで任意の周波数を自由に設定かのうであ
る。同時にＯＦＦ１，ＯＮ１の値を互いに異なった値を
用いることにより、簡単にｄｕｔｙの変更が可能であ
る。同時に，ＯＮ１，ＯＦＦ１の値のどちらかを固定値
にして、他方をＣＰＵで修正することにより、オフタイ
ム固定、オンタイム固定ＰＷＭも簡単に実現可能であ
る。

【００３６】この場合、３−１の記述のようにＣＯＵＯ
ＮＴの記述をステートのそとに出してあるので合成する
と、ＣＯＵＮＴのレジスタは、多くの場合、フリーラン
カウンタとなし、合成後の回路を簡単にし、小さくする
ことが可能である。また、一つのプロセスで記述されて
いるので、イニシャライズが簡単にでき記述もシンプル
となり、記述の把握が簡単となり設計変更が容易となる
メリットがある。

【００３７】

【発明の効果】以上説明したように、本発明によれば，
ＰＷＭ装置を簡単なステートマシン記述で実現できるよ
うにしたので、ＨＤＬでのＰＷＭ装置の設計が簡単にな
り、設計工数が削減できる。かつ、ＩＰ化に適したＨＤ
Ｌソース及び、設計資産を蓄積可能である。

【００３８】とくに、ＰＷＭ信号をそのＯＮ状態とオフ
状態をステートとして用いることにより、ＰＷＭの動作
がステートを見ることで、簡単に把握でき、周波数固
定、オフタイム固定等のＰＷＭを同一の記述で簡単に実
現できる効果がある。また一つのＶＨＤＬのプロセスで
記述できるようにしたことで，記述及び設計がより簡単
にできる効果がある。また，ステートマシン記述を簡単
にＨＤＬに変換し、合成可能としたので、ステートマシ
ン記述をすることで、簡単に回路設計、及び設計変更を
実現できる効果がある。かつ、カウンタ部分もステート
中に記述することで、ＰＷＭの使用に合わせて、カウン
タ使用も簡単に変更可能な効果がある。

【図面の簡単な説明】

【図１】（ａ）は第１の実施例のステートマシンでの設
計例、（ｂ）は第１の実施例のインタフェースを示した
図である。

【図２】第１の実施例の動作タイミングを示した図であ
る。

【図３】第１の実施例の他の動作タイミングを示した図
である。

【図４】第２の実施例の動作タイミングを示した図であ
る。

【図５】第１の実施例のスクリプト例を示した図であ
る。

【図６】第１の実施例の他のスクリプト例を示した図で
ある。

【図７】第２の実施例のスクリプト例を示した図であ
る。

【符号の説明】

１，２ステートマシンのステート３，４ステートマシンの遷移状態及び遷移条件

Claims

【特許請求の範囲】

【請求項１】基準となるオンタイム、オフタイム情報
を入力する信号端子又は、それを格納するレジスタを具
備し、前記オンタイム情報、オフタイム情報を読み込
み、ＰＷＭ信号を生成するステートマシン記述で設計さ
れたＰＷＭ装置。
【請求項２】前記ステートは少なくとも２つのステー
トを有するＰＷＭ装置。
【請求項３】当該ＰＷＭ装置は２つのステートを有
し、そのステートはＰＷＭ信号のＯＮタイムに対応する
ステートと、オフタイムに対応するステートよりなるＰ
ＷＭ装置。
【請求項４】前記ＰＷＭ装置のステートマシン記述
は、ＨＤＬの記述に変換され、又は，最初からＨＤＬに
よるステートマシン記述によって記載され、合成ツール
によって論理合成によって生成されることを特徴とした
ＰＷＭ装置。
【請求項５】前記ＰＷＭ装置は、ＶＨＤＬの一つのプ
ロセスで記述されることを特徴としたＰＷＭ装置。
【請求項６】前記ＰＷＭ装置のＰＷＭを生成するため
に必要な計数手段が、ＰＷＭ装置の有するステート中に
記述されていることを特徴としたＰＷＭ装置。
【請求項７】前記ステートマシンによるＰＷＭ設計方
法。