JP2003315571A - 平面光導波回路デバイス及びその製造方法 - Google Patents
平面光導波回路デバイス及びその製造方法Info
- Publication number
- JP2003315571A JP2003315571A JP2002120665A JP2002120665A JP2003315571A JP 2003315571 A JP2003315571 A JP 2003315571A JP 2002120665 A JP2002120665 A JP 2002120665A JP 2002120665 A JP2002120665 A JP 2002120665A JP 2003315571 A JP2003315571 A JP 2003315571A
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- patterns
- waveguide circuit
- pattern
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
(57)【要約】
【課題】 リフトオフ配線プロセスにおけるレジスト収
縮を抑制し、配線パターン寸法精度を向上させる平面光
導波回路デバイスの製造方法を提供することである。 【解決手段】 平面光導波回路デバイスの製造方法であ
って、コアとクラッドから成る光導波回路上にリフトオ
フ用マスク層を形成し、各コアに対応する複数の第１パ
ターンと該各第１パターンの少なくとも片側に該第１パ
ターンから離間して形成された複数の第２パターンを有
するマスクを使用してリフトオフ用マスク層を露光す
る。次いで、リフトオフ用マスク層上に配線パターン材
料層を堆積し、露光されたリフトオフ用マスク層を剥離
することにより、配線パターン材料層から形成された各
コアに対応する複数の正規パターンと各正規パターンの
少なくとも片側に該正規パターンから所定間隔離間して
形成された複数のダミーパターンを形成する。
縮を抑制し、配線パターン寸法精度を向上させる平面光
導波回路デバイスの製造方法を提供することである。 【解決手段】 平面光導波回路デバイスの製造方法であ
って、コアとクラッドから成る光導波回路上にリフトオ
フ用マスク層を形成し、各コアに対応する複数の第１パ
ターンと該各第１パターンの少なくとも片側に該第１パ
ターンから離間して形成された複数の第２パターンを有
するマスクを使用してリフトオフ用マスク層を露光す
る。次いで、リフトオフ用マスク層上に配線パターン材
料層を堆積し、露光されたリフトオフ用マスク層を剥離
することにより、配線パターン材料層から形成された各
コアに対応する複数の正規パターンと各正規パターンの
少なくとも片側に該正規パターンから所定間隔離間して
形成された複数のダミーパターンを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は可変光アッテネータ
（ＶＯＡ）、光モジュレータ、光スイッチ等の平面光導
波回路デバイス及びその製造方法に関する。
（ＶＯＡ）、光モジュレータ、光スイッチ等の平面光導
波回路デバイス及びその製造方法に関する。
【０００２】
【従来の技術】通信容量増大に伴い、より大規模な光伝
送路システムを実現するため、光デバイスにもより一層
の高集積化、多チャンネル化が望まれている。このよう
な需要に応える光デバイスとして、平面光導波回路（Ｐ
ｌａｎａｒ・Ｌｉｇｈｔｗａｖｅ・Ｃｉｒｃｕｉｔ）デ
バイス（ＰＬＣデバイス）がある。
送路システムを実現するため、光デバイスにもより一層
の高集積化、多チャンネル化が望まれている。このよう
な需要に応える光デバイスとして、平面光導波回路（Ｐ
ｌａｎａｒ・Ｌｉｇｈｔｗａｖｅ・Ｃｉｒｃｕｉｔ）デ
バイス（ＰＬＣデバイス）がある。
【０００３】ＰＬＣデバイスの製造には、膜を堆積しこ
れをエッチングする等の半導体製造プロセスが利用可能
であり、ウエハー一括処理が可能なため量産性に優れて
いる。更に、駆動部の無いデバイス構成が可能なため安
定性にも優れている。
れをエッチングする等の半導体製造プロセスが利用可能
であり、ウエハー一括処理が可能なため量産性に優れて
いる。更に、駆動部の無いデバイス構成が可能なため安
定性にも優れている。
【０００４】ＰＬＣデバイスの製造方法は以下の通りで
ある。まず、Ｓｉ基板上にＣＶＤ法によりアンダークラ
ッド層を堆積する。次いで、アンダークラッド層上にＣ
ＶＤ法によりコア層を堆積する。
ある。まず、Ｓｉ基板上にＣＶＤ法によりアンダークラ
ッド層を堆積する。次いで、アンダークラッド層上にＣ
ＶＤ法によりコア層を堆積する。
【０００５】次いで、フォトリソグラフィ及び反応性イ
オンエッチング（ＲＩＥ）によりコア層をエッチングし
て、コアを形成する。更に、ＣＶＤ法によりコアを埋め
込むようにアンダークラッド層上にオーバクラッド層を
堆積する。なお、アンダークラッド、コア、オーバクラ
ッドはＳｉＯ2にＢ，Ｐ，Ｇｅ等を添加し、屈折率を変
化させた膜で構成される。
オンエッチング（ＲＩＥ）によりコア層をエッチングし
て、コアを形成する。更に、ＣＶＤ法によりコアを埋め
込むようにアンダークラッド層上にオーバクラッド層を
堆積する。なお、アンダークラッド、コア、オーバクラ
ッドはＳｉＯ2にＢ，Ｐ，Ｇｅ等を添加し、屈折率を変
化させた膜で構成される。
【０００６】コア上にオーバクラッド層を堆積するた
め、オーバクラッド層表面にコアの凸形状が転写され
る。この凸形状は、オーバクラッド層堆積後の熱処理条
件（高温度化及び長時間化）により平坦化可能である
が、このような熱処理はコア形状を変形、コア位置ずれ
を引き起こすため、光デバイス特性を劣化させる要因と
なる。
め、オーバクラッド層表面にコアの凸形状が転写され
る。この凸形状は、オーバクラッド層堆積後の熱処理条
件（高温度化及び長時間化）により平坦化可能である
が、このような熱処理はコア形状を変形、コア位置ずれ
を引き起こすため、光デバイス特性を劣化させる要因と
なる。
【０００７】よって、光デバイス特性とＰＬＣデバイス
表面の平坦化を両立することは難しく、又研磨等による
平坦化は製造プロセスを複雑にするため、特に外部信号
（電気信号）により光を制御するＰＬＣデバイスにおい
ては、コア上の凸形状を有するクラッド層表面に精度の
高い配線パターンを形成する技術が望まれている。
表面の平坦化を両立することは難しく、又研磨等による
平坦化は製造プロセスを複雑にするため、特に外部信号
（電気信号）により光を制御するＰＬＣデバイスにおい
ては、コア上の凸形状を有するクラッド層表面に精度の
高い配線パターンを形成する技術が望まれている。
【０００８】凸形状を有するＰＬＣ表面上に配線パター
ンを形成する光デバイスとしては、例えば熱光学効果を
利用した可変光アッテネータ（ＶＯＡ）がある。ＶＯＡ
は、コア上部のオーバクラッド上に薄膜ヒーターを形成
し、この薄膜ヒーターに電力を印加することにより、熱
光学効果によるコア屈折率変化で光の位相を制御し、光
の干渉現象を利用して減衰量を制御するタイプの光デバ
イスである。
ンを形成する光デバイスとしては、例えば熱光学効果を
利用した可変光アッテネータ（ＶＯＡ）がある。ＶＯＡ
は、コア上部のオーバクラッド上に薄膜ヒーターを形成
し、この薄膜ヒーターに電力を印加することにより、熱
光学効果によるコア屈折率変化で光の位相を制御し、光
の干渉現象を利用して減衰量を制御するタイプの光デバ
イスである。
【０００９】薄膜ヒーター等の配線パターンを形成する
方法には、主にドライエッチング、ウェットエッチン
グ、リフトオフ法の３つが考えられる。エッチングによ
る配線形成は、材料が限定されてしまうという決定的な
欠点を持つ。
方法には、主にドライエッチング、ウェットエッチン
グ、リフトオフ法の３つが考えられる。エッチングによ
る配線形成は、材料が限定されてしまうという決定的な
欠点を持つ。
【００１０】一方、リフトオフ法は蒸着可能又はスパッ
タ可能な材料であれば全て配線形成が可能であるため、
材料選択自由度が高く、且つＲＩＥ装置等の特別な装置
を必要としないという優れた利点がある。
タ可能な材料であれば全て配線形成が可能であるため、
材料選択自由度が高く、且つＲＩＥ装置等の特別な装置
を必要としないという優れた利点がある。
【００１１】リフトオフ法によるＶＯＡの薄膜ヒーター
形成方法は以下の通りである。まず、クラッドとこのク
ラッド中に埋め込まれたコアから形成される平面光導波
回路（ＰＬＣ）上にフォトレジストを塗布し、このフォ
トレジストを所定温度でプリベーキングする。
形成方法は以下の通りである。まず、クラッドとこのク
ラッド中に埋め込まれたコアから形成される平面光導波
回路（ＰＬＣ）上にフォトレジストを塗布し、このフォ
トレジストを所定温度でプリベーキングする。
【００１２】次いで、このフォトレジストを露光してコ
アに対応する部分のフォトレジストを現像により除去す
る。次いで、所定温度でポストベーキングした後、Ｔｉ
／Ｐｔ等の薄膜ヒーター材料を一様に堆積し、有機溶剤
でレジストを除去すると、コアに対応するクラッド上に
薄膜ヒーターが形成される。
アに対応する部分のフォトレジストを現像により除去す
る。次いで、所定温度でポストベーキングした後、Ｔｉ
／Ｐｔ等の薄膜ヒーター材料を一様に堆積し、有機溶剤
でレジストを除去すると、コアに対応するクラッド上に
薄膜ヒーターが形成される。
【００１３】
【発明が解決しようとする課題】リフトオフ法による薄
膜ヒーター等の配線形成では、フォトレジストのベーキ
ングや蒸着膜堆積時の応力によりレジスト収縮が起こ
る。このレジスト収縮はパターン間のレジストの厚さ及
びレジストの長さに強く依存し、ランダムな凸部を有す
るクラッド上に配線パターンを形成する場合、各ヒータ
ーパターン間のレジスト長のみならず、レジストの厚さ
も不均一となる。
膜ヒーター等の配線形成では、フォトレジストのベーキ
ングや蒸着膜堆積時の応力によりレジスト収縮が起こ
る。このレジスト収縮はパターン間のレジストの厚さ及
びレジストの長さに強く依存し、ランダムな凸部を有す
るクラッド上に配線パターンを形成する場合、各ヒータ
ーパターン間のレジスト長のみならず、レジストの厚さ
も不均一となる。
【００１４】よって、平坦なクラッド上に配線パターン
を形成する場合に比べてパターン寸法のばらつきが顕著
となり、デバイスチップの歩留まりを劣化させる。
を形成する場合に比べてパターン寸法のばらつきが顕著
となり、デバイスチップの歩留まりを劣化させる。
【００１５】これを図１を参照して更に説明する。基板
２上にクラッド６及びコア８から構成される光導波回路
４が形成されている。光導波回路４上にフォトレジスト
１０を塗布し、フォトレジスト１０のベーキング及びパ
ターニングを行うと、レジスト収縮が発生する。このレ
ジスト収縮は蒸着膜堆積時の応力により加速される。
２上にクラッド６及びコア８から構成される光導波回路
４が形成されている。光導波回路４上にフォトレジスト
１０を塗布し、フォトレジスト１０のベーキング及びパ
ターニングを行うと、レジスト収縮が発生する。このレ
ジスト収縮は蒸着膜堆積時の応力により加速される。
【００１６】よって、所望のレジストパターン寸法は図
１でａ＝ｂ＝ｃであるが、実際にはレジスト収縮のた
め、ａ＜ｂ，ｃとなる。これは図１において、中央部分
のレジストの体積よりも両端部分のレジストの体積が大
きいため、レジスト１０が両端部分でより大きな収縮を
起こすためである。
１でａ＝ｂ＝ｃであるが、実際にはレジスト収縮のた
め、ａ＜ｂ，ｃとなる。これは図１において、中央部分
のレジストの体積よりも両端部分のレジストの体積が大
きいため、レジスト１０が両端部分でより大きな収縮を
起こすためである。
【００１７】特に、ＶＯＡにおいては、効率的にコアに
熱を供給するため、コア上部にコアに対して対称に薄膜
ヒーターを配置する必要がある。しかし、図２に示すよ
うにヒーターパターン両側のレジスト１０の体積が異な
ると、レジスト収縮量が異なるため、薄膜ヒーターを形
成すべきヒーターパターンＱの中心位置がコア８の中心
の延長線Ｐからずれてしまい、消費電力の増加及びばら
つきが発生するという問題があった。
熱を供給するため、コア上部にコアに対して対称に薄膜
ヒーターを配置する必要がある。しかし、図２に示すよ
うにヒーターパターン両側のレジスト１０の体積が異な
ると、レジスト収縮量が異なるため、薄膜ヒーターを形
成すべきヒーターパターンＱの中心位置がコア８の中心
の延長線Ｐからずれてしまい、消費電力の増加及びばら
つきが発生するという問題があった。
【００１８】図３は幅３３μｍのマスクを使用してヒー
ターを形成した時の、レジスト長とヒーター線幅との関
係を示している。図３から明らかなように、レジスト長
が大きくなるほど、ヒーター線幅が増加している。これ
はレジスト長が大きくなるほどレジスト収縮が大きくな
るためだと考えられる。
ターを形成した時の、レジスト長とヒーター線幅との関
係を示している。図３から明らかなように、レジスト長
が大きくなるほど、ヒーター線幅が増加している。これ
はレジスト長が大きくなるほどレジスト収縮が大きくな
るためだと考えられる。
【００１９】図４はレジスト長とウエハー面内ヒーター
線幅のばらつきの関係を示している。図４から明らかな
ように、レジスト長が増加すると、ウエハー面内ヒータ
ー線幅のばらつきも大きくなっている。
線幅のばらつきの関係を示している。図４から明らかな
ように、レジスト長が増加すると、ウエハー面内ヒータ
ー線幅のばらつきも大きくなっている。
【００２０】よって、本発明の目的は、正規パターンの
形成位置及び寸法精度を向上した平面光導波回路デバイ
スを提供することである。
形成位置及び寸法精度を向上した平面光導波回路デバイ
スを提供することである。
【００２１】本発明の他の目的は、リフトオフ配線プロ
セスにおけるレジスト収縮を抑制し、正規パターンの形
成位置及び寸法精度を向上可能な平面光導波回路デバイ
スの製造方法を提供することである。
セスにおけるレジスト収縮を抑制し、正規パターンの形
成位置及び寸法精度を向上可能な平面光導波回路デバイ
スの製造方法を提供することである。
【００２２】
【課題を解決するための手段】本発明の一側面による
と、平面光導波回路デバイスであって、基板と、前記基
板上に形成された、クラッドと該クラッド中に埋め込ま
れた複数のコアとからなる光導波回路と、前記各コアに
対応して前記クラッド上に形成された複数の第１パター
ンと、前記各第１パターンの少なくとも片側に該第１パ
ターンから離間して形成された複数の第２パターンと、
を具備したことを特徴とする平面光導波回路デバイスが
提供される。
と、平面光導波回路デバイスであって、基板と、前記基
板上に形成された、クラッドと該クラッド中に埋め込ま
れた複数のコアとからなる光導波回路と、前記各コアに
対応して前記クラッド上に形成された複数の第１パター
ンと、前記各第１パターンの少なくとも片側に該第１パ
ターンから離間して形成された複数の第２パターンと、
を具備したことを特徴とする平面光導波回路デバイスが
提供される。
【００２３】好ましくは、各第１パターンは、Ｔｉ，Ｐ
ｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択さ
れる物質若しくはその合金から形成された薄膜ヒーター
から構成される。
ｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択さ
れる物質若しくはその合金から形成された薄膜ヒーター
から構成される。
【００２４】好ましくは、複数の第２パターンの各々
は、Ｔｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る
群から選択される物質若しくはその合金から形成され、
デバイスチップの最も外側に位置する第２パターンは他
の第２パターンよりも広い幅を有している。
は、Ｔｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る
群から選択される物質若しくはその合金から形成され、
デバイスチップの最も外側に位置する第２パターンは他
の第２パターンよりも広い幅を有している。
【００２５】本発明の他の側面によると、平面光導波回
路デバイスの製造方法であって、基板上にアンダークラ
ッド層を堆積し、前記アンダークラッド層上にコア層を
堆積し、前記コア層をエッチングして複数のコアを形成
し、前記複数のコアを覆うように前記アンダークラッド
層上にオーバクラッド層を堆積し、前記オーバクラッド
層上にリフトオフ用マスク層を形成し、前記各コアに対
応する複数の第１開口パターンと該各第１開口パターン
の少なくとも片側に該第１開口パターンから離間した複
数の第２開口パターンとを形成するように、前記リフト
オフ用マスク層をパターニングし、前記リフトオフ用マ
スク層上に配線パターン材料層を堆積し、パターニング
された前記リフトオフ用マスク層を剥離することによ
り、前記配線パターン材料層から形成された前記各コア
に対応する複数の第１パターンと該各第１パターンの少
なくとも片側に該第１パターンから離間して形成された
複数の第２パターンとを形成する、各ステップからなる
ことを特徴とする平面光導波回路デバイスの製造方法が
提供される。
路デバイスの製造方法であって、基板上にアンダークラ
ッド層を堆積し、前記アンダークラッド層上にコア層を
堆積し、前記コア層をエッチングして複数のコアを形成
し、前記複数のコアを覆うように前記アンダークラッド
層上にオーバクラッド層を堆積し、前記オーバクラッド
層上にリフトオフ用マスク層を形成し、前記各コアに対
応する複数の第１開口パターンと該各第１開口パターン
の少なくとも片側に該第１開口パターンから離間した複
数の第２開口パターンとを形成するように、前記リフト
オフ用マスク層をパターニングし、前記リフトオフ用マ
スク層上に配線パターン材料層を堆積し、パターニング
された前記リフトオフ用マスク層を剥離することによ
り、前記配線パターン材料層から形成された前記各コア
に対応する複数の第１パターンと該各第１パターンの少
なくとも片側に該第１パターンから離間して形成された
複数の第２パターンとを形成する、各ステップからなる
ことを特徴とする平面光導波回路デバイスの製造方法が
提供される。
【００２６】好ましくは、複数の第２パターンは、各第
１パターンと各第２パターンの間のリフトオフ用マスク
層の体積が概略等しくなるような位置に形成されてい
る。
１パターンと各第２パターンの間のリフトオフ用マスク
層の体積が概略等しくなるような位置に形成されてい
る。
【００２７】好ましくは、複数の第１パターンの各々及
び複数の第２パターンの各々は、Ｔｉ，Ｐｔ，Ｎｉ，Ｒ
ｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択される物質若し
くはその合金から形成されている。リフトオフ用マスク
層はフォトレジスト等剥離可能な有機溶剤から構成され
る。
び複数の第２パターンの各々は、Ｔｉ，Ｐｔ，Ｎｉ，Ｒ
ｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択される物質若し
くはその合金から形成されている。リフトオフ用マスク
層はフォトレジスト等剥離可能な有機溶剤から構成され
る。
【００２８】
【発明の実施の形態】図５を参照すると、Ｓｉウエハー
１２内のＶＯＡチップ１４のレイアウトの一例が示され
ている。良く知られているように成膜、エッチング等の
全てのプロセスをウエハー１２の状態で行い、完成後に
個々のチップ１４に切り分ける。
１２内のＶＯＡチップ１４のレイアウトの一例が示され
ている。良く知られているように成膜、エッチング等の
全てのプロセスをウエハー１２の状態で行い、完成後に
個々のチップ１４に切り分ける。
【００２９】図６は２段ＭＺＩ型アレイ可変光アッテネ
ータチップ（ＶＯＡチップ）のレイアウトを示してい
る。高い消光比を得るため、マッハツェンダ干渉型（Ｍ
ＺＩ）タイプのＶＯＡ１６を２個直列に接続している。
ータチップ（ＶＯＡチップ）のレイアウトを示してい
る。高い消光比を得るため、マッハツェンダ干渉型（Ｍ
ＺＩ）タイプのＶＯＡ１６を２個直列に接続している。
【００３０】図７は本発明実施形態のＶＯＡ１６の拡大
図であり、図８は図７の８−８線断面図である。Ｓｉ基
板１８上にクラッド２２中にコア２４，２６が埋め込ま
れて構成される光導波回路２０が形成されている。
図であり、図８は図７の８−８線断面図である。Ｓｉ基
板１８上にクラッド２２中にコア２４，２６が埋め込ま
れて構成される光導波回路２０が形成されている。
【００３１】図７で符号２８，３０は３ｄＢ方向性結合
器を示している。コア２４真上のクラッド２２上にはＴ
ｉ／Ｐｔから成る薄膜ヒーター３２が形成されている。
同様に、コア２６真上のクラッド２２上にはＴｉ／Ｐｔ
から成る薄膜ヒーター３４が形成されている。
器を示している。コア２４真上のクラッド２２上にはＴ
ｉ／Ｐｔから成る薄膜ヒーター３２が形成されている。
同様に、コア２６真上のクラッド２２上にはＴｉ／Ｐｔ
から成る薄膜ヒーター３４が形成されている。
【００３２】３６，３８，４０はダミーパターンであ
り、同じくＴｉ／Ｐｔから形成されている。最も外側に
位置するダミーパターン４０は他のダミーパターン３
６，３８よりも広い幅を有している。これは後で説明す
るように、薄膜ヒーター３２，３４形成時のフォトレジ
ストの収縮量を考慮してのことである。
り、同じくＴｉ／Ｐｔから形成されている。最も外側に
位置するダミーパターン４０は他のダミーパターン３
６，３８よりも広い幅を有している。これは後で説明す
るように、薄膜ヒーター３２，３４形成時のフォトレジ
ストの収縮量を考慮してのことである。
【００３３】Ｔｉはクラッド２２との密着材として使用
する。よって、薄膜ヒーター３２，３４及びダミーパタ
ーン３６，３８，４０は、クラッド２２上にまずＴｉを
堆積し、その上にＰｔを堆積する。
する。よって、薄膜ヒーター３２，３４及びダミーパタ
ーン３６，３８，４０は、クラッド２２上にまずＴｉを
堆積し、その上にＰｔを堆積する。
【００３４】薄膜ヒーター３２，３４及びダミーパター
ン３６，３８，４０をＴｉ，Ｎｉ，Ｒｈ，Ｃｒ，又はＴ
ａ2Ｎから成る群から選択される物質若しくはその合金
から形成するようにしても良い。
ン３６，３８，４０をＴｉ，Ｎｉ，Ｒｈ，Ｃｒ，又はＴ
ａ2Ｎから成る群から選択される物質若しくはその合金
から形成するようにしても良い。
【００３５】薄膜ヒーター３２は一対の電極３３に接続
されており、薄膜ヒーター３４も一対の電極３５に接続
されている。電極３３，３５は例えばＴｉ／Ａｕから形
成されている。
されており、薄膜ヒーター３４も一対の電極３５に接続
されている。電極３３，３５は例えばＴｉ／Ａｕから形
成されている。
【００３６】コア２６の一端に入射した信号光は方向性
結合器２８で例えば５０対５０に分岐され、それぞれコ
ア２４，２６伝搬する。薄膜ヒーター３２，３４に電力
を印加することにより、熱光学効果によりコア２４，２
６の屈折率が変化し、それに伴いコア２４，２６を伝搬
する信号光の位相が変化する。
結合器２８で例えば５０対５０に分岐され、それぞれコ
ア２４，２６伝搬する。薄膜ヒーター３２，３４に電力
を印加することにより、熱光学効果によりコア２４，２
６の屈折率が変化し、それに伴いコア２４，２６を伝搬
する信号光の位相が変化する。
【００３７】コア２４，２６を伝搬する信号光の位相の
変化に応じて方向性結合器３０の出射側における分岐比
が変化するため、薄膜ヒーター３２，３４に投入する電
力を制御することにより、第１出射光に対する第２出射
光の割合を制御することができる。よって、入射光パワ
ーに対する第１出射光又は第２出射光パワーを薄膜ヒー
ター３２，３４に投入する電力に応じて減衰させること
ができる。
変化に応じて方向性結合器３０の出射側における分岐比
が変化するため、薄膜ヒーター３２，３４に投入する電
力を制御することにより、第１出射光に対する第２出射
光の割合を制御することができる。よって、入射光パワ
ーに対する第１出射光又は第２出射光パワーを薄膜ヒー
ター３２，３４に投入する電力に応じて減衰させること
ができる。
【００３８】次に、図９（Ａ）〜図１０（Ｄ）を参照し
て、本発明実施形態の平面光導波回路デバイスの製造方
法について説明する。まず、図９（Ａ）に示すように、
Ｓｉ基板４２上にＣＶＤ法によりアンダークラッド層４
４を堆積する。次いで、図９（Ｂ）に示すように、ＣＶ
Ｄ法によりコア層４６を堆積する。
て、本発明実施形態の平面光導波回路デバイスの製造方
法について説明する。まず、図９（Ａ）に示すように、
Ｓｉ基板４２上にＣＶＤ法によりアンダークラッド層４
４を堆積する。次いで、図９（Ｂ）に示すように、ＣＶ
Ｄ法によりコア層４６を堆積する。
【００３９】次いで、フォトリソグラフィ及び反応性イ
オンエッチング（ＲＩＥ）によりコア層４６をエッチン
グして、図９（Ｃ）に示すように、コア４８を形成す
る。次いで、図９（Ｄ）に示すように、ＣＶＤ法により
コア４８を埋め込むようにアンダークラッド層４４上に
オーバクラッド層５０を堆積する。コア４８をオーバク
ラッド層５０で埋め込んだため、オーバクラッド層５０
の表面にコア４８に対応した凸部５２が形成される。
オンエッチング（ＲＩＥ）によりコア層４６をエッチン
グして、図９（Ｃ）に示すように、コア４８を形成す
る。次いで、図９（Ｄ）に示すように、ＣＶＤ法により
コア４８を埋め込むようにアンダークラッド層４４上に
オーバクラッド層５０を堆積する。コア４８をオーバク
ラッド層５０で埋め込んだため、オーバクラッド層５０
の表面にコア４８に対応した凸部５２が形成される。
【００４０】次いで、図１０（Ａ）に示すように、コア
４８の上部の凸部５２を覆うことのできる程度の厚さに
リフトオフ用マスク材としてのフォトレジスト５４を塗
布する。フォトレジスト５４はオーバハングを形成可能
なフォトレジストが望ましく、例えば、クラリアントジ
ャパン株式会社製のＡＺ５２００ＮＪが使用可能であ
る。
４８の上部の凸部５２を覆うことのできる程度の厚さに
リフトオフ用マスク材としてのフォトレジスト５４を塗
布する。フォトレジスト５４はオーバハングを形成可能
なフォトレジストが望ましく、例えば、クラリアントジ
ャパン株式会社製のＡＺ５２００ＮＪが使用可能であ
る。
【００４１】なお、リフトオフ用マスク材はフォトレジ
ストに限られるものでは無い。フォトレジスト５４を塗
布後約９０℃でフォトレジスト５４のプリベーキングを
行う。
ストに限られるものでは無い。フォトレジスト５４を塗
布後約９０℃でフォトレジスト５４のプリベーキングを
行う。
【００４２】次いで、ヒーターパターン及びダミーパタ
ーンを有する露光マスクを使用して、フォトレジスト５
４を露光し、マスクパターンをフォトレジスト５４上に
転写する。
ーンを有する露光マスクを使用して、フォトレジスト５
４を露光し、マスクパターンをフォトレジスト５４上に
転写する。
【００４３】露光されたフォトレジスト５４を現像する
と、図１０（Ｂ）に示すように、ヒーターパターン及び
ダミーパターンに対応する露光された位置のフォトレジ
スト５４が除去されたレジストパターン５６が形成され
る。その後、約１２０℃でフォトレジスト５４をポスト
ベーキングし、レジストパターンが完成する。
と、図１０（Ｂ）に示すように、ヒーターパターン及び
ダミーパターンに対応する露光された位置のフォトレジ
スト５４が除去されたレジストパターン５６が形成され
る。その後、約１２０℃でフォトレジスト５４をポスト
ベーキングし、レジストパターンが完成する。
【００４４】ここで、ダミーパターンの位置及び寸法
は、光導波回路のレイアウトにより適宜決定される。基
本的には、ダミーパターンがヒーターパターンに近いと
レジストピンフォール等の欠陥により、蒸着材により形
成されたダミーパターンとヒーターが短絡し、コア４８
に所望の屈折率変化を与えられなくなる可能性がある。
は、光導波回路のレイアウトにより適宜決定される。基
本的には、ダミーパターンがヒーターパターンに近いと
レジストピンフォール等の欠陥により、蒸着材により形
成されたダミーパターンとヒーターが短絡し、コア４８
に所望の屈折率変化を与えられなくなる可能性がある。
【００４５】よって、デバイス特性に影響を与えない程
度の間隔、例えば数１０μｍ以上の間隔でダミーパター
ンを配置することが望ましい。好ましくは、ヒーターパ
ターンと各ダミーパターンの間のフォトレジスト５４の
体積が概略等しくなるような位置にダミーパターンを配
置する。
度の間隔、例えば数１０μｍ以上の間隔でダミーパター
ンを配置することが望ましい。好ましくは、ヒーターパ
ターンと各ダミーパターンの間のフォトレジスト５４の
体積が概略等しくなるような位置にダミーパターンを配
置する。
【００４６】このような位置にダミーパターンを配置す
ることにより、デバイス特性に悪影響を与えること無
く、フォトレジスト５４のベーキング及びレジストパタ
ーン５６上への蒸着膜堆積時の応力によるレジスト収縮
量を一様にすることができ、マスクに忠実な寸法で正確
な位置にばらつきの少ない薄膜ヒーターを形成すること
ができる。
ることにより、デバイス特性に悪影響を与えること無
く、フォトレジスト５４のベーキング及びレジストパタ
ーン５６上への蒸着膜堆積時の応力によるレジスト収縮
量を一様にすることができ、マスクに忠実な寸法で正確
な位置にばらつきの少ない薄膜ヒーターを形成すること
ができる。
【００４７】次いで、図１０（Ｃ）に示すように、レジ
ストパターン５６の上からＴｉ／Ｐｔ等のヒーター材料
５８を蒸着或いはスパッタ等により堆積する。ヒーター
材料堆積の際、レジストとヒーター材料の熱膨張係数差
によるレジスト収縮は、ダミーパターン部でヒーター材
料膜が寸断されることにより小さくすることができ、マ
スクに忠実な寸法で正確な位置にばらつきの少ない薄膜
ヒーターを形成することができる。
ストパターン５６の上からＴｉ／Ｐｔ等のヒーター材料
５８を蒸着或いはスパッタ等により堆積する。ヒーター
材料堆積の際、レジストとヒーター材料の熱膨張係数差
によるレジスト収縮は、ダミーパターン部でヒーター材
料膜が寸断されることにより小さくすることができ、マ
スクに忠実な寸法で正確な位置にばらつきの少ない薄膜
ヒーターを形成することができる。
【００４８】その後、アセトン若しくはレジスト剥離液
等の有機溶剤を使用してレジスト５４を剥離すると、図
１０（Ｄ）に示すような薄膜ヒーター６０及びダミーパ
ターン６２，６４を形成することができる。
等の有機溶剤を使用してレジスト５４を剥離すると、図
１０（Ｄ）に示すような薄膜ヒーター６０及びダミーパ
ターン６２，６４を形成することができる。
【００４９】ダミーパターン６２，６４が薄膜ヒーター
６０の両側に形成されているが、上述したように薄膜ヒ
ーター６０と短絡する恐れの無い程度に広い間隔でダミ
ーパターン６２，６４を配置することで、デバイス特性
にダミーパターンが悪影響を与えないようにしているた
め、ダミーパターン６２，６４のエッチング除去等の後
工程を必要とせず、そのままデバイスチップ上に残すこ
とができるため、工程の簡素化が可能となる。
６０の両側に形成されているが、上述したように薄膜ヒ
ーター６０と短絡する恐れの無い程度に広い間隔でダミ
ーパターン６２，６４を配置することで、デバイス特性
にダミーパターンが悪影響を与えないようにしているた
め、ダミーパターン６２，６４のエッチング除去等の後
工程を必要とせず、そのままデバイスチップ上に残すこ
とができるため、工程の簡素化が可能となる。
【００５０】電極３３，３５の形成方法は、基本的には
薄膜ヒーター３２，３４の形成方法と同様である。即
ち、薄膜ヒーター３２，３４形成後、再度リフトオフ用
フォトレジストを平面光導波回路上に塗布する。
薄膜ヒーター３２，３４の形成方法と同様である。即
ち、薄膜ヒーター３２，３４形成後、再度リフトオフ用
フォトレジストを平面光導波回路上に塗布する。
【００５１】フォトレジストを所定温度（約９０℃）で
プリベークした後、フォトレジストをパターニングす
る。更に、フォトレジストを所定温度（約１２０℃）で
ポストベークした後、Ｔｉ／Ａｕ電極材料を平面光導波
回路上に蒸着、スパッタ等で一様に堆積し、有機溶剤で
レジストを除去して電極３３，３５を形成する。
プリベークした後、フォトレジストをパターニングす
る。更に、フォトレジストを所定温度（約１２０℃）で
ポストベークした後、Ｔｉ／Ａｕ電極材料を平面光導波
回路上に蒸着、スパッタ等で一様に堆積し、有機溶剤で
レジストを除去して電極３３，３５を形成する。
【００５２】次に、図１１を参照してダミーパターンに
よるＶＯＡヒーターの中心位置ずれの補正について説明
する。各ヒーターパターン６８と各ダミーパターン７０
との間のフォトレジスト５４ａ，５４ｂ，５４ｃの体積
が概略等しくなるような位置にダミーパターン７０を配
置すると、フォトレジスト５４ａ，５４ｂ，５４ｃの収
縮量がほとんど同一となるため、コア４８直上の正確な
位置にヒーターパターン６８を形成することができる。
よるＶＯＡヒーターの中心位置ずれの補正について説明
する。各ヒーターパターン６８と各ダミーパターン７０
との間のフォトレジスト５４ａ，５４ｂ，５４ｃの体積
が概略等しくなるような位置にダミーパターン７０を配
置すると、フォトレジスト５４ａ，５４ｂ，５４ｃの収
縮量がほとんど同一となるため、コア４８直上の正確な
位置にヒーターパターン６８を形成することができる。
【００５３】以上説明した実施形態では、本発明をＶＯ
Ａの薄膜ヒーター形成に適用した例について説明した
が、本発明はこれに限定されるものでは無く、光変調
器、光スイッチ等の他の光導波回路デバイスにも同様に
適用可能である。
Ａの薄膜ヒーター形成に適用した例について説明した
が、本発明はこれに限定されるものでは無く、光変調
器、光スイッチ等の他の光導波回路デバイスにも同様に
適用可能である。
【００５４】本発明は以下の付記を含むものである。
【００５５】（付記１） 平面光導波回路デバイスであ
って、基板と、前記基板上に形成された、クラッドと該
クラッド中に埋め込まれたコアとを有する光導波回路
と、前記コアに対応して前記クラッド上に形成された第
１パターンと、前記第１パターンの少なくとも片側に該
第１パターンから離間して形成された第２パターンと、
を具備したことを特徴とする平面光導波回路デバイス。
って、基板と、前記基板上に形成された、クラッドと該
クラッド中に埋め込まれたコアとを有する光導波回路
と、前記コアに対応して前記クラッド上に形成された第
１パターンと、前記第１パターンの少なくとも片側に該
第１パターンから離間して形成された第２パターンと、
を具備したことを特徴とする平面光導波回路デバイス。
【００５６】（付記２） 前記第１パターンはＴｉ，Ｐ
ｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択さ
れる物質若しくはその合金から形成される付記１記載の
平面光導波路回路デバイス。
ｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択さ
れる物質若しくはその合金から形成される付記１記載の
平面光導波路回路デバイス。
【００５７】（付記３） 前記光導波回路は前記コアの
上部の凸形状部分と平面状部分を有しており、前記第１
パターンは前記凸形状部分上に形成されている付記１記
載の平面光導波回路デバイス。
上部の凸形状部分と平面状部分を有しており、前記第１
パターンは前記凸形状部分上に形成されている付記１記
載の平面光導波回路デバイス。
【００５８】（付記４） 前記第２パターンは前記平面
状部分上に形成されている付記３記載の平面光導波回路
デバイス。
状部分上に形成されている付記３記載の平面光導波回路
デバイス。
【００５９】（付記５） 前記第１パターンに接続され
た一対の電極を更に具備した付記１記載の平面光導波回
路デバイス。
た一対の電極を更に具備した付記１記載の平面光導波回
路デバイス。
【００６０】（付記６） 平面光導波回路デバイスであ
って、基板と、前記基板上に形成された、クラッドと該
クラッド中に埋め込まれた複数のコアとからなる光導波
回路と、前記各コアに対応して前記クラッド上に形成さ
れた複数の第１パターンと、前記各第１パターンの少な
くとも片側に該第１パターンから離間して形成された複
数の第２パターンと、を具備したことを特徴とする平面
光導波回路デバイス。
って、基板と、前記基板上に形成された、クラッドと該
クラッド中に埋め込まれた複数のコアとからなる光導波
回路と、前記各コアに対応して前記クラッド上に形成さ
れた複数の第１パターンと、前記各第１パターンの少な
くとも片側に該第１パターンから離間して形成された複
数の第２パターンと、を具備したことを特徴とする平面
光導波回路デバイス。
【００６１】（付記７） 前記各第１パターンは、Ｔ
ｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から
選択される物質若しくはその合金から形成される付記６
記載の平面光導波回路デバイス。
ｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から
選択される物質若しくはその合金から形成される付記６
記載の平面光導波回路デバイス。
【００６２】（付記８） 前記複数の第２パターンの各
々は、Ｔｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成
る群から選択される物質から形成され、最も外側に位置
する第２パターンは他の第２パターンよりも広い幅を有
している付記７記載の平面光導波回路デバイス。
々は、Ｔｉ，Ｐｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成
る群から選択される物質から形成され、最も外側に位置
する第２パターンは他の第２パターンよりも広い幅を有
している付記７記載の平面光導波回路デバイス。
【００６３】（付記９） 平面光導波回路デバイスの製
造方法であって、基板上にアンダークラッド層を堆積
し、前記アンダークラッド層上にコア層を堆積し、前記
コア層をエッチングして複数のコアを形成し、前記複数
のコアを覆うように前記アンダークラッド層上にオーバ
クラッド層を堆積し、前記オーバクラッド層上にリフト
オフ用マスク層を形成し、前記各コアに対応する複数の
第１開口パターンと該各第１開口パターンの少なくとも
片側に該第１開口パターンから離間して形成された複数
の第２開口パターンとを形成するように、前記リフトオ
フ用マスク層をパターニングし、前記リフトオフ用マス
ク層上に配線パターン材料層を堆積し、パターニングさ
れた前記リフトオフ用マスク層を剥離することにより、
前記配線パターン材料層から形成された前記各コアに対
応する複数の第１パターンと該各第１パターンの少なく
とも片側に該第１パターンから離間して形成された複数
の第２パターンとを形成する、各ステップからなること
を特徴とする平面光導波回路デバイスの製造方法。
造方法であって、基板上にアンダークラッド層を堆積
し、前記アンダークラッド層上にコア層を堆積し、前記
コア層をエッチングして複数のコアを形成し、前記複数
のコアを覆うように前記アンダークラッド層上にオーバ
クラッド層を堆積し、前記オーバクラッド層上にリフト
オフ用マスク層を形成し、前記各コアに対応する複数の
第１開口パターンと該各第１開口パターンの少なくとも
片側に該第１開口パターンから離間して形成された複数
の第２開口パターンとを形成するように、前記リフトオ
フ用マスク層をパターニングし、前記リフトオフ用マス
ク層上に配線パターン材料層を堆積し、パターニングさ
れた前記リフトオフ用マスク層を剥離することにより、
前記配線パターン材料層から形成された前記各コアに対
応する複数の第１パターンと該各第１パターンの少なく
とも片側に該第１パターンから離間して形成された複数
の第２パターンとを形成する、各ステップからなること
を特徴とする平面光導波回路デバイスの製造方法。
【００６４】（付記１０） 前記リフトオフ用マスク層
はフォトレジストから構成される付記９記載の平面光導
波回路デバイスの製造方法。
はフォトレジストから構成される付記９記載の平面光導
波回路デバイスの製造方法。
【００６５】（付記１１） 前記リフトオフ用マスク層
はポリイミドから構成される付記９記載の平面光導波回
路デバイスの製造方法。
はポリイミドから構成される付記９記載の平面光導波回
路デバイスの製造方法。
【００６６】（付記１２） 前記複数の第１パターンの
各々及び前記複数の第２パターンの各々は、Ｔｉ，Ｐ
ｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択さ
れる物質若しくはその合金から形成される付記９記載の
平面光導波回路デバイスの製造方法。
各々及び前記複数の第２パターンの各々は、Ｔｉ，Ｐ
ｔ，Ｎｉ，Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択さ
れる物質若しくはその合金から形成される付記９記載の
平面光導波回路デバイスの製造方法。
【００６７】（付記１３） 前記各第１パターンは薄膜
ヒーターから構成される付記１２記載の平面光導波回路
デバイスの製造方法。
ヒーターから構成される付記１２記載の平面光導波回路
デバイスの製造方法。
【００６８】（付記１４） 前記複数の第２パターン
は、前記各第１パターンと前記各第２パターンの間のリ
フトオフ用マスク層の体積が概略等しくなるような位置
に形成されている付記９記載の平面光導波回路デバイス
の製造方法。
は、前記各第１パターンと前記各第２パターンの間のリ
フトオフ用マスク層の体積が概略等しくなるような位置
に形成されている付記９記載の平面光導波回路デバイス
の製造方法。
【００６９】（付記１５） 前記フォトレジストを所定
温度でベーキングするステップを更に具備した付記１０
記載の平面光導波回路デバイスの製造方法。
温度でベーキングするステップを更に具備した付記１０
記載の平面光導波回路デバイスの製造方法。
【００７０】
【発明の効果】本発明は以上詳述したように構成したの
で、リフトオフ配線プロセスにおけるレジスト収縮を抑
制し、配線パターンの位置精度の向上及び寸法ばらつき
の低減が可能となる。
で、リフトオフ配線プロセスにおけるレジスト収縮を抑
制し、配線パターンの位置精度の向上及び寸法ばらつき
の低減が可能となる。
【図１】従来方法の問題点説明図である。
【図２】従来方法の他の問題点説明図である。
【図３】レジスト長とヒーター線幅との関係を示す図で
ある。
ある。
【図４】レジスト長とウエハー面内ヒーター線幅のばら
つきの関係を示す図である。
つきの関係を示す図である。
【図５】ウエハー上でのＶＯＡチップレイアウトを示す
図である。
図である。
【図６】２段型ＭＺＩアレイＶＯＡチップレイアウトを
示す図である。
示す図である。
【図７】図６のＶＯＡの拡大図である。
【図８】図７の８−８線断面図である。
【図９】図９（Ａ）〜図９（Ｄ）は本発明の平面光導波
回路デバイスの製造方法を説明する図である。
回路デバイスの製造方法を説明する図である。
【図１０】図１０（Ａ）〜図１０（Ｄ）は本発明の平面
光導波回路デバイスの製造方法を説明する図である。
光導波回路デバイスの製造方法を説明する図である。
【図１１】ダミーパターンによるＶＯＡヒーターの中心
位置ずれの補正を説明する図である。
位置ずれの補正を説明する図である。
１２ ウエハー
１４ ＶＯＡチップ
１６ ＭＺＩ
１８ 基板
２０ 光導波回路
２２ クラッド
２４，２６ コア
２８，３０ 方向性結合器
３２，３４ 薄膜ヒーター
３６，３８，４０ ダミーパターン
４２ 基板
４４ アンダークラッド
４８ コア
５０ オーバクラッド
５２ 凸部
５４ フォトレジスト
５６ レジストパターン
５８ Ｔｉ／Ｐｔ蒸着膜
６０ 薄膜ヒーター
６２，６４ ダミーパターン
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 塩谷 隆司
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 2H047 KA04 KB04 NA01 PA05 PA21
PA24 QA02 RA08 TA41
2H079 AA06 BA01 BA03 CA05 EA04
EA05 EB27 GA01 GA03 GA05
2K002 AB04 AB05 AB09 BA13 CA15
DA07 DA08 FA17 HA11
Claims (5)
- 【請求項１】 平面光導波回路デバイスであって、 基板と、 前記基板上に形成された、クラッドと該クラッド中に埋
め込まれたコアとを有する光導波回路と、 前記コアに対応して前記クラッド上に形成された第１パ
ターンと、 前記第１パターンの少なくとも片側に該第１パターンか
ら離間して形成された第２パターンと、 を具備したことを特徴とする平面光導波回路デバイス。 - 【請求項２】 前記第１パターンはＴｉ，Ｐｔ，Ｎｉ，
Ｒｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択される物質又
はその合金から形成される請求項１記載の平面光導波路
回路デバイス。 - 【請求項３】 平面光導波回路デバイスの製造方法であ
って、 基板上にアンダークラッド層を堆積し、 前記アンダークラッド層上にコア層を堆積し、 前記コア層をエッチングして複数のコアを形成し、 前記複数のコアを覆うように前記アンダークラッド層上
にオーバクラッド層を堆積し、 前記オーバクラッド層上にリフトオフ用マスク層を形成
し、 前記各コアに対応する複数の第１開口パターンと該各第
１開口パターンの少なくとも片側に該第１開口パターン
から離間した複数の第２開口パターンとを形成するよう
に、前記リフトオフ用マスク層をパターニングし、 前記リフトオフ用マスク層上に配線パターン材料層を堆
積し、 パターニングされた前記リフトオフ用マスク層を剥離す
ることにより、前記配線パターン材料層から形成された
前記各コアに対応する複数の第１パターンと該各第１パ
ターンの少なくとも片側に該第１パターンから離間して
形成された複数の第２パターンとを形成する、 各ステップからなることを特徴とする平面光導波回路デ
バイスの製造方法。 - 【請求項４】 前記複数の第１パターンの各々及び前記
複数の第２パターンの各々は、Ｔｉ，Ｐｔ，Ｎｉ，Ｒ
ｈ，Ｃｒ，Ｔａ2Ｎから成る群から選択される物質若し
くはその合金から形成される請求項３記載の平面光導波
回路デバイスの製造方法。 - 【請求項５】 前記複数の第２パターンは、前記各第１
パターンと前記各第２パターンの間のリフトオフ用マス
ク層の体積が概略等しくなるような位置に形成されてい
る請求項３記載の平面光導波回路デバイスの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002120665A JP3742030B2 (ja) | 2002-04-23 | 2002-04-23 | 平面光導波回路デバイスの製造方法 |
| US10/273,091 US6787867B2 (en) | 2002-04-23 | 2002-10-18 | Planar lightwave circuit device and manufacturing method therefor |
| US10/899,001 US6961503B2 (en) | 2002-04-23 | 2004-07-27 | Planar lightwave circuit device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002120665A JP3742030B2 (ja) | 2002-04-23 | 2002-04-23 | 平面光導波回路デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003315571A true JP2003315571A (ja) | 2003-11-06 |
| JP3742030B2 JP3742030B2 (ja) | 2006-02-01 |
Family
ID=29208014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002120665A Expired - Fee Related JP3742030B2 (ja) | 2002-04-23 | 2002-04-23 | 平面光導波回路デバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6787867B2 (ja) |
| JP (1) | JP3742030B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108781A (ja) * | 2004-09-30 | 2006-04-20 | Sumitomo Osaka Cement Co Ltd | プロジェクタ装置 |
| KR100678977B1 (ko) * | 2004-05-25 | 2007-02-05 | 강준모 | 더미 패턴을 이용한 광도파로의 제조 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3742030B2 (ja) * | 2002-04-23 | 2006-02-01 | 富士通株式会社 | 平面光導波回路デバイスの製造方法 |
| DE102004059951A1 (de) * | 2004-08-17 | 2006-02-23 | Giesecke & Devrient Gmbh | Vorrichtung zur Untersuchung von Dokumenten |
| US7565055B2 (en) | 2005-04-19 | 2009-07-21 | Adc Telecommunications, Inc. | Loop back plug and method |
| US8380023B2 (en) * | 2010-07-14 | 2013-02-19 | Furukawa Electric Co., Ltd. | Waveguide-type optical circuit |
| JP6418198B2 (ja) | 2016-04-25 | 2018-11-07 | 株式会社豊田自動織機 | 車両のブレーキホースの支持構造 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3206123B2 (ja) | 1992-07-07 | 2001-09-04 | 株式会社ソルテック | レジストパターン |
| JPH0883755A (ja) | 1994-09-13 | 1996-03-26 | Oki Electric Ind Co Ltd | レジストパターンの形成方法 |
| JPH09283621A (ja) | 1996-04-10 | 1997-10-31 | Murata Mfg Co Ltd | 半導体装置のｔ型ゲート電極形成方法およびその構造 |
| US6671034B1 (en) * | 1998-04-30 | 2003-12-30 | Ebara Corporation | Microfabrication of pattern imprinting |
| JP2000164594A (ja) | 1998-11-25 | 2000-06-16 | Murata Mfg Co Ltd | 配線パターンの形成方法 |
| JP3912949B2 (ja) | 1999-12-28 | 2007-05-09 | 株式会社東芝 | フォトマスクの形成方法及び半導体装置の製造方法 |
| US6507681B1 (en) * | 2000-08-02 | 2003-01-14 | Gemfire Corporation | Anti-waveguide routing structure |
| US6533907B2 (en) * | 2001-01-19 | 2003-03-18 | Symmorphix, Inc. | Method of producing amorphous silicon for hard mask and waveguide applications |
| US6801679B2 (en) * | 2001-11-23 | 2004-10-05 | Seungug Koh | Multifunctional intelligent optical modules based on planar lightwave circuits |
| JP3742030B2 (ja) * | 2002-04-23 | 2006-02-01 | 富士通株式会社 | 平面光導波回路デバイスの製造方法 |
-
2002
- 2002-04-23 JP JP2002120665A patent/JP3742030B2/ja not_active Expired - Fee Related
- 2002-10-18 US US10/273,091 patent/US6787867B2/en not_active Expired - Fee Related
-
2004
- 2004-07-27 US US10/899,001 patent/US6961503B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100678977B1 (ko) * | 2004-05-25 | 2007-02-05 | 강준모 | 더미 패턴을 이용한 광도파로의 제조 방법 |
| JP2006108781A (ja) * | 2004-09-30 | 2006-04-20 | Sumitomo Osaka Cement Co Ltd | プロジェクタ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030197233A1 (en) | 2003-10-23 |
| US6787867B2 (en) | 2004-09-07 |
| JP3742030B2 (ja) | 2006-02-01 |
| US6961503B2 (en) | 2005-11-01 |
| US20050008282A1 (en) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100450935B1 (ko) | 테이퍼형 광도파로 제조방법 | |
| JP2006251563A (ja) | 導波路型可変光減衰器 | |
| JP3742030B2 (ja) | 平面光導波回路デバイスの製造方法 | |
| CN109270626B (zh) | 一种基于soi晶片的可调光栅滤波器及制备方法 | |
| JPH10319258A (ja) | 低損失光能動素子の製造方法 | |
| KR100342471B1 (ko) | 니켈 식각 마스크 제조방법 | |
| JP3952294B2 (ja) | 導波路型光スイッチ | |
| US6709882B2 (en) | Planar lightwave circuit active device metallization process | |
| JPH10123341A (ja) | 光導波路およびその製造方法 | |
| JPS592008A (ja) | 埋め込み型石英光導波路の製造方法 | |
| JP4157789B2 (ja) | プログラマブル光信号処理装置およびプログラマブル光信号処理装置の制御方法 | |
| JP3573332B2 (ja) | 干渉型熱光学光部品 | |
| JPH10197737A (ja) | 光導波回路の製造方法 | |
| JP2004077859A (ja) | 光導波回路の製造方法 | |
| US20080298737A1 (en) | Integrated Resistor Fabrication Method and Optical Devices Therefrom | |
| JP3459040B2 (ja) | 高分子熱光学光導波路素子 | |
| US20080298736A1 (en) | Broadband Electro-Optic Polymer Modulators With Integrated Resistors | |
| US11740491B2 (en) | Optical module and manufacturing method thereof | |
| JP2004145056A (ja) | 薄膜ヒータ | |
| JP2009222742A (ja) | 熱光学位相シフタおよびその製造方法 | |
| JP2738121B2 (ja) | 石英系光導波路の製造方法 | |
| JP2008158411A (ja) | 導波路型光スイッチ及びアレイ導波路型光スイッチ | |
| JP2005043402A (ja) | 光導波路デバイス及びその製造方法 | |
| JP2000066048A (ja) | 光導波路デバイスとその製造方法 | |
| JP3144614B2 (ja) | フラット帯域特性アレイ格子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |