JP2000066048A - 光導波路デバイスとその製造方法 - Google Patents

光導波路デバイスとその製造方法

Info

Publication number
JP2000066048A
JP2000066048A JP23074898A JP23074898A JP2000066048A JP 2000066048 A JP2000066048 A JP 2000066048A JP 23074898 A JP23074898 A JP 23074898A JP 23074898 A JP23074898 A JP 23074898A JP 2000066048 A JP2000066048 A JP 2000066048A
Authority
JP
Japan
Prior art keywords
optical waveguide
refractive index
index difference
core layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23074898A
Other languages
English (en)
Other versions
JP3228233B2 (ja
Inventor
Mitsuhiro Kitamura
光弘 北村
Yutaka Urino
豊 賣野
Takeshi Shimoda
毅 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16912675&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2000066048(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23074898A priority Critical patent/JP3228233B2/ja
Publication of JP2000066048A publication Critical patent/JP2000066048A/ja
Application granted granted Critical
Publication of JP3228233B2 publication Critical patent/JP3228233B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 形状にあわせて最適な屈折率差を有する光導
波路を集積した小型且つ低損失な光導波路デバイスを高
い歩留まりで製造する。 【解決手段】 基板上に石英系のコア層とクラッド層と
が設けられ、前記コア層とクラッド層との屈折率差が第
1の屈折率差である光導波路部分1と、前記第1の屈折
率差と異なる第2の屈折率差である光導波路部分2とを
備えた光導波路デバイスの製造方法において、前記コア
層5の上面にマスク材料6を形成する第1の工程と、前
記コア層5の上面に前記マスク材料6を選択的に残した
前記第1の光導波路部分2を形成すると共に、コア層の
上面に前記マスク材料を設けない前記第2の光導波路部
分1を形成する第2の工程と、全面に前記コウ層5と異
なる組成の第1のアッパークラッド層7を堆積させる第
3の工程と、前記第1の光導波路部分2の前記第1のア
ッパークラッド層7のみを選択的に除去する第4の工程
と、全面に前記第1のアッパークラッド層7と異なる組
成の第2のアッパークラッド層8を堆積させた第5の工
程と、を含むことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光導波路デバイス
とその製造方法に係わり、光通信等に用いて好適な光導
波路デバイスとその製造方法に関する。
【0002】
【従来の技術】インターネットの急激な普及にともな
い、光通信システムの商用化展開が非常な勢いで進んで
いる。通常の電話回線で3万回線以上を伝送できる2.
5Gb/sシステムなどが多くの地域で導入されてお
り、情報伝送容量の拡大にあわせて、波長多重方式によ
って多重数倍の大容量化を図る方式が既に実用化される
に至っている。初期の数波レベルの波長多重から、現在
では、80波レベルまでの高密度波長多重方式が商用化
されるようになってきた。このような波長多重光通信方
式においては、異なる波長を有する複数の信号光を1本
の光ファイバに導入するための合波器、また波長多重さ
れた光信号から異なる波長の信号に切り分けるための分
波器が重要となり、その一例として、アレイ導波路格子
(以下、AWGという)が注目されている。AWGは入
出力2つのスターカップラの間に同じ光路長差を有する
アレイ状の光導波路が形成されたものであり、アレイ導
波路が高次の回折格子の役割を担うことによって合分波
の機能を示すものである。Si基板や石英基板上に石英
系の光導波路を形成したAWGはすでに商用化されてお
り、実際の光通信システムに用いられている。現在商用
化されているAWGは3cm×4cm程度のサイズのも
のが一般的であり、温調機能が必要であることから、パ
ルチエ素子に貼り付けて、パッケージに収容されてお
り、パッケージ全体のサイズは5cm×6cm程度とな
るため、伝送装置のボード内で少なからぬスペースを占
有してしまい、デバイスの小型化が重要な課題の一つと
なっている。
【0003】また、幹線系に用いられるものの他に、双
方向の通信が要求されるアクセス系システムにも小型の
光導波路デバイスが強く求められている。合波、分波、
分岐などの機能を有する光導波路デバイスの素子サイズ
は、概略、曲線導波路部分の曲線半径によって制限され
る。より小さな曲率半径でも低損失な曲線導波路を形成
するには、コア層とクラッド層との屈折率差Δを大きく
設定してやればよい、例えば、通常石英系の光導波路で
採用される、0.4%程度の屈折率差Δの導波路の場
合、曲がり損失を0.1dB以内にするには、曲率半径
を40mm以上とする必要があるが、屈折率差Δを1%
とすることにより、曲率半径を10mm以下にすること
が可能となる。しかし、単純に屈折率差Δを大きくする
だけでは、光ファイバとの結合損失が増加してしまい、
素子サイズの小型化は図れても、光モジュールとしての
損失増加につながってしまう。したがって、小型でかつ
低損失な光モジュールを作製するために、曲線領域を高
屈折率差に、ファイバ等との光結合部分を低屈折率差と
なるような構造とすればよい。その一例として、石井ら
は、1998年発行の電子情報通信学会総合大会講演論
文集、エレクトロニクス1,論文#C−3−148に
て、部分的に屈折率差を変化させた石英光導波路を開示
している。石井らは、アンダークラッド、コア成膜後
に、RIE法によって矩形の導波路コアを形成し、その
後、曲線領域上部に成膜阻止用のシャドーマスクを設置
して、FHD(Frame HydrosysDepo
sition)法(火焔堆積法)によって屈折率差Δが
0.3%に相当するアッパークラッドを成膜、さらにマ
スクを除去した後、屈折率差Δが0.6%に相当するア
ッパークラッド層を成膜した。この方法によって光導波
路に沿って部分的に屈折率差Δの値の異なる光導波路を
形成することに成功した。
【0004】しかしながら、このような従来例による方
法では、シャドーマスクと、コア層との距離を狭く(例
えば数μmのオーダー)できず、したがって、高屈折率
差領域と低屈折率差領域との境界部分を精密に設定する
ことが困難である。したがって所望の領域に高屈折率
差、及び低屈折率差の導波路を精密な位置精度で形成す
ることができず、小型、且つ、低損失な光導波路デバイ
スを高い歩留まりで実現することができなかった。更
に、FHD法という1400℃程度の高温のプロセスを
用いることから、用いるシャドーマスクが早く劣化して
しまい、生産性の点で不十分であるという問題もあっ
た。
【0005】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、小型且つ低損失な
光導波路デバイスを提供すると共に、形状にあわせて最
適な屈折率差を有する光導波路を集積した小型且つ低損
失な光導波路デバイスを高い歩留まりで製造することを
可能にした新規な光導波路デバイスの製造方法を提供す
るものである。
【0006】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる光
導波路デバイスの態様は、コアとクラッドとの屈折率差
が第1の屈折率差である光導波路部分と、前記第1の屈
折率差と異なる第2の屈折率差である光導波路部分とを
備えた光導波路デバイスにおいて、前記第1の屈折率差
の光導波路部分と前記第2の屈折率差の光導波路部分と
の接続部分の導波路幅をテーパを持たせて形成したこと
を特徴とするものである。
【0007】又、本発明に係わる光導波路デバイスの製
造方法の第1態様は、基板上に石英系のコア層とクラッ
ド層とが設けられ、前記コア層とクラッド層との屈折率
差が第1の屈折率差である第1の光導波路部分と、前記
第1の屈折率差と異なる第2の屈折率差である第2の光
導波路部分とを備えた光導波路デバイスの製造方法にお
いて、前記コア層の上面にマスク材料を形成する第1の
工程と、前記コア層の上面に前記マスク材料を選択的に
残した前記第1の光導波路部分を形成すると共に、コア
層の上面に前記マスク材料を設けない前記第2の光導波
路部分を形成する第2の工程と、全面に前記コア層と異
なる組成の第1のアッパークラッド層を堆積させる第3
の工程と、前記第1の光導波路部分の前記第1のアッパ
ークラッド層のみを選択的に除去する第4の工程と、全
面に前記第1のアッパークラッド層と異なる組成の第2
のアッパークラッド層を堆積させた第5の工程と、を含
むことを特徴とするものであり、又、第2態様は、前記
第4工程では、前記第1のアッパークラッド層と共に前
記マスク材料も除去することを特徴とするものであり、
又、第3態様は、前記基板がSiないし石英であり、前
記コア層およびクラッド層がP,Ge,Bのうちのどれ
か一つ乃至複数のドーパントを含む石英であることを特
徴とするものであり、又、第4態様は、前記マスク材料
が金属材料であることを特徴とするものであり、又、第
5態様は、前記第5の工程では、常圧CVD法を用いて
第2のアッパークラッド層を成膜することを特徴とする
ものである。
【0008】
【発明の実施の形態】本発明に係わる光導波路デバイス
の製造方法は、基板上に石英系のコア層とクラッド層と
が設けられ、前記コア層とクラッド層との屈折率差が第
1の屈折率差である第1の光導波路部分と、前記第1の
屈折率差と異なる第2の屈折率差である第2の光導波路
部分とを備えた光導波路デバイスの製造方法において、
前記コア層の上面にマスク材料を形成する第1の工程
と、前記コア層の上面に前記マスク材料を選択的に残し
た前記第1の光導波路部分を形成すると共に、コア層の
上面に前記マスク材料を設けない前記第2の光導波路部
分を形成する第2の工程と、全面に前記コア層と異なる
組成の第1のアッパークラッド層を堆積させる第3の工
程と、前記第1の光導波路部分の前記第1のアッパーク
ラッド層のみを選択的に除去する第4の工程と、全面に
前記第1のアッパークラッド層と異なる組成の第2のア
ッパークラッド層を堆積させた第5の工程と、を含むこ
とを特徴とするものであるから、従来例のような、シャ
ドーマスクを用いる代わりに、コア層上面に直接マスク
を形成し、その上にマスク材料が保持される程度の低い
温度にて石英膜を成膜する手段を採用した。マスクをコ
ア層上面に直接形成できるので、従来例において問題と
なったような、マスクの形成された部分とそうでない部
分との境界部位置の不確定さが大幅に低減される。この
ため、小型且つ、低損失な優れた特性の光導波路デバイ
スを高い歩留まりを持って製造することが可能となる。
【0009】
【実施例】以下に、本発明に係わる光導波路デバイスと
その製造方法の具体例を図面を参照しながら詳細に説明
する。図1は、本発明に係わる光導波路デバイスの具体
例の構造を示す図、図2は製造途中段階での断面図、図
3は製造最終段階での断面図であって、これらの図に
は、基板上に石英系のコア層とクラッド層とが設けら
れ、前記コア層とクラッド層との屈折率差が第1の屈折
率差である第1の光導波路部分2と、前記第1の屈折率
差と異なる第2の屈折率差である第2の光導波路部分1
とを備えた光導波路デバイスの製造方法において、前記
コア層5の上面にマスク材料6を形成する第1の工程
と、前記コア層5の上面に前記マスク材料6を選択的に
残した前記第1の光導波路部分2を形成すると共に、コ
ア層5の上面に前記マスク材料を設けない前記第2の光
導波路部分1を形成する第2の工程と、全面に前記コア
層5と異なる組成の第1のアッパークラッド層7を堆積
させる第3の工程と、前記第1の光導波路部分2の前記
第1のアッパークラッド層7のみを選択的に除去する第
4の工程と、全面に前記第1のアッパークラッド層7と
異なる組成の第2のアッパークラッド層8を堆積させた
第5の工程と、を含む光導波路デバイスの製造方法が示
され、又、前記第4工程では、前記第1のアッパークラ
ッド層7と共に前記マスク材料6も除去する光導波路デ
バイスの製造方法が示されている。
【0010】以下、本発明の第1の具体例を更に詳細に
説明する。図1は、本発明によって作製した光導波路デ
バイスの平面図である。両端の領域には直線導波路(第
2の導波路部分)1が形成され、中央部分には曲線導波
路(第1の導波路部分)2が形成されている。この第1
の具体例においては、両端の直線部分にて、屈折率差Δ
=0.4%、中央の曲線部分にて屈折率差Δ=1.0%
となるように設定した。曲線導波路2の曲率半径は10
mmと小さく設定した。このような光導波路デバイスを
作製するには、以下のようにすればよい。図1中の直線
部であるA−A’部の断面、及び曲線部であるB−B’
部の断面構造をそれぞれ図2(a)、(b)に示すよう
に、まずSi基板3上にGeおよびPをドープした石英
(GPSG)膜よりなるアンダークラッド層4、それと
は異なる量のGe及びPをドープした石英(GPSG)
膜よりなるコア層5を続けて成膜する。アンダークラッ
ド層4、コア層5はそれぞれ厚さ15μm、4μmとし
た。この時のコア層5とアンダークラッド層4との屈折
率差Δは0.5%程度に設定した。この後コア層5上の
全面にマスク材6(この具体例においてはWSi材料を
用いた)を成膜し、更に、図1中の曲線導波路2の領域
のみをパターニングする。更に、その上にフォトレジス
トを形成し、輻4μmの導波路形状にエッチングを行
う。この時、エッチングにはRIE法を用いた。この工
程にて、曲線導波路2上面にはマスク材6が形成され、
同時に直線導波路1にはマスク材6が存在しない構造に
することができる。このようにして作製した基板の上に
全面にGPSGの第1のアッパークラッド層1を厚さ1
0μm成膜した。この段階での断面構造は図2(a)、
(b)のようになっている。第1のアッパークラッド層
7の組成は、直線導波路1部分で屈折率差Δ=0.4%
となるように設定した。続いて曲線導波路2を含む領域
のみをRIEによってエッチングを行い、第1のアッパ
ークラッド層7を除去する。この際、曲線光導波路2上
のみにマスク材6が形成されているため、第1のアッパ
ークラッド層7のみが除去され、コア層5はそのまま保
存される。その後、マスク材6を選択的に除去し、直線
導波路1部分を含む全面に第2のアッパークラッド層8
を常圧CVD法により成膜する。第2のアッパークラッ
ド層8は第1のアッパークラッド層7よりも屈折率が低
く、曲線導波路2部分でΔ=1.0%となるように設定
した。上記のように、本発明による製造方法では、高屈
折率差、低屈折率差導波路の境界を精密に決定すること
ができ、従来例にて問題となったような、境界部の不確
定による損失増加、例えば、曲線導波路2部分まで低屈
折率差導波路となってしまうと、曲がり損失が極端に増
加してしまう、等の問題を解決することができる。以上
のようにして作製した光導波路につき、直線部両側とも
10mm、曲線部曲率半径10mm、全長43mmとし
て、損失を評価した結果、以下のような値を得た。
【0011】A:本発明(直線屈折率差=0.4%、曲
線屈折率差=1.0%) 全挿入損失=0.75dB B:全て屈折率差=0.4%の場合 全挿入損失>10dB C:全て屈折率差=1.0%の場合 全挿入損失=1.25dB それぞれの損失内訳は以下の表のようである。(単位:
dB)
【0012】
【表1】
【0013】ここでは、均一の屈折率差を有する光導波
路を比較のために示してある。従来例の場合には、シャ
ドーマスクの境界部が本発明の場合と同様にできていれ
ば、略同等の低損失特性が得られるものと考えられる
が、その製造上のバラツキが大きくなることが問題であ
る。製造の歩留まりは、上記具体例に示したような単純
な構成の場合、従来例では、約40%であったのに対
し、本発明においては、略100%の歩留まりが得られ
た。
【0014】図4には、本発明の第2の具体例である光
導波路の平面構造を示した。この場合には、屈折率差の
異なる領域間の境界部で、第1の具体例で示した過剰損
失を低減するために、屈折率差の変化にあわせて徐々に
導波路幅Wを変化させる構成とした。具体的には、高屈
折率差(1.0%)領域で幅4μm、低屈折率差(0.
4%)領域で幅6μmとし、境界部の長さ100μmの
範囲でコア幅が徐々に変化するテーパ領域10を形成
し、テーパ導波路とした。これによって第1の具体例に
おいて発生した0.1dB程度の過剰損失をほぼ無視で
きるレベルまで低減することができた。
【0015】同様の手法によって小型、且つ、低損失な
AWGや、光アクセス系用の光送受信導波路モジュール
を作製することは容易である。尚、本発明の具体例にお
いては、石英膜としてGe、Pをドープした石英膜を用
いたが、用いる材料はこれに限るものではなく、Bなど
をドープした石英膜、或いはNを含む系の材料を用いて
も何ら差し支えない。基板としてもSiに限らず、石英
やセラミックなどの材料を用いて何ら差し支えない。ま
た、マスク材としてWSiを用いたが、勿論これに限る
ものではなく、他の金属材料、誘電体材料、あるいは半
導体材料などを用いて何ら差し支えない。更に、成膜方
法としてTEOSオゾン系のAPCVD法を用いたが、
プラズマを利用したCVD法や減圧CVD法など他の成
膜方法を採用しても何ら差し支えない。
【0016】
【発明の効果】本発明に係わる光導波路デバイスとその
製造方法は、上述のように構成したので、形状にあわせ
て最適な屈折率差を有する光導波路を集積した小型で、
且つ、低損失な光導波路デバイスを高い歩留まりで製造
することが可能となった。
【図面の簡単な説明】
【図1】本発明の第1の具体例の光導波路デバイスの平
面図である。
【図2】製造途中段階での断面図を示し、(a)はA−
A’断面図、(b)はB−B’断面図である。
【図3】製造最終段階での断面図を示し、(a)はA−
A’断面図、(b)はB−B’断面図である。
【図4】本発明の第2の具体例の光導波路デバイスの平
面図である。
【符号の説明】
1 直線光導波路(第2の光導波路部分) 2 曲線光導波路(第1の光導波路部分) 3 Si基板 4 アンダークラッド層 5 コア層 6 マスク材 7 第1のアッパークラッド層 8 第2のアッパークラッド層 10 テーパ領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 下田 毅 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 2H047 AA04 AA12 AA13 EE01 EE21 EE24 GG04 GG07

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 コアとクラッドとの屈折率差が第1の屈
    折率差である光導波路部分と、前記第1の屈折率差と異
    なる第2の屈折率差である光導波路部分とを備えた光導
    波路デバイスにおいて、 前記第1の屈折率差の光導波路部分と前記第2の屈折率
    差の光導波路部分との接続部分の導波路幅をテーパを持
    たせて形成したことを特徴とする光導波路デバイス。
  2. 【請求項2】 基板上に石英系のコア層とクラッド層と
    が設けられ、前記コア層とクラッド層との屈折率差が第
    1の屈折率差である第1の光導波路部分と、前記第1の
    屈折率差と異なる第2の屈折率差である第2の光導波路
    部分とを備えた光導波路デバイスの製造方法において、 前記コア層の上面にマスク材料を形成する第1の工程
    と、 前記コア層の上面に前記マスク材料を選択的に残した前
    記第1の光導波路部分を形成すると共に、コア層の上面
    に前記マスク材料を設けない前記第2の光導波路部分を
    形成する第2の工程と、 全面に前記コア層と異なる組成の第1のアッパークラッ
    ド層を堆積させる第3の工程と、 前記第1の光導波路部分の前記第1のアッパークラッド
    層のみを選択的に除去する第4の工程と、 全面に前記第1のアッパークラッド層と異なる組成の第
    2のアッパークラッド層を堆積させた第5の工程と、 を含むことを特徴とする光導波路デバイスの製造方法。
  3. 【請求項3】 前記第4工程では、前記第1のアッパー
    クラッド層と共に前記マスク材料も除去することを特徴
    とする請求項2記載の光導波路デバイスの製造方法。
  4. 【請求項4】 前記基板がSiないし石英であり、前記
    コア層およびクラッド層がP,Ge,Bのうちのどれか
    一つ乃至複数のドーパントを含む石英であることを特徴
    とする請求項2又は3記載の光導波路デバイスの製造方
    法。
  5. 【請求項5】 前記マスク材料が金属材料であることを
    特徴とする請求項2乃至4の何れかに記載の光導波路デ
    バイスの製造方法。
  6. 【請求項6】 前記第5の工程では、常圧CVD法を用
    いて第2のアッパークラッド層を成膜することを特徴と
    する請求項2乃至5の何れかに記載の光導波路デバイス
    の製造方法。
JP23074898A 1998-08-17 1998-08-17 光導波路デバイス Expired - Lifetime JP3228233B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23074898A JP3228233B2 (ja) 1998-08-17 1998-08-17 光導波路デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23074898A JP3228233B2 (ja) 1998-08-17 1998-08-17 光導波路デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000375059A Division JP2001194545A (ja) 2000-12-08 2000-12-08 光導波路デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2000066048A true JP2000066048A (ja) 2000-03-03
JP3228233B2 JP3228233B2 (ja) 2001-11-12

Family

ID=16912675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23074898A Expired - Lifetime JP3228233B2 (ja) 1998-08-17 1998-08-17 光導波路デバイス

Country Status (1)

Country Link
JP (1) JP3228233B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007072433A (ja) * 2005-08-11 2007-03-22 Ricoh Co Ltd 光集積素子及び光制御素子
US7542642B2 (en) 2006-08-10 2009-06-02 Ricoh Printing Systems, Ltd. Multi-beam generating device and optical recording device using the same
JP2011181164A (ja) * 2010-02-05 2011-09-15 Nitto Denko Corp 回路付サスペンション基板
US10459162B2 (en) 2017-09-05 2019-10-29 Renesas Electronics Corporation Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007072433A (ja) * 2005-08-11 2007-03-22 Ricoh Co Ltd 光集積素子及び光制御素子
US7542642B2 (en) 2006-08-10 2009-06-02 Ricoh Printing Systems, Ltd. Multi-beam generating device and optical recording device using the same
JP2011181164A (ja) * 2010-02-05 2011-09-15 Nitto Denko Corp 回路付サスペンション基板
US8770865B2 (en) 2010-02-05 2014-07-08 Nitto Denko Corporation Suspension board with circuit
US10459162B2 (en) 2017-09-05 2019-10-29 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
JP3228233B2 (ja) 2001-11-12

Similar Documents

Publication Publication Date Title
JP3581224B2 (ja) 平面型光学導波路素子
KR100450935B1 (ko) 테이퍼형 광도파로 제조방법
JP3794327B2 (ja) 光結合器及びその製造方法
JPH116928A (ja) アレイ導波路格子型波長合分波器
JP3976514B2 (ja) 光導波路の製造方法
EP1555551B1 (en) Apparatus for compactly coupling an optical fiber and a planar optical waveguide
US7335875B2 (en) Optical branching unit, and method of manufacturing the same
JP2001194541A (ja) 光導波回路
JP2005326876A (ja) 光導波路
JP2002156539A (ja) 光導波路
JP3228233B2 (ja) 光導波路デバイス
JP3279270B2 (ja) 光導波路及びその作製方法
US6483964B1 (en) Method of fabricating an optical component
US12072529B2 (en) Optical waveguides and methods for producing
JPH1068833A (ja) 光導波路及びその製造方法並びに光回路
JP2001194545A (ja) 光導波路デバイスの製造方法
JP3309369B2 (ja) 光波長合分波器
JPH10197737A (ja) 光導波回路の製造方法
JP3963255B2 (ja) 光導波路
JP4313772B2 (ja) 光導波路の製造方法
WO2011078033A1 (ja) 平面光波回路及び平面光波回路の製造方法
JP3137165B2 (ja) 光導波回路の製造方法
JP3264652B2 (ja) 光回路
JPH09269514A (ja) 光導波路デバイス及びその製造方法
JP2004077859A (ja) 光導波回路の製造方法