JP2003309783A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP2003309783A JP2003309783A JP2002114562A JP2002114562A JP2003309783A JP 2003309783 A JP2003309783 A JP 2003309783A JP 2002114562 A JP2002114562 A JP 2002114562A JP 2002114562 A JP2002114562 A JP 2002114562A JP 2003309783 A JP2003309783 A JP 2003309783A
- Authority
- JP
- Japan
- Prior art keywords
- scaler
- signal
- display device
- unit
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 スケーリングの範囲がスケーラの制限を受け
る。また、部分拡大表示時やアナログ入力時には表示能
力以下に解像度が制限される場合がある。 【解決手段】 スケーラ部１１よりも前段に、前処理ス
ケーラ部３０を備え、前処理スケーラ部３０は少なくと
もクロックレート変換部と画素削減部とを含み、画素削
減比率を前処理スケーラ部の内部或いは外部から制御す
る比率制御部からの信号に応じて入力や表示信号に応じ
て画素削減比率を切り替える。
る。また、部分拡大表示時やアナログ入力時には表示能
力以下に解像度が制限される場合がある。 【解決手段】 スケーラ部１１よりも前段に、前処理ス
ケーラ部３０を備え、前処理スケーラ部３０は少なくと
もクロックレート変換部と画素削減部とを含み、画素削
減比率を前処理スケーラ部の内部或いは外部から制御す
る比率制御部からの信号に応じて入力や表示信号に応じ
て画素削減比率を切り替える。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＣＤ（液晶ディ
スプレイ）やＰＤＰ（プラズマディスプレイパネル）等
の新デバイスを用いたディスプレイ及び投射式ビデオプ
ロジェクター装置に関する。
スプレイ）やＰＤＰ（プラズマディスプレイパネル）等
の新デバイスを用いたディスプレイ及び投射式ビデオプ
ロジェクター装置に関する。
【０００２】
【従来の技術】近年、表示用デバイスとして従来主流で
あったＣＲＴ以外に、ＬＣＤやＰＤＰといった新表示デ
バイスの進歩がめざましく、これらのデバイスを使用し
た画像表示装置も市場に出ている。中でも液晶（ＬＣ
Ｄ）表示装置に代表されるマトリクス型の画像表示装置
は、薄型、軽量、低消費電力の特徴を生かし、パーソナ
ルコンピュータの表示装置やＴＶ表示装置、更には投射
型の表示装置としてなど各種分野で利用されている。
あったＣＲＴ以外に、ＬＣＤやＰＤＰといった新表示デ
バイスの進歩がめざましく、これらのデバイスを使用し
た画像表示装置も市場に出ている。中でも液晶（ＬＣ
Ｄ）表示装置に代表されるマトリクス型の画像表示装置
は、薄型、軽量、低消費電力の特徴を生かし、パーソナ
ルコンピュータの表示装置やＴＶ表示装置、更には投射
型の表示装置としてなど各種分野で利用されている。
【０００３】一方、近年、デジタルテレビ放送技術の進
歩につれ、放送用ＶＴＲなどのビデオ信号送出装置から
送られてくる映像信号（ビデオ信号）の仕様が、表示す
べき映像信号の走査周波数、映像表示期間、及び表示位
置、映像帰線期間等が多種多様となっている。
歩につれ、放送用ＶＴＲなどのビデオ信号送出装置から
送られてくる映像信号（ビデオ信号）の仕様が、表示す
べき映像信号の走査周波数、映像表示期間、及び表示位
置、映像帰線期間等が多種多様となっている。
【０００４】このため、１台の画像表示装置で各種の映
像信号（ビデオ信号）に対応して適切な映像表示ができ
る、いわゆるマルチスキャンディスプレイが使用される
ようになってきた。
像信号（ビデオ信号）に対応して適切な映像表示ができ
る、いわゆるマルチスキャンディスプレイが使用される
ようになってきた。
【０００５】ところが、マトリクス型の画像表示装置
は、表示デバイスで表示可能な画素数が固定であるた
め、各種の映像信号のフォーマットを表示デバイスで表
示可能な画素数に変換する手段が必要となってくる。そ
こで最近では「スケーラ」と呼ばれる（他に「ピクセル
コンバータ」や「解像度変換ＬＳＩ」等いろいろな呼び
名がある）ＬＳＩを用いてスケーリング（ピクセルコン
バートとも呼ばれる）と呼ばれる解像度変換を行うのが
一般的である。
は、表示デバイスで表示可能な画素数が固定であるた
め、各種の映像信号のフォーマットを表示デバイスで表
示可能な画素数に変換する手段が必要となってくる。そ
こで最近では「スケーラ」と呼ばれる（他に「ピクセル
コンバータ」や「解像度変換ＬＳＩ」等いろいろな呼び
名がある）ＬＳＩを用いてスケーリング（ピクセルコン
バートとも呼ばれる）と呼ばれる解像度変換を行うのが
一般的である。
【０００６】以下、図９を用いて従来の画像表示装置の
一例について説明する。
一例について説明する。
【０００７】図９は従来の画像表示装置の一例のブロッ
ク図である。
ク図である。
【０００８】図９において、７は画質調整などの様々な
画像処理を行う画像処理部、９は解像度変換を行うスケ
ーラ部、１０は映像信号を一時的に溜め込むＳＤＲＡＭ
である。１２は画像を表示する表示デバイスで、例えば
ＬＣＤである。１１はＲＧＢの映像信号を表示デバイス
１２に表示可能とする表示インターフェイスである。な
お画像処理部７より前段のフロントエンド部は省略して
いる。
画像処理を行う画像処理部、９は解像度変換を行うスケ
ーラ部、１０は映像信号を一時的に溜め込むＳＤＲＡＭ
である。１２は画像を表示する表示デバイスで、例えば
ＬＣＤである。１１はＲＧＢの映像信号を表示デバイス
１２に表示可能とする表示インターフェイスである。な
お画像処理部７より前段のフロントエンド部は省略して
いる。
【０００９】以上のように構成された画像表示装置につ
いて、図９を用いてその動作を説明する。画像表示装置
に入力された映像信号はフロントエンド部を経て画像処
理部７に入力される。ここで画質調整などの処理をされ
た映像信号はスケーラ部９に入力される。スケーラ部９
は一般的な動作として、一度ＳＤＲＡＭ１０に映像信号
を溜め込み、次にそこから読み出しつつ解像度変換のた
めの補間拡大演算動作を行って解像度変換が完了する。
例えば入力が７２０×４８０画素の映像で、表示デバイ
ス１２が１０２４×７６８画素であった場合、水平に1.
42倍、垂直に1.6倍という演算動作となる。
いて、図９を用いてその動作を説明する。画像表示装置
に入力された映像信号はフロントエンド部を経て画像処
理部７に入力される。ここで画質調整などの処理をされ
た映像信号はスケーラ部９に入力される。スケーラ部９
は一般的な動作として、一度ＳＤＲＡＭ１０に映像信号
を溜め込み、次にそこから読み出しつつ解像度変換のた
めの補間拡大演算動作を行って解像度変換が完了する。
例えば入力が７２０×４８０画素の映像で、表示デバイ
ス１２が１０２４×７６８画素であった場合、水平に1.
42倍、垂直に1.6倍という演算動作となる。
【００１０】また画面サイズが４：３や５：４のアスペ
クト比の表示デバイス１２に１６：９の画像をセンター
リングしてレターボックス表示するような場合でも同様
にＳＤＲＡＭを介した動作となる。
クト比の表示デバイス１２に１６：９の画像をセンター
リングしてレターボックス表示するような場合でも同様
にＳＤＲＡＭを介した動作となる。
【００１１】解像度変換された映像信号は表示インター
フェイス１１で表示デバイス１２に整合した形態にさ
れ、表示デバイス１２で画像として表示される。
フェイス１１で表示デバイス１２に整合した形態にさ
れ、表示デバイス１２で画像として表示される。
【００１２】なおＳＤＲＡＭなどのメモリを使用しない
スケーラも存在する。その場合は、垂直の時間軸方向の
比率を変えることは出来ない。つまり拡大、縮小をして
も、全ラインに対する有効ラインの比率は変化しないの
で前記のようなレターボックス表示は不可能である。
スケーラも存在する。その場合は、垂直の時間軸方向の
比率を変えることは出来ない。つまり拡大、縮小をして
も、全ラインに対する有効ラインの比率は変化しないの
で前記のようなレターボックス表示は不可能である。
【００１３】
【発明が解決しようとする課題】このような画像表示装
置において、スケーリングの演算範囲はスケーラの性能
の制限を受ける。例えばスケーラの入力水平有効ドット
数の上限が１０２４であったとすると、ハイビジョンの
水平１９２０ドット（有効部）という信号は入力して表
示することが出来ない。
置において、スケーリングの演算範囲はスケーラの性能
の制限を受ける。例えばスケーラの入力水平有効ドット
数の上限が１０２４であったとすると、ハイビジョンの
水平１９２０ドット（有効部）という信号は入力して表
示することが出来ない。
【００１４】また、その制限はたとえ画像の一部を拡大
して表示する部分拡大表示時やアナログ入力時にも同様
で、場合によっては表示デバイス１２の表示能力以下に
解像度が制限される場合もある。
して表示する部分拡大表示時やアナログ入力時にも同様
で、場合によっては表示デバイス１２の表示能力以下に
解像度が制限される場合もある。
【００１５】更にＳＤＲＡＭなどのメモリを用いてスケ
ーリングやレターボックス表示を行うと一度溜め込むと
いう動作があるため、入力信号に対する画像表示の遅
れ、所謂フレーム遅れが発生する。また、安定した信号
を前提としたスケーリング動作であるため、アナログＶ
ＴＲなどの非標準信号対応のためにはＴＢＣ（タイムベ
ースコレクタ・時間軸補正）機能の搭載が必要な場合が
ある。
ーリングやレターボックス表示を行うと一度溜め込むと
いう動作があるため、入力信号に対する画像表示の遅
れ、所謂フレーム遅れが発生する。また、安定した信号
を前提としたスケーリング動作であるため、アナログＶ
ＴＲなどの非標準信号対応のためにはＴＢＣ（タイムベ
ースコレクタ・時間軸補正）機能の搭載が必要な場合が
ある。
【００１６】それ故本発明は上記課題を考慮し、常に最
適な解像度を確保し且つ入力に対して出画の遅れのない
表示が可能な画像表示装置を提供することを目的とす
る。
適な解像度を確保し且つ入力に対して出画の遅れのない
表示が可能な画像表示装置を提供することを目的とす
る。
【００１７】
【課題を解決するための手段】これらの課題を解決する
ために本願の第１の発明は、少なくとも前記スケーラ部
よりも前段に、前処理スケーラ部を備えた画像表示装置
である。
ために本願の第１の発明は、少なくとも前記スケーラ部
よりも前段に、前処理スケーラ部を備えた画像表示装置
である。
【００１８】本願の第２の発明は、少なくとも前記スケ
ーラ部よりも前段に、前処理スケーラ部を備え、前記前
処理スケーラ部は少なくともクロックレート変換部と画
素削減部とを含み、画素削減比率を前記前処理スケーラ
部の内部或いは外部から制御する比率制御部を備えた画
像表示装置である。
ーラ部よりも前段に、前処理スケーラ部を備え、前記前
処理スケーラ部は少なくともクロックレート変換部と画
素削減部とを含み、画素削減比率を前記前処理スケーラ
部の内部或いは外部から制御する比率制御部を備えた画
像表示装置である。
【００１９】本願の第３の発明は、映像信号を入力する
手段としてデジタル入力とアナログ入力とを備え、アナ
ログ入力信号をデジタル信号に変換するＡ／Ｄ変換部を
備え、少なくとも前記スケーラ部よりも前段に、前処理
スケーラ部を備え、前記前処理スケーラ部は少なくとも
クロックレート変換部と画素削減部とを含み、前記画素
削減部で処理された映像信号と、処理されない或いは処
理されないと同等の信号とを切り替えるセレクタ部と、
前記セレクタ部の切り替え動作を制御する選択制御部と
を備えた画像表示装置である。
手段としてデジタル入力とアナログ入力とを備え、アナ
ログ入力信号をデジタル信号に変換するＡ／Ｄ変換部を
備え、少なくとも前記スケーラ部よりも前段に、前処理
スケーラ部を備え、前記前処理スケーラ部は少なくとも
クロックレート変換部と画素削減部とを含み、前記画素
削減部で処理された映像信号と、処理されない或いは処
理されないと同等の信号とを切り替えるセレクタ部と、
前記セレクタ部の切り替え動作を制御する選択制御部と
を備えた画像表示装置である。
【００２０】本願の第４の発明は、映像信号を入力する
手段としてデジタル入力とアナログ入力とを備え、アナ
ログ入力信号をデジタル信号に変換するＡ／Ｄ変換部を
備え、少なくとも前記スケーラ部よりも前段に、前処理
スケーラ部を備え、前記前処理スケーラ部は少なくとも
クロックレート変換部と画素削減部とを含み、前記デジ
タル入力からの映像信号は前記画素削減部へ入力され、
前記画素削減部で処理された映像信号と、前記Ａ／Ｄ変
換部からの出力信号とを切り替えるセレクタ部と、前記
セレクタ部の切り替え動作を制御する選択制御部とを備
えた画像表示装置である。
手段としてデジタル入力とアナログ入力とを備え、アナ
ログ入力信号をデジタル信号に変換するＡ／Ｄ変換部を
備え、少なくとも前記スケーラ部よりも前段に、前処理
スケーラ部を備え、前記前処理スケーラ部は少なくとも
クロックレート変換部と画素削減部とを含み、前記デジ
タル入力からの映像信号は前記画素削減部へ入力され、
前記画素削減部で処理された映像信号と、前記Ａ／Ｄ変
換部からの出力信号とを切り替えるセレクタ部と、前記
セレクタ部の切り替え動作を制御する選択制御部とを備
えた画像表示装置である。
【００２１】本願の第５の発明は、少なくとも前記スケ
ーラ部よりも前段に、入力ポートと出力ポートとが独立
している２ポートメモリと、前記２ポートメモリのイネ
ーブルなどの制御をするメモリコントローラとを備え、
前記メモリコントローラは少なくとも垂直同期信号と前
記２ポートメモリからの読み出しクロックをもとに前記
スケーラ部へ渡す水平同期信号を作り直す機能を兼ね備
えている画像表示装置である。
ーラ部よりも前段に、入力ポートと出力ポートとが独立
している２ポートメモリと、前記２ポートメモリのイネ
ーブルなどの制御をするメモリコントローラとを備え、
前記メモリコントローラは少なくとも垂直同期信号と前
記２ポートメモリからの読み出しクロックをもとに前記
スケーラ部へ渡す水平同期信号を作り直す機能を兼ね備
えている画像表示装置である。
【００２２】本願の第６の発明は、少なくとも前記スケ
ーラ部よりも前段に、入力ポートと出力ポートとが独立
している２ポートメモリと、前記２ポートメモリのイネ
ーブルなどの制御をするメモリコントローラとを備え、
入力信号のサンプリングクロックとは別系統の第２のク
ロックをもとに少なくとも第２の垂直同期信号を新たに
作成する同期生成部と、入力信号の垂直同期信号と前記
第２の垂直同期信号とを切り替え新たに垂直同期信号と
して選択する同期セレクタを備え、前記入力信号のサン
プリングクロックから生成した読み出し用クロックと前
記第２のクロックとを切り替え新たに読み出しクロック
として選択するクロックセレクタを備え、前記メモリコ
ントローラは少なくとも前記同期セレクタで選択された
垂直同期信号と前記クロックセレクタで選択された読み
出しクロックをもとに前記スケーラ部へ渡す水平同期信
号を作り直す機能を兼ね備えている画像表示装置であ
る。
ーラ部よりも前段に、入力ポートと出力ポートとが独立
している２ポートメモリと、前記２ポートメモリのイネ
ーブルなどの制御をするメモリコントローラとを備え、
入力信号のサンプリングクロックとは別系統の第２のク
ロックをもとに少なくとも第２の垂直同期信号を新たに
作成する同期生成部と、入力信号の垂直同期信号と前記
第２の垂直同期信号とを切り替え新たに垂直同期信号と
して選択する同期セレクタを備え、前記入力信号のサン
プリングクロックから生成した読み出し用クロックと前
記第２のクロックとを切り替え新たに読み出しクロック
として選択するクロックセレクタを備え、前記メモリコ
ントローラは少なくとも前記同期セレクタで選択された
垂直同期信号と前記クロックセレクタで選択された読み
出しクロックをもとに前記スケーラ部へ渡す水平同期信
号を作り直す機能を兼ね備えている画像表示装置であ
る。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図８を用いて説明する。
て、図１から図８を用いて説明する。
【００２４】なお、従来の構成と同じ働きをするブロッ
クについては従来例と同じ番号を付与している。
クについては従来例と同じ番号を付与している。
【００２５】また、以下の説明に於いて、映像信号処理
をデジタルで行う前提で説明を進めているが、このこと
は特に本願発明の内容を制限するものではなく、画像処
理としてアナログ信号を介する処理が付加された場合で
も本願発明は有効である。
をデジタルで行う前提で説明を進めているが、このこと
は特に本願発明の内容を制限するものではなく、画像処
理としてアナログ信号を介する処理が付加された場合で
も本願発明は有効である。
【００２６】（実施の形態１）図１は本願第１の発明の
画像表示装置のブロック図を示し、７は画質調整などの
様々な画像処理を行う画像処理部、９は解像度変換を行
うスケーラ部である。１２は画像を表示する表示デバイ
スで、例えばＬＣＤである。１１はＲＧＢの映像信号を
表示デバイス１２に表示可能とする表示インターフェイ
スである。３０は映像信号を前処理としてスケーリング
する前処理スケーラであり、画像処理部７の前段に設置
されている。
画像表示装置のブロック図を示し、７は画質調整などの
様々な画像処理を行う画像処理部、９は解像度変換を行
うスケーラ部である。１２は画像を表示する表示デバイ
スで、例えばＬＣＤである。１１はＲＧＢの映像信号を
表示デバイス１２に表示可能とする表示インターフェイ
スである。３０は映像信号を前処理としてスケーリング
する前処理スケーラであり、画像処理部７の前段に設置
されている。
【００２７】なお前処理スケーラ３０より前段のフロン
トエンド部は省略している。
トエンド部は省略している。
【００２８】以上のように構成された画像表示装置につ
いて、以下図１を用いて、その動作を述べる。
いて、以下図１を用いて、その動作を述べる。
【００２９】画像表示装置に入力された映像信号はフロ
ントエンド部を経て前処理スケーラ３０に入力される。
例として水平有効部１９２０ドットのハイビジョンの映
像信号が入力されたとする。前処理スケーラ３０にて映
像信号は水平有効部のサイズを１／２の９６０ドットに
スケーリングされた後、画像処理部７に入力される。こ
こで画質調整などの処理をされた映像信号はスケーラ部
９に入力される。
ントエンド部を経て前処理スケーラ３０に入力される。
例として水平有効部１９２０ドットのハイビジョンの映
像信号が入力されたとする。前処理スケーラ３０にて映
像信号は水平有効部のサイズを１／２の９６０ドットに
スケーリングされた後、画像処理部７に入力される。こ
こで画質調整などの処理をされた映像信号はスケーラ部
９に入力される。
【００３０】ここでスケーラ部９に入力される映像信号
は９６０ドットに前処理としてスケーリングされている
ため、例えばスケーラの入力水平有効ドット数の上限が
１０２４であったとしても映像が欠けることなくスケー
ラ部９にてスケーリング動作をすることが出来る。スケ
ーラ部９での垂直スケーリング動作については省略す
る。
は９６０ドットに前処理としてスケーリングされている
ため、例えばスケーラの入力水平有効ドット数の上限が
１０２４であったとしても映像が欠けることなくスケー
ラ部９にてスケーリング動作をすることが出来る。スケ
ーラ部９での垂直スケーリング動作については省略す
る。
【００３１】このようにスケーラ部９よりも前段に、前
処理スケーラ３０を備えることにより、スケーラ部９の
性能の制限を超えたスケーリングの演算範囲を実現し表
示することが出来る画像表示装置が得られる。
処理スケーラ３０を備えることにより、スケーラ部９の
性能の制限を超えたスケーリングの演算範囲を実現し表
示することが出来る画像表示装置が得られる。
【００３２】加えて、この例では画像処理部７に入力さ
れる映像信号は、クロックレートも１／２になるわけで
あるから、クロックレートが下がることによる、演算処
理精度や回路温度特性の向上などの効果もある。
れる映像信号は、クロックレートも１／２になるわけで
あるから、クロックレートが下がることによる、演算処
理精度や回路温度特性の向上などの効果もある。
【００３３】尚、この実施の形態においては前処理スケ
ーラにおけるスケーリングについては、外部から制御を
与えてもよく、また内部において制御するものであって
もよい。
ーラにおけるスケーリングについては、外部から制御を
与えてもよく、また内部において制御するものであって
もよい。
【００３４】（実施の形態２）図２は本願第２の発明の
画像表示装置のブロック図を示し、７は画質調整などの
様々な画像処理を行う画像処理部、９は解像度変換を行
うスケーラ部である。３０は映像信号を前処理としてス
ケーリングする前処理スケーラであり、画像処理部７の
前段に設置されている。
画像表示装置のブロック図を示し、７は画質調整などの
様々な画像処理を行う画像処理部、９は解像度変換を行
うスケーラ部である。３０は映像信号を前処理としてス
ケーリングする前処理スケーラであり、画像処理部７の
前段に設置されている。
【００３５】５は比率制御部で、前処理スケーラ３０で
の前処理スケーリング比率を設定制御するものである。
前処理スケーラ３０は画素削減部３とクロックディバイ
ダ４とから構成されており、比率制御部５からの制御を
受けるよう構成されている。
の前処理スケーリング比率を設定制御するものである。
前処理スケーラ３０は画素削減部３とクロックディバイ
ダ４とから構成されており、比率制御部５からの制御を
受けるよう構成されている。
【００３６】なお前処理スケーラ３０より前段のフロン
トエンド部は省略している。またスケーラ部より後段も
従来例や第１の発明と同様の構成であるので図では省略
している。
トエンド部は省略している。またスケーラ部より後段も
従来例や第１の発明と同様の構成であるので図では省略
している。
【００３７】以上のように構成された画像表示装置につ
いて、以下図２を用いて、その動作を述べる。
いて、以下図２を用いて、その動作を述べる。
【００３８】画像表示装置に入力された映像信号はフロ
ントエンド部を経て前処理スケーラ３０に入力される。
ントエンド部を経て前処理スケーラ３０に入力される。
【００３９】例として水平有効部１９２０ドットのハイ
ビジョンの映像信号が入力され、それを８５４×４８０
のドットサイズを持つ表示デバイスに表示するとする。
前処理スケーラ３０にて映像信号は水平有効部のサイズ
を１／２の９６０ドットに前処理スケーリングされた
後、画像処理部７に入力される。ここで画質調整などの
処理をされた映像信号はスケーラ部９に入力される。
ビジョンの映像信号が入力され、それを８５４×４８０
のドットサイズを持つ表示デバイスに表示するとする。
前処理スケーラ３０にて映像信号は水平有効部のサイズ
を１／２の９６０ドットに前処理スケーリングされた
後、画像処理部７に入力される。ここで画質調整などの
処理をされた映像信号はスケーラ部９に入力される。
【００４０】スケーラ部９では水平９６０ドットの映像
信号を表示デバイスの水平ドットサイズ８５４にあわせ
て縮小などのスケーリング処理を行う。スケーラ部９で
の垂直スケーリング動作については省略する。
信号を表示デバイスの水平ドットサイズ８５４にあわせ
て縮小などのスケーリング処理を行う。スケーラ部９で
の垂直スケーリング動作については省略する。
【００４１】ここでスケーラ部９に入力される映像信号
は９６０ドットに前処理としてスケーリングされている
ため、例えばスケーラの入力水平有効ドット数の上限が
１０２４であったとしても映像が欠けることなくスケー
ラ部９にてスケーリング動作をすることが出来るのは第
１の発明と同様である。
は９６０ドットに前処理としてスケーリングされている
ため、例えばスケーラの入力水平有効ドット数の上限が
１０２４であったとしても映像が欠けることなくスケー
ラ部９にてスケーリング動作をすることが出来るのは第
１の発明と同様である。
【００４２】更に例えば１９２０ドットのうち１４４０
ドットの部分を取り出して拡大表示したい場合、前記の
ようにもし前処理スケーラで１／２に前処理スケーリン
グされるとすると１４４０ドットは７２０ドットとな
り、表示デバイスの水平ドットサイズ８５４よりも小さ
くなってしまうため、表示デバイスの表示能力を十分生
かした表示が出来ない。
ドットの部分を取り出して拡大表示したい場合、前記の
ようにもし前処理スケーラで１／２に前処理スケーリン
グされるとすると１４４０ドットは７２０ドットとな
り、表示デバイスの水平ドットサイズ８５４よりも小さ
くなってしまうため、表示デバイスの表示能力を十分生
かした表示が出来ない。
【００４３】ところが本発明の構成は、比率制御部５か
らの制御信号で前処理スケーラのスケーリング比率を変
えられるようになっているので、前記のような拡大表示
時は前処理のスケーリング比率を例えば２／３とするこ
とが出来る。そうすることによって、この例では前処理
スケーリング後の１４４０ドットのエリアは９６０ドッ
トとなり、スケーラ部９にて水平９６０ドットの映像信
号を表示デバイスの水平ドットサイズ８５４にあわせて
縮小などのスケーリング処理を行うことで表示デバイス
の表示能力を生かした表示が可能である。
らの制御信号で前処理スケーラのスケーリング比率を変
えられるようになっているので、前記のような拡大表示
時は前処理のスケーリング比率を例えば２／３とするこ
とが出来る。そうすることによって、この例では前処理
スケーリング後の１４４０ドットのエリアは９６０ドッ
トとなり、スケーラ部９にて水平９６０ドットの映像信
号を表示デバイスの水平ドットサイズ８５４にあわせて
縮小などのスケーリング処理を行うことで表示デバイス
の表示能力を生かした表示が可能である。
【００４４】このように少なくとも前記スケーラ部より
も前段に、前処理スケーラ部を備え、前記前処理スケー
ラ部は少なくともクロックレート変換部と画素削減部と
を含み、画素削減比率を前記前処理スケーラ部の内部或
いは外部から制御する比率制御部を備えることにより、
画像の一部を拡大して表示する部分拡大表示時において
も表示デバイスの表示能力以下に解像度が制限されるこ
となく映像を表示することが出来る画像表示装置が得ら
れる。
も前段に、前処理スケーラ部を備え、前記前処理スケー
ラ部は少なくともクロックレート変換部と画素削減部と
を含み、画素削減比率を前記前処理スケーラ部の内部或
いは外部から制御する比率制御部を備えることにより、
画像の一部を拡大して表示する部分拡大表示時において
も表示デバイスの表示能力以下に解像度が制限されるこ
となく映像を表示することが出来る画像表示装置が得ら
れる。
【００４５】尚、比率制御部５はそのスケーリング比率
は入力された映像信号から判断して決定されるもので、
そのために入力された映像信号を入力される構成を備え
るものであってもよく、また入力された映像信号に基づ
いてスケーリング比率が決定された信号を入力するもの
であってもよい。
は入力された映像信号から判断して決定されるもので、
そのために入力された映像信号を入力される構成を備え
るものであってもよく、また入力された映像信号に基づ
いてスケーリング比率が決定された信号を入力するもの
であってもよい。
【００４６】（実施の形態３）図３は本願第３の発明の
画像表示装置のブロック図を示し、７は画質調整などの
様々な画像処理を行う画像処理部、９は解像度変換を行
うスケーラ部である。３０は映像信号を前処理としてス
ケーリングする前処理スケーラであり、画像処理部７の
前段に設置されている。５１は比率・選択制御部で、前
処理スケーラ３０での前処理スケーリング比率を設定制
御するとともに、画素削減した信号と画素削減しない信
号との選択制御をするものである。前処理スケーラ３０
は画素削減部３とクロックディバイダ４とセレクタ３１
から構成されており、比率・選択制御部５１からの制御
を受けられるよう構成されている。セレクタ３１は画素
削減部３で画素削減した信号と画素削減しない信号とを
切り替えられるように設置されている。
画像表示装置のブロック図を示し、７は画質調整などの
様々な画像処理を行う画像処理部、９は解像度変換を行
うスケーラ部である。３０は映像信号を前処理としてス
ケーリングする前処理スケーラであり、画像処理部７の
前段に設置されている。５１は比率・選択制御部で、前
処理スケーラ３０での前処理スケーリング比率を設定制
御するとともに、画素削減した信号と画素削減しない信
号との選択制御をするものである。前処理スケーラ３０
は画素削減部３とクロックディバイダ４とセレクタ３１
から構成されており、比率・選択制御部５１からの制御
を受けられるよう構成されている。セレクタ３１は画素
削減部３で画素削減した信号と画素削減しない信号とを
切り替えられるように設置されている。
【００４７】本画像表示装置はアナログとデジタルとの
両系統の入力に対応している。２はアナログ入力信号を
デジタルに変換するＡ／Ｄ変換部であり、５２は信号セ
レクタである。Ａ／Ｄ変換部２の出力信号とデジタル入
力信号とは信号セレクタ５２で選択制御され、前処理ス
ケーラ３０に入力される構成となっている。
両系統の入力に対応している。２はアナログ入力信号を
デジタルに変換するＡ／Ｄ変換部であり、５２は信号セ
レクタである。Ａ／Ｄ変換部２の出力信号とデジタル入
力信号とは信号セレクタ５２で選択制御され、前処理ス
ケーラ３０に入力される構成となっている。
【００４８】なお更に前段のフロントエンド部は省略し
ている。またスケーラ部より後段も従来例や第１の発明
と同様の構成であるので図では省略している。
ている。またスケーラ部より後段も従来例や第１の発明
と同様の構成であるので図では省略している。
【００４９】以上のように構成された画像表示装置につ
いて、以下図３を用いて、その動作を述べる。
いて、以下図３を用いて、その動作を述べる。
【００５０】まずデジタル入力の例で説明する。画像表
示装置に入力されたデジタル映像信号はフロントエンド
部を経て信号セレクタ５２で選択され前処理スケーラ３
０に入力される。
示装置に入力されたデジタル映像信号はフロントエンド
部を経て信号セレクタ５２で選択され前処理スケーラ３
０に入力される。
【００５１】例として水平有効部１９２０ドットのハイ
ビジョンの映像信号が入力され、それを１０２４×５７
６のドットサイズを持つ表示デバイスに表示するとす
る。前処理スケーラ３０にて映像信号は水平有効部のサ
イズを１／２の９６０ドットに前処理スケーリングされ
た後、セレクタ３１を経て画像処理部７に入力される。
ここで画質調整などの処理をされた映像信号はスケーラ
部９に入力される。
ビジョンの映像信号が入力され、それを１０２４×５７
６のドットサイズを持つ表示デバイスに表示するとす
る。前処理スケーラ３０にて映像信号は水平有効部のサ
イズを１／２の９６０ドットに前処理スケーリングされ
た後、セレクタ３１を経て画像処理部７に入力される。
ここで画質調整などの処理をされた映像信号はスケーラ
部９に入力される。
【００５２】スケーラ部９では水平９６０ドットの映像
信号を表示デバイスの水平ドットサイズ１０２４にあわ
せて拡大などのスケーリング処理を行う。スケーラ部９
での垂直スケーリング動作については省略する。
信号を表示デバイスの水平ドットサイズ１０２４にあわ
せて拡大などのスケーリング処理を行う。スケーラ部９
での垂直スケーリング動作については省略する。
【００５３】ここでスケーラ部９に入力される映像信号
は９６０ドットに前処理としてスケーリングされている
ため、例えばスケーラの入力水平有効ドット数の上限が
１０２４であったとしても映像が欠けることなくスケー
ラ部９にてスケーリング動作をすることが出来るのは第
１の発明と同様である。
は９６０ドットに前処理としてスケーリングされている
ため、例えばスケーラの入力水平有効ドット数の上限が
１０２４であったとしても映像が欠けることなくスケー
ラ部９にてスケーリング動作をすることが出来るのは第
１の発明と同様である。
【００５４】その後表示インターフェースを経て表示デ
バイスに表示される。
バイスに表示される。
【００５５】次にアナログ入力の例で説明する。画像表
示装置に入力されたアナログ映像信号はフロントエンド
部を経てＡ／Ｄ変換部２でデジタル信号に変換され、信
号セレクタ５２で選択され前処理スケーラ３０に入力さ
れる。
示装置に入力されたアナログ映像信号はフロントエンド
部を経てＡ／Ｄ変換部２でデジタル信号に変換され、信
号セレクタ５２で選択され前処理スケーラ３０に入力さ
れる。
【００５６】例として水平有効部１９２０ドット相当の
ハイビジョンの映像信号が入力され、それを１０２４×
５７６のドットサイズを持つ表示デバイスに表示すると
する。ここでＡ／Ｄ変換部２でのサンプリング処理を水
平有効部が１０２４ドットになるようにしておく。そし
て前処理スケーラ３０にて画素削減部を通らない信号を
セレクタ３１で選択するよう、比率・選択制御部５１選
択制御を受ける。映像信号は水平有効部のサイズが１０
２４ドットにされた状態で、画像処理部７に入力され
る。ここで画質調整などの処理をされた映像信号はスケ
ーラ部９に入力される。
ハイビジョンの映像信号が入力され、それを１０２４×
５７６のドットサイズを持つ表示デバイスに表示すると
する。ここでＡ／Ｄ変換部２でのサンプリング処理を水
平有効部が１０２４ドットになるようにしておく。そし
て前処理スケーラ３０にて画素削減部を通らない信号を
セレクタ３１で選択するよう、比率・選択制御部５１選
択制御を受ける。映像信号は水平有効部のサイズが１０
２４ドットにされた状態で、画像処理部７に入力され
る。ここで画質調整などの処理をされた映像信号はスケ
ーラ部９に入力される。
【００５７】スケーラ部９では水平１０２４ドットの映
像信号を表示デバイスの水平ドットサイズ１０２４に表
示するため拡大をすることなく表示インターフェイスに
信号を渡す。スケーラ部９での垂直スケーリング動作に
ついては省略する。
像信号を表示デバイスの水平ドットサイズ１０２４に表
示するため拡大をすることなく表示インターフェイスに
信号を渡す。スケーラ部９での垂直スケーリング動作に
ついては省略する。
【００５８】その後表示インターフェースを経て表示デ
バイスに表示される。
バイスに表示される。
【００５９】ここでスケーラ部９に入力される映像信号
はデジタルでは９６０ドットであったのに対してアナロ
グでは表示デバイスの水平ドットサイズと同じ１０２４
ドットにする事が出来るため、表示デバイスの表示能力
を生かした表示が可能である。
はデジタルでは９６０ドットであったのに対してアナロ
グでは表示デバイスの水平ドットサイズと同じ１０２４
ドットにする事が出来るため、表示デバイスの表示能力
を生かした表示が可能である。
【００６０】このように映像信号を入力する手段として
デジタル入力とアナログ入力とを備え、アナログ入力信
号をデジタル信号に変換するＡ／Ｄ変換部を備え、少な
くとも前記スケーラ部よりも前段に、前処理スケーラ部
を備え、前記前処理スケーラ部は少なくともクロックレ
ート変換部と画素削減部とを含み、前記画素削減部で処
理された映像信号と、処理されない或いは処理されない
と同等の信号とを切り替えるセレクタ部と、前記セレク
タ部の切り替え動作を制御する選択制御部とを備えるこ
とにより、アナログ入力時においても表示デバイスの表
示能力以下に解像度が制限されることなく映像を表示す
ることが出来る画像表示装置が得られる。
デジタル入力とアナログ入力とを備え、アナログ入力信
号をデジタル信号に変換するＡ／Ｄ変換部を備え、少な
くとも前記スケーラ部よりも前段に、前処理スケーラ部
を備え、前記前処理スケーラ部は少なくともクロックレ
ート変換部と画素削減部とを含み、前記画素削減部で処
理された映像信号と、処理されない或いは処理されない
と同等の信号とを切り替えるセレクタ部と、前記セレク
タ部の切り替え動作を制御する選択制御部とを備えるこ
とにより、アナログ入力時においても表示デバイスの表
示能力以下に解像度が制限されることなく映像を表示す
ることが出来る画像表示装置が得られる。
【００６１】尚、比率制御部５はそのスケーリング比率
は入力された映像信号から判断して決定されるもので、
そのために入力された映像信号を入力される構成を備え
るものであってもよく、また入力された映像信号に基づ
いてスケーリング比率が決定された信号を入力するもの
であってもよい。
は入力された映像信号から判断して決定されるもので、
そのために入力された映像信号を入力される構成を備え
るものであってもよく、また入力された映像信号に基づ
いてスケーリング比率が決定された信号を入力するもの
であってもよい。
【００６２】（実施の形態４）図４は本願第４の発明の
画像表示装置のブロック図を示し、７は画質調整などの
様々な画像処理を行う画像処理部、９は解像度変換を行
うスケーラ部である。３０は映像信号を前処理としてス
ケーリングする前処理スケーラであり、画像処理部７の
前段に設置されている。５１は比率・選択制御部で、前
処理スケーラ３０での前処理スケーリング比率を設定制
御するとともに、デジタル入力を画素削減した信号とア
ナログ入力をＡ／Ｄ変換した信号との選択制御をするも
のである。前処理スケーラ３０は画素削減部３とクロッ
クディバイダ４とセレクタ３１から構成されており、比
率・選択制御部５１からの制御を受けられるよう構成さ
れている。
画像表示装置のブロック図を示し、７は画質調整などの
様々な画像処理を行う画像処理部、９は解像度変換を行
うスケーラ部である。３０は映像信号を前処理としてス
ケーリングする前処理スケーラであり、画像処理部７の
前段に設置されている。５１は比率・選択制御部で、前
処理スケーラ３０での前処理スケーリング比率を設定制
御するとともに、デジタル入力を画素削減した信号とア
ナログ入力をＡ／Ｄ変換した信号との選択制御をするも
のである。前処理スケーラ３０は画素削減部３とクロッ
クディバイダ４とセレクタ３１から構成されており、比
率・選択制御部５１からの制御を受けられるよう構成さ
れている。
【００６３】本画像表示装置はアナログとデジタルとの
両系統の入力に対応している。２はアナログ入力信号を
デジタルに変換するＡ／Ｄ変換部であり。Ａ／Ｄ変換部
２の出力信号とデジタル入力信号とデジタル入力信号と
は、前処理スケーラ３０に入力される構成となってい
る。
両系統の入力に対応している。２はアナログ入力信号を
デジタルに変換するＡ／Ｄ変換部であり。Ａ／Ｄ変換部
２の出力信号とデジタル入力信号とデジタル入力信号と
は、前処理スケーラ３０に入力される構成となってい
る。
【００６４】セレクタ３１はデジタル入力信号を画素削
減部３で画素削減した信号とＡ／Ｄ変換部２からの出力
とを切り替えられるように設置されている。
減部３で画素削減した信号とＡ／Ｄ変換部２からの出力
とを切り替えられるように設置されている。
【００６５】なお更に前段のフロントエンド部は省略し
ている。またスケーラ部より後段も従来例や第１の発明
と同様の構成であるので図では省略している。
ている。またスケーラ部より後段も従来例や第１の発明
と同様の構成であるので図では省略している。
【００６６】以上のように構成された画像表示装置につ
いて、以下図４を用いて、その動作を述べる。
いて、以下図４を用いて、その動作を述べる。
【００６７】まずデジタル入力の例で説明する。画像表
示装置に入力されたデジタル映像信号はフロントエンド
部を経て前処理スケーラ３０に入力される。
示装置に入力されたデジタル映像信号はフロントエンド
部を経て前処理スケーラ３０に入力される。
【００６８】例として水平有効部１９２０ドットのハイ
ビジョンの映像信号が入力され、それを１０２４×５７
６のドットサイズを持つ表示デバイスに表示するとす
る。前処理スケーラ３０にて映像信号は水平有効部のサ
イズを１／２の９６０ドットに前処理スケーリングされ
た後、セレクタ３１を経て画像処理部７に入力される。
ここで画質調整などの処理をされた映像信号はスケーラ
部９に入力される。
ビジョンの映像信号が入力され、それを１０２４×５７
６のドットサイズを持つ表示デバイスに表示するとす
る。前処理スケーラ３０にて映像信号は水平有効部のサ
イズを１／２の９６０ドットに前処理スケーリングされ
た後、セレクタ３１を経て画像処理部７に入力される。
ここで画質調整などの処理をされた映像信号はスケーラ
部９に入力される。
【００６９】スケーラ部９では水平９６０ドットの映像
信号を表示デバイスの水平ドットサイズ１０２４にあわ
せて拡大などのスケーリング処理を行う。スケーラ部９
での垂直スケーリング動作については省略する。
信号を表示デバイスの水平ドットサイズ１０２４にあわ
せて拡大などのスケーリング処理を行う。スケーラ部９
での垂直スケーリング動作については省略する。
【００７０】ここでスケーラ部９に入力される映像信号
は９６０ドットに前処理としてスケーリングされている
ため、例えばスケーラの入力水平有効ドット数の上限が
１０２４であったとしても映像が欠けることなくスケー
ラ部９にてスケーリング動作をすることが出来るのは第
１の発明と同様である。
は９６０ドットに前処理としてスケーリングされている
ため、例えばスケーラの入力水平有効ドット数の上限が
１０２４であったとしても映像が欠けることなくスケー
ラ部９にてスケーリング動作をすることが出来るのは第
１の発明と同様である。
【００７１】その後表示インターフェースを経て表示デ
バイスに表示される。
バイスに表示される。
【００７２】次にアナログ入力の例で説明する。画像表
示装置に入力されたアナログ映像信号はフロントエンド
部を経てＡ／Ｄ変換部２でデジタル信号に変換され、前
処理スケーラ３０に入力される。
示装置に入力されたアナログ映像信号はフロントエンド
部を経てＡ／Ｄ変換部２でデジタル信号に変換され、前
処理スケーラ３０に入力される。
【００７３】例として水平有効部１９２０ドット相当の
ハイビジョンの映像信号が入力され、それを１０２４×
５７６のドットサイズを持つ表示デバイスに表示すると
する。ここでＡ／Ｄ変換部２でのサンプリング処理を水
平有効部が１０２４ドットになるようにしておく。そし
て前処理スケーラ３０にてＡ／Ｄ変換部２からの出力信
号をセレクタ３１で選択するよう、比率・選択制御部５
１選択制御を受ける。映像信号は水平有効部のサイズが
１０２４ドットにされた状態で、画像処理部７に入力さ
れる。ここで画質調整などの処理をされた映像信号はス
ケーラ部９に入力される。
ハイビジョンの映像信号が入力され、それを１０２４×
５７６のドットサイズを持つ表示デバイスに表示すると
する。ここでＡ／Ｄ変換部２でのサンプリング処理を水
平有効部が１０２４ドットになるようにしておく。そし
て前処理スケーラ３０にてＡ／Ｄ変換部２からの出力信
号をセレクタ３１で選択するよう、比率・選択制御部５
１選択制御を受ける。映像信号は水平有効部のサイズが
１０２４ドットにされた状態で、画像処理部７に入力さ
れる。ここで画質調整などの処理をされた映像信号はス
ケーラ部９に入力される。
【００７４】スケーラ部９では水平１０２４ドットの映
像信号を表示デバイスの水平ドットサイズ１０２４に表
示するため拡大をすることなく表示インターフェイスに
信号を渡す。スケーラ部９での垂直スケーリング動作に
ついては省略する。
像信号を表示デバイスの水平ドットサイズ１０２４に表
示するため拡大をすることなく表示インターフェイスに
信号を渡す。スケーラ部９での垂直スケーリング動作に
ついては省略する。
【００７５】その後表示インターフェースを経て表示デ
バイスに表示される。
バイスに表示される。
【００７６】ここでスケーラ部９に入力される映像信号
はデジタルでは９６０ドットであったのに対してアナロ
グでは表示デバイスの水平ドットサイズと同じ１０２４
ドットにする事が出来るため、表示デバイスの表示能力
を生かした表示が可能である。
はデジタルでは９６０ドットであったのに対してアナロ
グでは表示デバイスの水平ドットサイズと同じ１０２４
ドットにする事が出来るため、表示デバイスの表示能力
を生かした表示が可能である。
【００７７】このように映像信号を入力する手段として
デジタル入力とアナログ入力とを備え、アナログ入力信
号をデジタル信号に変換するＡ／Ｄ変換部を備え、少な
くとも前記スケーラ部よりも前段に、前処理スケーラ部
を備え、前記前処理スケーラ部は少なくともクロックレ
ート変換部と画素削減部とを含み、前記デジタル入力か
らの映像信号は前記画素削減部へ入力され、前記画素削
減部で処理された映像信号と、前記Ａ／Ｄ変換部からの
出力信号とを切り替えるセレクタ部と、前記セレクタ部
の切り替え動作を制御する選択制御部とを備えることに
より、アナログ入力時においても表示デバイスの表示能
力以下に解像度が制限されることなく映像を表示するこ
とが出来る画像表示装置が得られる。
デジタル入力とアナログ入力とを備え、アナログ入力信
号をデジタル信号に変換するＡ／Ｄ変換部を備え、少な
くとも前記スケーラ部よりも前段に、前処理スケーラ部
を備え、前記前処理スケーラ部は少なくともクロックレ
ート変換部と画素削減部とを含み、前記デジタル入力か
らの映像信号は前記画素削減部へ入力され、前記画素削
減部で処理された映像信号と、前記Ａ／Ｄ変換部からの
出力信号とを切り替えるセレクタ部と、前記セレクタ部
の切り替え動作を制御する選択制御部とを備えることに
より、アナログ入力時においても表示デバイスの表示能
力以下に解像度が制限されることなく映像を表示するこ
とが出来る画像表示装置が得られる。
【００７８】（実施の形態５）図５は本願第５の発明の
画像表示装置のブロック図を示し、３０は映像信号を前
処理としてスケーリングする前処理スケーラであり、７
は画質調整などの様々な画像処理を行う画像処理部、９
は解像度変換を行うスケーラ部である。８は入力ポート
と出力ポートとが独立している２ポートメモリであり、
映像信号を入出力それぞれ独立したクロックとタイミン
グで書き込み読み出しが出来るものである。２ポートメ
モリ８として代表的なものにＦＩＦＯメモリがある。２
０はメモリコントローラであり、２ポートメモリ８のイ
ネーブルなどの制御をすると共に、垂直同期信号と２ポ
ートメモリ８からの読み出しクロックをもとにスケーラ
部９へ渡す水平同期信号を作り直す機能を兼ね備えてい
る。
画像表示装置のブロック図を示し、３０は映像信号を前
処理としてスケーリングする前処理スケーラであり、７
は画質調整などの様々な画像処理を行う画像処理部、９
は解像度変換を行うスケーラ部である。８は入力ポート
と出力ポートとが独立している２ポートメモリであり、
映像信号を入出力それぞれ独立したクロックとタイミン
グで書き込み読み出しが出来るものである。２ポートメ
モリ８として代表的なものにＦＩＦＯメモリがある。２
０はメモリコントローラであり、２ポートメモリ８のイ
ネーブルなどの制御をすると共に、垂直同期信号と２ポ
ートメモリ８からの読み出しクロックをもとにスケーラ
部９へ渡す水平同期信号を作り直す機能を兼ね備えてい
る。
【００７９】なお前処理スケーラ３０より前段のフロン
トエンド部は省略している。またスケーラ部より後段も
従来例や第１の発明と同様の構成であるので図では省略
している。
トエンド部は省略している。またスケーラ部より後段も
従来例や第１の発明と同様の構成であるので図では省略
している。
【００８０】以上のように構成された画像表示装置につ
いて、以下図５を用いて、その動作を述べる。
いて、以下図５を用いて、その動作を述べる。
【００８１】画像表示装置に入力された映像信号はフロ
ントエンド部を経て前処理スケーラ３０に入力される。
前処理スケーラ３０で前処理スケーリングされた映像信
号は、画像処理部７に入力される。ここで画質調整など
の処理をされた映像信号は２ポートメモリ８にメモリコ
ントローラ２０からの書き込みイネーブルのタイミング
で書き込みが行われる。
ントエンド部を経て前処理スケーラ３０に入力される。
前処理スケーラ３０で前処理スケーリングされた映像信
号は、画像処理部７に入力される。ここで画質調整など
の処理をされた映像信号は２ポートメモリ８にメモリコ
ントローラ２０からの書き込みイネーブルのタイミング
で書き込みが行われる。
【００８２】映像信号は次にメモリコントローラ２０か
らの読み出しイネーブルのタイミングで２ポートメモリ
８から読み出されてスケーラ部９へ渡され、適当なスケ
ーリング処理をされた後、表示インターフェイスへ渡さ
れ、表示デバイスに映像が表示される。
らの読み出しイネーブルのタイミングで２ポートメモリ
８から読み出されてスケーラ部９へ渡され、適当なスケ
ーリング処理をされた後、表示インターフェイスへ渡さ
れ、表示デバイスに映像が表示される。
【００８３】例として全水平ドット数１６５０中の水平
有効部１２８０ドット、全垂直ライン数７５０ライン中
の垂直有効部７２０ラインの所謂７２０ｐハイビジョン
の映像信号が入力され、それを１２８０×１０２４のド
ットサイズを持つ表示デバイスに表示するとする。所謂
レターボックス表示である。この表示デバイスに表示で
きる映像信号は一般に表示ドットサイズ以上が必要であ
り、ここでは例えば１２８２×１０２８以上とする。
有効部１２８０ドット、全垂直ライン数７５０ライン中
の垂直有効部７２０ラインの所謂７２０ｐハイビジョン
の映像信号が入力され、それを１２８０×１０２４のド
ットサイズを持つ表示デバイスに表示するとする。所謂
レターボックス表示である。この表示デバイスに表示で
きる映像信号は一般に表示ドットサイズ以上が必要であ
り、ここでは例えば１２８２×１０２８以上とする。
【００８４】すると７２０ｐの垂直全ライン数が不足し
ているため、そのままでは表示デバイスで映すことは出
来ない。たとえスケーラ部９で垂直を拡大してライン数
を増やしたとしても表示したときに縦長の画像になって
しまう。
ているため、そのままでは表示デバイスで映すことは出
来ない。たとえスケーラ部９で垂直を拡大してライン数
を増やしたとしても表示したときに縦長の画像になって
しまう。
【００８５】この場合、７２０ｐの垂直全ライン数を１
０２８以上にすれば、１２８０×１０２４の画面中に１
２８０×７２０を映すことが出来るようになるはずであ
る。
０２８以上にすれば、１２８０×１０２４の画面中に１
２８０×７２０を映すことが出来るようになるはずであ
る。
【００８６】そこでまず、７２０ｐの信号を２ポートメ
モリ８にフレームメモリに書き込む（有効部のみでも良
い）。次に書き込んだ信号を書き込んだときより高いク
ロックレートで読み出す。すると１画面のドット数が１
６５０×７５０＝１２３７５００より多くなり、読み出
す水平のサイズを適当な値にしてやると、垂直サイズを
１０２８以上とすることが出来る。
モリ８にフレームメモリに書き込む（有効部のみでも良
い）。次に書き込んだ信号を書き込んだときより高いク
ロックレートで読み出す。すると１画面のドット数が１
６５０×７５０＝１２３７５００より多くなり、読み出
す水平のサイズを適当な値にしてやると、垂直サイズを
１０２８以上とすることが出来る。
【００８７】例えば読み出しクロックを書き込みの４／
３倍にする。一画面の全ドット数は１２３７５００×４
／３＝１６５００００となる。これを読み出し時に水平
1500ドットとなるように有効画面を適当にはめ込みなが
ら読み出すと垂直ライン数は1100ラインとなる。この書
き込みと読み出しのサイズを概念図で表すと図６のよう
になる。
３倍にする。一画面の全ドット数は１２３７５００×４
／３＝１６５００００となる。これを読み出し時に水平
1500ドットとなるように有効画面を適当にはめ込みなが
ら読み出すと垂直ライン数は1100ラインとなる。この書
き込みと読み出しのサイズを概念図で表すと図６のよう
になる。
【００８８】サイズを変更した映像信号をスケーラ部９
に渡し、スケーラ部９では水平垂直共に１倍とすること
で表示デバイスに表示できるようになる。
に渡し、スケーラ部９では水平垂直共に１倍とすること
で表示デバイスに表示できるようになる。
【００８９】更に２ポートメモリを使用しているため、
有効部の最終ラインをメモリに書き終わる時間と最終ラ
インをメモリから読み出す時間との差を極力少なくする
ことで、出画の遅延を無くすることが出来る。図７は出
画遅延を無くするためのメモリからの読み書きタイミン
グの概念図である。図７において、横方向は水平画素、
縦方向は時間を示した特殊な概念図である。図７に示す
ように、メモリへの書き込みに対し読み出しが追い越し
てしまわない範囲においてその時間差を極力少なくする
ことで、一画面の有効領域のデータがメモリに書き込ま
れるのとほぼ同時にすることが出来、実際上フレーム遅
れのないレターボックス表示をすることが出来る。また
レターボックス表示以外のスケーリング動作においても
同様に出画の遅れを実質上無くすることが出来る。
有効部の最終ラインをメモリに書き終わる時間と最終ラ
インをメモリから読み出す時間との差を極力少なくする
ことで、出画の遅延を無くすることが出来る。図７は出
画遅延を無くするためのメモリからの読み書きタイミン
グの概念図である。図７において、横方向は水平画素、
縦方向は時間を示した特殊な概念図である。図７に示す
ように、メモリへの書き込みに対し読み出しが追い越し
てしまわない範囲においてその時間差を極力少なくする
ことで、一画面の有効領域のデータがメモリに書き込ま
れるのとほぼ同時にすることが出来、実際上フレーム遅
れのないレターボックス表示をすることが出来る。また
レターボックス表示以外のスケーリング動作においても
同様に出画の遅れを実質上無くすることが出来る。
【００９０】なお、スケーラ部９へ渡す水平同期信号
は、メモリコントローラ２０にて別途読み出しクロック
をカウントして作成している。
は、メモリコントローラ２０にて別途読み出しクロック
をカウントして作成している。
【００９１】このように少なくともスケーラ部９よりも
前段に、入力ポートと出力ポートとが独立している２ポ
ートメモリ８と、前記２ポートメモリ８のイネーブルな
どの制御をするメモリコントローラ２０とを備え、前記
メモリコントローラは少なくとも垂直同期信号と前記２
ポートメモリ８からの読み出しクロックをもとに前記ス
ケーラ部９へ渡す水平同期信号を作り直す機能を兼ね備
えていることにより、出画の遅れなくレターボックス表
示やスケーリングした表示時に出画のフレーム遅れなく
表示することが出来る画像表示装置が得られる。
前段に、入力ポートと出力ポートとが独立している２ポ
ートメモリ８と、前記２ポートメモリ８のイネーブルな
どの制御をするメモリコントローラ２０とを備え、前記
メモリコントローラは少なくとも垂直同期信号と前記２
ポートメモリ８からの読み出しクロックをもとに前記ス
ケーラ部９へ渡す水平同期信号を作り直す機能を兼ね備
えていることにより、出画の遅れなくレターボックス表
示やスケーリングした表示時に出画のフレーム遅れなく
表示することが出来る画像表示装置が得られる。
【００９２】（実施の形態６）図８は本願第６の発明の
画像表示装置のブロック図を示し、３０は映像信号を前
処理としてスケーリングする前処理スケーラであり、７
は画質調整などの様々な画像処理を行う画像処理部、９
は解像度変換を行うスケーラ部である。８は入力ポート
と出力ポートとが独立している２ポートメモリであり、
映像信号を入出力それぞれ独立したクロックとタイミン
グで書き込み読み出しが出来るものである。２ポートメ
モリ８として代表的なものにＦＩＦＯメモリがある。２
０はメモリコントローラであり、２ポートメモリ８のイ
ネーブルなどの制御をすると共に、垂直同期信号と２ポ
ートメモリ８からの読み出しクロックをもとにスケーラ
部９へ渡す水平同期信号を作り直す機能を兼ね備えてい
る。
画像表示装置のブロック図を示し、３０は映像信号を前
処理としてスケーリングする前処理スケーラであり、７
は画質調整などの様々な画像処理を行う画像処理部、９
は解像度変換を行うスケーラ部である。８は入力ポート
と出力ポートとが独立している２ポートメモリであり、
映像信号を入出力それぞれ独立したクロックとタイミン
グで書き込み読み出しが出来るものである。２ポートメ
モリ８として代表的なものにＦＩＦＯメモリがある。２
０はメモリコントローラであり、２ポートメモリ８のイ
ネーブルなどの制御をすると共に、垂直同期信号と２ポ
ートメモリ８からの読み出しクロックをもとにスケーラ
部９へ渡す水平同期信号を作り直す機能を兼ね備えてい
る。
【００９３】２１は同期生成部であり、映像信号のサン
プリングクロックとは別の第２クロックから垂直同期信
号を生成する部分である。２２は同期セレクタで、元々
の垂直同期信号と同期生成部２１で生成した垂直同期信
号とを切替選択してメモリコントローラへ渡す構成とな
っている。
プリングクロックとは別の第２クロックから垂直同期信
号を生成する部分である。２２は同期セレクタで、元々
の垂直同期信号と同期生成部２１で生成した垂直同期信
号とを切替選択してメモリコントローラへ渡す構成とな
っている。
【００９４】２３はクロックセレクタであり、サンプリ
ングクロックから生成したリードクロックと第２クロッ
クとを切替選択し、２ポートメモリ８からの読み出しク
ロック（メモリコントローラで水平同期信号を作り出す
ためのクロックと同じ）とする構成となっている。
ングクロックから生成したリードクロックと第２クロッ
クとを切替選択し、２ポートメモリ８からの読み出しク
ロック（メモリコントローラで水平同期信号を作り出す
ためのクロックと同じ）とする構成となっている。
【００９５】なお前処理スケーラ３０より前段のフロン
トエンド部は省略している。またスケーラ部より後段も
従来例や第１の発明と同様の構成であるので図では省略
している。
トエンド部は省略している。またスケーラ部より後段も
従来例や第１の発明と同様の構成であるので図では省略
している。
【００９６】以上のように構成された画像表示装置につ
いて、以下図８を用いて、その動作を述べる。
いて、以下図８を用いて、その動作を述べる。
【００９７】画像表示装置に入力された映像信号はフロ
ントエンド部を経て前処理スケーラ３０に入力される。
前処理スケーラ３０で前処理スケーリングされた映像信
号は、画像処理部７に入力される。ここで画質調整など
の処理をされた映像信号は２ポートメモリ８にメモリコ
ントローラ２０からの書き込みイネーブルのタイミング
で書き込みが行われる。
ントエンド部を経て前処理スケーラ３０に入力される。
前処理スケーラ３０で前処理スケーリングされた映像信
号は、画像処理部７に入力される。ここで画質調整など
の処理をされた映像信号は２ポートメモリ８にメモリコ
ントローラ２０からの書き込みイネーブルのタイミング
で書き込みが行われる。
【００９８】映像信号は次にメモリコントローラ２０か
らの読み出しイネーブルのタイミングで２ポートメモリ
８から読み出されてスケーラ部９へ渡され、適当なスケ
ーリング処理をされた後、表示インターフェイスへ渡さ
れ、表示デバイスに映像が表示される。
らの読み出しイネーブルのタイミングで２ポートメモリ
８から読み出されてスケーラ部９へ渡され、適当なスケ
ーリング処理をされた後、表示インターフェイスへ渡さ
れ、表示デバイスに映像が表示される。
【００９９】この場合のスケーラ部９へ渡す水平同期信
号は、クロックセレクタ２３でサンプリングクロックか
ら生成したリードクロックを選択し、それをメモリコン
トローラ２０にて読み出しクロックとしてカウントして
作成している。読み出しのタイミングのもととなる垂直
同期信号は同期セレクタ２２で元々の垂直同期信号を選
択してメモリコントローラに渡している。
号は、クロックセレクタ２３でサンプリングクロックか
ら生成したリードクロックを選択し、それをメモリコン
トローラ２０にて読み出しクロックとしてカウントして
作成している。読み出しのタイミングのもととなる垂直
同期信号は同期セレクタ２２で元々の垂直同期信号を選
択してメモリコントローラに渡している。
【０１００】ここで例えば入力がアナログＶＴＲ等の非
標準信号である場合は、その対応のため時間軸補正が必
要となる場合がある。例えば入力の同期やクロックに揺
らぎが生じ正常なスケーリング動作が出来なくなる場合
などである。そのような場合は、クロックセレクタ２３
で安定した第２クロックを選択し、同期生成部２１で第
２クロックから生成した垂直同期信号を選択する。それ
により、２ポートメモリ８からの読み出しのタイミング
とクロックは安定したものになり、入力の揺らぎの影響
を受けないように時間軸補正され、正常にスケーリング
が行われる。
標準信号である場合は、その対応のため時間軸補正が必
要となる場合がある。例えば入力の同期やクロックに揺
らぎが生じ正常なスケーリング動作が出来なくなる場合
などである。そのような場合は、クロックセレクタ２３
で安定した第２クロックを選択し、同期生成部２１で第
２クロックから生成した垂直同期信号を選択する。それ
により、２ポートメモリ８からの読み出しのタイミング
とクロックは安定したものになり、入力の揺らぎの影響
を受けないように時間軸補正され、正常にスケーリング
が行われる。
【０１０１】このように少なくともスケーラ部９よりも
前段に、入力ポートと出力ポートとが独立している２ポ
ートメモリ８と、前記２ポートメモリ８のイネーブルな
どの制御をするメモリコントローラ２０とを備え、入力
信号のサンプリングクロックとは別系統の第２のクロッ
クをもとに少なくとも第２の垂直同期信号を新たに作成
する同期生成部２１と、入力信号の垂直同期信号と前記
第２の垂直同期信号とを切り替え新たに垂直同期信号と
して選択する同期セレクタ２２を備え、前記入力信号の
サンプリングクロックから生成した読み出し用クロック
と前記第２のクロックとを切り替え新たに読み出しクロ
ックとして選択するクロックセレクタ２３を備え、前記
メモリコントローラ２０は少なくとも前記同期セレクタ
２２で選択された垂直同期信号と前記クロックセレクタ
２３で選択された読み出しクロックをもとに前記スケー
ラ部９へ渡す水平同期信号を作り直す機能を兼ね備える
ことで、別途メモリなどのハードウェアの追加無しに時
間軸補正の動作をも実現する画像表示装置が得られる。
前段に、入力ポートと出力ポートとが独立している２ポ
ートメモリ８と、前記２ポートメモリ８のイネーブルな
どの制御をするメモリコントローラ２０とを備え、入力
信号のサンプリングクロックとは別系統の第２のクロッ
クをもとに少なくとも第２の垂直同期信号を新たに作成
する同期生成部２１と、入力信号の垂直同期信号と前記
第２の垂直同期信号とを切り替え新たに垂直同期信号と
して選択する同期セレクタ２２を備え、前記入力信号の
サンプリングクロックから生成した読み出し用クロック
と前記第２のクロックとを切り替え新たに読み出しクロ
ックとして選択するクロックセレクタ２３を備え、前記
メモリコントローラ２０は少なくとも前記同期セレクタ
２２で選択された垂直同期信号と前記クロックセレクタ
２３で選択された読み出しクロックをもとに前記スケー
ラ部９へ渡す水平同期信号を作り直す機能を兼ね備える
ことで、別途メモリなどのハードウェアの追加無しに時
間軸補正の動作をも実現する画像表示装置が得られる。
【０１０２】
【発明の効果】以上のように本発明によれば、スケーラ
の制限を越えたスケーリングが可能となり、且つ常に最
適な解像度を確保することが出来る。また、フレーム遅
れのないレターボックス表示やスケーリングが可能で、
且つ特別なハード追加無しに時間軸補正動作をも実現す
ることが出来るという顕著な効果が得られる。
の制限を越えたスケーリングが可能となり、且つ常に最
適な解像度を確保することが出来る。また、フレーム遅
れのないレターボックス表示やスケーリングが可能で、
且つ特別なハード追加無しに時間軸補正動作をも実現す
ることが出来るという顕著な効果が得られる。
【図１】本発明の実施の形態１における画像表示装置の
ブロック図
ブロック図
【図２】本発明の実施の形態２における画像表示装置の
ブロック図
ブロック図
【図３】本発明の実施の形態３における画像表示装置の
ブロック図
ブロック図
【図４】本発明の実施の形態４における画像表示装置の
ブロック図
ブロック図
【図５】本発明の実施の形態５における画像表示装置の
ブロック図
ブロック図
【図６】本発明の実施の形態５におけるメモリへの書き
込みと読み出しのサイズを示す概念図
込みと読み出しのサイズを示す概念図
【図７】出画遅延を無くするためのメモリからの読み書
きタイミングの概念図
きタイミングの概念図
【図８】本発明の実施の形態６における画像表示装置の
ブロック図
ブロック図
【図９】従来の画像表示装置の一例を示したブロック図
２ Ａ／Ｄ変換部
３ 画素削減部
４ クロックディバイダ
５ 比率制御部
７ 画像処理部
８ ２ポートメモリ
９ スケーラ部
１０ ＳＤＲＡＭ
１１ 表示インターフェイス
１２ 表示デバイス
２０ メモリコントローラ
２１ 同期生成部
２２ 同期セレクタ
２３ クロックセレクタ
３０ 前処理スケーラ
３１ セレクタ
５１ 比率・選択制御部
５２ 信号セレクタ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２３Ｐ
６３１ ６３１Ｂ
６５０ ６５０Ｃ
3/36 3/36
Ｆターム(参考） 5C006 AA01 AB01 AF03 AF04 AF23
AF47 AF72 AF81 AF84 BB11
BC12 BC16 BF02 BF24 EC11
FA08 FA12 FA16
5C058 AA06 AA11 BA35 BB10 BB11
BB19
5C080 AA05 AA10 BB05 DD07 DD08
EE17 EE21 GG08 GG15 GG17
JJ01 JJ02 KK02 KK42
Claims (10)
- 【請求項１】 映像を表示する表示デバイスと、前記表
示デバイスを駆動して映像信号を前記表示デバイスにて
映像として表示可能にする表示インターフェイスと、映
像信号の水平垂直の画素数を変換するスケーラ部と、少
なくとも前記スケーラ部よりも前段に前処理スケーラ部
とを備えたことを特徴とする画像表示装置。 - 【請求項２】 映像を表示する表示デバイスと、前記表
示デバイスを駆動して映像信号を前記表示デバイスにて
映像として表示可能にする表示インターフェイスと、前
記映像信号の水平垂直の画素数を変換するスケーラ部
と、少なくとも前記スケーラ部よりも前段に前処理スケ
ーラ部と、画素削減比率を制御する信号を出力する比率
制御部とを備え、前記前処理スケーラ部はクロックレー
ト変換部と画素削減部とを含み、前記比率制御部からの
信号により動作することを特徴とする画像表示装置。 - 【請求項３】 映像を表示する表示デバイスと、前記表
示デバイスを駆動して映像信号を前記表示デバイスにて
映像として表示可能にする表示インターフェイスと、前
記映像信号の水平垂直の画素数を変換するスケーラ部
と、前記映像信号を入力する手段としてデジタル入力と
アナログ入力と、アナログ入力信号をデジタル信号に変
換するＡ／Ｄ変換部と、少なくとも前記スケーラ部より
も前段に前処理スケーラ部とを備え、前記前処理スケー
ラ部は少なくともクロックレート変換部と画素削減部
と、前記画素削減部で処理された映像信号と、処理され
ない或いは処理されないと同等の信号とを切り替えるセ
レクタ部と、前記セレクタ部の切り替え動作を制御する
選択制御部とを備えたことを特徴とする、画像表示装
置。 - 【請求項４】 映像を表示する表示デバイスと、前記表
示デバイスを駆動して映像信号を前記表示デバイスにて
映像として表示可能にする表示インターフェイスと、前
記映像信号の水平垂直の画素数を変換するスケーラ部
と、前記映像信号を入力する手段としてデジタル入力と
アナログ入力と、アナログ入力信号をデジタル信号に変
換するＡ／Ｄ変換部を備え、少なくとも前記スケーラ部
よりも前段に、前処理スケーラ部を備え、前記前処理ス
ケーラ部は少なくともクロックレート変換部と画素削減
部とを含み、前記デジタル入力からの映像信号は前記画
素削減部へ入力され、前記画素削減部で処理された映像
信号と、前記Ａ／Ｄ変換部からの出力信号とを切り替え
るセレクタ部と、前記セレクタ部の切り替え動作を制御
する選択制御部とを備えたことを特徴とする画像表示装
置。 - 【請求項５】 画素削減比率を前記前処理スケーラ部の
内部或いは外部から制御する比率制御部を備えたことを
特徴とする、請求項３または請求項４のいずれかに記載
の画像表示装置。 - 【請求項６】 前記選択制御部が前記比率制御部と一体
となって構成されていることを特徴とする請求項５記載
の画像表示装置。 - 【請求項７】 映像を表示する表示デバイスと、前記表
示デバイスを駆動して映像信号を前記表示デバイスにて
映像として表示可能にする表示インターフェイスと、映
像信号の水平垂直の画素数を変換するスケーラ部とを備
え、少なくとも前記スケーラ部よりも前段に、入力ポー
トと出力ポートとが独立している２ポートメモリと、前
記２ポートメモリのイネーブルなどの制御をするメモリ
コントローラとを備え、前記メモリコントローラは少な
くとも垂直同期信号と前記２ポートメモリからの読み出
しクロックをもとに前記スケーラ部へ渡す水平同期信号
を作り直す機能を兼ね備えていることを特徴とする画像
表示装置。 - 【請求項８】 映像を表示する表示デバイスと、前記表
示デバイスを駆動して映像信号を前記表示デバイスにて
映像として表示可能にする表示インターフェイスと、映
像信号の水平垂直の画素数を変換するスケーラ部とを備
え、少なくとも前記スケーラ部よりも前段に、入力ポー
トと出力ポートとが独立している２ポートメモリと、前
記２ポートメモリのイネーブルなどの制御をするメモリ
コントローラとを備え、入力信号のサンプリングクロッ
クとは別系統の第２のクロックをもとに少なくとも第２
の垂直同期信号を新たに作成する同期生成部と、入力信
号の垂直同期信号と前記第２の垂直同期信号とを切り替
え新たに垂直同期信号として選択する同期セレクタを備
え、前記入力信号のサンプリングクロックから生成した
読み出し用クロックと前記第２のクロックとを切り替え
新たに読み出しクロックとして選択するクロックセレク
タを備え、前記メモリコントローラは少なくとも前記同
期セレクタで選択された垂直同期信号と前記クロックセ
レクタで選択された読み出しクロックをもとに前記スケ
ーラ部へ渡す水平同期信号を作り直す機能を兼ね備えて
いることを特徴とする画像表示装置。 - 【請求項９】 少なくとも前記スケーラ部よりも前段
に、前処理スケーラ部を備え、前記前処理スケーラ部は
少なくともクロックレート変換部と画素削減部とを含
み、画素削減比率を前記前処理スケーラ部の内部或いは
外部から制御する比率制御部を備えたことを特徴とする
請求項７または請求項８のいずれかに記載の画像表示装
置。 - 【請求項１０】 少なくとも前記スケーラ部よりも前段
に、入力ポートと出力ポートとが独立している２ポート
メモリと、前記２ポートメモリのイネーブルなどの制御
をするメモリコントローラとを備え、前記メモリコント
ローラは少なくとも垂直同期信号と前記２ポートメモリ
からの読み出しクロックをもとに前記スケーラ部へ渡す
水平同期信号を作り直す機能を兼ね備えていることを特
徴とする請求項３乃至請求項６のいずれかに記載の画像
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002114562A JP2003309783A (ja) | 2002-04-17 | 2002-04-17 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002114562A JP2003309783A (ja) | 2002-04-17 | 2002-04-17 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003309783A true JP2003309783A (ja) | 2003-10-31 |
Family
ID=29396326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002114562A Pending JP2003309783A (ja) | 2002-04-17 | 2002-04-17 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003309783A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141322A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | 光ディスク再生装置及び光ディスク再生方法 |
| JP2017528765A (ja) * | 2014-09-02 | 2017-09-28 | サムスン エレクトロニクス カンパニー リミテッド | ディスプレイ装置、システム及びその制御方法 |
-
2002
- 2002-04-17 JP JP2002114562A patent/JP2003309783A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141322A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | 光ディスク再生装置及び光ディスク再生方法 |
| JP2017528765A (ja) * | 2014-09-02 | 2017-09-28 | サムスン エレクトロニクス カンパニー リミテッド | ディスプレイ装置、システム及びその制御方法 |
| US10878532B2 (en) | 2014-09-02 | 2020-12-29 | Samsung Electronics Co., Ltd. | Display device, system and controlling method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5577203A (en) | Video processing methods | |
| US7091944B2 (en) | Display controller | |
| JP2975585B2 (ja) | イメージをアップスケーリングする方法及び装置 | |
| JP4286928B2 (ja) | フォーマット変換用マルチスキャンビデオタイミング発生器 | |
| KR100386579B1 (ko) | 멀티 소스용 포맷 변환 장치 | |
| US6611260B1 (en) | Ultra-high bandwidth multi-port memory system for image scaling applications | |
| US6903733B1 (en) | Ultra-high bandwidth multi-port memory system for image scaling applications | |
| US6664970B1 (en) | Display apparatus capable of on-screen display | |
| US7489323B2 (en) | Display apparatus adapted for a display wall, image adjustment method therefor and display wall therewith | |
| JP2000338925A (ja) | 映像表示装置 | |
| US5880741A (en) | Method and apparatus for transferring video data using mask data | |
| US7050077B2 (en) | Resolution conversion device and method, and information processing apparatus | |
| US6084568A (en) | System and methods for both 2-tap and 3-tap flicker filtering of non-interlaced computer graphics to interlaced lines for television display | |
| US6928118B1 (en) | Device and method for displaying video | |
| JP4557739B2 (ja) | 映像変換装置、及び映像表示装置 | |
| US5894329A (en) | Display control unit for converting a non-interlaced image into an interlaced image and displaying the converted image data | |
| JP2003309783A (ja) | 画像表示装置 | |
| JP3253778B2 (ja) | 表示システム、表示制御方法及び電子機器 | |
| JPH06138834A (ja) | ディスプレイ装置 | |
| JP4332312B2 (ja) | 映像信号処理装置、映像表示装置並びに映像信号処理方法 | |
| JPH114406A (ja) | 画像処理装置、画像メモリの読み出し方法及びコンピュータ読み取り可能な記録媒体 | |
| KR100525006B1 (ko) | 영역들의 컨트라스트 및 샤프니스를 제어할 수 있는디스플레이 장치 및 반도체 장치 | |
| KR100710322B1 (ko) | 영상 포맷 변환 장치 | |
| KR100562352B1 (ko) | 액정 디스플레이 모니터의 화상 자동 조정 방법 | |
| KR20030060617A (ko) | 가변 구조 포맷변환 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050415 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070828 |