KR100710322B1 - 영상 포맷 변환 장치 - Google Patents

영상 포맷 변환 장치 Download PDF

Info

Publication number
KR100710322B1
KR100710322B1 KR1020050023684A KR20050023684A KR100710322B1 KR 100710322 B1 KR100710322 B1 KR 100710322B1 KR 1020050023684 A KR1020050023684 A KR 1020050023684A KR 20050023684 A KR20050023684 A KR 20050023684A KR 100710322 B1 KR100710322 B1 KR 100710322B1
Authority
KR
South Korea
Prior art keywords
output
format converter
memory
data
input
Prior art date
Application number
KR1020050023684A
Other languages
English (en)
Other versions
KR20060101994A (ko
Inventor
김상연
최병태
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050023684A priority Critical patent/KR100710322B1/ko
Publication of KR20060101994A publication Critical patent/KR20060101994A/ko
Application granted granted Critical
Publication of KR100710322B1 publication Critical patent/KR100710322B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 단일 클럭으로 동작하면서 입력 영상의 해상도를 변환하는 영상 포맷 장치에 관한 것이다. 특히 본 발명은 비동기 처리를 하는 입/출력 버퍼를 영상 포맷 변환부의 전,후에 각각 구비하여 영상 포맷 변환의 동작 모드에 상관없이 각 동작 모드를 단일 클럭으로 동작시킴으로써, 각 동작 모드 전환에 따른 과도 현상이 없고, 제어부를 단순화할 수 있다. 또한 복잡한 데이터 경로 구조를 단순화함으로써, 모듈러(Modular)하고 융통성(Flexible)있는 영상 포맷 변환 장치의 설계가 가능해진다.
포맷 변환, 비동기, 버퍼, HFC, VFC

Description

영상 포맷 변환 장치{Image format converter}
도 1은 일반적인 스케일러 칩 구조의 예를 보인 도면
도 2는 종래의 영상 포맷 변환 장치의 일 예를 보인 구성 블록도
도 3의 (a) 내지 (d)는 도 2의 포맷 변환부의 각 동작 모드의 예들을 보인 도면
도 4는 본 발명에 따른 영상 포맷 변환 장치의 일 실시예를 나타낸 구성 블록도
도 5의 (a) 내지 (d)는 본 발명에 추가되는 포맷 변환부의 각 동작 모드의 예들을 보인 도면
도면의 주요부분에 대한 부호의 설명
410 : 포맷 변환부 411 : 입력 버퍼
412,414,416,417 : 선택부 413 : 수평 포맷 변환기
415 : 수직 포맷 변환기 418 : 출력 버퍼
420 : 메모리 읽기/쓰기부 421 : 쓰기 FIFO부
422 : 메모리 억세스 유닛 423 : 읽기 FIFO부
본 발명은 영상 신호의 포맷 변환 장치에 관한 것으로서, 더욱 상세하게는 단일 클럭으로 동작하면서 입력 영상의 해상도를 변환하는 영상 포맷 장치에 관한 것이다.
일반적으로 PDP/LCD/DLP/CRT 등의 디스플레이 기기뿐 아니라 디지털 TV에는 기본적으로 다양한 포맷의 입력 영상을 디스플레이 장치의 포맷으로 변환하기 위한 스케일링(scaling) 기능을 내장하고 있다. 이러한 기능을 수행하는 스케일러(Scaler) 칩은 입력과 출력 영상 포맷 즉, 크기(size), 프레임 율(frame rate), 스캔 타입(scan type)간의 변환 기능을 수행할 뿐 아니라 다양한 화질 향상 기능을 제공한다.
그러나 기능이 다양화됨에 따라 메모리 사용량이 증가하고 메모리 밴드폭(memory bandwidth)의 제한으로 칩의 기능이 제한되는 한계를 가지고 있다.
도 1은 일반적인 스케일러 칩의 구조를 나타낸 구성 블록도다.
도 1에서 비디오 입력 프로세서(110)는 CVBS, ITU-R BT.656 및 컴포넌트(Component) 입력을 받아 색 좌표 변환(color space conversion) 및 Chroma 4:2:2, 4:4:4 등 색상 포맷 변환을 수행한 후 IPC(interlace-to-progressive converter)(120)로 출력한다. 상기 IPC(120)는 비월주사(interlaced) 포맷의 비디오를 순차주사(progressive) 포맷으로 변환하여 포맷 변환부(130)로 출력하여 다양한 크기의 비디오 신호로 변환한다. 상기 포맷 변환부(130)에서 다양한 크기로 변환된 순차주사 비디오 신호는 영상 인핸서(image enhancer)(140), 온 스크린 디스 플레이부(OSD)(150)를 거친 후 비디오 출력 프로세서(160)로 출력된다.
상기 비디오 출력 프로세서(160)는 다양한 디스플레이 장치의 인터페이스 규격에 맞게 입력된 비디오 신호의 동기 신호 및 콘트롤 신호를 생성하여 비디오 신호와 함께 출력한다. 이때 도 1의 각 블록은 메모리 억세스 유니트(MAU)(100)를 통해 메모리를 억세스하면서 해당 동작을 수행한다.
여기서 상기 포맷 변환부(130)는 여러 개로 구성될 수 있으며, 동시화면 기능을 구현하기 위해서는 최소 2개 이상이 필요하다. 이때 스케일러 칩의 구성 요소들 중 포맷 변환부(130)는 매우 중요한 기능을 수행할 뿐 아니라 전체 칩의 밴드폭(Bandwidth) 및 게이트 카운트(Gate Count) 비중이 큰 블록이다.
도 2는 상기 포맷 변환부(130)의 상세 블록도로서, 먹스를 포함한 수직 포맷 변환부(VFC)(201), 먹스를 포함한 수평 포맷 변환부(HFC)(202), 입력 영상과 상기 수직 포맷 변환부(201)의 출력과 수평 포맷 변환부(202)의 출력 중 어느 하나를 선택한 후 메모리 억세스 유닛(MAU, 210)을 통해 메모리에 저장하는 먹스를 포함한 쓰기 제어부(203), 상기 메모리에 저장된 데이터를 상기 MAU(210)를 통해 읽어 와 상기 수직 포맷 변환부(201), 수직 포맷 변환부(201)의 각 먹스로 출력하는 읽기 제어부(204)로 구성된다. 상기 읽기 제어부(204)에도 먹스가 포함되어 상기 수직 포맷 변환부(201)의 출력, 상기 수평 포맷 변환부(202)의 출력, 그리고 상기 메모리의 출력 중 어느 하나를 선택하여 영상 인핸서(140)로 출력한다.
이때 상기 제어부(200)는 상기 수직 포맷 변환부(201), 수평 포맷 변환부(202), 쓰기 제어부(203), 및 읽기 제어부(204)에 필요한 해당 클럭(fcvclk, fchclk, rviclk, dispclk)을 제공한다. 여기서, 입력 영상을 확대하거나 그대로 출력하는 경우에는 포맷 변환시 디스플레이 클럭이 필요하고, 입력 영상을 축소하는 경우에는 포맷 변환시 입력 클럭이 필요하다. 이는 수직, 수평 포맷 변환에 대해서 동일하게 적용된다.
이와 같이 구성된 포맷 변환부(130)는 밴드폭 및 메모리 사용량을 최소화하기 위해 도 3과 같이 입력되는 영상의 크기와 출력되는 영상의 스케일 비율에 따라 4개의 모드(Mode0~Mode3)로 동작한다. 이때, 상기 포맷 변환부(130)의 모드 변환은 입력 영상의 데이터 경로를 포맷 변환부 내에 위치한 다수개의 먹스를 통하여 제어함으로써 이루어지나, 설명의 편의를 위해 도 3에서는 VFC, HFC, 및 메모리만을 도시하고 있다.
먼저, 출력 영상의 수평방향 해상도와 수직 방향 해상도를 입력 영상의 수평/수직 방향 해상도보다 높일 경우는 도 3의 (a)와 같이 Mode0 모드로 동작한다. 즉 입력 영상을 우선 메모리에 저장한 후, 상기 메모리에 저장되어 있는 영상을 읽어 내어 VFC와 HFC를 차례로 통과시키면서 수직 방향과 수평 방향으로 영상의 해상도를 증가시킨다.
도 3의 (b)는 출력 영상의 수평방향 해상도와 수직 방향 해상도를 입력 영상의 수평/수직 방향 해상도보다 낮출 경우에 동작하는 Mode1 모드이다. 즉 입력 영상이 HFC와 VFC를 차례로 통과하면서 수평 방향과 수직 방향의 해상도가 줄어든 다음 메모리에 저장되고, 이후 수평, 수직 방향으로 축소된 영상은 바로 메모리에서 읽어내어 디스플레이하게 된다.
그리고, 수평 방향으로는 해상도를 증가시키고 수직 방향으로는 해상도를 감소시키는 경우는 도 3의 (c)의 Mode2 모드로 동작한다. 즉, 입력 영상을 먼저 VFC를 통과시켜 수직 방향의 해상도를 줄인 다음에 메모리에 저장한다. 이후, 메모리에서 읽어낸 영상을 HFC로 입력시켜 수평 방향으로 영상의 해상도를 증가시키면서 디스플레이하게 된다.
상기 도 3의 (c)와 반대로, 수평 방향으로는 영상의 해상도가 감소하고 수직 방향으로는 영상의 해상도가 증가하는 경우는 도 3의 (d)의 Mode3 모드로 동작한다. 즉, 입력 영상을 먼저 HFC를 통과시켜 수평 방향의 해상도를 줄인 다음에 메모리에 저장한다. 이후, 메모리에서 읽어낸 영상을 VFC로 입력시켜 수직 방향으로 영상의 해상도를 증가시키면서 디스플레이하게 된다.
그러나 상기된 포맷 변환 방법은 메모리 사용량 및 밴드폭을 최소화하는 장점이 있는 반면에 4개의 동작 모드간 전환시 과도 현상이 존재하고 제어부(200)가 복잡해지는 문제를 가지고 있다. 특히 동작 모드에 따라 HFC(Horizontal Format Converter), VFC(Vertical Format Converter) 위치가 바뀜에 따라 각 블록의 동작 클럭을 전환하는 구조(Scheme)를 사용해야 하는 번거로움이 있다. 즉, 도 2에서 많은 수의 클럭이 사용되며 데이터 경로(Data path)가 복잡하게 구성되어 있는 것을 볼 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 포맷 변환기를 단일 클럭으로 동작시키며 기존 구조보다 융통성(Flexible)있는 데 이터 경로(Data path)를 갖는 영상 포맷 변환 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 영상 포맷 변환 장치는, 제1 클럭에 동기되어 입력되는 영상을 일시 저장하는 입력 버퍼; 동작 모드에 상관없이 제2 클럭에 동기되어 입력되는 영상을 수직 방향으로 확대/축소하거나 수평 방향으로 확대/축소하는 포맷 변환부; 제3 클럭에 동기되어 상기 입력 버퍼의 출력 데이터나 포맷 변환부의 출력 데이터를 입력받아 외부 메모리에 저장하거나 메모리에서 읽어내어 상기 포맷 변환부로 출력하는 메모리 읽기/쓰기부; 및 제4 클럭에 동기되어 상기 포맷 변환부의 출력 데이터나 메모리 읽기/쓰기부에서 읽어낸 데이터를 일시 저장한 후 출력하는 출력 버퍼를 포함하여 구성되는 것을 특징으로 한다.
상기 각 부에 제1 내지 제4 클럭을 제공하는 제어부를 더 포함하며, 상기 제2 클럭으로는 적어도 상기 제1 클럭과 제4 클럭보다는 빠른 클럭을 제공하고, 상기 입/출력 버퍼가 오버플로우나 언더플로우되지 않도록 포맷 변환 속도를 조절하는 것을 특징으로 한다.
상기 포맷 변환부는 입력되는 영상을 수평 방향으로 확대하거나 축소하는 수평 포맷 변환기와, 입력되는 영상을 수직 방향으로 확대하거나 축소하는 수직 포맷 변환기와, 상기 수직 포맷 변환기의 출력과 입력 버퍼의 출력과 메모리에서 읽은 데이터 중 하나를 선택하여 상기 수평 포맷 변환기로 출력하는 제1 선택부와, 상기 메모리에서 읽은 데이터와 입력 버퍼의 출력과 수평 포맷 변환기의 출력 중 하나를 선택하여 상기 수직 포맷 변환기로 출력하는 제2 선택부와, 상기 입력 버퍼의 출력 과 수평 포맷 변환기의 출력과 수직 포맷 변환기의 출력 중 하나를 선택하여 메모리 읽기/쓰기부로 출력하는 제3 선택부와, 상기 수평 포맷 변환기의 출력과 수직 포맷 변환기의 출력과 메모리에서 읽은 데이터 중 하나를 선택하여 출력 버퍼로 출력하는 제4 선택부를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
그리고 종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다.
도 4는 본 발명에 따른 영상 포맷 변환 장치의 일 실시예를 나타낸 구성 블록도로서, 크게 포맷 변환부(410)와 메모리 읽기/쓰기부(420)로 구성된다.
상기 포맷 변환부(410)는 입력 버퍼, 제1 내지 제 4 선택부(412,414,416,417), 수평 포맷 변환기(413), 수직 포맷 변환기(415), 및 출력 버퍼(418)로 구성된다.
상기 입력 버퍼(411)는 입력 비디오 데이터를 일시 저장한 후 제1, 제2, 제3 선택부(412,414,416)로 출력한다.
상기 제1 선택부(412)는 수직 포맷 변환기(415)의 출력과 입력 버퍼(411)의 출력과 메모리에서 읽은 데이터 중 하나를 선택하여 수평 포맷 변환기(413)로 출력한다.
상기 제2 선택부(414)는 메모리에서 읽은 데이터와 입력 버퍼(411)의 출력과 수평 포맷 변환기(413)의 출력 중 하나를 선택하여 수직 포맷 변환기(415)로 출력한다.
상기 제3 선택부(416)는 입력 버퍼(411)의 출력과 수평 포맷 변환기(413)의 출력과 수직 포맷 변환기(415)의 출력 중 하나를 선택하여 메모리에 저장한다.
상기 제4 선택부(417)는 수평 포맷 변환기(413)의 출력과 수직 포맷 변환기(415)의 출력과 메모리에서 읽은 데이터 중 하나를 선택하여 출력 버퍼(418)로 출력한다.
상기 메모리 읽기/쓰기부(420)는 제3 선택부(416)를 통해 출력되는 데이터를 일시 저장하는 쓰기 선입선출(FIFO)부(421), 상기 쓰기 FIFO부(421)에 저장된 데이터를 메모리에 쓰거나, 메모리에 저장된 데이터를 읽어오는 메모리 억세스 유닛(MAU)(422), 및 상기 MAU(422)에서 읽어 온 데이터를 일시 저장한 후 제4 선택부(417)로 출력하는 읽기 FIFO부(423)로 구성된다.
즉 상기 메모리 읽기/쓰기부(420)는 memclk으로 동작하면서 포맷 변환부(410)에서 출력된 데이터를 메모리에 쓰거나, 메모리에서 데이터를 읽어 와 상기 포맷 변환부(410)로 출력한다.
상기 포맷 변환부(410)는 fcclk으로 동작하면서 수평/수직 포맷 변환을 수행 한다. 이때 비디오 입력 신호는 포맷 변환부(410)의 입력 버퍼(411)에 저장되고, 포맷 변환된 데이터는 출력 버퍼(418)를 통하여 디스플레이 장치로 전달된다.
즉, 비디오 입력 신호는 rviclk에 동기되어 입력 버퍼(411)로 입력되고, 디스플레이 장치는 dispclk으로 동작하기 때문에 포맷 변환부(410)의 입/출력단에 입/출력 버퍼(411,418)를 사용하여 비동기(Asynchronous) 처리를 한다.
상기 입/출력 버퍼(411,418)는 비동기 처리 뿐 아니라 포맷 변환부(410)의 동작 모드를 유연(Flexible)하게 운용할 수 있도록 한다. 예를 들어 도 2의 기존 구조에서는 수평, 수직으로 입, 출력 영상의 크기가 큰지 작은지 여부에 따라 동작 모드가 결정될수 밖에 없었는데 반하여, 본 발명의 구조에서는 어느 정도까지는 단일 모드로 포맷 변환이 가능하다.
또한 메모리 읽기/쓰기시에도 읽기/쓰기 FIFO부(421,423)를 통하여 비동기 처리가 된다. 이때 포맷 변환부(410)의 동작 클럭인 fcclk은 입력 클럭(rviclk)과 출력 클럭(dispclk)보다 빠른 클럭을 사용하며, 입/출력 버퍼(41,418)가 오버플로우(Overflow) 또는 언더플로우(Underflow)되지 않도록 포맷 변환 속도를 조절하여야 한다. 이러한 클럭 제어 및 속도 제어는 제어부(Control logic)를 통해 이루어진다.
상기 포맷 변환부(410)의 동작 모드는 도 3과 같은 4개 동작 모드(Mode0~Mode3)를 포함하여 도 5에 도시된 4개의 동작 모드(Mode4~Mode7)를 추가로 지원한다.
이때 주화면 포맷 변환기의 경우 대체로 4번, 5번 모드(Mode4, Mode5)만을 가지고 운용이 가능하며, 부화면 포맷 변환기의 경우는 6번, 7번 모드(Mode6, Mode7)만을 가지고 운용이 가능하다. 이는 주화면의 경우 대개 전체 디스플레이 크기를 가득 채우는 형태로 표시되고, 부화면의 경우 전체 디스플레이 크기에 비하여 매우 작은 크기의 윈도우로 표시되기 때문이다.
즉, 도 5의 (a),(b)의 Mode4, Mode5는 출력 영상의 수평방향 해상도와 수직 방향 해상도를 입력 영상의 수평/수직 방향 해상도보다 높일 경우에 동작하는 모드이다. 이 동작 모드에서는 입력 영상을 우선 메모리에 저장한 후, 상기 메모리에 저장되어 있는 영상을 읽어 내어 도 5의 (a)와 같이 VFC를 먼저 통과시키고 다음에 HFC를 통과시켜 수직 방향으로 해상도를 증가시킨 다음 수평 방향으로 해상도를 증가시킨다. 또는 도 5의 (b)와 같이 메모리에서 읽은 데이터를 HFC를 먼저 통과시켜 수평 방향으로 해상도를 증가시킨 후 VFC를 통과시켜 수직 방향으로 해상도를 증가시킨다.
종래에는 출력 영상의 수직, 수평 해상도를 모두 증가시킬 경우에는 메모리에서 읽어 낸 데이터를 도 5의 (a)와 같이 VFC, HFC를 순차적으로 통과시키는 모드에서만 가능하였으나, 본 발명의 구조에서는 HFC를 먼저 통과시켜 수평 방향으로 해상도를 증가시킨 다음 VFC를 통과시켜 수직 방향으로 해상도를 증가시킬 수도 있다. 이는 본 발명의 구조가 종래에 비해 Flexible한 구조로 되어 있기 때문이다.
그리고 입력 영상보다 출력 영상의 수직, 수평 해상도를 모두 감소시키는 경우에는 종래에는 도 5의 (d)와 같은 모드에서만 가능하였으나 본 발명에서는 도 5의 (c) 또는 도 5의 (d)의 모드에서 모두 가능하다.
이와 같이 본 발명의 영상 포맷 변환 장치는 Modular하면서 Flexible한 구조를 갖는다.
한편, 본 발명에서 사용되는 용어(terminology)들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로써 이는 당분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.
상기에서 설명한 본 발명에 따른 영상 포맷 변환 장치의 효과를 설명하면 다음과 같다.
첫째, 복잡한 데이터 경로 구조를 단순화함으로써, Modular한 영상 포맷 변환 장치의 설계가 가능하다.
둘째, 비동기 처리를 하는 입/출력 버퍼를 영상 포맷 변환부의 전,후에 각각 구비하여 영상 포맷 변환의 동작 모드에 상관없이 각 동작 모드를 단일 클럭으로 동작시킴으로써, 각 동작 모드 전환에 따른 과도 현상이 없고, 제어부가 간단해지는 효과가 있다. 또한 영상 데이터 뿐 아니라 그래픽 데이터의 스케일 기능도 동일한 구조의 포맷 변환 장치로 구현이 가능하다.
셋째, Flexible한 구조로 설계함으로써, 더욱 다양한 동작 모드를 제공하는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (5)

  1. 제1 클럭에 동기되어 입력되는 영상을 일시 저장하는 입력 버퍼;
    동작 모드에 상관없이 제2 클럭에 동기되어 입력되는 영상을 수직 방향으로 확대/축소하거나 수평 방향으로 확대/축소하는 포맷 변환부;
    제3 클럭에 동기되어 상기 입력 버퍼의 출력 데이터나 포맷 변환부의 출력 데이터를 입력받아 외부 메모리에 저장하거나 메모리에서 읽어내어 상기 포맷 변환부로 출력하는 메모리 읽기/쓰기부; 및
    제4 클럭에 동기되어 상기 포맷 변환부의 출력 데이터나 메모리 읽기/쓰기부에서 읽어낸 데이터를 일시 저장한 후 출력하는 출력 버퍼를 포함하여 구성되는 것을 특징으로 하는 영상 포맷 변환 장치.
  2. 제 1 항에 있어서,
    상기 각 부에 제1 내지 제4 클럭을 제공하는 제어부를 더 포함하며,
    상기 제2 클럭으로는 적어도 상기 제1 클럭과 제4 클럭보다는 빠른 클럭을 제공하고, 상기 입/출력 버퍼가 오버플로우나 언더플로우되지 않도록 포맷 변환 속도를 조절하는 것을 특징으로 하는 영상 포맷 변환 장치.
  3. 제 1 항에 있어서, 상기 포맷 변환부는
    입력되는 영상을 수평 방향으로 확대하거나 축소하는 수평 포맷 변환기와,
    입력되는 영상을 수직 방향으로 확대하거나 축소하는 수직 포맷 변환기와,
    상기 수직 포맷 변환기의 출력과 입력 버퍼의 출력과 메모리에서 읽은 데이터 중 하나를 선택하여 상기 수평 포맷 변환기로 출력하는 제1 선택부와,
    상기 메모리에서 읽은 데이터와 입력 버퍼의 출력과 수평 포맷 변환기의 출력 중 하나를 선택하여 상기 수직 포맷 변환기로 출력하는 제2 선택부와,
    상기 입력 버퍼의 출력과 수평 포맷 변환기의 출력과 수직 포맷 변환기의 출력 중 하나를 선택하여 메모리 읽기/쓰기부로 출력하는 제3 선택부와,
    상기 수평 포맷 변환기의 출력과 수직 포맷 변환기의 출력과 메모리에서 읽은 데이터 중 하나를 선택하여 출력 버퍼로 출력하는 제4 선택부를 포함하여 구성되는 것을 특징으로 하는 영상 포맷 변환 장치.
  4. 제 3 항에 있어서, 상기 포맷 변환부는
    입력되는 영상을 수평, 수직 방향으로 확대하는 경우,
    입력 버퍼의 출력 데이터를 메모리에 저장한 다음, 상기 메모리에서 데이터를 읽어 와 수직 포맷 변환기에서 수직 방향으로 해상도를 증가시키고, 이어 수평 포맷 변환기에서 수평 방향으로 해상도를 증가시킨 후 출력 버퍼를 통해 출력하는 것을 특징으로 하는 영상 포맷 변환 장치.
  5. 제 4 항에 있어서, 상기 포맷 변환부는
    입력되는 영상을 수평, 수직 방향으로 확대하는 경우,
    입력 버퍼의 출력 데이터를 메모리에 저장한 다음, 상기 메모리에서 데이터를 읽어 와 수평 포맷 변환기에서 수평 방향으로 해상도를 증가시키고, 이어 수직 포맷 변환기에서 수직 방향으로 해상도를 증가시킨 후 출력 버퍼를 통해 출력하는 것을 특징으로 하는 영상 포맷 변환 장치.
KR1020050023684A 2005-03-22 2005-03-22 영상 포맷 변환 장치 KR100710322B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050023684A KR100710322B1 (ko) 2005-03-22 2005-03-22 영상 포맷 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050023684A KR100710322B1 (ko) 2005-03-22 2005-03-22 영상 포맷 변환 장치

Publications (2)

Publication Number Publication Date
KR20060101994A KR20060101994A (ko) 2006-09-27
KR100710322B1 true KR100710322B1 (ko) 2007-04-23

Family

ID=37632931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050023684A KR100710322B1 (ko) 2005-03-22 2005-03-22 영상 포맷 변환 장치

Country Status (1)

Country Link
KR (1) KR100710322B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767862B1 (ko) * 2006-09-18 2007-10-17 엘지전자 주식회사 Ｌｃｄ 모니터의 과도 현상 제거 장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050071124A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 비접촉 키패드

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050071124A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 비접촉 키패드

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020050071124

Also Published As

Publication number Publication date
KR20060101994A (ko) 2006-09-27

Similar Documents

Publication Publication Date Title
US5587742A (en) Flexible parallel processing architecture for video resizing
JP2975585B2 (ja) イメージをアップスケーリングする方法及び装置
EP3134804B1 (en) Multiple display pipelines driving a divided display
US5577203A (en) Video processing methods
KR100386579B1 (ko) 멀티 소스용 포맷 변환 장치
US8723891B2 (en) System and method for efficiently processing digital video
US6189064B1 (en) Graphics display system with unified memory architecture
JP4312238B2 (ja) 画像変換装置および画像変換方法
EP2274908B1 (en) Video multiviewer system using direct memory access (dma) registers and multi ported block ram and related method
JP5217037B2 (ja) 共有メモリマルチビデオチャネルディスプレイ装置および方法
KR20010085702A (ko) 화상 처리 장치
EP2337334A1 (en) Shared memory multi video channel display apparatus and methods
US7589745B2 (en) Image signal processing circuit and image display apparatus
JP2013141298A (ja) 共有メモリマルチビデオチャネルディスプレイ装置および方法
KR100464421B1 (ko) Ｏｓｄ프로세서 및 ｏｓｄ 데이터 프로세싱 방법
US20060033747A1 (en) Digital tv image processing circuit
US7830450B2 (en) Frame synchronization method and device utilizing frame buffer
KR100710322B1 (ko) 영상 포맷 변환 장치
US5894329A (en) Display control unit for converting a non-interlaced image into an interlaced image and displaying the converted image data
US20080002065A1 (en) Image processing circuit, image processing system and method therefor
KR100710255B1 (ko) 영상 포맷 변환 방법
KR100404217B1 (ko) 배속 처리 포맷 변환 장치
KR20030060617A (ko) 가변 구조 포맷변환 장치 및 방법
JP2003309783A (ja) 画像表示装置
KR100744519B1 (ko) 온 스크린 디스플레이 스케일링 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20140414

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee