JP2003309131A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JP2003309131A
JP2003309131A JP2002111192A JP2002111192A JP2003309131A JP 2003309131 A JP2003309131 A JP 2003309131A JP 2002111192 A JP2002111192 A JP 2002111192A JP 2002111192 A JP2002111192 A JP 2002111192A JP 2003309131 A JP2003309131 A JP 2003309131A
Authority
JP
Japan
Prior art keywords
substrate
insulating resin
photosensitive insulating
carrier film
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002111192A
Other languages
English (en)
Inventor
Hitoshi Kawaguchi
均 川口
Toyomasa Takahashi
高橋  豊誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2002111192A priority Critical patent/JP2003309131A/ja
Publication of JP2003309131A publication Critical patent/JP2003309131A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 フェイスアップ方式でサブストレートに半導
体素子を搭載するパッケージ化にあたり、効率よく半導
体素子をサブストレート上に搭載する方法を提供する。 【解決手段】 半導体素子を、フェイスアップ方式で接
続用回路をその表面若しくはその内層に形成されたサブ
ストレートに搭載し、ワイヤーボンディング手法により
該サブストレートと該半導体素子を電気的に接合させて
なる半導体パッケージにおいて、サブストレート上にソ
ルダーレジストを兼ねる感光性絶縁樹脂を配置し、該感
光性絶縁樹脂を用いて半導体素子をサブストレート上に
固定する半導体パッケージの製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フェイスアップ方
式で半導体素子をパッケージ化する際に、ダイアタッチ
ペーストやダイアタッチフィルムを省いて半導体素子を
固定することにより、半導体パッケージを効率よく製造
する方法に関するものである。
【0002】
【従来の技術】最近の携帯電話や携帯型パソコンなど情
報通信機器の最小化・高集積化に伴い、その内部の実装
部品も、従来のリードフレームパッケージから、BGA
(Ball Grid Array)、CSP(Chi
p Size Package)といった新型高密度半
導体パッケージへ移行しつつある。これらの非リードフ
レームパッケージにおいて、半導体素子を搭載する際に
は、半導体素子機能面をサブストレートと正対しない向
きで搭載するフェイスアップ方式が多く採用されている
が、ワイヤーボンディングによりサブストレートと半導
体素子を電気的に接続する前に、半導体素子をサブスト
レートに固定する必要がある。
【0003】このため、サブストレートと半導体素子の
間にダイアタッチペースト若しくはダイアタッチフィル
ムを配置して半導体素子を固定しているが、サブストレ
ート表面の凹凸のため充填不良や追従不良が発生し、信
頼性試験に投入した際のトラブルの原因となっていた。
【0004】
【発明が解決しようとする課題】本発明の目的とすると
ころは、ダイアタッチペーストやダイアタッチフィルム
を使用せずに、サブストレート上にソルダーレジストを
兼ねる平坦な接着剤層を形成することにより、工程を短
縮し、且つ信頼性の高い半導体パッケージの製造方法を
提供するものである。
【0005】
【問題を解決するための手段】本発明者らは、キャリア
ーフィルム付きの感光性絶縁樹脂ドライフィルムを、サ
ブストレート上に貼り付け、露光現像することにより、
ワイヤーボンディングパッド部位などの露出させなくて
はならない部位を露出させ、かつ感光性樹脂が露光現像
後の接着性を付与されていれば、素子を固定するために
ダイアタッチペーストやダイアタッチフィルムを用いる
ことなく素子を固定することが出来、パッケージングプ
ロセスを簡略することが可能である事を見出し、本発明
を完成するに至った。
【0006】すなわち、本発明は、サブストレート上の
配線回路のソルダーレジスト層を兼用する露光現像後も
接着性を有する感光性絶縁樹脂フィルムと、これをその
表面が平坦になるようサブストレート上に貼り付けるプ
ロセスと、これを露光現像することによりボンディング
パッドなどの露出が必要な部位の感光性樹脂を除去する
プロセスと、サブストレート上に平坦に形成された感光
性絶縁樹脂を半導体素子に密着、熱硬化させることによ
り強固に接着させるプロセスからなる。
【0007】また、前記感光性絶縁樹脂フィルムが、好
ましくは下記の(イ)、(ロ)、(ハ)、(ニ)、及び
(ホ)を必須成分とする感光性絶縁樹脂組成物からなる
ことを特徴とする。 (イ)少なくとも2個のエポキシ基を持つエポキシ樹
脂、(ロ)少なくとも1個のアクリロイル基又はメタク
リロイル基を有するフェノールノボラック、(ハ)光官
能基を有する多官能モノマー及び/または光官能基と熱
官能基を有する多官能モノマーからなる希釈剤、(ニ)
光重合開始剤、(ホ)無機フィラー。
【0008】
【発明の実施の形態】本発明では、まずサブストレート
上にソルダーレジストを兼用する感光性絶縁樹脂層をド
ライフィルムの形状で供給するが、ラミネートにはいか
なる形式のラミネーターを用いてもよく、サブストレー
ト上に形成された回路からなる凹凸への追従性を高める
ためには、真空環境でラミネートすることが好ましい。
このようにしてラミネートされた感光性絶縁樹脂は、サ
ブストレート上の回路の凹凸をトレースするように凹凸
している。 しかし、このままでは後の工程で、半導体
素子を固定する際に半導体素子が感光性絶縁樹脂と接触
する妨げになるため、感光性樹脂表面を平坦化する必要
がある。
【0009】そこで、サブストレートにラミネートされ
た感光性絶縁樹脂は、キャリアフィルムが付いたままの
状態で加熱工程に投入される。本加熱工程では、樹脂の
流動性を高めるとともにサブストレートとキャリアフィ
ルムとの間の熱膨張係数の差により、キャリアフィルム
にテンションを加え、感光性絶縁樹脂表面を平坦化させ
る。したがって、キャリアフィルムよりもサブストレー
トの熱膨張係数のほうが大きい場合は何の問題もなく平
坦化が可能であるが、サブストレートの熱膨張係数がキ
ャリアフィルムの熱膨張係数以下である場合は、キャリ
アフィルムにテンションを加えることが出来ない。この
ような場合は、キャリアテープより熱膨張係数の大きな
材質からなり、サブストレートより面積の大きな板をサ
ブストレートの感光性絶縁樹脂ラミネート面と逆の面に
配置し、この板ごと感光性絶縁樹脂をラミネートするこ
とにより問題を回避することが可能である。
【0010】上記、工程でキャリアフィルムに加えられ
たテンションで感光性絶縁樹脂表面が平坦化されるため
には、この加熱条件は、感光性絶縁樹脂の溶融粘度が、
5〜500Pa・sになる温度が望ましい。溶融粘度
が、500Pa・sを超える温度で加熱する場合、十分
な樹脂流動が得られず、表面平滑性を実現できない場合
がある。また、溶融粘度が、5Pa・s未満になる温度
で加熱すると樹脂流動が大きすぎ、厚さにムラが生じた
り、皺が発生したりする。極端な場合、絶縁樹脂の高分
子量化が起こり、十分な現像性を得ることができなくな
ることもある。
【0011】また、前記加熱処理において、ソルダーレ
ジストの表面平滑性を実現するため感光性絶縁樹脂が流
動する際に、キャリアフィルムの張力が維持できる温度
で加熱する必要がある。そのため、加熱条件は、キャリ
アフィルムが十分に強度を保てる範囲でなければならな
い。より具体的には、キャリアーィルムのガラス転移温
度より、20℃以上高い温度で加熱処理を施した場合
は、キャリアーフィルム自身の弾性率維持ができなくな
り、そのために平滑な感光性絶縁樹脂表面を得ることが
できない。感光性絶縁樹脂のキャリアフィルムとして
は、透明性の点から、ポリエチレンテレフタレートが、
一般的であり、その場合、100℃以上での加熱処理を
行うと、上記効果を得ることができなくなる。
【0012】本発明に用いる感光性絶縁樹脂としては、
キャリアーフィルムが付いた状態でパターニング前に加
熱処理をすることが可能な感光性絶縁樹脂組成物から成
るものであればなんら制約するところはないが、感光性
絶縁樹脂の溶融粘度が、5〜500Pa・sになる温度
で加熱処理したとき、熱的に安定な状態を保つために
は、下記の(イ)、(ロ)、(ハ)、(ニ)、及び
(ホ)を必須成分とする感光性絶縁樹脂組成物から成る
ことが好ましい。 (イ)少なくとも2個のエポキシ基を持つエポキシ樹
脂、(ロ)少なくとも1個のアクリロイル基又はメタク
リロイル基を有するフェノールノボラック、(ハ)光官
能基を有する多官能モノマー及び/または光官能基と熱
官能基を有する多官能モノマーからなる希釈剤、(ニ)
光重合開始剤、(ホ)無機フィラー。
【0013】本発明に用いる少なくとも1個のアクリロ
イル基又はメタクリロイル基を有するフェノールノボラ
ック(ロ)は、分子中に1個又は2個のフェノール性水
酸基を有するフェノール化合物とホルムアルデヒドと
を、酸性触媒下で縮合して得られる多官能フェノールが
好ましく、グリシジル基を有するアクリレート又はメタ
クリレートとを反応させて得られる。
【0014】光重合しアルカリ現像性に優れた、パター
ン精度の良いソルダーレジストを得るためには、フェノ
ールノボラックのフェノール性水酸基1当量に対して、
30〜70%グリシジル基を有するアクリレート又はメ
タクリレートを反応させることが適当である。30%未
満では光重合が不十分になり、現像時の耐現像性が劣
る。また、70%を超えるとアルカリ可溶性を示すフェ
ノール性水酸基が不足し、アルカリ現像性が劣る。
【0015】分子中に2個のフェノール性水酸基を有す
るフェノール化合物としては、ビスフェノールA型、ビ
スフェノールF型またはビスフェノールS型等が挙げら
れる。また、アルキルフェノールノボラックからのノボ
ラックも使用することができるが、その場合のアルキル
基は炭素数が1〜4程度が好ましく、例えばメチル基、
エチル基,n−ブチル基、sec−ブチル基、tert
−ブチル基、さらにはアリル基等であり、炭素数が5を
超えると親油性が増しアルカリ現像性のために好ましく
ない。グリシジル基を有するアクリレート又はメタクリ
レートは、例えば、グリシジルアクリレート、グリシジ
ルメタクリレートが反応性、入手の容易さ等により好ま
しいものである。
【0016】本発明に用いる希釈剤(ハ)は、光官能基
及び熱官能基を有する多官能モノマーである光重合及び
熱反応性モノマーからなり、1分子中に少なくとも1個
の水酸基を有するアクリレート又はメタクリレート化合
物が挙げられる。例えば、ヒドロキシエチルアクリレー
ト、ヒドロキシエチルメタクリレート、ヒドロキシプロ
ピルアクリレート、ヒドロキシプロピルメタクリレー
ト、ヒドロキシブチルアクリレート、ヒドロキシブチル
メタクリレート、ブタンジオールモノアクリレートグリ
セロールメタクリレート、フェノキシヒドロキシプロピ
ルアクリレート、ポリエチレングリコールアクリレー
ト、ポリエチレングリコールメタクリレート、又はグリ
セロールジメタクリレート等である。
【0017】また、光官能基を有する光多官能モノマー
である光重合モノマーからなる希釈剤も用いられるが、
1分子中に2個以上のアクリロイル基又はメタクリロイ
ル基を有する光多官能モノマーが好ましい。例えば、グ
リシジル基を有するグリシジルアクリレート、グリシジ
ルメタクリレート等の光重合性モノマーである。これら
の内、好ましいモノマーとしては、熱硬化後の耐薬品性
等のためにカルボン酸やフェノール性水酸基と反応可能
なグリシジルアクリレート、グリシジルメタクリレート
である。また、光官能基及び熱官能基を有する多官能モ
ノマーと光官能基を有する光多官能モノマーとを併用す
ることもできる。
【0018】本発明に用いる光重合開始剤(ニ)として
は、ベンゾフェノン、ベンゾイル安息香酸、4−フェニ
ルベンゾフェノン、ヒドロキシベンゾフェノンなどのベ
ンゾフェノン類、ベンゾイン、ベンゾインエチルエーテ
ル、ベンゾインイソプロピルエーテル、ベンゾインブチ
ルエーテル、ベンゾインイソブチルエーテルなどのベン
ゾインアルキルエーテル類、4―フェノキシジクロロア
セトフェノン、4−t−ブチル−ジクロロアセトフェノ
ン、4−t−ブチル−トリクロロアセトフェノン、ジエ
トキシアセトフェノンなどのアセトフェノン類、チオキ
サンソン、2−クロルチオキサンソン、2−メチルチオ
キサンソン、2,4−ジメチルチオキサンソンなどのチ
オキサンソン類、エチルアントラキノン、ブチルアント
ラキノンなどのアルキルアントラキノン類などを挙げる
ことができる。これらは単独、あるいは2種以上の混合
物として用いられる。この光重合開始剤の添加量は、通
常、本発明の感光性絶縁樹脂組成物中、0.1〜10重
量%の範囲で用いられる。
【0019】その他、本発明に用いる感光性絶縁樹脂組
成物には、必要に応じて、保存安定性のために紫外線防
止剤、熱重合防止剤、可塑剤、硬化促進剤などが添加で
きる。また、粘度調整のためにアクリレートモノマー、
メタクリレートモノマー、ビニルモノマーなどを添加し
てもよい。また、表面平坦性のためには、その他の配合
剤の兼ね合いから、前記エポキシ樹脂と希釈剤(ハ)の
使用量の範囲内で加熱処理時の溶融粘度が5〜500P
・sになるように調整することが好ましい。。
【0020】これらの成分からなる感光性絶縁樹脂組成
物は、高解像度でアルカリ水溶液による現像性に優れ
る。特に、アルカリ水溶液に対する溶解性については、
少なくとも1個以上のアクリロイル基又はメタクリロイ
ル基を有するフェノールノボラック(ロ)の、フェノー
ル性水酸基によるものである。これらの官能基が残存す
る光硬化物は、耐アルカリ性、耐薬品性、電気特性等の
悪いレジストとなるが、本発明の感光性絶縁樹脂組成物
は、光硬化と、現像後の熱硬化反応が主体の樹脂組成物
であり、後熱処理により、エポキシ樹脂(イ)及び希釈
剤(ハ)の有するグリシジル基が、フェノールノボラッ
ク(ロ)の有するフェノール性水酸基と熱硬化反応し、
要求諸特性に優れた主骨格を形成するものである。従っ
て、耐熱性等に優れた硬化物となる。
【0021】前述のように本発明に用いられる感光性絶
縁樹脂は、光・熱2段反応により硬化反応が終結し、最
終的な樹脂特性を発現するが、フォトリソグラフィーの
手法により素子の機能面に対応する部位の感光性樹脂を
除去した段階では、熱硬化成分が未反応であり、光硬化
成分のガラス転移点以上まで加熱しつつ、被着物と貼り
合わせ、その後熱硬化性成分の硬化温度まで加熱するこ
とにより被着物と強固に接着することが可能である。
【0022】このため、半導体素子がフェイスアップ方
式でサブストレートに搭載される際に、ダイアタッチペ
ーストやダイアタッチフィルムを用いることなく、サブ
ストレート上に形成された露光現像済みの感光性絶縁樹
脂層に、感光性絶縁樹脂層の光硬化成分のガラス転移点
温度より高い温度まで加熱しつつ圧着させた後、熱硬化
工程に供されることにより強固に一体化する。 また、
この際、感光性絶縁樹脂は光硬化が完了しているため、
十分な流動性を発現することが出来ず、感光性絶縁樹脂
の表面に凹凸が存在する場合、凹部の感光性絶縁樹脂が
半導体素子と接触することが出来ず、後々封止樹脂によ
り封止される際に樹脂未充填部位となり信頼性低下の要
因となる。 しかし、本発明では前述の加熱工程により
感光性絶縁樹脂表面が平坦化されているため、感光性絶
縁樹脂が半導体素子全面に渡り接触することが可能とな
る。
【0023】
【実施例】以下、本発明を実施例により更に詳しく説明
するが、本発明はこれらに何ら限定されない。
【0024】(合成例) メタクリロイル基含有フェノ
ールノボラックの合成 フェノールノボラック(大日本インキ化学工業(株)
製、フェノライトTD−2090−60M)の不揮発分
70%MEK(メチルエチルケトン)溶液600g(O
H約4当量)を、2Lのフラスコ中に投入し、これにト
リブチルアミン1g、およびハイドロキノン0.2gを
添加し、110℃に加温した。その中へ、グリシジルメ
タクリレート284g(2モル)を30分間で滴下した
後、110℃で5時間攪拌反応させることにより、不揮
発分約80%メタクリロイル基含有フェノールノボラッ
ク(メタクリロイル基変性率50%)を得た。
【0025】<実施例1>合成例1のメタクリロイル基
含有フェノールノボラック33gに、エポキシ樹脂(日
本化薬製XD1000)24.5gを混合し、光開始剤とし
て、2−ヒドロキシ−2−メチル−1−フェニルプロパ
ン−1−オン(ランバーディ社製、ESACURE K
L200)2.4gと、2官能アクリレート(日本化薬
製KAYARAD R−684)10g、無機フィラーとし
て球形シリカフフィラー(アドマテックス製 アドマフ
ァインSO32H)30g 熱硬化促進剤として、トリフ
ェニルフォスフィン0.18gを添加して、感光性絶縁
樹脂組成物とした。この感光性絶縁樹脂組成物を、キャ
リアフィルムとして厚さ27μmのポリエチレンテレフ
タレート(PET)フィルム上に塗布し、60℃で15
分間乾燥して、樹脂層の厚さ30μmの感光性絶縁樹脂
ドライフィルム(以下ドライフィルムと呼称)を得た。
【0026】得られたドライフィルムをキャリアフィル
ムを付けたまま、回路銅箔の厚さが21μmで最も隣接
した部位の回路間隔が50μm、最も狭い回路幅が50
μmである回路が両面に形成されたFR-5材をコア基板と
し、最外層のみがビルドアップ工法により作成された6
層プリント配線板(サブストレート)の上に、ベクレル
式真空ラミネーター(名機製)によりラミネートした。
次いで、75℃で5分間の加熱処理を施し、樹脂層が流
動し、表面が平滑となった。このとき、感光性絶縁樹脂
の75℃での粘度は、351Pa・sであり、これによ
り、感光性絶縁樹脂表面の凹凸は最高点と最低点の差が
1μm以下であった。その後半導体素子搭載面のワイヤ
ーボンディングパッド部およびもう一方の面の半田ボー
ル搭載用ランド部を遮光するように設計したネガフィル
ムをキャリアフィルム上に位置合わせして設置し、高圧
水銀灯露光装置を用いて照射量420mJ/cm2で露
光して樹脂層を光硬化させて、キャリアフィルム剥離
し、アルカリ水溶液による現像後、高圧水銀灯露光装置
を用いて照射量500mJ/cmで再度露光した。
【0027】つぎに、上記樹脂除去部及びバンプ接続用
ランド部に対し位置合わせをして、サブストレートを8
0℃に加熱しつつ半導体素子をフェースアップ方式で接
合搭載した。また搭載された半導体素子は、ワイヤーボ
ンディングの手法によりサブストレートと接続され、そ
の後、半導素子及びワイヤーボンディングエリアをエポ
キシ封止材により封止した後、サブストレートの半導体
素子搭載面と異なる面に半田ボールを搭載することによ
り、半導体素子をパッケージ化した。
【0028】このようにして得られた半導体パッケージ
は、実働試験に供されたが、素子の機能上の問題点は何
ら見出されなかった。
【0029】
【発明の効果】フェイスアップ方式で、サブストレート
上に半導体素子を搭載し、半導体をパッケージするにあ
たり、露光現像後も接着機能を有しソルダーレジストを
兼ねる表面が平坦な感光性絶縁樹脂層をサブストレート
上に形成することにより、半導体素子固定のためのペー
スト若しくはテープ供給工程を廃止することが可能とな
り、効率よく半導体パッケージを供給することが可能と
なる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの製造方法を示す概
略図。
【図2】本発明の半導体パッケージの製造方法を示す概
略図。
【符号の説明】
1 サブストレート 2 回路 3 感光性絶縁樹脂層 4 キャリアーフィルム 5 ネガフィルム 6 サブストレート 7 回路 8 感光性絶縁樹脂層 9 ネガフィルム 10 半導体素子 11 金ワイヤー

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子を、フェイスアップ方式で接
    続用回路をその表面若しくはその内層に形成されたサブ
    ストレートに搭載し、ワイヤーボンディング手法により
    該サブストレートと該半導体素子を電気的に接合させて
    なる半導体パッケージにおいて、サブストレート上にソ
    ルダーレジストを兼ねる感光性絶縁樹脂を配置し、該感
    光性絶縁樹脂を用いて半導体素子をサブストレート上に
    固定することを特徴とする半導体パッケージの製造方
    法。
  2. 【請求項2】 感光性絶縁樹脂が、キャリアフィルム付
    きのドライフィルムとして供給され、サブストレートに
    ラミネートされた後、キャリアフィルムが付いた状態
    で、露光前に加熱処理をすることを特徴とする請求項1
    記載の半導体パッケージの製造方法。
  3. 【請求項3】 加熱処理において、感光性絶縁樹脂の
    溶融粘度が5〜500Pa・sになる温度で加熱処理す
    る請求項2記載の半導体パッケージの製造方法。
  4. 【請求項4】 加熱処理の工程において、キャリアフ
    ィルムの熱膨張係数がサブストレートの熱膨張係数より
    小さい場合は、サブストレート・感光性絶縁樹脂・キャ
    リアフィルムの構成で実施し、キャリアフィルムの熱膨
    張係数がサブストレートの熱膨張係数以上の場合は、サ
    ブストレートより面積が大きくキャリアフィルムより熱
    膨張係数の大きな材質からなるシートをサブストレート
    の非被着面に重ね、サブストレートとともに感光性絶縁
    樹脂と張り合わせたのち実施されることにより、感光性
    絶縁樹脂表面の凹凸を平坦化させる請求項2又は3記載
    の半導体パッケージの製造方法。
  5. 【請求項5】 感光性絶縁樹脂が下記の(イ)、
    (ロ)、(ハ)、(ニ)、及び(ホ)を必須成分とする
    樹脂組成物からなる請求項1〜4いずれか記載の半導体
    パッケージの製造方法。 (イ)少なくとも2個のエポキシ基を持つエポキシ樹
    脂、(ロ)少なくとも1個のアクリロイル基又はメタク
    リロイル基を有するフェノールノボラック、(ハ)光官
    能基を有する多官能モノマー及び/または光官能基と熱
    官能基を有する多官能モノマーからなる希釈剤、(ニ)
    光重合開始剤、(ホ)無機フィラー。
JP2002111192A 2002-04-12 2002-04-12 半導体パッケージの製造方法 Pending JP2003309131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002111192A JP2003309131A (ja) 2002-04-12 2002-04-12 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002111192A JP2003309131A (ja) 2002-04-12 2002-04-12 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2003309131A true JP2003309131A (ja) 2003-10-31

Family

ID=29394099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002111192A Pending JP2003309131A (ja) 2002-04-12 2002-04-12 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2003309131A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007291375A (ja) * 2004-05-31 2007-11-08 Sumitomo Bakelite Co Ltd 樹脂組成物、接着フィルムおよび樹脂ワニス
JP2007291394A (ja) * 2004-05-31 2007-11-08 Sumitomo Bakelite Co Ltd 樹脂組成物、接着フィルムおよび樹脂ワニス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007291375A (ja) * 2004-05-31 2007-11-08 Sumitomo Bakelite Co Ltd 樹脂組成物、接着フィルムおよび樹脂ワニス
JP2007291394A (ja) * 2004-05-31 2007-11-08 Sumitomo Bakelite Co Ltd 樹脂組成物、接着フィルムおよび樹脂ワニス

Similar Documents

Publication Publication Date Title
JP4015668B2 (ja) 樹脂組成物、半導体パッケージ、接着フィルムおよび樹脂ワニス
JP6136101B2 (ja) 感光性樹脂組成物、フィルム状樹脂、樹脂シート、樹脂パターン、樹脂層付半導体ウェハ、樹脂層付透明基板、半導体装置及び半導体装置の製造方法
JP4174275B2 (ja) 感光性有機無機複合材料およびそれを用いた半導体装置
JP2014086598A (ja) 半導体装置の製造方法、半導体装置、及び感光性樹脂組成物
JP3893303B2 (ja) 半導体パッケージの製造方法
US7695586B2 (en) Photosensitive epoxy resin adhesive composition and use thereof
JP5224121B2 (ja) 感光性接着剤組成物、これを用いた感光性エレメント、レジストパターンの形成方法及び被接着部材の接着方法
JP5830925B2 (ja) プリント配線板の製造方法
JP4661459B2 (ja) 半導体装置の製造方法
JP5691228B2 (ja) 感光性接着剤組成物、フィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ、半導体装置、及び、半導体装置の製造方法
JP2003309131A (ja) 半導体パッケージの製造方法
KR102135599B1 (ko) 네거티브형 감광성 수지 조성물, 반도체 장치 및 전자기기
JP2013251369A (ja) 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置
WO2011034025A1 (ja) スペーサ形成用フィルム、半導体ウエハー接合体の製造方法、半導体ウエハー接合体および半導体装置
JP2007093856A (ja) 感光性エポキシ樹脂接着性フィルム
JP2007291375A (ja) 樹脂組成物、接着フィルムおよび樹脂ワニス
JP2003347357A (ja) 半導体パッケージの製造方法
JP2004198673A (ja) 感光性樹脂組成物
WO2010095592A1 (ja) 半導体ウエハー接合体の製造方法、半導体ウエハー接合体および半導体装置
JP4639505B2 (ja) 半導体装置
JP2013115170A (ja) プリント配線板及びその製造方法並びに感光性樹脂組成物
JP2002224886A (ja) 感光性フラックス、これを用いた半導体チップ搭載用基板、半導体パッケージ、及び、プリント配線板
JP2016139754A (ja) 半導体装置の製造方法
JPH11288971A (ja) フィリップチップ実装工法
JP7176818B2 (ja) 半導体パッケージの製造方法