JP2003308226A - Test coverage system - Google Patents

Test coverage system

Info

Publication number
JP2003308226A
JP2003308226A JP2002114107A JP2002114107A JP2003308226A JP 2003308226 A JP2003308226 A JP 2003308226A JP 2002114107 A JP2002114107 A JP 2002114107A JP 2002114107 A JP2002114107 A JP 2002114107A JP 2003308226 A JP2003308226 A JP 2003308226A
Authority
JP
Japan
Prior art keywords
coverage
instruction
branch
program
conditional branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002114107A
Other languages
Japanese (ja)
Inventor
Yusaku Kiyota
雄策 清田
Toshiaki Miyakoshi
利晋 宮越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002114107A priority Critical patent/JP2003308226A/en
Publication of JP2003308226A publication Critical patent/JP2003308226A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a test coverage system which can efficiently evaluate a microprogram. <P>SOLUTION: The system is provided with a coverage storage device having storage areas corresponding to addresses of storage devices stored with instruction words of the microprogram one to one and a controller which writes flag information showing whether a branch condition is met when a conditional branch instruction is executed in a storage area divisionally as 1st and 2nd fields. When an instruction other than an unconditional instruction and a branch instruction is executed, the flag information is written to both the 1st and 2nd fields. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、情報処理システム
のプログラムテストに使用されるテストカバレージ方式
に関するものであり、特にマイクロプログラムを利用し
た情報処理装置におけるプログラムの評価方式に関す
る。 【0002】 【従来の技術】作成されたプログラムのテストは、プロ
グラムに存在する実行経路を100%通過するようにテ
ストされなければならない。マイクロプログラムに対し
て機能テストを行う場合、このテストが全機能に対して
どれだけ試験が行えたかを判断するものとして、マイク
ロプログラムの全ステップに対する実行したステップの
割合である網羅性を評価するテストカバレージが知られ
ている。 【0003】テストカバレージには、ある機能をもった
プログラムのモジュール毎にプログラムの実行停止を指
示するブレイクポイントを設定し、プログラムを実行す
ることにより、実行停止に至るか否かをテストすること
でプログラムの網羅性を評価するソフトカバレージと、
プログラムの命令実行と並列に動作し、命令の実行を識
別する情報を記憶装置内に書き込み、その記憶装置内の
書き込み情報を解析することでプログラムの網羅性を評
価するハードカバレージがある。ハードカバレージ方法
の一つとしては、特開昭61−264447号公報に記
載されている全命令に対する実行命令数比率を測定する
C0カバレージと、全分岐方向に対する実行済み分岐方
向数比率を測定する、C1カバレージが知られている。 【0004】C0カバレージはプログラムの全命令に対
する実行命令数比率を知るための方法であり、プログラ
ムの命令語が格納されたアドレスと一対一で対応した記
憶装置と、命令の実行と並列に動作して、命令が実行さ
れると、そのアドレスに対応した前記記憶装置内の識別
フラグを‘1’とする書き込み手段を備えている。テス
ト終了後に、前記書き込み手段によって書き込まれたカ
バレージ情報を記憶装置内から読み出し、識別フラグを
参照することで、実行されたプログラムの経路と実行さ
れなかったプログラムの経路を判別することができるカ
バレージ方式である。 【0005】また、C1カバレージは全分岐方向に対す
る実行済み分岐方向数比率を知るための方法であり、プ
ログラムの命令語が格納されたアドレスと一対一で対応
した記憶装置内のアドレス毎に条件分岐成立フィールド
と条件分岐不成立フィールドを備え、実行経路が二つ存
在する条件分岐命令についての条件の成立・不成立を示
す情報を、前記記憶装置内の条件分岐成立フィールドと
条件分岐不成立フィールドに分けて書き込む手段を備え
ている。テスト終了後に、前記書き込み手段によって書
き込まれたカバレージ情報を記憶装置内から読み出し、
条件分岐命令に対応するアドレスの識別フラグを参照す
ることで、条件分岐命令において2つ存在するプログラ
ムの実行経路を通過したか否かを判別することができる
カバレージ方式である。 【0006】以上に説明した通り、C0カバレージは実
行されたプログラムを判別することができる。一方、C1
カバレージはC0カバレージでは判別することができな
かった、条件分岐命令における分岐条件の成立・不成立
を判別できる。 【0007】図1に全てのカバレージ範囲と、それに対
するC0、C1のカバレージ範囲の関係を示す。割り込み
処理が発生するようなプログラムのモデルでは、条件に
応じて、多数の実行経路が存在するためC0、C1カバレ
ージだけでは、全てのカバレージ範囲を網羅することは
困難であるが、C0、C1、二つのカバレージ方式を用い
て評価を行い、C0、C1のカバレージ率が共に100%
であれば、品質の高いプログラムを作り出すことができ
る。 【0008】図2〜4はC0、C1カバレージの一実施例
を説明したものである。 【0009】図2は、あるマイクロプログラムの一部分
をフローチャートにして示したものであり、アドレス1
000、1002、1003、2000が分岐命令以外
の通常命令、アドレス1001が条件分岐命令、アドレ
ス1004が無条件分岐命令であることを示している。
経路1はアドレス1001の条件分岐命令において条件
が不成立であった場合の実行経路、経路2は条件が成立
した場合の実行経路をそれぞれ示している。 【0010】また、図3にはこのプログラムにおいてテ
ストを行い、C0カバレージを採取した際のアドレス1
000から1004、2000に対応するビットマップ
情報をカバレージ記憶装置内から読み出した値を示して
いる。図3のカバレージ情報記憶装置の書き込み内容を
参照すると、全てのアドレスに対応するカバレージ情報
記憶装置内の実行識別フラグが‘1’となっており、該
プログラムの命令列が少なくても1回以上実行されたと
判断できる。しかし、該プログラムのアドレス1001
において、経路2をプログラムが走行したか否かは、こ
のC0カバレージの採取結果を見ただけでは判断できな
い。 【0011】図4は同様のテストをC1カバレージ採取
モードで行い、アドレス1000から1004、200
0に対応するビットマップ情報をカバレージ記憶装置内
から読み出した値を示している。 【0012】C1カバレージは図4に示すように、カバレ
ージ情報記憶装置内に条件分岐成立フィールドと条件分
岐不成立フィールドを備え、アドレス1001の条件分
岐命令において、経路1、経路2のテストが行えたかど
うかを判別できる。 【0013】アドレス1001の条件分岐命令におい
て、条件分岐成立フィールドの識別フラグは‘0’とな
っており、条件分岐不成立フィールドの識別フラグは
‘1’となっている。この場合、評価者は条件が成立し
た場合の経路2が実行されなかったと判断する。 【0014】アドレス1004の無条件分岐命令におい
て、条件分岐成立フィールドの識別フラグは‘1’とな
っており、条件分岐不成立フィールドの識別フラグは
‘0’となっている。単にビットマップ情報だけを参照
した場合、評価者は条件が不成立であった場合のプログ
ラムの経路が実行されなかったと判断する。しかし、C
1カバレージでは、上記のような識別フラグを示してい
る場合、無条件分岐命令である可能性があるため、評価
者はプログラムのソースコードを参照し、該アドレスに
対応するプログラムの命令列が無条件分岐命令であれ
ば、分岐判定が不成立であるプログラムの経路は存在し
ないため、該アドレスに対するカバレージは網羅できて
いると判断し、条件分岐命令であった場合は、分岐判定
が不成立であるプログラムの経路が実行されなかったと
判断する。 【0015】図5にC0、C1カバレージ法を用いたプ
ログラム評価フローを示す。処理500〜501におい
て、テスト項目を立案し、テストプログラムを作成す
る。処理502〜504では処理501において作成さ
れたテストプログラムをハードウェアの動作モードをC
0カバレージ採取モードに設定した上で実行させ、処理
504でそのカバレージ結果をカバレージ情報記憶装置
から読み出す。処理505ではC0カバレージの結果の
解析を行う。 【0016】全てのプログラムの命令に対応する識別フ
ラグが‘1’でなければ、該アドレスに対応する命令が
実行されなかったと判断できるため、実行されなかった
命令に対してテストを行い、カバレージ率を向上させる
ために処理500に戻り、再度、テスト項目の立案を行
う。全てのプログラムの命令に対応する識別フラグが
‘1’であれば、C0カバレージでは判別することがで
きない条件分岐命令における分岐条件の成立・不成立の
有無を判別するため、処理508でハードウェアの動作
モードをC1カバレージ採取モードに切り替える。処理
509において再度同じテストプログラムを実行し、処
理510でC1カバレージ結果をカバレージ情報記憶装
置から読み出みだし、その結果の解析を処理511〜5
13で行う。 【0017】処理511で全ての条件分岐命令のアドレ
スに対応する識別フラグが条件分岐成立フィールド、条
件分岐不成立フィールドともに‘1’であるかを判定し
ている。識別フラグが全て‘1’であるならば評価を完
了する。 【0018】処理512では、分岐条件が成立した場合
に通過するプログラムが実行されたか否かを判定してい
る。条件分岐成立フィールドの識別フラグが‘0’、条
件分岐不成立フィールドの識別フラグが‘1’を示して
いる場合、該アドレスに対応する条件分岐命令におい
て、条件が成立した場合に実行されるプログラムの経路
に対してのテストが行われなかったと判断できるため、
このプログラムの経路に対してテストを行い、カバレー
ジ率を向上させるために処理506に戻り、再度、テス
ト項目の立案を行う。 【0019】処理513では、分岐条件が不成立であっ
た場合に通過するプログラムが実行されたか否かを判定
している。C1カバレージでは、条件分岐成立フィール
ドの識別フラグが‘1’、条件分岐不成立フィールドの
識別フラグが‘0’を示している場合、無条件分岐命令
である可能性があるため、該アドレスに対応する命令が
無条件分岐命令であるかを判定する必要がある。条件分
岐成立フィールドの識別フラグが‘1’、条件分岐不成
立フィールドの識別フラグが‘0’を示しているアドレ
スの命令が全て無条件分岐であるならば、評価を完了す
る。上記識別フラグを示している命令の中に条件分岐命
令が含まれている場合、該アドレスに対応する条件分岐
命令において、条件が不成立である場合に実行されるプ
ログラムの経路に対してのテストが行われなかったと判
断できるため、このプログラムの経路に対してテストを
行い、カバレージ率を向上させるために処理506に戻
り、再度、テスト項目の立案を行う。 【0020】 【発明が解決しようとする課題】上述した従来技術は、
C0、C1カバレージの結果が100%になるまでテス
トを行うことにより、プログラム中の全ての命令を実行
したことを判断することができる。割り込み処理が発生
するようなプログラムのモデルでは、全てのカバレージ
範囲を網羅することはできないが、プログラムの品質を
高める手段としては有効である。しかし、次のような問
題点がある。 【0021】図1に示す通り、C0、C1カバレージ
は、それぞれのカバレージ方法により網羅できるカバレ
ージ範囲が異なり、一つのカバレージ方法におけるカバ
レージ率が100%になるだけでは、全体のカバレージ
率を高めることができないため、更なる品質向上のため
にハードウェアの動作モードを切り替えてカバレージ率
を高める必要があるということである。ハードウェアの
動作モードを切り替えて、再度同じテストを実行しなけ
ればならないため、プログラム評価に要する時間が増大
し、処理フローも複雑化する。 【0022】本発明の目的は上記問題点を解決し、カバ
レージによるプログラムの評価における処理を簡単化す
る方法を提供することにある。 【0023】 【課題を解決するための手段】上述した問題点を解決す
るために、本発明は、C0、C1カバレージの書き込みル
ールを変更することにより、C0、C1カバレージによっ
て得られるカバレージ範囲を一度に網羅できるカバレー
ジ方法を提供する。本発明におけるカバレージ方式で
は、C1カバレージで用いていた条件の成立・不成立を
示す情報を、カバレージ情報記憶装置内に条件分岐成立
フィールドと条件分岐不成立フィールドに分けて書き込
む手段をC0カバレージにも適用する。つまり、分岐命
令以外の命令を実行した場合には、条件分岐成立フィー
ルドと条件分岐不成立フィールド両方のフィールドに対
応したアドレスの識別フラグを‘1’にする。 【0024】また、プログラム中に無条件分岐命令が含
まれていた場合でも、カバレージ情報の採取結果を参照
することのみで、カバレージ情報の解析を行うために、
無条件分岐命令を実行した場合には、条件分岐成立フィ
ールドと条件分岐不成立フィールドの両方に対応したア
ドレスの識別フラグを‘1’にする。 【0025】すなわち、本発明におけるカバレージ方式
では、従来の技術としても用いていた、プログラムの命
令語が格納されたアドレスと一対一で対応した記憶装置
と、命令の実行と並列に動作して命令の実行と条件分岐
命令における条件の成立・不成立を示す情報を、記憶装
置内に条件分岐成立フィールドと条件分岐不成立フィー
ルドに分けて書き込むカバレージ情報制御装置を備え、
実行経路が二つ存在する条件分岐命令において、条件分
岐命令を実行し、分岐条件が成立した場合には、条件分
岐成立フィールドの命令実行アドレスに対応したアドレ
スの識別フラグを‘1’にする書き込み手段と、条件分
岐命令を実行し、分岐条件が不成立だった場合には、条
件分岐不成立フィールドの命令実行アドレスに対応した
アドレスの識別フラグを‘1’にする書き込み手段に加
えて、無条件分岐命令を実行した場合には、条件分岐成
立フィールドと、条件分岐不成立フィールドの両方に対
応したアドレスの識別フラグを‘1’にする書き込み手
段と、分岐命令以外の命令を実行した場合には、条件分
岐成立フィールドと、条件分岐不成立フィールドの両方
に対応したアドレスの識別フラグを‘1’にする書き込
み手段を備え、前記書き込み手段によって書き込まれた
記憶装置の内容を基に、マイクロプログラムの実行過程
の網羅性を評価するカバレージ方式である。 【0026】つまり、本発明におけるカバレージ情報の
書き込みルールは以下の通りとする。 (1)条件分岐命令を実行し、分岐条件が成立した場合
には、条件分岐成立フィールドの命令実行アドレスに対
応したアドレスだけに‘1’を書き込む。 (2)条件分岐命令を実行し、分岐条件が不成立だった
場合には、条件分岐不成立フィールドの命令実行アドレ
スに対応したアドレスだけに‘1’を書き込む。 (3)無条件分岐命令を実行した場合には、条件分岐成
立フィールドと、条件分岐不成立フィールドの両方に対
応したアドレスに‘1’を書き込む。 (4)分岐命令以外の命令を実行した場合には、条件分
岐成立フィールドと、条件分岐不成立フィールドの両方
に対応したアドレスに‘1’を書き込む。 【0027】上記ルールに基づいて書き込まれたカバレ
ージデータを読み出すことによって、評価者は以下のこ
とが判断できる。 (1)全てのアドレスに対応した条件分岐成立フィール
ドと、条件分岐不成立フィールドの識別フラグが‘1’
を示しているならば、C0、C1のカバレージ率が100
%の評価を行うことができたと判断できる。 (2)あるアドレスに対応する条件分岐成立フィールド
の識別フラグが‘1’条件分岐不成立フィールドの識別
フラグが‘0’示しているならば、該アドレスにおける
条件分岐命令において、分岐条件が不成立である場合に
実行されるプログラムの評価ができなかったと判断でき
る。 (3)あるアドレスに対応する条件分岐成立フィールド
の識別フラグが‘0’条件分岐不成立フィールドの識別
フラグが‘1’を示しているならば、該アドレスにおけ
る条件分岐命令において、分岐条件が成立した場合に実
行されるプログラムの評価ができなかったと判断でき
る。 (4)あるアドレスに対応する条件分岐成立フィール
ド、条件分岐不成立フィールドともに識別フラグが0を
示しているならば、該アドレスに対応する命令は実行さ
れなかったと判断できる。 【0028】図6に本発明におけるプログラム評価フロ
ーを示す。処理600〜601において、テスト項目を
立案し、テストプログラムを作成している。処理602
〜604では処理601において作成されたテストプロ
グラムをハードウェアの動作モードをカバレージ採取モ
ードに設定した上で実行させ、そのカバレージ結果をカ
バレージ情報記憶装置から読み出している。処理605
ではカバレージの結果の解析を行っている。 【0029】つまり、本発明におけるカバレージ方式で
は、従来のC0、C1カバレージでは、それぞれのカバレ
ージ方法により網羅できるカバレージ範囲が異なり、一
つのカバレージ方法におけるカバレージ率が100%に
なるだけでは、全体のカバレージ率を高めることができ
ないため、更なる品質向上のためにハードウェアの動作
モードを切り替えて行っていたカバレージの評価を、カ
バレージ採取ルールを変更することにより、C0、C1の
カバレージ範囲を一度に網羅したカバレージ情報を採取
することができるため、カバレージの評価処理を簡単化
できる。 【0030】また、プログラム中に無条件分岐命令が含
まれていた場合でも、カバレージ情報の採取結果を参照
することのみで、カバレージ情報の解析を行うことがで
きるため、図5における処理513のようなプログラム
のソースコードを参照し、無条件分岐か否かという判定
処理が不要となり、カバレージの評価処理を簡単化でき
る。 【0031】 【発明の実施の形態】以下、本発明の一実施例について
第2図、第7〜8図を用いて説明する。 【0032】図7は本発明の一実施形態によるカバレー
ジ情報処理装置のブロック図である。図7において、プ
ログラム制御回路700はマイクロプログラムの実行ア
ドレスを示す710と、そのアドレスに対応する命令が
実行された場合に‘1’となる命令実行信号711、実
行命令が分岐命令の場合に‘1’になる分岐命令信号7
12と、分岐命令の条件が成立して分岐する場合に
‘1’になる分岐成立信号713と、実行命令が無条件
分岐命令の場合に‘1’となる無条件分岐信号714を
それぞれ出力する。 【0033】カバレージ情報記憶装置702にはライト
イネーブル端子WE0、1に接続される信号線716、7
18が‘1’のときに、ライトアドレス端子WAに接続さ
れる信号線710で示されるアドレスに対応したカバレ
ージ情報記憶装置内のアドレスに対してカバレージ情報
が書き込まれる。書き込まれるデータはWD0、WD1で接
続される信号線715、717で示されるデータであ
り、WD0に接続される信号線715が条件分岐成立フィ
ールドの書き込みデータ、WD1接続される信号線717
が条件分岐不成立フィールドの書き込みデータを示して
いる。 【0034】カバレージ情報制御回路701はプログラ
ム制御回路700より出力される信号線711、71
2、713、714の条件に応じてカバレージ情報記憶
装置702の条件分岐成立フィールドの実行アドレスに
対応するカバレージデータに‘1’を書き込むか、条件
分岐不成立フィールドの実行アドレスに対応するカバレ
ージデータに‘1’を書き込むか、両方のフィールドの
実行アドレスに対応するカバレージデータに1’を書き
込むかを制御し、カバレージデータ書き込み信号71
5、717及びライトイネーブル信号716、718を
それぞれ出力する。 【0035】つまり、カバレージ情報制御回路701は
実行経路が二つ存在する条件分岐命令において、条件分
岐命令を実行し、分岐条件が成立した場合には、条件分
岐成立フィールドの命令実行アドレスに対応したアドレ
スの識別フラグを‘1’にする第一書き込み手段703
と、条件分岐命令を実行し、分岐条件が不成立だった場
合には、条件分岐不成立フィールドの命令実行アドレス
に対応したアドレスの識別フラグを‘1’にする第二書
き込み手段704と、無条件分岐命令を実行した場合に
は、条件分岐成立フィールドと、条件分岐不成立フィー
ルドの両方に対応したアドレスの識別フラグを‘1’に
する第三書き込み手段705と、分岐命令以外の命令を
実行した場合には、条件分岐成立フィールドと、条件分
岐不成立フィールドの両方に対応したアドレスの識別フ
ラグを‘1’にする第四書き込み手段706を備えてい
る。 【0036】図7のプログラム制御回路700で実行中
のマイクロプログラムが条件分岐命令で、かつその条件
が成立した場合、図7のプログラム制御回路700は、
命令実行信号711を‘1’、分岐命令信号712を
‘1’、分岐成立信号713を‘1’、無条件分岐命令
信号714を‘0として出力する。この場合、第一書き
込み手段703のAND回路730の出力は‘1’となる
ことから、OR回路734の出力も‘1’となり、マイク
ロプログラムの実行アドレスを示す信号線710で示さ
れるアドレスに対応したカバレージ情報記憶装置内の条
件分岐成立フィールドのみに‘1’が書き込まれる。 【0037】また、図7のプログラム制御回路700で
実行中のマイクロプログラムが条件分岐命令で、かつそ
の条件が不成立となった場合、図7のプログラム制御回
路700は、命令実行信号711を‘1’、分岐命令信
号712を‘1’、分岐成立信号713を‘0’、無条
件分岐命令信号714を‘0として出力する。この場
合、第二書き込み手段704のAND回路731の出力は
‘1’となることから、OR回路735の出力も‘1’と
なり、マイクロプログラムの実行アドレスを示す信号線
710で示されるアドレスに対応したカバレージ情報記
憶装置内の条件分岐不成立フィールドのみに‘1’が書
き込まれる。 【0038】更に、図7のプログラム制御回路700で
実行中のマイクロプログラムが無条件分岐命令である場
合、図7のプログラム制御回路700は、命令実行信号
711を‘1’、分岐命令信号712を‘1’、分岐成
立信号713を‘1’、無条件分岐命令信号714を
‘1’として出力する。この場合、第三書き込み手段7
05のAND回路732の出力は‘1’となることから、O
R回路734、735の出力は共に‘1’となり、マイ
クロプログラムの実行アドレスを示す信号線710で示
されるアドレスに対応したカバレージ情報記憶装置内の
条件分岐成立フィールド、条件分岐成立フィールド両方
に‘1’が書き込まれる。 【0039】更に、図7のプログラム制御回路700で
実行中のマイクロプログラムが、分岐命令以外の命令で
ある場合、図7のプログラム制御回路700は、命令実
行信号711を‘1’、分岐命令信号712を‘0’、
分岐成立信号713を‘0’、無条件分岐命令信号71
4を‘0’として出力する。この場合、第四書き込み手
段706のAND回路733の出力は‘1’となることか
ら、OR回路736、737の出力は共に‘1’となり、
マイクロプログラムの実行アドレスを示す信号線710
で示されるアドレスに対応したカバレージ情報記憶装置
内の条件分岐成立フィールド、条件分岐成立フィールド
両方に‘1’が書き込まれる。 【0040】図8は図2に示されるプログラムにおいて
テストを行い、本発明によるカバレージ方式でカバレー
ジ情報を採取した際のアドレス1000から1004に
対応するビットマップ情報をカバレージ記憶装置内から
読み出した値を示している。図8に示すビットマップ情
報では、アドレス1001に対応する条件分岐不成立フ
ィールドの識別フラグが‘0’であり、このアドレスに
おいて条件が不成立の場合に実行される図2における経
路2をプログラムが通過しなかったことを示している。 【0041】よって、評価者はアドレス1001におい
て、分岐条件が不成立となるようなテストを立案し、再
度、テストを実行する。 【0042】 【発明の効果】以上説明したように、従来のC0、C1カ
バレージでは、それぞれのカバレージ範囲が異なるた
め、ハードウェアの動作モードを切り替えて行っていた
カバレージの評価を、本発明におけるカバレージ方式を
用いることによりC0、C1両方のカバレージ範囲を網羅
したカバレージ情報を採取することができるため、カバ
レージの評価処理を簡単化できる効果がある。 【0043】また、プログラム中に無条件分岐命令が含
まれていた場合でも、カバレージ情報の採取結果を参照
することのみで、カバレージ情報の解析を行うことがで
きるため、プログラムのソースコードを参照し、無条件
分岐か否かという判定処理が不要となり、カバレージの
評価処理を簡単化できる効果がある。
Description: BACKGROUND OF THE INVENTION [0001] 1. Field of the Invention [0002] The present invention relates to a test coverage method used for a program test of an information processing system, and more particularly, to a program in an information processing apparatus using a microprogram. The evaluation method. 2. Description of the Related Art A test of a created program must be performed so as to pass 100% of an execution path existing in the program. When performing a functional test on a microprogram, a test that evaluates the completeness, which is the ratio of the executed steps to all the steps of the microprogram, is used to determine how much of the test has been performed on all functions. Coverage is known. In the test coverage, a breakpoint for instructing the execution of a program to be stopped is set for each module of a program having a certain function, and the execution of the program is tested to determine whether or not the execution is stopped. Soft coverage to evaluate program coverage,
There is hard coverage that operates in parallel with the execution of instructions of a program, writes information for identifying the execution of instructions into a storage device, and analyzes the write information in the storage device to evaluate the coverage of the program. One of the hard coverage methods is to measure the ratio of the number of executed instructions to all the instructions described in Japanese Patent Laid-Open No. 61-26447.
C1 coverage, which measures the C0 coverage and the ratio of the number of executed branch directions to all branch directions, is known. [0004] C0 coverage is a method for knowing the ratio of the number of executed instructions to all the instructions of a program. The C0 coverage operates in parallel with the execution of the instructions, and a storage device having a one-to-one correspondence with the addresses where the program instruction words are stored. Then, when an instruction is executed, a writing means for setting an identification flag in the storage device corresponding to the address to "1" is provided. After the test, the coverage information written by the writing means is read out of the storage device, and by referring to the identification flag, the coverage method can determine the path of the executed program and the path of the unexecuted program. It is. [0005] C1 coverage is a method for determining the ratio of the number of executed branch directions to all branch directions. The C1 coverage is a conditional branch for each address in a storage device that corresponds one-to-one with the address at which a program instruction word is stored. A condition field and a condition branch not-taken field are provided, and information indicating whether or not a condition is satisfied for a conditional branch instruction having two execution paths is separately written into the condition branch-taken field and the condition branch-not-taken field in the storage device. Means. After the test is completed, the coverage information written by the writing means is read from the storage device,
This is a coverage method in which it is possible to determine whether or not a conditional branch instruction has passed an execution path of two existing programs by referring to an identification flag of an address corresponding to the conditional branch instruction. As described above, the C0 coverage can determine the executed program. Meanwhile, C1
The coverage cannot be determined by the C0 coverage, but can determine whether the branch condition in the conditional branch instruction is satisfied or not. FIG. 1 shows the relationship between all the coverage ranges and the corresponding coverage ranges of C0 and C1. In a model of a program in which an interrupt process occurs, a large number of execution paths exist depending on conditions, so it is difficult to cover the entire coverage range only with C0 and C1 coverage. The evaluation is performed using two coverage methods, and the coverage rate of both C0 and C1 is 100%.
If so, you can create a high-quality program. FIGS. 2 to 4 illustrate an embodiment of C0 and C1 coverage. FIG. 2 is a flow chart showing a part of a certain microprogram.
000, 1002, 1003, and 2000 indicate normal instructions other than branch instructions, address 1001 indicates a conditional branch instruction, and address 1004 indicates an unconditional branch instruction.
Path 1 indicates an execution path when the condition is not satisfied in the conditional branch instruction at the address 1001, and path 2 indicates an execution path when the condition is satisfied. FIG. 3 shows an address 1 when a test is performed in this program and C0 coverage is sampled.
It shows the values of bitmap information corresponding to 000 to 1004 and 2000 read from the coverage storage device. Referring to the written contents of the coverage information storage device of FIG. 3, the execution identification flags in the coverage information storage device corresponding to all the addresses are "1", and the instruction sequence of the program is at least once. It can be determined that it has been executed. However, the program address 1001
In, whether or not the program has run on the route 2 cannot be determined only by looking at the result of collecting the C0 coverage. FIG. 4 shows a similar test performed in the C1 coverage collection mode.
A value obtained by reading the bitmap information corresponding to 0 from within the coverage storage device is shown. As shown in FIG. 4, the C1 coverage includes a conditional branch taken field and a conditional branch not taken field in the coverage information storage device. Can be determined. In the conditional branch instruction at address 1001, the identification flag of the conditional branch taken field is "0", and the identification flag of the conditional branch not taken field is "1". In this case, the evaluator determines that the route 2 when the condition is satisfied has not been executed. In the unconditional branch instruction at address 1004, the identification flag of the conditional branch taken field is "1", and the identification flag of the conditional branch not taken field is "0". When only the bitmap information is referred to, the evaluator determines that the path of the program when the condition is not satisfied has not been executed. But C
In one coverage, if the identification flag as described above is indicated, there is a possibility that the instruction is an unconditional branch instruction. Therefore, the evaluator refers to the source code of the program, and finds that the instruction sequence of the program corresponding to the address is invalid. If the instruction is a conditional branch instruction, since there is no path of the program for which the branch determination is not taken, it is determined that the coverage for the address can be covered. If the instruction is a conditional branch instruction, the program for which the branch determination is not taken is given. Is determined not to have been executed. FIG. 5 shows a program evaluation flow using the C0 and C1 coverage method. In processing 500 to 501, test items are drafted and a test program is created. In processes 502 to 504, the test program created in process 501 is set to the operation mode of the hardware C
In step 504, the coverage result is read from the coverage information storage device. In step 505, the result of the C0 coverage is analyzed. If the identification flags corresponding to the instructions of all the programs are not "1", it can be determined that the instruction corresponding to the address has not been executed. Then, the process returns to the process 500 in order to improve the test items, and the test items are drafted again. If the identification flags corresponding to the instructions of all the programs are “1”, the hardware operation is performed in step 508 to determine whether or not the branch condition is satisfied in the conditional branch instruction that cannot be determined by C0 coverage. The mode is switched to the C1 coverage collection mode. At step 509, the same test program is executed again. At step 510, the C1 coverage result is read out from the coverage information storage device, and the result is analyzed at steps 511-5.
Step 13 is performed. In step 511, it is determined whether the identification flags corresponding to the addresses of all the conditional branch instructions are "1" in both the conditional branch taken field and the conditional branch not taken field. If all the identification flags are “1”, the evaluation is completed. In step 512, it is determined whether or not the program that passes when the branch condition is satisfied has been executed. If the identification flag of the conditional branch taken field is “0” and the identification flag of the conditional branch not taken field is “1”, the condition branch instruction corresponding to the address is executed by the program executed when the condition is taken. Since it can be determined that the route was not tested,
A test is performed on the path of this program, and the process returns to step 506 to improve the coverage ratio, and a test item is drafted again. In step 513, it is determined whether or not the program that passes when the branch condition is not satisfied has been executed. In the C1 coverage, when the identification flag of the conditional branch taken field is "1" and the identification flag of the conditional branch not taken field is "0", there is a possibility that the instruction is an unconditional branch instruction. It is necessary to determine whether the instruction is an unconditional branch instruction. If all the instructions at the addresses where the identification flag of the conditional branch taken field is "1" and the identification flag of the conditional branch not taken field is "0" are unconditional branches, the evaluation is completed. When a conditional branch instruction is included in the instruction indicating the identification flag, a test is performed on a path of a program executed when a condition is not satisfied in a conditional branch instruction corresponding to the address. Since it can be determined that the test has not been performed, a test is performed on the path of the program, and the process returns to the process 506 to improve the coverage ratio, and the test items are drafted again. [0020] The prior art described above is
By performing the test until the result of the C0 and C1 coverage reaches 100%, it can be determined that all the instructions in the program have been executed. A model of a program in which an interrupt process occurs cannot cover the entire coverage range, but is effective as a means for improving the quality of the program. However, there are the following problems. As shown in FIG. 1, the C0 and C1 coverages have different coverage ranges that can be covered by the respective coverage methods. If the coverage rate in one coverage method is only 100%, the overall coverage rate can be increased. In other words, it is necessary to increase the coverage rate by switching the operation mode of the hardware in order to further improve the quality. Since the same test must be executed again by switching the operation mode of the hardware, the time required for the program evaluation increases, and the processing flow becomes complicated. An object of the present invention is to solve the above-mentioned problems and to provide a method for simplifying processing in program evaluation by coverage. In order to solve the above-mentioned problem, the present invention changes the write rule of C0 and C1 coverage to reduce the coverage range obtained by C0 and C1 coverage once. Provide a coverage method that can be fully covered. In the coverage method according to the present invention, means for writing information indicating whether a condition used in C1 coverage is satisfied or not in a coverage information storage device into a condition branch taken field and a condition branch not taken field is also applied to C0 coverage. . That is, when an instruction other than the branch instruction is executed, the identification flag of the address corresponding to both the conditional branch taken field and the conditional branch not taken field is set to “1”. Further, even when an unconditional branch instruction is included in a program, the analysis of the coverage information is performed only by referring to the result of collecting the coverage information.
When the unconditional branch instruction is executed, the identification flag of the address corresponding to both the conditional branch taken field and the conditional branch not taken field is set to “1”. That is, in the coverage system according to the present invention, a storage device, which is also used as a conventional technique, is provided in a one-to-one correspondence with an address at which a program instruction word is stored, and operates in parallel with the execution of the instruction. And a coverage information control device that writes information indicating whether the condition in the conditional branch instruction is taken or not taken into the storage device into a condition branch taken field and a condition branch not taken field in the storage device,
In a conditional branch instruction having two execution paths, a conditional branch instruction is executed, and when a branch condition is satisfied, the identification flag of the address corresponding to the instruction execution address in the conditional branch satisfied field is set to “1”. Means for executing the conditional branch instruction, and when the branch condition is not satisfied, in addition to the writing means for setting the identification flag of the address corresponding to the instruction execution address of the conditional branch unsatisfied field to "1", When an instruction is executed, a writing unit that sets an identification flag of an address corresponding to both the conditional branch taken field and the conditional branch not taken field to “1”, and when an instruction other than the branch instruction is executed, Writing means for setting an identification flag of an address corresponding to both the branch taken field and the conditional branch not taken field to '1'; Based on the contents of the written memory by stages, a coverage method to evaluate the completeness of the execution process of the microprogram. That is, the writing rule of the coverage information in the present invention is as follows. (1) When a conditional branch instruction is executed and a branch condition is satisfied, “1” is written only to the address corresponding to the instruction execution address in the conditional branch taken field. (2) If a conditional branch instruction is executed and the branch condition is not satisfied, '1' is written only to the address corresponding to the instruction execution address in the conditional branch not satisfied field. (3) When an unconditional branch instruction is executed, '1' is written to an address corresponding to both the conditional branch taken field and the conditional branch not taken field. (4) When an instruction other than a branch instruction is executed, '1' is written to an address corresponding to both the conditional branch taken field and the conditional branch not taken field. By reading the coverage data written based on the above rules, the evaluator can determine the following. (1) The identification flag of the conditional branch taken field corresponding to all addresses and the identification flag of the conditional branch not taken field are “1”
Indicates that the coverage rate of C0 and C1 is 100
% Can be determined. (2) If the identification flag of the conditional branch taken field corresponding to a certain address is "1", and the identification flag of the conditional branch not taken field is "0", the branch condition is not satisfied in the conditional branch instruction at the address. In this case, it can be determined that the executed program could not be evaluated. (3) If the identification flag of the conditional branch taken field corresponding to a certain address is "0" and the identification flag of the conditional branch not taken field is "1", the branch condition is satisfied in the conditional branch instruction at the address. In this case, it can be determined that the executed program could not be evaluated. (4) If the identification flag indicates 0 in both the condition branch taken field and the condition branch not taken field corresponding to an address, it can be determined that the instruction corresponding to the address has not been executed. FIG. 6 shows a program evaluation flow according to the present invention. In processing 600 to 601, test items are drafted and a test program is created. Process 602
In steps 604 to 604, the test program created in the process 601 is executed after setting the operation mode of the hardware to the coverage collection mode, and the coverage result is read from the coverage information storage device. Process 605
Analyzes the coverage results. That is, in the coverage method of the present invention, the coverage range that can be covered by each of the conventional coverage methods differs between the conventional C0 and C1 coverages. Since the rate cannot be increased, the coverage evaluation, which was performed by switching the hardware operation mode to further improve the quality, is now covered by changing the coverage collection rule to cover the coverage range of C0 and C1 at once. Since the collected coverage information can be collected, the coverage evaluation processing can be simplified. Even if the program contains an unconditional branch instruction, the coverage information can be analyzed only by referring to the coverage information collection result. It is not necessary to refer to the source code of a simple program to determine whether or not the branch is unconditional, and the coverage evaluation processing can be simplified. An embodiment of the present invention will be described below with reference to FIG. 2 and FIGS. FIG. 7 is a block diagram of a coverage information processing apparatus according to one embodiment of the present invention. In FIG. 7, a program control circuit 700 includes a command 710 indicating an execution address of a microprogram, an instruction execution signal 711 that becomes “1” when an instruction corresponding to the address is executed, and a signal “1” when an execution instruction is a branch instruction. Branch instruction signal 7 which becomes 1 '
12, a branch taken signal 713 that becomes “1” when the branch instruction is taken and the branch is taken, and an unconditional branch signal 714 that becomes “1” when the execution instruction is an unconditional branch instruction. . The coverage information storage device 702 has signal lines 716 and 7 connected to the write enable terminals WE0 and WE1.
When 18 is “1”, the coverage information is written to the address in the coverage information storage device corresponding to the address indicated by the signal line 710 connected to the write address terminal WA. The data to be written is the data indicated by the signal lines 715 and 717 connected by WD0 and WD1, and the signal line 715 connected to WD0 is the write data of the conditional branch satisfied field and the signal line 717 connected to WD1.
Indicates write data in the conditional branch unsatisfied field. The coverage information control circuit 701 includes signal lines 711 and 71 output from the program control circuit 700.
Depending on the conditions of 2, 713 and 714, '1' is written to the coverage data corresponding to the execution address of the conditional branch taken field of the coverage information storage device 702, or '1' is written to the coverage data corresponding to the execution address of the conditional branch not taken field. It controls whether to write 1 'or to write 1' to the coverage data corresponding to the execution addresses of both fields.
5, 717 and write enable signals 716, 718, respectively. That is, the coverage information control circuit 701 executes a conditional branch instruction in a conditional branch instruction having two execution paths, and when a branch condition is satisfied, the coverage information control circuit 701 corresponds to the instruction execution address in the conditional branch taken field. First writing means 703 for setting the address identification flag to '1'
If the conditional branch instruction is executed and the branch condition is not satisfied, a second writing unit 704 that sets the identification flag of the address corresponding to the instruction execution address of the conditional branch unsatisfied field to “1”; When the instruction is executed, the third writing unit 705 that sets the identification flag of the address corresponding to both the conditional branch taken field and the conditional branch unsatisfied field to “1”, and when the instruction other than the branch instruction is executed, Comprises fourth writing means 706 for setting the identification flag of the address corresponding to both the conditional branch taken field and the conditional branch not taken field to '1'. If the microprogram being executed by the program control circuit 700 of FIG. 7 is a conditional branch instruction and the condition is satisfied, the program control circuit 700 of FIG.
The instruction execution signal 711 is output as “1”, the branch instruction signal 712 is output as “1”, the branch establishment signal 713 is output as “1”, and the unconditional branch instruction signal 714 is output as “0”. In this case, since the output of the AND circuit 730 of the first writing unit 703 is “1”, the output of the OR circuit 734 is also “1”, which corresponds to the address indicated by the signal line 710 indicating the execution address of the microprogram. '1' is written only in the conditional branch satisfied field in the coverage information storage device thus set. When the microprogram being executed by the program control circuit 700 of FIG. 7 is a conditional branch instruction and the condition is not satisfied, the program control circuit 700 of FIG. ', The branch instruction signal 712 is output as'1', the branch taken signal 713 is output as' 0 ', and the unconditional branch instruction signal 714 is output as'0'. In this case, since the output of the AND circuit 731 of the second writing unit 704 is “1”, the output of the OR circuit 735 is also “1”, which corresponds to the address indicated by the signal line 710 indicating the execution address of the microprogram. '1' is written only in the conditional branch unsatisfied field in the coverage information storage device. Further, when the microprogram being executed by the program control circuit 700 of FIG. 7 is an unconditional branch instruction, the program control circuit 700 of FIG.
711 is output as "1", the branch instruction signal 712 is output as "1", the branch taken signal 713 is output as "1", and the unconditional branch instruction signal 714 is output as "1". In this case, the third writing means 7
Since the output of the AND circuit 732 of "05" is "1",
The outputs of the R circuits 734 and 735 are both "1", and "1" is set in both the conditional branch established field and the conditional branch established field in the coverage information storage device corresponding to the address indicated by the signal line 710 indicating the execution address of the microprogram. 'Is written. Further, when the microprogram being executed by the program control circuit 700 of FIG. 7 is an instruction other than the branch instruction, the program control circuit 700 of FIG. 7 sets the instruction execution signal 711 to “1”, the branch instruction signal 712 is '0',
The branch taken signal 713 is set to '0', and the unconditional branch instruction signal 71
4 is output as '0'. In this case, since the output of the AND circuit 733 of the fourth writing unit 706 is “1”, the outputs of the OR circuits 736 and 737 are both “1”,
Signal line 710 indicating the execution address of the microprogram
"1" is written to both the conditional branch taken field and the conditional branch taken field in the coverage information storage device corresponding to the address indicated by. FIG. 8 shows a value obtained by performing a test in the program shown in FIG. 2 and reading out bitmap information corresponding to addresses 1000 to 1004 from the coverage storage device when the coverage information is collected by the coverage method according to the present invention. Is shown. In the bitmap information shown in FIG. 8, the identification flag of the condition branch unsatisfied field corresponding to the address 1001 is “0”, and the program passes through the path 2 in FIG. 2 executed when the condition is not satisfied at this address. It was not shown. Therefore, the evaluator makes a test at the address 1001 so that the branch condition is not satisfied, and executes the test again. As described above, since the coverage ranges of the conventional C0 and C1 coverages are different from each other, the coverage evaluation performed by switching the operation mode of the hardware is described in the present invention. By using the method, it is possible to collect coverage information covering both the coverage ranges of C0 and C1, so that there is an effect that the coverage evaluation processing can be simplified. Even when an unconditional branch instruction is included in a program, the coverage information can be analyzed only by referring to the result of collecting the coverage information. Therefore, the source code of the program is referred to. In addition, there is no need to determine whether or not the branch is unconditional, and the coverage evaluation processing can be simplified.

【図面の簡単な説明】 【図1】全てのカバレージ範囲と、それに対するC0、C
1のカバレージ範囲の関係を説明した図である。 【図2】あるプログラムの一部分をフローチャートにし
て示した図である。 【図3】C0カバレージの一実施例をマイクロプログラ
ムの命令列とカバレージ情報記憶装置を読み出した値を
用いて説明した図である。 【図4】C1カバレージの一実施例をマイクロプログラ
ムの命令列とカバレージ情報記憶装置を読み出した値を
用いて説明した図である。 【図5】従来の技術であるC0、C1カバレージ方法を用
いたプログラム評価処理を説明した図である。 【図6】本発明におけるカバレージ方法を用いたプログ
ラム評価処理を説明した図である。 【図7】本発明の一実施例であるカバレージ制御装置の
ブロック図である。 【図8】本発明の一実施例をマイクロプログラムの命令
列とカバレージ情報記憶装置を読み出した値を用いて説
明した図である。 【符号の説明】 700 プログラム制御回路 701 カバレージ情報制御回路 702 カバレージ情報記憶装置 703 カバレージ情報第一書き込み手段 704 カバレージ情報第二書き込み手段 705 カバレージ情報第三書き込み手段 706 カバレージ情報第四書き込み手段 710 プログラム実行アドレス信号 711 命令実行信号 712 分岐命令信号 713 分岐成立信号 714 無条件分岐命令信号 715 条件分岐成立フィールドライトデータ信号 716 条件分岐成立フィールドライトイネーブル信号 717 条件分岐不成立フィールドライトデータ信号 718 条件分岐不成立フィールドライトイネーブル信
号 730、731、732、733 AND回路 734、735 OR回路
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 shows all coverage ranges and their corresponding C0, C
FIG. 4 is a diagram illustrating a relationship between one coverage range. FIG. 2 is a diagram showing a part of a certain program in a flowchart. FIG. 3 is a diagram for explaining an embodiment of C0 coverage using an instruction sequence of a microprogram and a value read from a coverage information storage device. FIG. 4 is a diagram for explaining an embodiment of C1 coverage using an instruction sequence of a microprogram and a value read from a coverage information storage device. FIG. 5 is a diagram illustrating a program evaluation process using a conventional C0, C1 coverage method. FIG. 6 is a diagram illustrating a program evaluation process using a coverage method according to the present invention. FIG. 7 is a block diagram of a coverage control device according to an embodiment of the present invention. FIG. 8 is a diagram for explaining an embodiment of the present invention using an instruction sequence of a microprogram and a value read from a coverage information storage device. [Description of Signs] 700 Program control circuit 701 Coverage information control circuit 702 Coverage information storage device 703 Coverage information first writing unit 704 Coverage information second writing unit 705 Coverage information third writing unit 706 Coverage information fourth writing unit 710 Program execution Address signal 711 Instruction execution signal 712 Branch instruction signal 713 Branch taken signal 714 Unconditional branch taken signal 715 Conditional branch taken field write data signal 716 Conditional branch taken field write enable signal 717 Conditional branch not taken field write data signal 718 Conditional branch not taken field write Enable signal 730, 731, 732, 733 AND circuit 734, 735 OR circuit

Claims (1)

【特許請求の範囲】 【請求項1】記憶装置に格納されたマイクロプログラム
の実行過程の網羅性を評価するテストカバレージ方式に
おいて、マイクロプログラムの命令語が格納された前記
記憶装置のアドレスと一対一に対応した格納領域を有す
るカバレージ記憶装置と、条件分岐命令実行時における
分岐条件の成立・不成立を示すフラグ情報を前記格納領
域に第一フィールドと第二フィールドに分けて書き込む
制御装置とを備え、無条件分岐命令及び分岐命令以外の
命令を実行した場合に前記第一フィールドと前記第二フ
ィールドの両方に前記フラグ情報を書き込むことを特徴
とするテストカバレージ方式。
Claims: 1. A test coverage method for evaluating the completeness of an execution process of a microprogram stored in a storage device, the test coverage method comprising: one-to-one correspondence with an address of the storage device in which a microprogram instruction word is stored. A coverage storage device having a storage area corresponding to a, and a control device that writes flag information indicating the satisfaction / non-satisfaction of a branch condition at the time of execution of a conditional branch instruction in the storage area separately into a first field and a second field, A test coverage method wherein the flag information is written into both the first field and the second field when an instruction other than an unconditional branch instruction and a branch instruction is executed.
JP2002114107A 2002-04-17 2002-04-17 Test coverage system Pending JP2003308226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002114107A JP2003308226A (en) 2002-04-17 2002-04-17 Test coverage system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002114107A JP2003308226A (en) 2002-04-17 2002-04-17 Test coverage system

Publications (1)

Publication Number Publication Date
JP2003308226A true JP2003308226A (en) 2003-10-31

Family

ID=29396045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002114107A Pending JP2003308226A (en) 2002-04-17 2002-04-17 Test coverage system

Country Status (1)

Country Link
JP (1) JP2003308226A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009237654A (en) * 2008-03-26 2009-10-15 Hitachi Software Eng Co Ltd Test program management system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009237654A (en) * 2008-03-26 2009-10-15 Hitachi Software Eng Co Ltd Test program management system

Similar Documents

Publication Publication Date Title
CN110580226B (en) Object code coverage rate testing method, system and medium for operating system level program
CN107577593B (en) Diagnosing code using performing a single step
US20020124216A1 (en) Integrated circuit and method of operation of such a circuit
US7376820B2 (en) Information processing unit, and exception processing method for specific application-purpose operation instruction
US6581120B1 (en) Interrupt controller
US6654877B1 (en) System and method for selectively executing computer code
JPH11110255A (en) Software debugging device and method
US6643769B1 (en) System and method for enabling selective execution of computer code
US7110934B2 (en) Analysis of the performance of a portion of a data processing system
CN111177067A (en) System on chip
JP2003308226A (en) Test coverage system
US20020194542A1 (en) Debugging system for semiconductor integrated circuit
JP2525492B2 (en) Programmable controller
JPH04145544A (en) Debugging device
KR100516214B1 (en) A digital signal processor for parallel processing of instructions and its process method
JPH0283749A (en) Internal interruption control system for microprocessor
JP3068578B2 (en) In-circuit emulator and saturation calculation processing method
JPH08286950A (en) Information processor and trace information storage method
JPH11119992A (en) Trace controller for firmware
JPS603760A (en) Program analyzer
JPH05173846A (en) Fault analysis information tracing method
JPH07191875A (en) Debugger
JPS59161747A (en) Program analyzer
JP2001318802A (en) In-circuit emulator
JPH05303512A (en) Trace device for mpu

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050412

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081104