JP2001318802A - In-circuit emulator - Google Patents

In-circuit emulator

Info

Publication number
JP2001318802A
JP2001318802A JP2000137230A JP2000137230A JP2001318802A JP 2001318802 A JP2001318802 A JP 2001318802A JP 2000137230 A JP2000137230 A JP 2000137230A JP 2000137230 A JP2000137230 A JP 2000137230A JP 2001318802 A JP2001318802 A JP 2001318802A
Authority
JP
Japan
Prior art keywords
emulation
user program
setting information
break
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000137230A
Other languages
Japanese (ja)
Inventor
Fumio Mineta
文男 峯田
Eiji Iwasaki
英治 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Micro Systems Co Ltd
Original Assignee
Renesas Micro Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Micro Systems Co Ltd filed Critical Renesas Micro Systems Co Ltd
Priority to JP2000137230A priority Critical patent/JP2001318802A/en
Publication of JP2001318802A publication Critical patent/JP2001318802A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the operability or efficiency of a delugging for a large- scaled program. SOLUTION: An emulation memory 11 is provided with a memory part for storing a user program or data and a memory part for storing set information corresponding to the storage address of the user program. Then, the user program and set information are read in parallel in an emulation mode from each memory part, and outputted to a data bus and a break signal generating circuit 13 respectively.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はインサーキットエミ
ュレータに関し、特に、ホストコンピュータに制御され
てエミュレーションモードに切り替わりユーザシステム
内のCPUを代行するインサーキットエミュレータに関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an in-circuit emulator, and more particularly to an in-circuit emulator that is controlled by a host computer to switch to an emulation mode and substitute for a CPU in a user system.

【0002】[0002]

【従来の技術】従来、この種のインサーキットエミュレ
ータは、ホストコンピュータとユーザシステムとの間に
接続され、ホストコンピュータに制御されてエミュレー
ションモードに切り替わりユーザシステム内のCPUを
代行してユーザプログラムを実時間で実行し且つ設定情
報に対応してブレークし、ユーザシステムに搭載される
ユーザプログラムをデバッグするために用いられてい
る。たとえば、ユーザプログラムの実行をソースコード
または関数単位でブレークし実行中のデータを採取して
デバッグするソースデバッグが行われる。
2. Description of the Related Art Conventionally, this kind of in-circuit emulator is connected between a host computer and a user system, is controlled by the host computer, switches to an emulation mode, and executes a user program on behalf of a CPU in the user system. It is used to execute in time, break in response to setting information, and debug a user program mounted on a user system. For example, source debugging is performed in which execution of a user program is broken in units of source code or function, and data being executed is collected and debugged.

【0003】図2は、特開平9−44374号公報に開
示されているプログラム・デバッグ装置を示すブロック
図であり、従来のインサーキットエミュレータの1例と
して示す。
FIG. 2 is a block diagram showing a program / debug device disclosed in Japanese Patent Laid-Open No. 9-44374, which is shown as an example of a conventional in-circuit emulator.

【0004】この従来のインサーキットエミュレータ
は、ユーザプログラムを格納および実行するするメモリ
51,CPU52と共に、プログラム実行を停止させる
ブレーク条件を検出してブレーク信号を出力する検出器
53を備え、この検出器53は、さらに、レジスタ53
1,レジスタ532,比較器533を備える。
The conventional in-circuit emulator includes a memory 51 for storing and executing a user program, a CPU 52, and a detector 53 for detecting a break condition for stopping program execution and outputting a break signal. 53 further includes a register 53
1, a register 532 and a comparator 533.

【0005】レジスタ531は、プログラム実行を停止
するブレーク条件としてアドレス、ステータス、データ
および実行前/実行後ブレーク情報を記憶し、レジスタ
532は、CPU52がメモリアクセスするアドレスバ
ス、ステータスおよびデータバスの信号をバスストロー
ブ信号に応答してラッチし、比較器533は、レジスタ
531の内容とレジスタ532の内容とを比較して一致
した場合にブレーク信号を出力する。
Register 531 stores address, status, data and pre-execution / post-execution break information as break conditions for stopping program execution, and register 532 stores address bus, status and data bus signals for CPU 52 to access memory. Is latched in response to the bus strobe signal, and the comparator 533 compares the contents of the register 531 and the contents of the register 532 and outputs a break signal when they match.

【0006】この従来のインサーキットエミュレータで
は、予め、検出器53のレジスタ531にブレーク条件
であるアドレス値、ステータス値、データ値よび実行前
/実行後ブレーク情報を記憶させ、エミュレーション実
行時に、CPU52が内部のプリフェッチバッファ52
1にレジスタ531の内容に対応して実行前ブレークビ
ットまたは実行後ブレークビットを有効にして命令と共
にプリフェッチし、命令実行時に、CPU52がプリフ
ェッチバッファ521内の実行前ブレークビットまたは
実行後ブレークビットが有効であるかどうか調べ、有効
の場合、さらに、検出器53のレジスタ532とレジス
タ531との内容が比較され、一致の場合、ブレーク信
号が出力され、プログラム実行が停止する。
In this conventional in-circuit emulator, an address value, a status value, a data value and break information before / after execution, which are break conditions, are stored in advance in a register 531 of the detector 53, and the CPU 52 executes the emulation when the emulation is executed. Internal prefetch buffer 52
The pre-execution break bit or the post-execution break bit in the prefetch buffer 521 is valid when the instruction is prefetched together with the instruction by enabling the pre-execution break bit or the post-execution break bit corresponding to the contents of the register 531. Is checked, and if valid, the contents of the register 532 and the register 531 of the detector 53 are compared. If they match, a break signal is output and the program execution is stopped.

【0007】このプログラム実行停止の後、データ採取
を行い、複雑な条件を持つシーケンスのソース・デバッ
グが容易に行われる。
After the execution of the program is stopped, data collection is performed, and source debugging of a sequence having complicated conditions is easily performed.

【0008】[0008]

【発明が解決しようとする課題】上述した従来のインサ
ーキットエミュレータは、大規模なプログラムをデバッ
グあるいは解析する場合、コストが増えたり、ユーザへ
の提供時期が遅くなるという問題点がある。
The above-mentioned conventional in-circuit emulator has problems that when debugging or analyzing a large-scale program, the cost increases and the time for providing the program to the user is delayed.

【0009】その理由は、ブレーク条件を検出する検出
器が、ハードウェアで専用に設けられ、ブレーク条件の
設定の個数が制限され、デバッグ時における操作性また
はデバッグ効率が低いためである。
The reason is that a detector for detecting a break condition is provided exclusively by hardware, the number of break condition settings is limited, and operability or debugging efficiency at the time of debugging is low.

【0010】したがって、本発明の目的は、大規模なプ
ログラムに対するデバッグ時操作性またはデバッグ効率
を向上させることにある。
Therefore, an object of the present invention is to improve operability or debugging efficiency at the time of debugging a large-scale program.

【0011】[0011]

【課題を解決するための手段】そのため、本発明は、ホ
ストコンピュータとユーザシステムとの間に接続され前
記ホストコンピュータに制御されてエミュレーションモ
ードに切り替わり前記ユーザシステム内のCPUを代行
してユーザプログラムを実時間で実行し且つ設定情報に
対応してブレークするインサーキットエミュレータにお
いて、前記ホストコンピュータの制御により前記ユーザ
プログラムの格納アドレスに対応して前記設定情報をそ
れぞれ格納し前記エミュレーションモードで前記ユーザ
プログラムおよび前記設定情報を並列に読み出してい
る。
SUMMARY OF THE INVENTION Therefore, the present invention is directed to a computer system which is connected between a host computer and a user system, is controlled by the host computer, switches to an emulation mode, and executes a user program on behalf of a CPU in the user system. In an in-circuit emulator that executes in real time and breaks in response to setting information, the in-circuit emulator stores the setting information corresponding to a storage address of the user program under the control of the host computer, and stores the setting information in the emulation mode. The setting information is read out in parallel.

【0012】また、前記設定情報が、前記ユーザプログ
ラムの実行に対しブレークするアドレスに設定されるブ
レーク設定ビットと、メモリマッピング情報に基づき前
記エミュレーションモードでアクセス可能なアドレス範
囲に設定されるアクセスガード設定ビットとを含んでい
る。
[0012] The setting information may include a break setting bit set at an address where a break occurs with respect to execution of the user program, and an access guard setting set within an address range accessible in the emulation mode based on memory mapping information. And a bit.

【0013】また、前記ホストコンピュータの制御によ
り前記ユーザプログラムおよび前記設定情報がそれぞれ
格納され前記エミュレーションモードで前記ユーザプロ
グラムおよび前記設定情報が並列に読み出されるエミュ
レーションメモリを備えている。
An emulation memory is provided for storing the user program and the setting information under the control of the host computer and reading out the user program and the setting information in parallel in the emulation mode.

【0014】また、前記エミュレーションモードで前記
ユーザシステム内のCPUを代行し前記エミュレーショ
ンメモリの前記ユーザプログラムを実時間で実行するエ
ミュレーションCPUと、前記エミュレーションCPU
により前記エミュレーションメモリから前記ユーザプロ
グラムと共に読み出された前記設定情報に対応してブレ
ーク信号を生成するブレーク信号生成回路と、前記ブレ
ーク信号に対応して前記エミュレーションCPUにブレ
ーク処理プログラムを実行させて前記ユーザプログラム
の実行を停止し前記エミュレーションモードから切り替
えるブレーク制御回路とを備えている。
An emulation CPU that substitutes a CPU in the user system in the emulation mode and executes the user program in the emulation memory in real time;
A break signal generation circuit that generates a break signal in response to the setting information read out together with the user program from the emulation memory; and causing the emulation CPU to execute a break processing program in response to the break signal. A break control circuit for stopping execution of the user program and switching from the emulation mode.

【0015】また、前記エミュレーションメモリが、前
記ユーザプログラムを格納するメモリ部と、前記ホスト
コンピュータの制御により前記ユーザプログラムの格納
アドレスに対応して前記設定情報をそれぞれ格納するメ
モリ部とを備えている。
Further, the emulation memory includes a memory unit for storing the user program, and a memory unit for storing the setting information corresponding to a storage address of the user program under the control of the host computer. .

【0016】また、前記エミュレーションモードで前記
各メモリ部から前記ユーザプログラムおよび前記設定情
報が並列に読み出される。
In the emulation mode, the user program and the setting information are read from the respective memory units in parallel.

【0017】[0017]

【発明の実施の形態】次に、本発明について図面を参照
して説明する。図1は、本発明のインサーキットエミュ
レータの実施形態を示すブロック図である。図1を参照
すると、本実施形態のインサーキットエミュレータ1
は、エミュレーションメモリ11,エミュレーションC
PU12,ブレーク信号生成回路13,ブレーク制御回
路14を備え、ホストコンピュータ2に制御されてエミ
ュレーションモードに切り替わり、ユーザシステム3内
のCPUを代行してユーザプログラムを実時間で実行
し、設定情報に対応してブレークする。
Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of an in-circuit emulator according to the present invention. Referring to FIG. 1, an in-circuit emulator 1 of the present embodiment
Are emulation memory 11, emulation C
It includes a PU 12, a break signal generation circuit 13, and a break control circuit 14, and switches to the emulation mode under the control of the host computer 2, executes a user program in real time on behalf of the CPU in the user system 3, and responds to setting information. And break.

【0018】エミュレーションメモリ11は、ホストコ
ンピュータ2の制御により、ユーザプログラムおよび設
定情報がそれぞれ格納され、エミュレーションモード
で、ユーザプログラムおよび設定情報が並列に読み出さ
れ、、データバス,ブレーク信号生成回路13にそれぞ
れ出力される。
The emulation memory 11 stores a user program and setting information under the control of the host computer 2. The emulation memory 11 reads out the user program and setting information in parallel in the emulation mode. Respectively.

【0019】また、この実施形態では、エミュレーショ
ンメモリ11は、ユーザプログラムまたはデータを格納
するメモリ部と、ユーザプログラムの格納アドレスに対
応して設定情報をそれぞれ格納するメモリ部とを備え、
これら各メモリ部から、エミュレーションモードでユー
ザプログラムおよび設定情報が並列に読み出される。さ
らに、設定情報として、ユーザプログラムの実行に対し
ブレークするアドレスに設定されるブレーク設定ビット
と、メモリマッピング情報に基づきエミュレーションモ
ードでアクセス可能なアドレス範囲に設定されるアクセ
スガード設定ビットとを含む。
In this embodiment, the emulation memory 11 includes a memory unit for storing a user program or data, and a memory unit for storing setting information corresponding to a storage address of the user program.
From each of these memory sections, the user program and setting information are read out in parallel in the emulation mode. Further, the setting information includes a break setting bit set at an address where a break occurs for execution of the user program, and an access guard setting bit set at an address range accessible in the emulation mode based on the memory mapping information.

【0020】エミュレーションCPU12は、エミュレ
ーションモードで、ユーザシステム内のCPUを代行
し、エミュレーションメモリ11のユーザプログラムを
実時間で実行する。
The emulation CPU 12 executes the user program in the emulation memory 11 in real time in the emulation mode on behalf of the CPU in the user system.

【0021】ブレーク信号生成回路13は、エミュレー
ションCPU12によりエミュレーションメモリ11か
らユーザプログラムと共に読み出された設定情報と、バ
スコントロール信号とに対応して、ブレーク信号を生成
する。
The break signal generating circuit 13 generates a break signal corresponding to the setting information read out together with the user program from the emulation memory 11 by the emulation CPU 12 and the bus control signal.

【0022】ブレーク制御回路14は、ブレーク信号に
対応して、エミュレーションCPU12にブレーク処理
プログラムを実行させてユーザプログラムの実行を停止
し、エミュレーションモードから切り替える。
In response to the break signal, the break control circuit 14 causes the emulation CPU 12 to execute the break processing program, stops the execution of the user program, and switches from the emulation mode.

【0023】次に、この実施形態のインサーキットエミ
ュレータの動作について説明する。
Next, the operation of the in-circuit emulator of this embodiment will be described.

【0024】まず、ホストコンピュータ2に制御されて
エミュレーションメモリ11にユーザプログラムまたは
データを格納し、ユーザプログラムの格納アドレスに対
応して設定情報をそれぞれ格納する。このとき、設定情
報として、たとえば、ユーザプログラムの実行に対しブ
レークするアドレスにブレーク設定ビットを格納し、メ
モリマッピング情報に基づきエミュレーションモードで
アクセス可能なアドレス範囲にアクセスガード設定ビッ
トを格納する。
First, a user program or data is stored in the emulation memory 11 under the control of the host computer 2, and setting information is stored corresponding to the storage address of the user program. At this time, as setting information, for example, a break setting bit is stored at an address where a break occurs with respect to the execution of the user program, and an access guard setting bit is stored in an address range accessible in the emulation mode based on the memory mapping information.

【0025】次に、ホストコンピュータ2に制御され
て、エミュレーションモードに切り替わり、エミュレー
ションCPU12は、ユーザシステム3内のCPUを代
行して、エミュレーションメモリ11に格納されたユー
ザプログラムを読み出して実時間で実行する。同時に、
エミュレーションメモリ11に格納された設定情報が並
列に読み出され、ブレーク信号生成回路13に出力され
る。
Next, the emulation mode is switched to the emulation mode under the control of the host computer 2, and the emulation CPU 12 reads the user program stored in the emulation memory 11 and executes it in real time on behalf of the CPU in the user system 3. I do. at the same time,
The setting information stored in the emulation memory 11 is read out in parallel and output to the break signal generation circuit 13.

【0026】次に、ブレーク信号生成回路13におい
て、エミュレーションメモリ11から読み出された設定
情報と、エミュレーションCPU12からのバスコント
ロール信号に対応して、ブレーク信号がブレーク制御回
路14に出力される。この実施形態では、設定情報とし
て格納されたブレーク設定ビットとアクセスガード設定
ビットとの論理積出力およびバスコントロール信号に対
応して、ブレーク信号が出力される。
Next, in the break signal generation circuit 13, a break signal is output to the break control circuit 14 in accordance with the setting information read from the emulation memory 11 and the bus control signal from the emulation CPU 12. In this embodiment, a break signal is output in response to a logical product output of a break setting bit and an access guard setting bit stored as setting information and a bus control signal.

【0027】次に、ブレーク制御回路14において、ブ
レーク信号生成回路13からのブレーク信号に対応し
て、、エミュレーションCPU12にブレーク処理プロ
グラムを実行させてユーザプログラムの実行を停止し、
エミュレーションモードから切り替えられてホストコン
ピュータ2の制御下に戻る。
Next, in the break control circuit 14, in response to the break signal from the break signal generation circuit 13, the emulation CPU 12 executes the break processing program to stop the execution of the user program.
The mode is switched from the emulation mode and returns to the control of the host computer 2.

【0028】上述したエミュレーションモードにおける
ユーザプログラム実行およびブレークと、ホストコンピ
ュータ2の制御下におけるデータ採取とが、設定情報が
格納されたアドレスごとに繰り返され、ユーザプログラ
ムのデバッグが行われる。このとき、設定情報をソース
コードまたは関数単位に格納することにより、ユーザプ
ログラムのソースデバッグが容易に行われる。
The execution and break of the user program in the emulation mode and the data collection under the control of the host computer 2 are repeated for each address where the setting information is stored, and the user program is debugged. At this time, the source information of the user program can be easily debugged by storing the setting information in source code or function units.

【0029】[0029]

【発明の効果】以上説明したように、本発明によるイン
サーキットエミュレータは、大規模なプログラムに対す
るデバッグ時操作性またはデバッグ効率が著しく改善さ
れる。
As described above, in the in-circuit emulator according to the present invention, the operability during debugging of a large-scale program or the debugging efficiency is significantly improved.

【0030】また、設定情報を格納するメモリ部が少ビ
ット幅のメモリで実現でき、ブレーク設定および検出に
必要なハードウェア構成が簡単になり、ブレーク設定の
数がハードウェア資源の制限を受けなくなる。
Further, the memory section for storing the setting information can be realized by a memory having a small bit width, the hardware configuration required for break setting and detection is simplified, and the number of break settings is not restricted by hardware resources. .

【0031】さらには、大規模なプログラムに対するイ
ンサーキットエミュレータが、ハードウェアコストとユ
ーザ提供時期とに影響しなくなるなどの効果がある。
Further, there is an effect that the in-circuit emulator for a large-scale program does not affect the hardware cost and the time of providing the user.

【0032】その理由は、ホストコンピュータの制御下
で、ユーザプログラムの格納アドレスごとに設定情報を
それぞれ格納でき、エミュレーションモードで、ユーザ
プログラムおよび設定情報が並列に読み出され、設定情
報が格納されたアドレスごとにブレーク信号を出力でき
るためである。
The reason is that, under the control of the host computer, the setting information can be stored for each storage address of the user program, and the user program and the setting information are read out in parallel in the emulation mode, and the setting information is stored. This is because a break signal can be output for each address.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のインサーキットエミュレータの実施形
態を示すブロック図である。
FIG. 1 is a block diagram showing an embodiment of an in-circuit emulator according to the present invention.

【図2】従来のインサーキットエミュレータ例を示すブ
ロック図である。
FIG. 2 is a block diagram showing an example of a conventional in-circuit emulator.

【符号の説明】[Explanation of symbols]

1 インサーキットエミュレータ 2 ホストコンピュータ 3 ユーザシステム 11 エミュレーションメモリ 12 エミュレーションCPU 13 ブレーク信号生成回路 14 ブレーク制御回路 51 メモリ 52 CPU 53 検出器 521 プリフェッチバッファ 531,532 レジスタ 533 比較器 Reference Signs List 1 in-circuit emulator 2 host computer 3 user system 11 emulation memory 12 emulation CPU 13 break signal generation circuit 14 break control circuit 51 memory 52 CPU 53 detector 521 prefetch buffer 531 532 register 533 comparator

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩崎 英治 神奈川県川崎市中原区小杉町一丁目403番 53 日本電気アイシーマイコンシステム株 式会社内 Fターム(参考) 5B042 HH03 HH05 HH11 HH25 LA05 5B048 AA13 BB02 FF01  ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Eiji Iwasaki 1-403, Kosugi-cho, Nakahara-ku, Kawasaki-shi, Kanagawa 53 F-term within NEC Ic Microcomputer System Co., Ltd. 5B042 HH03 HH05 HH11 HH25 LA05 5B048 AA13 BB02 FF01

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ホストコンピュータとユーザシステムと
の間に接続され前記ホストコンピュータに制御されてエ
ミュレーションモードに切り替わり前記ユーザシステム
内のCPUを代行してユーザプログラムを実時間で実行
し且つ設定情報に対応してブレークするインサーキット
エミュレータにおいて、前記ホストコンピュータの制御
により前記ユーザプログラムの格納アドレスに対応して
前記設定情報をそれぞれ格納し前記エミュレーションモ
ードで前記ユーザプログラムおよび前記設定情報を並列
に読み出すことを特徴とするインサーキットエミュレー
タ。
1. An emulation mode, which is connected between a host computer and a user system, is controlled by the host computer, switches to an emulation mode, executes a user program on behalf of a CPU in the user system, and responds to setting information. In the in-circuit emulator that breaks, the setting information is respectively stored corresponding to the storage address of the user program under the control of the host computer, and the user program and the setting information are read out in parallel in the emulation mode. And an in-circuit emulator.
【請求項2】 前記設定情報が、前記ユーザプログラム
の実行に対しブレークするアドレスに設定されるブレー
ク設定ビットと、メモリマッピング情報に基づき前記エ
ミュレーションモードでアクセス可能なアドレス範囲に
設定されるアクセスガード設定ビットとを含む、請求項
1記載のインサーキットエミュレータ。
2. The method according to claim 1, wherein the setting information is a break setting bit set at an address at which a break occurs for execution of the user program, and an access guard setting is set at an address range accessible in the emulation mode based on memory mapping information. 2. The in-circuit emulator according to claim 1, comprising a bit.
【請求項3】 前記ホストコンピュータの制御により前
記ユーザプログラムおよび前記設定情報がそれぞれ格納
され前記エミュレーションモードで前記ユーザプログラ
ムおよび前記設定情報が並列に読み出されるエミュレー
ションメモリを備える、請求項1または2記載のインサ
ーキットエミュレータ。
3. An emulation memory according to claim 1, wherein said user program and said setting information are respectively stored under control of said host computer, and said user program and said setting information are read out in parallel in said emulation mode. In-circuit emulator.
【請求項4】 前記エミュレーションモードで前記ユー
ザシステム内のCPUを代行し前記エミュレーションメ
モリの前記ユーザプログラムを実時間で実行するエミュ
レーションCPUと、前記エミュレーションCPUによ
り前記エミュレーションメモリから前記ユーザプログラ
ムと共に読み出された前記設定情報に対応してブレーク
信号を生成するブレーク信号生成回路と、前記ブレーク
信号に対応して前記エミュレーションCPUにブレーク
処理プログラムを実行させて前記ユーザプログラムの実
行を停止し前記エミュレーションモードから切り替える
ブレーク制御回路とを備える、請求項3記載のインサー
キットエミュレータ。
4. An emulation CPU which substitutes a CPU in the user system in the emulation mode to execute the user program in the emulation memory in real time, and is read together with the user program from the emulation memory by the emulation CPU. A break signal generating circuit for generating a break signal in response to the setting information; and causing the emulation CPU to execute a break processing program in response to the break signal to stop execution of the user program and switch from the emulation mode. The in-circuit emulator according to claim 3, further comprising a break control circuit.
【請求項5】 前記エミュレーションメモリが、前記ユ
ーザプログラムを格納するメモリ部と、前記ホストコン
ピュータの制御により前記ユーザプログラムの格納アド
レスに対応して前記設定情報をそれぞれ格納するメモリ
部とを備える、請求項3記載のインサーキットエミュレ
ータ。
5. The emulation memory includes a memory unit for storing the user program and a memory unit for storing the setting information corresponding to a storage address of the user program under the control of the host computer. Item 3. An in-circuit emulator according to item 3.
【請求項6】 前記エミュレーションモードで前記各メ
モリ部から前記ユーザプログラムおよび前記設定情報が
並列に読み出される、請求項5記載のインサーキットエ
ミュレータ。
6. The in-circuit emulator according to claim 5, wherein in the emulation mode, the user program and the setting information are read from the respective memory units in parallel.
JP2000137230A 2000-05-10 2000-05-10 In-circuit emulator Pending JP2001318802A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000137230A JP2001318802A (en) 2000-05-10 2000-05-10 In-circuit emulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000137230A JP2001318802A (en) 2000-05-10 2000-05-10 In-circuit emulator

Publications (1)

Publication Number Publication Date
JP2001318802A true JP2001318802A (en) 2001-11-16

Family

ID=18645034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000137230A Pending JP2001318802A (en) 2000-05-10 2000-05-10 In-circuit emulator

Country Status (1)

Country Link
JP (1) JP2001318802A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276065A (en) * 2004-03-26 2005-10-06 Denso Corp Emulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276065A (en) * 2004-03-26 2005-10-06 Denso Corp Emulator

Similar Documents

Publication Publication Date Title
US5751942A (en) Trace event detection during trace enable transitions
JP2731692B2 (en) Debug device
US7840842B2 (en) Method for debugging reconfigurable architectures
US20070011492A1 (en) Generation of trace data
CN107577593B (en) Diagnosing code using performing a single step
GB2281986A (en) Logging program counter on reset.
EP0638864B1 (en) Development support system for microcomputer with internal cache
EP0530816A2 (en) Microprocessor with cache memory and trace analyzer therefor
KR100605141B1 (en) Maintaining object size information concurrent with data optimization for debugging
JP2001318802A (en) In-circuit emulator
JP2002108647A (en) Semiconductor device with built-in trace memory and processor development support device
KR20190076217A (en) Apparatus and method for dynamic binary instrumentation using multi-core
JP2919406B2 (en) Performance evaluation method
JP2701799B2 (en) Microcomputer
JP2002132743A (en) Device and method for monitoring memory access and recording medium recording program for memory access monitor
KR960003052B1 (en) Microprocessor having cashe memory unit
JP2962209B2 (en) In-circuit emulator
JPS5875256A (en) Monitoring system for execution instruction processing state
JPH08171505A (en) Semiconductor device
JPH07281924A (en) Trace device and emulator using the trace device
JPH05324396A (en) Program traveling history recording system
JPH0635760A (en) Buffer device with tracing function
JPH05189267A (en) Operation control system for microprocessor and emulator
JPH05173830A (en) Abnormal operation detecting method and emulator
JPS62168243A (en) Emulator

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060307