JP2003298961A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP2003298961A JP2003298961A JP2002097593A JP2002097593A JP2003298961A JP 2003298961 A JP2003298961 A JP 2003298961A JP 2002097593 A JP2002097593 A JP 2002097593A JP 2002097593 A JP2002097593 A JP 2002097593A JP 2003298961 A JP2003298961 A JP 2003298961A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- data
- voltage
- circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
Abstract
(57)【要約】
【課題】 外部にアドレスセレクト電圧を設定するため
の回路を外部に設けることなく、指定されたアドレスセ
レクト電圧を簡単に集積回路に印加できるようにする。 【解決手段】 源電圧が印加される電源端子１０ｈと、
クロック信号が入力されるクロック端子１０ｅと、デー
タが入力されるデータ端子１０ｄと、入力されたデータ
中の自己を特定するアドレスデータに対応する直流電圧
が入力されるアドレスセレクト端子１０ｆと、クロック
端子１０ｅとデータ端子１０ｄとアドレスセレクト端子
１０ｆに接続されたインターフェイス１５とを備え、イ
ンターフェイス１５には中継端子１０ｇと、電源端子１
０ｈと中継端子１０ｇとの間に接続された第一の抵抗１
５ａと、アドレスセレクト端子１０ｆと接地間に接続さ
れた第二の抵抗１５ｂとを設けた。
の回路を外部に設けることなく、指定されたアドレスセ
レクト電圧を簡単に集積回路に印加できるようにする。 【解決手段】 源電圧が印加される電源端子１０ｈと、
クロック信号が入力されるクロック端子１０ｅと、デー
タが入力されるデータ端子１０ｄと、入力されたデータ
中の自己を特定するアドレスデータに対応する直流電圧
が入力されるアドレスセレクト端子１０ｆと、クロック
端子１０ｅとデータ端子１０ｄとアドレスセレクト端子
１０ｆに接続されたインターフェイス１５とを備え、イ
ンターフェイス１５には中継端子１０ｇと、電源端子１
０ｈと中継端子１０ｇとの間に接続された第一の抵抗１
５ａと、アドレスセレクト端子１０ｆと接地間に接続さ
れた第二の抵抗１５ｂとを設けた。
Description
【０００１】
【発明の属する技術分野】この発明はテレビジョンチュ
ーナ等に使用される集積回路に関し、自己のアドレスを
識別（特定）するための電圧を簡単に設定できるように
した集積回路に関する。
ーナ等に使用される集積回路に関し、自己のアドレスを
識別（特定）するための電圧を簡単に設定できるように
した集積回路に関する。
【０００２】
【従来の技術】図４はテレビジョンチューナに使用され
る従来の集積回路３０の概略の回路構成図である。集積
回路３０は図示しないテレビジョン受信機本体の制御部
（マイクロプロセッサ）から入力されたデータによって
チャンネル選局等の制御を行うと共に、入力されたテレ
ビジョン信号を中間周波信号に変換する。
る従来の集積回路３０の概略の回路構成図である。集積
回路３０は図示しないテレビジョン受信機本体の制御部
（マイクロプロセッサ）から入力されたデータによって
チャンネル選局等の制御を行うと共に、入力されたテレ
ビジョン信号を中間周波信号に変換する。
【０００３】先ず、外部の同調回路（図示せず）によっ
て選択されたテレビジョン信号はＲＦ端子３０ａを介し
て混合回路３１に入力される。また、混合回路３１には
発振回路３２から局部発振信号が供給される。発振回路
３２には外部に設けられた共振回路（図示せず）が共振
回路端子３０ｂによって結合される。混合回路３１から
出力される中間周波信号はＩＦ端子３０ｃに導出され
る。
て選択されたテレビジョン信号はＲＦ端子３０ａを介し
て混合回路３１に入力される。また、混合回路３１には
発振回路３２から局部発振信号が供給される。発振回路
３２には外部に設けられた共振回路（図示せず）が共振
回路端子３０ｂによって結合される。混合回路３１から
出力される中間周波信号はＩＦ端子３０ｃに導出され
る。
【０００４】一方、テレビジョン受信機本体からは本体
内の他の集積回路を制御したり、チューナの集積回路３
０を制御するデータが出力される。このデータには必ず
アドレスデータが含まれ、アドレスデータによって制御
すべき集積回路が識別される。従ってテレビジョンチュ
ーナに使用される集積回路３０を制御するには、集積回
路３０を識別するためのアドレスデータが付加される。
また、アドレスデータによって集積回路が識別されるた
めにはアドレスセレクト電圧が必要となる。アドレスデ
ータ及びアドレスセレクト電圧はテレビジョン受信機本
体側によって決まられる。
内の他の集積回路を制御したり、チューナの集積回路３
０を制御するデータが出力される。このデータには必ず
アドレスデータが含まれ、アドレスデータによって制御
すべき集積回路が識別される。従ってテレビジョンチュ
ーナに使用される集積回路３０を制御するには、集積回
路３０を識別するためのアドレスデータが付加される。
また、アドレスデータによって集積回路が識別されるた
めにはアドレスセレクト電圧が必要となる。アドレスデ
ータ及びアドレスセレクト電圧はテレビジョン受信機本
体側によって決まられる。
【０００５】前述したデータはデータ端子３０ｄに入力
されると共に、それに付随するクロック信号がクロック
端子３０ｅに入力される。これらのデータはインターフ
ェイス３３に入力される。また、アドレスセレクト端子
３０ｆにはアドレスセレクト電圧が印加され、同様にイ
ンターフェイス３３に入力される。アドレスセレクト電
圧は、例えば０〜０．５ボルト、２〜３ボルト、４．５
〜５ボルト、０〜５ボルトの四種類あり、このうちの１
つが指定される。
されると共に、それに付随するクロック信号がクロック
端子３０ｅに入力される。これらのデータはインターフ
ェイス３３に入力される。また、アドレスセレクト端子
３０ｆにはアドレスセレクト電圧が印加され、同様にイ
ンターフェイス３３に入力される。アドレスセレクト電
圧は、例えば０〜０．５ボルト、２〜３ボルト、４．５
〜５ボルト、０〜５ボルトの四種類あり、このうちの１
つが指定される。
【０００６】アドレスセレクト電圧は集積回路３０の外
部で作られる。すなわち、集積回路３０の外部には電源
端子３０ｇと接地との間に分圧抵抗４１、４２を設け、
これら分圧抵抗によって設定された電圧がアドレスセレ
クト端子３０ｆに印加される。アドレスセレクト電圧は
インターフェイス３３内の識別回路３３ａで識別され、
アドレスデータとの対応がとれているとアドレスデータ
に続く選局データ等が処理される。
部で作られる。すなわち、集積回路３０の外部には電源
端子３０ｇと接地との間に分圧抵抗４１、４２を設け、
これら分圧抵抗によって設定された電圧がアドレスセレ
クト端子３０ｆに印加される。アドレスセレクト電圧は
インターフェイス３３内の識別回路３３ａで識別され、
アドレスデータとの対応がとれているとアドレスデータ
に続く選局データ等が処理される。
【０００７】集積回路３０に入力されたデータのうち選
局データはインターフェイス３３を介して、ＰＬＬ回路
３４に入力される。一方、ＰＬＬ回路３４には発振回路
３２から局部発振信号が入力されると共に、基準発振回
路３５から基準周波数信号が入力される。そして、ＰＬ
Ｌ回路３４は選局すべきチャンネルに必要な所定の周波
数で発振回路３２が発振するように制御し、発振周波数
制御のための制御電圧を制御電圧端子３０ｈに出力す
る。この制御電圧は共振回路等に供給され、発振回路３
２の発振周波数が上記の所定の所定の周波数となる。
局データはインターフェイス３３を介して、ＰＬＬ回路
３４に入力される。一方、ＰＬＬ回路３４には発振回路
３２から局部発振信号が入力されると共に、基準発振回
路３５から基準周波数信号が入力される。そして、ＰＬ
Ｌ回路３４は選局すべきチャンネルに必要な所定の周波
数で発振回路３２が発振するように制御し、発振周波数
制御のための制御電圧を制御電圧端子３０ｈに出力す
る。この制御電圧は共振回路等に供給され、発振回路３
２の発振周波数が上記の所定の所定の周波数となる。
【０００８】また、入力されたデータのうち受信バンド
を切り替えるためのバンドデータがインターフェイス３
３を介してバンド切替制御回路３６に入力される。バン
ド切替制御回路３６は複数の切替端子３０ｉ〜３０ｎを
有し、各切替端子にハイレベル又はローレベルの切替電
圧を出力する。
を切り替えるためのバンドデータがインターフェイス３
３を介してバンド切替制御回路３６に入力される。バン
ド切替制御回路３６は複数の切替端子３０ｉ〜３０ｎを
有し、各切替端子にハイレベル又はローレベルの切替電
圧を出力する。
【０００９】
【発明が解決しようとする課題】上記構成では、集積回
路に印加するアドレスセレクト電圧は集積回路の外部で
作られる。そのため、アドレス電圧を設定するための分
圧回路等を設ける必要が或る。また、指定されたアドレ
ス電圧を得るためには使用する分圧回路の抵抗値を選ば
なければならない。
路に印加するアドレスセレクト電圧は集積回路の外部で
作られる。そのため、アドレス電圧を設定するための分
圧回路等を設ける必要が或る。また、指定されたアドレ
ス電圧を得るためには使用する分圧回路の抵抗値を選ば
なければならない。
【００１０】本発明は、このような煩わしさを解消し
て、外部にアドレスセレクト電圧を設定するための回路
を外部に設けることなく、指定されたアドレスセレクト
電圧を簡単に集積回路に印加できるようにすることを目
的とする。
て、外部にアドレスセレクト電圧を設定するための回路
を外部に設けることなく、指定されたアドレスセレクト
電圧を簡単に集積回路に印加できるようにすることを目
的とする。
【００１１】
【課題を解決するための手段】上記の課題に対して、本
発明は、電源電圧が印加される電源端子と、クロック信
号が入力されるクロック端子と、データが入力されるデ
ータ端子と、入力された前記データ中の自己を特定する
アドレスデータに対応する直流電圧が入力されるアドレ
スセレクト端子と、前記クロック端子と前記データ端子
と前記アドレスセレクト端子に接続されたインターフェ
イスとを備え、前記インターフェイスには中継端子と、
前記電源端子と前記中継端子との間に接続された第一の
抵抗と、前記アドレスセレクト端子と接地間に接続され
た第二の抵抗とを設けた。
発明は、電源電圧が印加される電源端子と、クロック信
号が入力されるクロック端子と、データが入力されるデ
ータ端子と、入力された前記データ中の自己を特定する
アドレスデータに対応する直流電圧が入力されるアドレ
スセレクト端子と、前記クロック端子と前記データ端子
と前記アドレスセレクト端子に接続されたインターフェ
イスとを備え、前記インターフェイスには中継端子と、
前記電源端子と前記中継端子との間に接続された第一の
抵抗と、前記アドレスセレクト端子と接地間に接続され
た第二の抵抗とを設けた。
【００１２】また、前記第一の抵抗の抵抗値と前記第二
の抵抗の抵抗値とを互いに同一とした。
の抵抗の抵抗値とを互いに同一とした。
【００１３】
【発明の実施の形態】本発明の集積回路の構成を図１に
従って説明する。集積回路１０はテレビジョンチューナ
に組み込まれ、図示しないテレビジョン受信機本体の制
御部（マイクロプロセッサ）から入力されたデータによ
ってチャンネル選局等の制御を行うと共に、入力された
テレビジョン信号を中間周波信号に変換する。
従って説明する。集積回路１０はテレビジョンチューナ
に組み込まれ、図示しないテレビジョン受信機本体の制
御部（マイクロプロセッサ）から入力されたデータによ
ってチャンネル選局等の制御を行うと共に、入力された
テレビジョン信号を中間周波信号に変換する。
【００１４】先ず、外部の同調回路（図示せず）によっ
て選択されたテレビジョン信号はＲＦ端子１０ａを介し
て混合回路１１に入力される。また、混合回路１１には
発振回路１２から局部発振信号が供給される。発振回路
１２には外部に設けられた共振回路（図示せず）が共振
回路端子１０ｂによって結合される。混合回路１１から
出力される中間周波信号はＩＦ端子１０ｃに導出され
る。発振回路１２の発振周波数を制御するＰＬＬ回路１
３には発振回路１２から発振信号が入力されるととも
に、基準発振回路１４から基準信号が入力される。ま
た、ＰＬＬ回路１３には、テレビジョン受信機本体から
送られてくるデータがインターフェイス１５を介して入
力される。
て選択されたテレビジョン信号はＲＦ端子１０ａを介し
て混合回路１１に入力される。また、混合回路１１には
発振回路１２から局部発振信号が供給される。発振回路
１２には外部に設けられた共振回路（図示せず）が共振
回路端子１０ｂによって結合される。混合回路１１から
出力される中間周波信号はＩＦ端子１０ｃに導出され
る。発振回路１２の発振周波数を制御するＰＬＬ回路１
３には発振回路１２から発振信号が入力されるととも
に、基準発振回路１４から基準信号が入力される。ま
た、ＰＬＬ回路１３には、テレビジョン受信機本体から
送られてくるデータがインターフェイス１５を介して入
力される。
【００１５】テレビジョン受信機本体からはテレビジョ
ンチューナ以外の集積回路に対してもデータが送られる
が、テレビジョンチューナの集積回路１０に送られるデ
ータのフォーマットは図２のようになっており、データ
端子１０ｄに入力される。また、それに付随するクロッ
ク信号がクロック端子１０ｅに入力される。データのＡ
は制御対象の集積回路を識別するデータが含まれるアド
レスデータ（８ビット）、Ｂ及びＣはチャンネル選局の
ためのデータが含まれる周波数データ（１６ビット）、
Ｃは受信バンド設定のためのデータが含まれるバンド切
替データ（８ビット）である。そして、アドレスデータ
内の２ビットに集積回路１０を識別するアドレスセレク
トビットが含まれる。
ンチューナ以外の集積回路に対してもデータが送られる
が、テレビジョンチューナの集積回路１０に送られるデ
ータのフォーマットは図２のようになっており、データ
端子１０ｄに入力される。また、それに付随するクロッ
ク信号がクロック端子１０ｅに入力される。データのＡ
は制御対象の集積回路を識別するデータが含まれるアド
レスデータ（８ビット）、Ｂ及びＣはチャンネル選局の
ためのデータが含まれる周波数データ（１６ビット）、
Ｃは受信バンド設定のためのデータが含まれるバンド切
替データ（８ビット）である。そして、アドレスデータ
内の２ビットに集積回路１０を識別するアドレスセレク
トビットが含まれる。
【００１６】また、識別された集積回路が動作するため
には、アドレスセレクトビットに対応するアドレスセレ
クト電圧をその集積回路に印加しておく必要がある。本
集積回路１０ではアドレスセレクト端子１０ｆに印加さ
れる。アドレスセレクトビットとアドレスセレクト電圧
との関係は、例えば３に示すようになっており、アドレ
スセレクトビットが（０、０）のときはアドレスセレク
ト電圧は０〜０．５ボルト、（０、１）のときは０〜
５．０ボルト、（１、０）のときは２．０〜３．０ボル
ト、（１，１）のときは４．５〜５．０ボルトと決めら
れる。そして、集積回路１０にはこのうちの１つがテレ
ビジョン受信機本体側によって指定される。例えばアド
レスセレクトビットが（１、０）で、アドレスセレクト
電圧が２．０〜３．０ボルトとなる。
には、アドレスセレクトビットに対応するアドレスセレ
クト電圧をその集積回路に印加しておく必要がある。本
集積回路１０ではアドレスセレクト端子１０ｆに印加さ
れる。アドレスセレクトビットとアドレスセレクト電圧
との関係は、例えば３に示すようになっており、アドレ
スセレクトビットが（０、０）のときはアドレスセレク
ト電圧は０〜０．５ボルト、（０、１）のときは０〜
５．０ボルト、（１、０）のときは２．０〜３．０ボル
ト、（１，１）のときは４．５〜５．０ボルトと決めら
れる。そして、集積回路１０にはこのうちの１つがテレ
ビジョン受信機本体側によって指定される。例えばアド
レスセレクトビットが（１、０）で、アドレスセレクト
電圧が２．０〜３．０ボルトとなる。
【００１７】そこで、本発明においては、集積回路１０
に中継端子１０ｇを設け、電源端子１０ｈと中継端子１
０ｇとの間に第一の抵抗１５ａを接続し、アドレスセレ
クト端子１０ｆとグランドとの間に第二の抵抗１５ｂを
接続する。第一の抵抗１５ａと第二の抵抗１５ｂとの抵
抗値は共に等しく、たとえば５ｋΩ（キロオーム）とす
る。そして、中継端子１０ｇとアドレスセレクト端子１
０ｆとを導線で接続する。この結果、アドレスセレクト
端子１０ｆには２．５ボルトのアドレスセレクト電圧が
印加される。
に中継端子１０ｇを設け、電源端子１０ｈと中継端子１
０ｇとの間に第一の抵抗１５ａを接続し、アドレスセレ
クト端子１０ｆとグランドとの間に第二の抵抗１５ｂを
接続する。第一の抵抗１５ａと第二の抵抗１５ｂとの抵
抗値は共に等しく、たとえば５ｋΩ（キロオーム）とす
る。そして、中継端子１０ｇとアドレスセレクト端子１
０ｆとを導線で接続する。この結果、アドレスセレクト
端子１０ｆには２．５ボルトのアドレスセレクト電圧が
印加される。
【００１８】もしここで、集積回路１０に指定されたア
ドレスセレクト電圧が０〜０．５ボルトであれば、アド
レスセレクト端子１０ｆをいずれの端子にも接続するこ
となくそのままにしておく、そうすればアドレスセレク
ト端子１０ｆの電圧が０ボルトとなり０〜０．５ボルト
の範囲に合致する。また、４．５〜５．０ボルトのアド
レスセレクト電圧が指定されれば、アドレスセレクト端
子１０ｆを電源端子１０ｈに接続すれば良い。さらに、
０から５．０ボルトのアドレスセレクト電圧が指定され
れば、アドレスセレクト端子１０ｆをいずれにも接続し
ないか又は電源天使１０ｈに接続する。また、上記電圧
以外のアドレスセレクト電圧が指定された場合はその電
圧に対応できるように、電源端子１０ｈと中継端子１０
ｇとの間、もしくはアドレスセレクト端子１０ｆとグラ
ンドとの間に集積回路１０外で第三の抵抗を接続すれば
よい。
ドレスセレクト電圧が０〜０．５ボルトであれば、アド
レスセレクト端子１０ｆをいずれの端子にも接続するこ
となくそのままにしておく、そうすればアドレスセレク
ト端子１０ｆの電圧が０ボルトとなり０〜０．５ボルト
の範囲に合致する。また、４．５〜５．０ボルトのアド
レスセレクト電圧が指定されれば、アドレスセレクト端
子１０ｆを電源端子１０ｈに接続すれば良い。さらに、
０から５．０ボルトのアドレスセレクト電圧が指定され
れば、アドレスセレクト端子１０ｆをいずれにも接続し
ないか又は電源天使１０ｈに接続する。また、上記電圧
以外のアドレスセレクト電圧が指定された場合はその電
圧に対応できるように、電源端子１０ｈと中継端子１０
ｇとの間、もしくはアドレスセレクト端子１０ｆとグラ
ンドとの間に集積回路１０外で第三の抵抗を接続すれば
よい。
【００１９】いずれにしても、アドレスセレクト端子１
０を電源端子１０ｈ又は中継端子１０ｇに接続するか、
あるいはいずれの端子にも接続しないことでアドレスセ
レクト端子の電圧をいずれかのアドレスセレクト電圧に
合わせることができる。アドレスセレクト電圧はインタ
ーフェイス１５内の識別回路１５ｃで識別され、アドレ
スセレクトビットとの対応がとれているとアドレスデー
タに続く周波数データ等が処理される。
０を電源端子１０ｈ又は中継端子１０ｇに接続するか、
あるいはいずれの端子にも接続しないことでアドレスセ
レクト端子の電圧をいずれかのアドレスセレクト電圧に
合わせることができる。アドレスセレクト電圧はインタ
ーフェイス１５内の識別回路１５ｃで識別され、アドレ
スセレクトビットとの対応がとれているとアドレスデー
タに続く周波数データ等が処理される。
【００２０】集積回路１０に入力されたデータのうち周
波数データはインターフェイス１５を介して、ＰＬＬ回
路１３に入力される。そして、ＰＬＬ回路１３は選局す
べきチャンネルに必要な所定の周波数で発振回路１２が
発振するように制御し、発振周波数制御のための制御電
圧を制御電圧端子１０ｉに出力する。この制御電圧は共
振回路等に供給される。そして、結果的に上記発振回路
１２が上記の所定の周波数で発振する。
波数データはインターフェイス１５を介して、ＰＬＬ回
路１３に入力される。そして、ＰＬＬ回路１３は選局す
べきチャンネルに必要な所定の周波数で発振回路１２が
発振するように制御し、発振周波数制御のための制御電
圧を制御電圧端子１０ｉに出力する。この制御電圧は共
振回路等に供給される。そして、結果的に上記発振回路
１２が上記の所定の周波数で発振する。
【００２１】また、周波数データに続くバンド切替デー
タはインターフェイス１５を介してバンド切替制御回路
１６に入力される。バンド切替制御回路１６は複数の切
替端子１０ｉ〜１０ｏを有し、各端子にハイレベル又は
ローレベルの切替電圧を出力する。
タはインターフェイス１５を介してバンド切替制御回路
１６に入力される。バンド切替制御回路１６は複数の切
替端子１０ｉ〜１０ｏを有し、各端子にハイレベル又は
ローレベルの切替電圧を出力する。
【００２２】
【発明の効果】以上説明したように、本発明では、電源
電圧が印加される電源端子と、クロック信号が入力され
るクロック端子と、データが入力されるデータ端子と、
入力されたデータ中の自己を特定するアドレスデータに
対応する直流電圧が入力されるアドレスセレクト端子
と、クロック端子とデータ端子とアドレスセレクト端子
に接続されたインターフェイスとを備え、インターフェ
イスには中継端子と、電源端子と中継端子との間に接続
された第一の抵抗と、アドレスセレクト端子と接地間に
接続された第二の抵抗とを設けたので、アドレスセレク
ト端子を電源端子又は中継端子に接続するか、あるいは
いずれの端子にも接続しないことでアドレスセレクト端
子の電圧をいずれかのアドレスセレクト電圧に合わせる
ことができる。
電圧が印加される電源端子と、クロック信号が入力され
るクロック端子と、データが入力されるデータ端子と、
入力されたデータ中の自己を特定するアドレスデータに
対応する直流電圧が入力されるアドレスセレクト端子
と、クロック端子とデータ端子とアドレスセレクト端子
に接続されたインターフェイスとを備え、インターフェ
イスには中継端子と、電源端子と中継端子との間に接続
された第一の抵抗と、アドレスセレクト端子と接地間に
接続された第二の抵抗とを設けたので、アドレスセレク
ト端子を電源端子又は中継端子に接続するか、あるいは
いずれの端子にも接続しないことでアドレスセレクト端
子の電圧をいずれかのアドレスセレクト電圧に合わせる
ことができる。
【００２３】また、第一の抵抗の抵抗値と第二の抵抗の
抵抗値とを互いに同一としたので、電源電圧の１／２の
アドレスセレクト電圧を設定できる。
抵抗値とを互いに同一としたので、電源電圧の１／２の
アドレスセレクト電圧を設定できる。
【図１】本発明の集積回路の構成を示す回路図である。
【図２】本発明の集積回路に入力されるデータのフォー
マットである。
マットである。
【図３】本発明の集積回路に入力されるデータにおける
アドレスセレクトビットとアドレスセレクト電圧との関
係図である。
アドレスセレクトビットとアドレスセレクト電圧との関
係図である。
【図４】従来の集積回路の構成を示す回路図である。
１０ 集積回路
１０ａ ＲＦ端子
１０ｂ 共振回路端子
１０ｃ ＩＦ端子
１０ｄ データ端子
１０ｅ クロック端子
１０ｆ アドレスセレクト端子
１０ｇ 中継端子
１０ｈ 電源端子
１０ｉ 制御電圧端子
１０ｊ〜１０ｎ 切替端子
１１ 混合回路
１２ 発振回路
１３ ＰＬＬ回路
１４ 基準発振回路
１５ インターフェイス
１６ バンド切替制御回路
Claims (2)
- 【請求項１】 電源電圧が印加される電源端子と、クロ
ック信号が入力されるクロック端子と、データが入力さ
れるデータ端子と、入力された前記データ中の自己を特
定するアドレスデータに対応する直流電圧が入力される
アドレスセレクト端子と、前記クロック端子と前記デー
タ端子と前記アドレスセレクト端子に接続されたインタ
ーフェイスとを備え、前記インターフェイスには中継端
子と、前記電源端子と前記中継端子との間に接続された
第一の抵抗と、前記アドレスセレクト端子と接地間に接
続された第二の抵抗とを設けたことを特徴とする集積回
路。 - 【請求項２】 前記第一の抵抗の抵抗値と前記第二の抵
抗の抵抗値とを互いに同一としたことを特徴とする請求
項１に記載の集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002097593A JP2003298961A (ja) | 2002-03-29 | 2002-03-29 | 集積回路 |
| EP03251841A EP1349275A3 (en) | 2002-03-29 | 2003-03-24 | Integrated circuit |
| US10/400,614 US20030185084A1 (en) | 2002-03-29 | 2003-03-27 | Integrated circuit capable of easily applying address selection voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002097593A JP2003298961A (ja) | 2002-03-29 | 2002-03-29 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298961A true JP2003298961A (ja) | 2003-10-17 |
| JP2003298961A5 JP2003298961A5 (ja) | 2005-08-18 |
Family
ID=27800579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002097593A Withdrawn JP2003298961A (ja) | 2002-03-29 | 2002-03-29 | 集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20030185084A1 (ja) |
| EP (1) | EP1349275A3 (ja) |
| JP (1) | JP2003298961A (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4213174A (en) * | 1977-05-31 | 1980-07-15 | Andover Controls Corporation | Programmable sequence controller with drum emulation and improved power-down power-up circuitry |
| US4547862A (en) * | 1982-01-11 | 1985-10-15 | Trw Inc. | Monolithic fast fourier transform circuit |
| US7606575B2 (en) * | 1988-08-04 | 2009-10-20 | Broadcom Corporation | Remote radio data communication system with data rate switching |
| US5744962A (en) * | 1995-03-14 | 1998-04-28 | Alber; Glenn | Automated data storing battery tester and multimeter |
| JP2000307458A (ja) * | 1999-04-21 | 2000-11-02 | Nec Corp | Ｐｌｌ内蔵チューナｉｃ |
| JP2001156591A (ja) * | 1999-11-25 | 2001-06-08 | Alps Electric Co Ltd | 能動フィルタ及びその帯域調整方法 |
-
2002
- 2002-03-29 JP JP2002097593A patent/JP2003298961A/ja not_active Withdrawn
-
2003
- 2003-03-24 EP EP03251841A patent/EP1349275A3/en not_active Withdrawn
- 2003-03-27 US US10/400,614 patent/US20030185084A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030185084A1 (en) | 2003-10-02 |
| EP1349275A3 (en) | 2004-07-14 |
| EP1349275A2 (en) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6414864B1 (en) | Circuit for reducing standby power of electric apparatus | |
| JP4861981B2 (ja) | 待機電力消費を低減するためのシステム及び方法 | |
| US8274972B2 (en) | Communication system with switchable connection | |
| EP1571838B1 (en) | Information processing apparatus, display control method, and recording medium | |
| JP2003298961A (ja) | 集積回路 | |
| JP2003536301A (ja) | 無電力供給状態での集積回路のバス動作 | |
| US6816203B2 (en) | Method and apparatus for isolating noise from a tuner in a television signal receiver | |
| JPH07297640A (ja) | 周波数切換型発振器 | |
| JP3101833U (ja) | テレビジョンチューナ | |
| JP2004242302A (ja) | 補聴器の遠隔操作用のデータ送受信装置 | |
| US20110025214A1 (en) | Lighting system and control method thereof | |
| JPH088710A (ja) | 光通信制御装置 | |
| US4691128A (en) | Circuit for coupling a signal processing device to a transmission line | |
| JP3228542B2 (ja) | 電源制御装置 | |
| JP3017993B1 (ja) | 電子チュ―ナ | |
| JP2005522142A (ja) | 衛星受信機のための電源 | |
| JPH06141386A (ja) | 多重伝送システムの端末器 | |
| JP3863403B2 (ja) | 送信装置および送信方法 | |
| US6934371B2 (en) | Power control apparatus of public telecommunication terminal | |
| JPS58137364A (ja) | 遠隔制御装置付受信機の電源回路 | |
| JPH11112375A (ja) | テレビジョン信号受信チュ−ナ | |
| WO2006070663A1 (ja) | 半導体装置および電子機器 | |
| JPH0659018B2 (ja) | Ｐｌｌ制御装置 | |
| KR20020027460A (ko) | 전력 투입 조건을 위한 ３상태 회로 | |
| JP2001086569A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050201 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050808 |