JP2003298399A - 信号選択回路 - Google Patents

Abstract

(57)【要約】 【課題】 ２種以上の高周波信号を選択的に出力させる
際に、信号伝送時の信号損失がなく、信号遮断時のアイ
ソレーション特性が良好で、常時信号歪の発生が少ない
信号選択回路を提供する。 【解決手段】 第１入力信号が供給される第１信号入力
端子１と信号出力端子２間に接続される第１信号経路
と、第２入力信号が供給される第２信号入力端子１０と
信号出力端子２間に接続される第２信号経路とを備え、
第１信号経路及び第２信号経路は、いずれも信号経路に
直列接続されたスイッチング素子３、１１とスイッチン
グ素子３、１１に直結された半導体増幅素子４、１２と
からなり、第１信号経路及び第２信号経路のスイッチン
グ素子３、１１に相補切替信号Ａ、Ａ＊を供給し、相補
切替信号Ａ、Ａ＊に対応して第１信号経路及び第２信号
経路を交互にオン、オフさせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号選択回路に係
り、特に、２つの高周波信号をスイッチング素子を用い
て選択的に出力する際に、伝送時の信号損失がなく、遮
断時のアイソレーション特性が良好で、信号歪の発生が
少ない信号選択回路に関する。

【０００２】

【従来の技術】一般に、２つまたはそれ以上のＧＨｚ帯
の高周波信号を選択的に出力する信号選択回路には、高
周波特性が良好なスイッチング素子、例えば電界効果ト
ランジスタが用いられている。

【０００３】ここで、図２は、かかる信号選択回路の構
成の一例を示す回路図である。

【０００４】図２に示されるように、この信号選択回路
は、第１信号入力端子２１と、信号出力端子２２と、第
１直列接続電界効果トランジスタ２３と、第１並列接続
電界効果トランジスタ２４と、第１バイアス抵抗２５
と、第２バイアス抵抗２６と、第１相補切替信号入力端
子２７と、第２相補切替信号入力端子２８と、第２信号
入力端子２９と、第２直列接続電界効果トランジスタ３
０と、第２並列接続電界効果トランジスタ３１と、第３
バイアス抵抗３２と、第３相補切替信号入力端子３３
と、第４相補切替信号入力端子３４と、電源端子３５と
からなる。

【０００５】この場合、第１信号入力端子２１、信号出
力端子２２、第１直列接続電界効果トランジスタ２３、
第１並列接続電界効果トランジスタ２４、第１バイアス
抵抗２５、第２バイアス抵抗２６、第１相補切替信号入
力端子２７、第２相補切替信号入力端子２８からなる回
路部分は、第１信号経路を構成する。また、信号出力端
子２２、第１バイアス抵抗２５、第２信号入力端子２
９、第２直列接続電界効果トランジスタ３０、第２並列
接続電界効果トランジスタ３１、第３バイアス抵抗３
２、第３相補切替信号入力端子３３、第４相補切替信号
入力端子３４からなる回路部分は、第２信号経路を構成
する。

【０００６】そして、第１信号経路において、第１直列
接続電界効果トランジスタ２３は、ドレインが第１信号
入力端子２１に、ソースが信号出力端子２２に、ゲート
が第２相補切替信号入力端子２８にそれぞれ接続され
る。第１並列接続電界効果トランジスタ２４は、ドレイ
ンが第１信号入力端子２１に、ソースが接地点に、ゲー
トが第１相補切替信号入力端子２７にそれぞれ接続され
る。第１バイアス抵抗２５は、信号出力端子２２と接地
点との間に接続され、第２バイアス抵抗２６は、第１信
号入力端子２１と電源端子３５との間に接続される。ま
た、第２信号経路において、第２直列接続電界効果トラ
ンジスタ３０は、ドレインが第２信号入力端子２９に、
ソースが信号出力端子２２に、ゲートが第４相補切替信
号入力端子３４にそれぞれ接続される。第２並列接続電
界効果トランジスタ３１は、ドレインが第２信号入力端
子２９に、ソースが接地点に、ゲートが第３相補切替信
号入力端子３３にそれぞれ接続される。第３バイアス抵
抗３２は、第２信号入力端子２９と電源端子３５との間
に接続される。この場合、第１信号入力端子２１には一
例として１ＧＨｚ帯の第１高周波信号が供給され、第２
信号入力端子２９には一例として２．４ＧＨｚ帯の第２
高周波信号が供給される。

【０００７】前記構成によるこの信号選択回路は、次の
ように動作する。

【０００８】いま、第１信号入力端子２１に供給された
第１高周波信号を選択的に信号出力端子２２に供給する
場合は、第１相補切替信号入力端子２７にハイレベル
（Ｈ）の切替信号Ａを供給し、第２相補切替信号入力端
子２８にローレベル（Ｌ）の反転切替信号Ａ＊を供給
し、第３相補切替信号入力端子３３にハイレベル（Ｈ）
の切替信号Ａを供給し、第４相補切替信号入力端子２７
にローレベル（Ｌ）の反転切替信号Ａ＊を供給する。こ
のとき、第１信号経路においては、第１並列接続電界効
果トランジスタ２４は切替信号Ａの供給によってスイッ
チングオフになり、第１直列接続電界効果トランジスタ
２３は反転切替信号Ａ＊の供給によってスイッチングオ
ンになるので、第１信号入力端子２１に供給された第１
高周波信号は、スイッチングオンしている第１直列接続
電界効果トランジスタ２３を通して信号出力端子２２に
供給される。一方、第２信号経路においては、第２並列
接続電界効果トランジスタ３１は切替信号Ａの供給によ
ってスイッチングオンになり、第２直列接続電界効果ト
ランジスタ３０は反転切替信号Ａ＊の供給によってスイ
ッチングオフになるので、第２信号入力端子２９に供給
された第２高周波信号は、第２直列接続電界効果トラン
ジスタ３０によって阻止されるとともに、第２並列接続
電界効果トランジスタ３１を通して接地点に導かれるの
で、信号出力端子２２に供給されない。

【０００９】次に、第２信号入力端子２９に供給された
第２高周波信号を選択的に信号出力端子２２に供給する
場合は、第１相補切替信号入力端子２７にローレベル
（Ｌ）の反転切替信号Ａ＊を供給し、第２相補切替信号
入力端子２８にハイレベル（Ｈ）の切替信号Ａを供給
し、第３相補切替信号入力端子３３にローレベル（Ｌ）
の反転切替信号Ａ＊を供給し、第４相補切替信号入力端
子２７にハイレベル（Ｈ）の切替信号Ａを供給する。こ
のとき、第２信号経路においては、第２並列接続電界効
果トランジスタ３１は反転切替信号Ａ＊の供給によって
スイッチングオフになり、第２直列接続電界効果トラン
ジスタ３０は切替信号Ａの供給によってスイッチングオ
ンになるので、第２信号入力端子２９に供給された第２
高周波信号は、スイッチングオンしている第２直列接続
電界効果トランジスタ３０を通して信号出力端子２２に
供給される。一方、第１信号経路においては、第１並列
接続電界効果トランジスタ２４は切替信号Ａの供給によ
ってスイッチングオンになり、第１直列接続電界効果ト
ランジスタ２３は反転切替信号Ａ＊の供給によってスイ
ッチングオフになるので、第１信号入力端子２１に供給
された第１高周波信号は、第１直列接続電界効果トラン
ジスタ２３によって阻止されるとともに、第１並列接続
電界効果トランジスタ２４を通して接地点に導かれるの
で、信号出力端子２２に供給されない。

【００１０】このように、前記既知の信号選択回路は、
第１信号経路側の第１及び第２相補切替信号入力端子２
７、２８に供給する相補切替信号と、第２信号経路側の
第３及び第４相補切替信号入力端子３３、３４に供給す
る相補切替信号との極性状態を選択的に互いに逆極性に
することにより、第１信号経路を通して第１高周波信号
を信号出力端子２２に供給したり、または、第２信号経
路を通して第２高周波信号を信号出力端子２２に供給し
たりすることができる。

【００１１】

【発明が解決しようとする課題】前記既知の信号選択回
路は、遮断時のアイソレーション特性がオフしている第
１直列接続電界効果トランジスタ２３または第２直列接
続電界効果トランジスタ３０の遮断特性及びオンしてい
る第１並列接続電界効果トランジスタ２４または第２並
列接続電界効果トランジスタ３１の接地点接続効果によ
り決まるので、比較的高いアイソレーション特性を得る
ことができるものの、伝送時の信号損失がオンしている
第１直列接続電界効果トランジスタ２３または第２直列
接続電界効果トランジスタ３０の伝送特性によって決ま
るので、信号損失を少なくすることができるものの、信
号損失をゼロにしたり、信号利得を得ることができな
い。

【００１２】これに加えて、通常、オフしている電界効
果トランジスタに大振幅の高周波信号が加わると、その
電界効果トランジスタから信号歪が発生するが、前記既
知の信号選択回路は、オフしている電界効果トランジス
タに大振幅の高周波信号が加わることもあるので、その
際にその電界効果トランジスタから発生した信号歪が信
号出力端子２２に供給されることになり、常時、低い信
号歪特性を維持することができない。

【００１３】本発明は、このような技術的背景に鑑みて
なされたもので、その目的は、２種以上の高周波信号を
選択的に出力させる際に、信号伝送時の信号損失がな
く、信号遮断時のアイソレーション特性が良好であり、
常時信号歪の発生が少ない信号選択回路を提供すること
にある。

【００１４】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、第１入力信号が供給される第１信号入力
端子と信号出力端子との間に接続される第１信号経路
と、第２入力信号が供給される第２信号入力端子と信号
出力端子との間に接続される第２信号経路とを備え、第
１信号経路及び第２信号経路は、それぞれ、信号経路に
直列接続されたスイッチング素子とスイッチング素子に
直接接続された半導体増幅素子とからなり、第１信号経
路及び第２信号経路のスイッチング素子に相補切替信号
を供給し、相補切替信号に対応して第１信号経路及び第
２信号経路を交互にオン、オフさせる手段を備える。

【００１５】前記手段によれば、第１信号経路及び第２
信号経路のそれぞれを、スイッチング素子とそれに直接
接続された半導体増幅素子とにより構成したので、信号
伝送時におけるスイッチング素子の信号損失分を半導体
増幅素子の信号増幅動作により補うことができるように
なり、信号伝送時の信号損失をゼロにしたり、信号利得
を発生させることができるだけでなく、スイッチング素
子がオフになると、半導体増幅素子もオフになるので、
スイッチング素子と半導体増幅素子との２重のオフによ
って高いアイソレーション特性を得ることができ、さら
に、スイッチング素子がオフのとき、そのスイッチング
素子に大振幅の高周波信号が加わり、そのスイッチング
素子から信号歪が発生しても、次続の半導体増幅素子が
オフになっているので、発生した信号歪がオフしている
半導体増幅素子により阻止され、信号出力端子に伝達さ
れることがない。

【００１６】前記手段において、スイッチング素子はゲ
ートに相補切替信号が供給される電界効果トランジスタ
であり、半導体増幅素子はトランジスタである構成にす
ることが好ましい。

【００１７】このような構成にすれば、電界効果トラン
ジスタからなるスイッチング素子の信号伝送時の信号損
失を少なくできるとともに、トランジスタからなる半導
体増幅素子によってその信号損失を補償することが容易
であり、しかも、オフ時のトランジスタが信号歪を発生
しないので、電界効果トランジスタで信号歪が発生して
も、その信号歪がトランジスタから出力されることがな
い。

【００１８】前記構成における電界効果トランジスタ
は、一方の主電極が対応する信号入力端子に接続され、
他方の主電極が対応する前記トランジスタのベースに接
続されるものである。

【００１９】このような構成にすれば、電界効果トラン
ジスタとトランジスタとを簡単に直接接続することが可
能になり、余分な構成部品を用いる必要がない。

【００２０】また、前記構成における電界効果トランジ
スタは他方の主電極と基準電位点間に抵抗が接続され、
トランジスタはエミッタと基準電位点間に抵抗が接続さ
れるものである。

【００２１】このような構成にすれば、電界効果トラン
ジスタをオンにしたときとオフにしたときの各信号入力
端子から見た電界効果トランジスタの入力インピーダン
ス変化を少なくすることが可能になる。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００２３】図１は、本発明による信号選択回路の１つ
の実施の形態を示すもので、その要部構成を示す回路図
である。

【００２４】図１に示されるように、この実施の形態に
よる信号選択回路は、第１信号入力端子１と、信号出力
端子２と、第１直列接続電界効果トランジスタ（スイッ
チング素子）３と、第１接合型トランジスタ（半導体増
幅素子）４と、第１ソース抵抗５と、第１エミッタ抵抗
６と、第１バイアス抵抗７と、第１コレクタ抵抗８と、
第１相補切替信号入力端子９と、第２信号入力端子１０
と、第２直列接続電界効果トランジスタ（スイッチング
素子）１１と、第２接合型トランジスタ（半導体増幅素
子）１２と、第２ソース抵抗１３と、第２エミッタ抵抗
１４と、第２バイアス抵抗１５と、第２コレクタ抵抗１
６と、第２相補切替信号入力端子１７と、電源端子１８
とからなる。

【００２５】この場合、第１信号入力端子１、信号出力
端子２、第１直列接続電界効果トランジスタ３、第１接
合型トランジスタ４、第１ソース抵抗５、第１エミッタ
抵抗６、第１バイアス抵抗７、第１コレクタ抵抗８、第
１相補切替信号入力端子９からなる回路部分は、第１信
号経路を構成する。また、信号出力端子２、第２信号入
力端子１０、第２直列接続電界効果トランジスタ１１、
第２接合型トランジスタ１２、第２ソース抵抗１３、第
２エミッタ抵抗１４、第２バイアス抵抗１５、第２コレ
クタ抵抗１６、第２相補切替信号入力端子１７からなる
回路部分は、第２信号経路を構成する。

【００２６】そして、第１信号経路において、第１直列
接続電界効果トランジスタ３は、ドレインが第１信号入
力端子１及び第１バイアス抵抗７を通して電源端子１８
にそれぞれ接続され、ソースが第１接合型トランジスタ
４のベース及び第１ソース抵抗５を通して接地点にそれ
ぞれ接続され、ゲートが第１相補切替信号入力端子９に
接続される。第１接合型トランジスタ４は、コレクタが
信号出力端子２及び第１コレクタ抵抗８を通して電源端
子１８にそれぞれ接続され、エミッタが第１エミッタ抵
抗６を通して接地点に接続される。また、第２信号経路
において、第２直列接続電界効果トランジスタ１１は、
ドレインが第２信号入力端子１０及び第２バイアス抵抗
１５を通して電源端子１８にそれぞれ接続され、ソース
が第２接合型トランジスタ１２のベース及び第２ソース
抵抗１３を通して接地点にそれぞれ接続され、ゲートが
第２相補切替信号入力端子１７に接続される。第２接合
型トランジスタ１２は、コレクタが信号出力端子２及び
第２コレクタ抵抗１６を通して電源端子１８にそれぞれ
接続され、エミッタが第２エミッタ抵抗１４を通して接
地点に接続される。この場合、第１信号入力端子１には
一例として１ＧＨｚ帯の第１高周波信号が供給され、第
２信号入力端子１０には一例として２．４ＧＨｚ帯の第
２高周波信号が供給される。

【００２７】前記構成によるこの信号選択回路は、次の
ように動作する。

【００２８】始めに、第１信号入力端子２１に供給され
た１ＧＨｚ帯の第１高周波信号を選択的に信号出力端子
２に供給する場合は、第１相補切替信号入力端子９にハ
イレベル（Ｈ）の切替信号Ａを供給し、第２相補切替信
号入力端子１７にローレベル（Ｌ）の反転切替信号Ａ＊
を供給する。このとき、第１信号経路においては、第１
直列接続電界効果トランジスタ３はゲートへの切替信号
Ａの供給によってスイッチングオンになり、スイッチン
グオンした第１直列接続電界効果トランジスタ３を通し
て第１接合型トランジスタ４のベースに順方向バイアス
が印加され、第１接合型トランジスタ４もオン状態にな
るので、第１信号入力端子１に供給された１ＧＨｚ帯の
第１高周波信号は、スイッチングオンしている第１直列
接続電界効果トランジスタ３を通り、オン状態にある第
１接合型トランジスタ４で増幅されて信号出力端子２に
供給される。一方、第２信号経路においては、第２直列
接続電界効果トランジスタ１１はゲートへの反転切替信
号Ａ＊の供給によってスイッチングオフになり、スイッ
チングオフした第２直列接続電界効果トランジスタ１１
によって第２接合型トランジスタ１２のベースへの順方
向バイアスが印加が停止し、第２接合型トランジスタ１
２もオフ状態になるので、第２信号入力端子１０に供給
された２．４ＧＨｚ帯の第２高周波信号は、第２直列接
続電界効果トランジスタ１１のスイッチングオフによっ
て阻止されるとともに、第２接合型トランジスタ１２の
オフ状態への移行により２重に阻止され、信号出力端子
２に供給されない。

【００２９】次に、第２信号入力端子１０に供給された
２．４ＧＨｚ帯の第２高周波信号を選択的に信号出力端
子２に供給する場合は、第１相補切替信号入力端子９に
ローレベル（Ｌ）の反転切替信号Ａ＊を供給し、第２相
補切替信号入力端子１７にハイレベル（Ｈ）の切替信号
Ａを供給する。このとき、第２信号経路においては、第
２直列接続電界効果トランジスタ１１はゲートへの切替
信号Ａの供給によってスイッチングオンになり、スイッ
チングオンした第２直列接続電界効果トランジスタ１１
を通して第２接合型トランジスタ１２のベースに順方向
バイアスが印加され、第２接合型トランジスタ１２もオ
ン状態になるので、第２信号入力端子１０に供給された
２．４ＧＨｚ帯の第２高周波信号は、スイッチングオン
している第２直列接続電界効果トランジスタ１１を通
り、オン状態にある第２接合型トランジスタ１２で増幅
されて信号出力端子２に供給される。一方、第１信号経
路においては、第１直列接続電界効果トランジスタ３は
ゲートへの反転切替信号Ａ＊の供給によってスイッチン
グオフになり、スイッチングオフした第１直列接続電界
効果トランジスタ３によって第１接合型トランジスタ４
のベースへの順方向バイアスが印加が停止し、第１接合
型トランジスタ４もオフ状態になるので、第１信号入力
端子１に供給された１ＧＨｚ帯の第１高周波信号は、第
１直列接続電界効果トランジスタ３のスイッチングオフ
によって阻止されるとともに、第１接合型トランジスタ
４のオフ状態への移行により２重に阻止され、信号出力
端子２に供給されない。

【００３０】このように、この実施の形態による信号選
択回路は、第１信号経路側の第１相補切替信号入力端子
９に供給する相補切替信号と、第２信号経路側の第２相
補切替信号入力端子１７に供給する相補切替信号との極
性状態を選択的に互いに逆極性にすることにより、１Ｇ
Ｈｚ帯の第１高周波信号を、第１信号経路、すなわち第
１直列接続電界効果トランジスタ３及び第１接合型トラ
ンジスタ４を通して信号出力端子２に供給したり、また
は、２．４ＧＨｚ帯の第２高周波信号を、第２信号経
路、すなわち第２直列接続電界効果トランジスタ１１及
び第２接合型トランジスタ１２を通してを通して信号出
力端子２に供給したりすることができる。

【００３１】そして、この実施の形態による信号選択回
路は、第１信号経路及び第２信号経路のそれぞれを、直
列接続電界効果トランジスタ３、１１とそれに直接接続
された接合型トランジスタ４、１２とにより構成してい
るので、信号伝送時に直列接続電界効果トランジスタ
３、１１で生じる信号損失分を接合型トランジスタ４、
１２の信号増幅動作により補うことができ、それにより
信号伝送時の信号損失をゼロにしたり、信号利得を発生
させることができる。

【００３２】また、この実施の形態による信号選択回路
は、直列接続電界効果トランジスタ３、１１がオフにな
ると、接合型トランジスタ４、１２もオフになるので、
直列接続電界効果トランジスタ３、１１と接合型トラン
ジスタ４、１２との２重のオフにより高いアイソレーシ
ョン特性を得ることができる。

【００３３】さらに、この実施の形態による信号選択回
路は、直列接続電界効果トランジスタ３、１１がオフの
とき、直列接続電界効果トランジスタ３、１１に大振幅
の高周波信号が加わり、直列接続電界効果トランジスタ
３、１１から信号歪が発生しても、次続の接合型トラン
ジスタ４、１２がオフになっているので、発生した信号
歪がオフしている接合型トランジスタ４、１２により阻
止され、信号出力端子２に伝達されることがない。

【００３４】なお、前記実施の形態においては、第１高
周波信号として１ＧＨｚ帯の高周波信号を、第２高周波
信号として２．４ＧＨｚ帯の高周波信号を用いた例を挙
げて説明したが、本発明におけるこれらの高周波信号の
信号帯域は、単なる一例を示したに過ぎないもので、２
つの信号帯域が適宜離間していれば、他の周波数帯、例
えば２．４ＧＨｚ帯と５ＧＨｚ帯であってもよい。

【００３５】また、前記実施の形態においては、スイッ
チング素子として電界効果トランジスタを用い、半導体
増幅素子として接合型トランジスタを用いた例を挙げて
説明したが、本発明によるスイッチング素子及び半導体
増幅素子は、電界効果トランジスタ及び接合型トランジ
スタに限られるものではなく、電界効果トランジスタに
類似のスイッチング素子及び接合型トランジスタ類似の
半導体増幅素子であれば、他の素子であってもよいこと
は勿論である。

【００３６】さらに、前記実施の形態における信号選択
回路は、第１及び第２高周波信号の中の一方を選択的に
出力するものであるが、前記信号選択回路を用いて第１
及び第２高周波信号の中の一方、例えば第２高周波信号
を選択出力させ、前記信号選択回路と同じ信号選択回路
を用いて選択出力した第２高周波信号と他の第３高周波
信号とを同様に選択的に出力するように構成する２段階
の信号選択を行うように構成することもできる。

【００３７】

【発明の効果】以上のように、本発明によれば、第１信
号経路及び第２信号経路のそれぞれを、スイッチング素
子とそれに直接接続された半導体増幅素子とによって構
成するようにしたので、信号伝送時におけるスイッチン
グ素子の信号損失分を半導体増幅素子の信号増幅動作に
よって補うことができるようになり、信号伝送時の信号
損失をゼロにしたり、信号利得を発生させることができ
るだけでなく、スイッチング素子がオフになったとき
に、半導体増幅素子もオフになるので、スイッチング素
子と半導体増幅素子との２重のオフによって高いアイソ
レーション特性を得ることができ、さらに、スイッチン
グ素子がオフのとき、そのスイッチング素子に大振幅の
高周波信号が加わり、そのスイッチング素子から信号歪
が発生したとしても、次続の半導体増幅素子がオフにな
っているので、発生した信号歪がオフしている半導体増
幅素子により阻止され、信号出力端子に伝達されること
がないという効果がある。

【図面の簡単な説明】

【図１】本発明による信号選択回路の１つの実施の形態
を示すもので、その要部構成を示す回路図である。

【図２】既知の信号選択回路の構成の一例を示す回路図
である。

【符号の説明】

１ 第１信号入力端子 ２ 信号出力端子 ３ 第１直列接続電界効果トランジスタ（スイッチング
素子） ４ 第１接合型トランジスタ（半導体増幅素子） ５ 第１ソース抵抗 ６ 第１エミッタ抵抗 ７ 第１バイアス抵抗 ８ 第１コレクタ抵抗 ９ 第１相補切替信号入力端子 １０ 第２信号入力端子 １１ 第２直列接続電界効果トランジスタ（スイッチン
グ素子） １２ 第２接合型トランジスタ（半導体増幅素子） １３ 第２ソース抵抗 １４ 第２エミッタ抵抗 １５ 第２バイアス抵抗 １６ 第２コレクタ抵抗 １７ 第２相補切替信号入力端子 １８ 電源端子

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１入力信号が供給される第１信号入力
   端子と信号出力端子との間に接続される第１信号経路
   と、第２入力信号が供給される第２信号入力端子と前記
   信号出力端子との間に接続される第２信号経路とを備
   え、前記第１信号経路及び前記第２信号経路は、それぞ
   れ、信号経路に直列接続されたスイッチング素子と前記
   スイッチング素子に直接接続された半導体増幅素子とか
   らなり、前記第１信号経路及び前記第２信号経路の前記
   スイッチング素子に相補切替信号を供給し、前記相補切
   替信号に対応して前記第１信号経路及び前記第２信号経
   路を交互にオン、オフさせることを特徴とする信号選択
   回路。
2. 【請求項２】 前記スイッチング素子はゲートに前記相
   補切替信号が供給される電界効果トランジスタであり、
   前記半導体増幅素子はトランジスタであることを特徴と
   する請求項１に記載の信号選択回路。
3. 【請求項３】 前記電界効果トランジスタは、一方の主
   電極が対応する信号入力端子に接続され、他方の主電極
   が対応する前記トランジスタのベースに接続されること
   を特徴とする請求項２に記載の信号選択回路。
4. 【請求項４】 前記電界効果トランジスタは他方の主電
   極と基準電位点間に抵抗が接続され、前記トランジスタ
   はエミッタと基準電位点間に抵抗が接続されることを特
   徴とする請求項３に記載の信号選択回路。
5. 【請求項５】 前記第１入力信号は１ＧＨｚ帯または５
   ＧＨｚ帯の高周波信号であり、前記第２入力信号は２．
   ４ＧＨｚ帯の高周波信号であることを特徴とする請求項
   １乃至４のいずれかに記載の信号選択回路。