JP2003295846A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003295846A JP2003295846A JP2003115844A JP2003115844A JP2003295846A JP 2003295846 A JP2003295846 A JP 2003295846A JP 2003115844 A JP2003115844 A JP 2003115844A JP 2003115844 A JP2003115844 A JP 2003115844A JP 2003295846 A JP2003295846 A JP 2003295846A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- display
- signal processing
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 入力画像信号を相展開する液晶表示装置にお
いて、液晶パネルの表示における系列ムラの発生を回避
し、表示品質を向上させることができる液晶表示装置を
提供する。 【解決手段】 γ補正回路２、増幅回路３及び極性切換
回路４からなる単一系統の信号処理系１により、入力画
像信号Ｖinに対する各種信号処理を行い、液晶パネル５
へ出力するに適した形態の表示信号ＶＩＤとする。そし
て、表示信号ＶＩＤを相展開回路６にて相展開し、相展
開信号ＶＩＤ１〜ＶＩＤ６として６本の並列な信号線Ｌ
１〜Ｌ６へ出力する。これにより、液晶パネル５へ出力
される表示信号に複数系統の信号処理系を介した場合の
系列誤差が発生することを回避し、表示画像の系列ムラ
を軽減する。
いて、液晶パネルの表示における系列ムラの発生を回避
し、表示品質を向上させることができる液晶表示装置を
提供する。 【解決手段】 γ補正回路２、増幅回路３及び極性切換
回路４からなる単一系統の信号処理系１により、入力画
像信号Ｖinに対する各種信号処理を行い、液晶パネル５
へ出力するに適した形態の表示信号ＶＩＤとする。そし
て、表示信号ＶＩＤを相展開回路６にて相展開し、相展
開信号ＶＩＤ１〜ＶＩＤ６として６本の並列な信号線Ｌ
１〜Ｌ６へ出力する。これにより、液晶パネル５へ出力
される表示信号に複数系統の信号処理系を介した場合の
系列誤差が発生することを回避し、表示画像の系列ムラ
を軽減する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶パネルへ出力
する表示信号を生成する液晶表示装置の信号回路に関す
る。
する表示信号を生成する液晶表示装置の信号回路に関す
る。
【０００２】
【従来の技術】一般に、液晶は高速で変化する印加電圧
に対しての応答特性があまり良くない。このことは、特
に画像信号の周波数が高いコンピュータ用の液晶表示装
置等では解像度を劣化させる重大な要因となっている。
そして、かかる周波数の高い画像信号によっても画像を
適切に表示させる手法として、１ドット当たりのデータ
長を長くして液晶パネルへ出力する表示信号の周波数を
低くする相展開と呼ばれる技術がある。この相展開によ
れば、入力画像信号の各ドットの表示データが、ドット
クロックのｎ倍（ｎ：整数）のデータ長を有する表示デ
ータとされ、ｎ本の並列な信号線により液晶パネルの各
列のドットへ供給される。
に対しての応答特性があまり良くない。このことは、特
に画像信号の周波数が高いコンピュータ用の液晶表示装
置等では解像度を劣化させる重大な要因となっている。
そして、かかる周波数の高い画像信号によっても画像を
適切に表示させる手法として、１ドット当たりのデータ
長を長くして液晶パネルへ出力する表示信号の周波数を
低くする相展開と呼ばれる技術がある。この相展開によ
れば、入力画像信号の各ドットの表示データが、ドット
クロックのｎ倍（ｎ：整数）のデータ長を有する表示デ
ータとされ、ｎ本の並列な信号線により液晶パネルの各
列のドットへ供給される。
【０００３】図４にかかる相展開処理を施した表示デー
タを液晶パネルへ供給する回路構成の一例を示す。この
図においては、入力画像信号Ｖinは、まず、相展開回路
５０において相展開される。ここでの相展開は、各ドッ
トの表示データをドットクロックの６倍のデータ長とす
る相展開であり、相展開処理を経た第１、第７、…、第
６ｍ＋１番目（ｍ：整数）の表示データが、γ補正回路
５１ａ、増幅回路５１ｂ、極性切換回路５１ｃからなる
信号処理系５１へ供給され、各種処理を経た表示信号に
より液晶パネル６０の第１、第７、…、第６ｍ＋１番目
の列へ供給される。又、同様にして、第６ｍ＋２番目〜
第６ｍ＋６番目の表示データも、それぞれ信号処理系５
２〜５６での各種信号処理を経て液晶パネル６０の第６
ｍ＋２番目〜第６ｍ＋６番目の列へ供給される。
タを液晶パネルへ供給する回路構成の一例を示す。この
図においては、入力画像信号Ｖinは、まず、相展開回路
５０において相展開される。ここでの相展開は、各ドッ
トの表示データをドットクロックの６倍のデータ長とす
る相展開であり、相展開処理を経た第１、第７、…、第
６ｍ＋１番目（ｍ：整数）の表示データが、γ補正回路
５１ａ、増幅回路５１ｂ、極性切換回路５１ｃからなる
信号処理系５１へ供給され、各種処理を経た表示信号に
より液晶パネル６０の第１、第７、…、第６ｍ＋１番目
の列へ供給される。又、同様にして、第６ｍ＋２番目〜
第６ｍ＋６番目の表示データも、それぞれ信号処理系５
２〜５６での各種信号処理を経て液晶パネル６０の第６
ｍ＋２番目〜第６ｍ＋６番目の列へ供給される。
【０００４】
【発明が解決しようとする課題】ところで、上記信号処
理系５１〜５６を構成するγ補正回路５１ａ〜５６ａ、
増幅回路５１ｂ〜５６ｂ、極性切換回路５１ｃ〜５６ｃ
は、各回路構成素子にばらつきがあることから、それぞ
れの入出力特性が微妙に異なったものとなる。このた
め、各信号処理系５１〜５６の入出力特性は厳密には同
一でなく、図４に示した回路構成では、信号処理系５１
〜５６を介して出力される６つの表示信号に若干の系列
誤差が生じることになる。
理系５１〜５６を構成するγ補正回路５１ａ〜５６ａ、
増幅回路５１ｂ〜５６ｂ、極性切換回路５１ｃ〜５６ｃ
は、各回路構成素子にばらつきがあることから、それぞ
れの入出力特性が微妙に異なったものとなる。このた
め、各信号処理系５１〜５６の入出力特性は厳密には同
一でなく、図４に示した回路構成では、信号処理系５１
〜５６を介して出力される６つの表示信号に若干の系列
誤差が生じることになる。
【０００５】これにより、各信号処理系を介して出力さ
れる各表示信号については、他に比べて輝度が低い（又
は高い）傾向にあったり、階調が軟調（又は硬調）な傾
向にあったりする事態が発生することとなり、図５に示
すように、液晶パネル６０の表示に６列毎の系列ムラが
発生する。このような系列ムラは、表示された画像を著
しく劣悪なものとし、入力画像信号を相展開する液晶表
示装置において、表示品質を低下させる重大な要因とな
っていた。
れる各表示信号については、他に比べて輝度が低い（又
は高い）傾向にあったり、階調が軟調（又は硬調）な傾
向にあったりする事態が発生することとなり、図５に示
すように、液晶パネル６０の表示に６列毎の系列ムラが
発生する。このような系列ムラは、表示された画像を著
しく劣悪なものとし、入力画像信号を相展開する液晶表
示装置において、表示品質を低下させる重大な要因とな
っていた。
【０００６】本発明はこのような事情に鑑みてなされた
もので、入力画像信号を相展開する液晶表示装置におい
て、液晶パネルの表示における系列ムラの発生を回避
し、表示品質を向上させることができる液晶表示装置の
信号処理回路を提供することを目的とする。
もので、入力画像信号を相展開する液晶表示装置におい
て、液晶パネルの表示における系列ムラの発生を回避
し、表示品質を向上させることができる液晶表示装置の
信号処理回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
複数のドットが行列状に配列され、その各行に対応した
走査線と各列に対応したデータ線とが設けられた液晶パ
ネルと、前記走査線を駆動させる走査線駆動手段と、順
次供給される各ドットの表示データを含む信号を、前記
データ線へ出力することによって、前記走査線駆動手段
により駆動されている走査線に対応する行のドットを表
示させるデータ線駆動手段とを有する液晶表示装置であ
り、各ドットの表示データを含む入力画像信号に対し、
γ補正及び極性切換を行い、前記液晶パネルへ出力する
に適した形態の表示信号とする単一系統の信号処理手段
と、前記単一系統の信号処理手段から出力された前記表
示信号における一定のドット毎の前記表示データを、ド
ットクロックの整数倍の長さを有するデータに展開し、
複数の相展開信号として並列に出力する相展開手段とを
有し、前記信号処理手段においては前記γ補正が前記極
性切換の前に行われ、前記相展開手段により出力される
前記相展開信号は、前記データ線駆動手段により前記デ
ータ線へ出力される前記信号として供給されることを特
徴としている。
複数のドットが行列状に配列され、その各行に対応した
走査線と各列に対応したデータ線とが設けられた液晶パ
ネルと、前記走査線を駆動させる走査線駆動手段と、順
次供給される各ドットの表示データを含む信号を、前記
データ線へ出力することによって、前記走査線駆動手段
により駆動されている走査線に対応する行のドットを表
示させるデータ線駆動手段とを有する液晶表示装置であ
り、各ドットの表示データを含む入力画像信号に対し、
γ補正及び極性切換を行い、前記液晶パネルへ出力する
に適した形態の表示信号とする単一系統の信号処理手段
と、前記単一系統の信号処理手段から出力された前記表
示信号における一定のドット毎の前記表示データを、ド
ットクロックの整数倍の長さを有するデータに展開し、
複数の相展開信号として並列に出力する相展開手段とを
有し、前記信号処理手段においては前記γ補正が前記極
性切換の前に行われ、前記相展開手段により出力される
前記相展開信号は、前記データ線駆動手段により前記デ
ータ線へ出力される前記信号として供給されることを特
徴としている。
【０００８】そして、かかる構成により、すべての表示
データについての入力画像信号が、単一系統の信号処理
手段によって各種信号処理を施され、その後に相展開さ
れて一定数の並列な相展開信号として出力される。
データについての入力画像信号が、単一系統の信号処理
手段によって各種信号処理を施され、その後に相展開さ
れて一定数の並列な相展開信号として出力される。
【０００９】
【発明の実施の形態】以下に図面を参照して本発明の一
実施形態について説明する。図１は本発明の一実施形態
による液晶表示装置の信号処理回路を適用した液晶表示
装置の構成を示す図である。
実施形態について説明する。図１は本発明の一実施形態
による液晶表示装置の信号処理回路を適用した液晶表示
装置の構成を示す図である。
【００１０】図において、１は入力画像信号Ｖinに対
し、γ補正、レベル調整及び極性切換の各種信号処理を
施す信号処理系であり、後述のγ補正回路２、増幅回路
３及び極性切換回路４を接続した単一系統の信号処理系
からなる。ここに、入力画像信号Ｖinは、表示画像の各
ドットについての表示データがドットクロック毎に直列
に並んでいるアナログ信号となっており、図示せぬパー
ソナルコンピュータ等の画像データ供給源から高速なド
ットクロックで供給されるものである。この入力画像信
号Ｖinは、信号処理系１における各種信号処理を経て、
液晶パネル５（後述）へ出力するに適合した信号形態の
表示信号ＶＩＤとされる。
し、γ補正、レベル調整及び極性切換の各種信号処理を
施す信号処理系であり、後述のγ補正回路２、増幅回路
３及び極性切換回路４を接続した単一系統の信号処理系
からなる。ここに、入力画像信号Ｖinは、表示画像の各
ドットについての表示データがドットクロック毎に直列
に並んでいるアナログ信号となっており、図示せぬパー
ソナルコンピュータ等の画像データ供給源から高速なド
ットクロックで供給されるものである。この入力画像信
号Ｖinは、信号処理系１における各種信号処理を経て、
液晶パネル５（後述）へ出力するに適合した信号形態の
表示信号ＶＩＤとされる。
【００１１】γ補正回路２は、入力画像信号Ｖinの供給
源におけるγ値及び液晶パネル５におけるγ値に応じ
て、液晶パネル５での表示が適切な階調によりなされる
ように入力画像信号Ｖinに対してγ補正を施すものであ
る。
源におけるγ値及び液晶パネル５におけるγ値に応じ
て、液晶パネル５での表示が適切な階調によりなされる
ように入力画像信号Ｖinに対してγ補正を施すものであ
る。
【００１２】増幅回路３は、γ補正回路２の出力を液晶
パネル５へ出力するに適合した信号レベルとする増幅回
路である。
パネル５へ出力するに適合した信号レベルとする増幅回
路である。
【００１３】極性切換回路４は、増幅回路３の出力に対
し、液晶パネル５の反転駆動のための極性切換を行う。
ここに、反転駆動とは、液晶への印加電圧の極性を一定
周期毎に反転させるものであり、フィールド毎に極性を
切り換える１Ｖ反転、走査線毎に切り換える１Ｈ反転、
ドット毎に切り換える１Ｄｏｔ反転等がある。
し、液晶パネル５の反転駆動のための極性切換を行う。
ここに、反転駆動とは、液晶への印加電圧の極性を一定
周期毎に反転させるものであり、フィールド毎に極性を
切り換える１Ｖ反転、走査線毎に切り換える１Ｈ反転、
ドット毎に切り換える１Ｄｏｔ反転等がある。
【００１４】液晶パネル５は、Ｍ（水平方向）×Ｎ（垂
直方向）ドットの表示要素が行列状に配置された液晶パ
ネルである。この液晶パネル５の各ドットは、図２に示
すように、走査線Ｈｉ（ｉ＝１、２、…、Ｎ）と接続さ
れたＴＦＴ等のスイッチング素子１０と、それを介して
データ線Ｖｊ（ｊ＝１、２、…、Ｍ）と接続された液晶
層１１とを有している。そして、走査線Ｈｉの走査信号
に応じたスイッチング素子１０のＯＮ／ＯＦＦ動作によ
り、液晶層１１へデータ線Ｖｊの表示信号を印加するよ
うになっている。
直方向）ドットの表示要素が行列状に配置された液晶パ
ネルである。この液晶パネル５の各ドットは、図２に示
すように、走査線Ｈｉ（ｉ＝１、２、…、Ｎ）と接続さ
れたＴＦＴ等のスイッチング素子１０と、それを介して
データ線Ｖｊ（ｊ＝１、２、…、Ｍ）と接続された液晶
層１１とを有している。そして、走査線Ｈｉの走査信号
に応じたスイッチング素子１０のＯＮ／ＯＦＦ動作によ
り、液晶層１１へデータ線Ｖｊの表示信号を印加するよ
うになっている。
【００１５】図１の符号６は信号処理系１を介して出力
される表示信号ＶＩＤを相展開する相展開回路である。
ここに、相展開とは、上述のように液晶の応答を考慮し
て入力画像信号のドットクロックよりも長い周期で各ド
ットの表示データを供給するための処理である。
される表示信号ＶＩＤを相展開する相展開回路である。
ここに、相展開とは、上述のように液晶の応答を考慮し
て入力画像信号のドットクロックよりも長い周期で各ド
ットの表示データを供給するための処理である。
【００１６】ここで、図３に相展開回路６において行わ
れる相展開の動作を表すタイミングチャートを示し、そ
の処理の内容について説明する。図に示すように、信号
処理系１から出力される表示信号ＶＩＤは、各信号処理
後の各ドットに対応する表示信号が直列に並んでいるア
ナログ信号となっている。この図の表示信号ＶＩＤ中に
示したデータ番号１、２、…は、各々、液晶パネル５の
第１番目（図１中最上行最左端）、第２番目（最上行左
から２番目）、…のドットについての表示データを含む
部分であることを示す。従って、図３には図示しない
が、第ｉ行第ｊ列のドットについての表示データは、デ
ータ番号（Ｍ×ｉ＋ｊ）の部分に含まれることになる。
れる相展開の動作を表すタイミングチャートを示し、そ
の処理の内容について説明する。図に示すように、信号
処理系１から出力される表示信号ＶＩＤは、各信号処理
後の各ドットに対応する表示信号が直列に並んでいるア
ナログ信号となっている。この図の表示信号ＶＩＤ中に
示したデータ番号１、２、…は、各々、液晶パネル５の
第１番目（図１中最上行最左端）、第２番目（最上行左
から２番目）、…のドットについての表示データを含む
部分であることを示す。従って、図３には図示しない
が、第ｉ行第ｊ列のドットについての表示データは、デ
ータ番号（Ｍ×ｉ＋ｊ）の部分に含まれることになる。
【００１７】相展開回路６では、この表示信号ＶＩＤを
ドットクロック毎にサンプルホールドする。すなわち、
まず、データ番号１の部分をサンプルホールドして信号
線Ｌ１（図１参照）へ出力し、次いでこの出力を保持し
つつ、データ番号２の部分をサンプルホールドして信号
線Ｌ２へ出力する。次に、これら信号線Ｌ１、Ｌ２への
出力を保持しつつ、データ番号３の部分をサンプルホー
ルドして信号線Ｌ３へ出力する。以下同様に、データ番
号４の部分を信号線Ｌ１〜Ｌ３への出力を保持しつつ信
号線Ｌ４へ出力し、データ番号５の部分を信号線Ｌ１〜
Ｌ４への出力を保持しつつ信号線Ｌ５へ出力し、データ
番号６の部分を信号線Ｌ１〜Ｌ５への出力を保持しつつ
信号線Ｌ６へ出力する。
ドットクロック毎にサンプルホールドする。すなわち、
まず、データ番号１の部分をサンプルホールドして信号
線Ｌ１（図１参照）へ出力し、次いでこの出力を保持し
つつ、データ番号２の部分をサンプルホールドして信号
線Ｌ２へ出力する。次に、これら信号線Ｌ１、Ｌ２への
出力を保持しつつ、データ番号３の部分をサンプルホー
ルドして信号線Ｌ３へ出力する。以下同様に、データ番
号４の部分を信号線Ｌ１〜Ｌ３への出力を保持しつつ信
号線Ｌ４へ出力し、データ番号５の部分を信号線Ｌ１〜
Ｌ４への出力を保持しつつ信号線Ｌ５へ出力し、データ
番号６の部分を信号線Ｌ１〜Ｌ５への出力を保持しつつ
信号線Ｌ６へ出力する。
【００１８】そして、次に、データ番号７の部分を信号
線Ｌ２〜Ｌ６への出力を保持しつつ信号線Ｌ１へ出力す
る。従って、この時点でデータ番号１の部分についての
出力は終了する。次いで、データ番号８の部分を信号線
Ｌ１及びＬ３〜Ｌ６への出力を保持しつつ信号線Ｌ２へ
出力し、データ番号２の部分についての出力を終了す
る。以下、同様にして、データ番号９、１０、…の部分
も、順次、各信号線へ出力する。これにより、各信号線
Ｌ１〜Ｌ６へは、ぞれぞれ、６ドット毎の表示データを
ドットクロック１周期の６倍のデータ長とした相展開信
号ＶＩＤ１〜ＶＩＤ６（図３参照）が出力されることと
なる。
線Ｌ２〜Ｌ６への出力を保持しつつ信号線Ｌ１へ出力す
る。従って、この時点でデータ番号１の部分についての
出力は終了する。次いで、データ番号８の部分を信号線
Ｌ１及びＬ３〜Ｌ６への出力を保持しつつ信号線Ｌ２へ
出力し、データ番号２の部分についての出力を終了す
る。以下、同様にして、データ番号９、１０、…の部分
も、順次、各信号線へ出力する。これにより、各信号線
Ｌ１〜Ｌ６へは、ぞれぞれ、６ドット毎の表示データを
ドットクロック１周期の６倍のデータ長とした相展開信
号ＶＩＤ１〜ＶＩＤ６（図３参照）が出力されることと
なる。
【００１９】一方、図１の符合７は走査線Ｈｉに対応し
たＮビットのシフトレジスタやレベルシフト用のアンプ
等によって構成された走査線駆動回路である。この走査
線駆動回路７は、前記シフトレジスタの各ステージから
の出力がアンプを介して順次走査線Ｈ１、Ｈ２、…、Ｈ
Ｎと接続されており、表示ラインの走査線へ順次所定幅
の走査信号（パルス信号）を出力する。これにより、表
示データを書き込むべき表示ラインの各ドットにおける
上記スイッチング素子１０をＯＮ状態とする。
たＮビットのシフトレジスタやレベルシフト用のアンプ
等によって構成された走査線駆動回路である。この走査
線駆動回路７は、前記シフトレジスタの各ステージから
の出力がアンプを介して順次走査線Ｈ１、Ｈ２、…、Ｈ
Ｎと接続されており、表示ラインの走査線へ順次所定幅
の走査信号（パルス信号）を出力する。これにより、表
示データを書き込むべき表示ラインの各ドットにおける
上記スイッチング素子１０をＯＮ状態とする。
【００２０】８はデータ線Ｖｊに対応したＭビットのシ
フトレジスタやレベルシフト用のアンプ等によって構成
されたデータ線駆動回路である。このデータ線駆動回路
８は、前記シフトレジスタの各ステージからの出力がア
ンプを介して順次スイッチング素子Ｓ１、Ｓ２、…、Ｓ
Ｍと接続されており、順次一定幅のパルス信号を出力し
て各スイッチング素子をＯＮ状態とする。
フトレジスタやレベルシフト用のアンプ等によって構成
されたデータ線駆動回路である。このデータ線駆動回路
８は、前記シフトレジスタの各ステージからの出力がア
ンプを介して順次スイッチング素子Ｓ１、Ｓ２、…、Ｓ
Ｍと接続されており、順次一定幅のパルス信号を出力し
て各スイッチング素子をＯＮ状態とする。
【００２１】スイッチング素子Ｓ１、Ｓ２、…、ＳＭ
は、信号線Ｌ１〜Ｌ６と、データ線Ｖ１、Ｖ２、…、Ｖ
Ｍとの間に介挿されたスイッチング素子である。このス
イッチング素子Ｓ１〜ＳＭと信号線Ｌ１〜Ｌ６との接続
は、まず、スイッチング素子Ｓ１〜Ｓ６が順次信号線Ｌ
１〜Ｌ６と接続され、次いでスイッチング素子Ｓ７〜Ｓ
１２が再び順次信号線Ｌ１〜Ｌ６と接続されている。そ
して、以下も同様に、６つ毎のスイッチング素子が順次
信号線Ｌ１〜Ｌ６と接続されている。
は、信号線Ｌ１〜Ｌ６と、データ線Ｖ１、Ｖ２、…、Ｖ
Ｍとの間に介挿されたスイッチング素子である。このス
イッチング素子Ｓ１〜ＳＭと信号線Ｌ１〜Ｌ６との接続
は、まず、スイッチング素子Ｓ１〜Ｓ６が順次信号線Ｌ
１〜Ｌ６と接続され、次いでスイッチング素子Ｓ７〜Ｓ
１２が再び順次信号線Ｌ１〜Ｌ６と接続されている。そ
して、以下も同様に、６つ毎のスイッチング素子が順次
信号線Ｌ１〜Ｌ６と接続されている。
【００２２】このような構成により、データ線駆動回路
８から順次パルス信号が出力されて順次信号線Ｌ１〜Ｌ
６がデータ線Ｖ１、Ｖ２、…、ＶＭと順次接続され、各
データ線に対して相展開信号ＶＩＤ１〜ＶＩＤ６のいず
れかが出力される。尚、ここで、上記パルス信号の一定
幅は、同じ時刻にＯＮ状態となっているスイッチング素
子が最大６つである範囲において、各相展開信号を十分
データ線へ供給できるように設定される。
８から順次パルス信号が出力されて順次信号線Ｌ１〜Ｌ
６がデータ線Ｖ１、Ｖ２、…、ＶＭと順次接続され、各
データ線に対して相展開信号ＶＩＤ１〜ＶＩＤ６のいず
れかが出力される。尚、ここで、上記パルス信号の一定
幅は、同じ時刻にＯＮ状態となっているスイッチング素
子が最大６つである範囲において、各相展開信号を十分
データ線へ供給できるように設定される。
【００２３】次に、上記構成による動作について説明す
る。まず、パーソナルコンピュータ等の画像データ供給
源から入力画像信号Ｖinが入力されると、信号処理系１
のγ補正回路２においてγ補正が施され、該入力画像信
号Ｖinが液晶パネル５において適切な階調で表示される
形態の信号となる。次いで、該信号は増幅回路３におい
て信号レベルの調整がなされ、極性切換回路４において
所定の極性切換が行われて、表示信号ＶＩＤとして相展
開回路６へ出力される。
る。まず、パーソナルコンピュータ等の画像データ供給
源から入力画像信号Ｖinが入力されると、信号処理系１
のγ補正回路２においてγ補正が施され、該入力画像信
号Ｖinが液晶パネル５において適切な階調で表示される
形態の信号となる。次いで、該信号は増幅回路３におい
て信号レベルの調整がなされ、極性切換回路４において
所定の極性切換が行われて、表示信号ＶＩＤとして相展
開回路６へ出力される。
【００２４】ここで、上記信号処理系１におけるγ補
正、レベル調整、極性切換により、入力画像信号Ｖinに
施すべきアナログ信号処理は終了する。このように、表
示信号ＶＩＤは、単一の信号処理系１によって処理され
たものであるので、入力画像信号を複数に分岐して各々
異なる信号処理系を介した場合に含まれる系列誤差を一
切含まない。
正、レベル調整、極性切換により、入力画像信号Ｖinに
施すべきアナログ信号処理は終了する。このように、表
示信号ＶＩＤは、単一の信号処理系１によって処理され
たものであるので、入力画像信号を複数に分岐して各々
異なる信号処理系を介した場合に含まれる系列誤差を一
切含まない。
【００２５】そして、表示信号ＶＩＤは、相展開回路６
において上述のように相展開され、各相展開信号ＶＩＤ
１〜ＶＩＤ６となって各信号線Ｌ１〜Ｌ６へ出力され
る。尚、相展開処理は、上述したように各ドットについ
ての表示信号をサンプルホールドするのみであるので、
各相展開信号ＶＩＤ１〜ＶＩＤ６における系列誤差は少
ない。
において上述のように相展開され、各相展開信号ＶＩＤ
１〜ＶＩＤ６となって各信号線Ｌ１〜Ｌ６へ出力され
る。尚、相展開処理は、上述したように各ドットについ
ての表示信号をサンプルホールドするのみであるので、
各相展開信号ＶＩＤ１〜ＶＩＤ６における系列誤差は少
ない。
【００２６】続いて、走査線駆動回路７及びデータ線駆
動回路８からの出力により、相展開信号ＶＩＤ１〜ＶＩ
Ｄ６に基づいた液晶パネル５の表示がなされる。すなわ
ち、まず、走査線駆動回路７から走査線Ｈ１への走査信
号出力が開始され、同時に、データ線駆動回路８からス
イッチング素子Ｓ１への上記一定幅のパルス信号出力が
開始される。これにより、液晶パネル５の第１行最左端
のドットに対し、相展開信号ＶＩＤ１が出力され、上記
データ番号１の表示データに基づく表示がなされる。
動回路８からの出力により、相展開信号ＶＩＤ１〜ＶＩ
Ｄ６に基づいた液晶パネル５の表示がなされる。すなわ
ち、まず、走査線駆動回路７から走査線Ｈ１への走査信
号出力が開始され、同時に、データ線駆動回路８からス
イッチング素子Ｓ１への上記一定幅のパルス信号出力が
開始される。これにより、液晶パネル５の第１行最左端
のドットに対し、相展開信号ＶＩＤ１が出力され、上記
データ番号１の表示データに基づく表示がなされる。
【００２７】次に、データ線駆動回路８からスイッチン
グ素子Ｓ２へのパルス信号出力が開始される。これによ
り、液晶パネル５の第１行第２番目のドットに対し、相
展開信号ＶＩＤ２が出力され、上記データ番号２の表示
データに基づく表示がなされる。以下、同様にして、液
晶パネル５の第１行第６番目のドットまでの表示がなさ
れる。
グ素子Ｓ２へのパルス信号出力が開始される。これによ
り、液晶パネル５の第１行第２番目のドットに対し、相
展開信号ＶＩＤ２が出力され、上記データ番号２の表示
データに基づく表示がなされる。以下、同様にして、液
晶パネル５の第１行第６番目のドットまでの表示がなさ
れる。
【００２８】そして次に、データ線駆動回路８からスイ
ッチング素子Ｓ７へのパルス信号出力が開始される。こ
のとき、信号線Ｌ１からは、相展開信号ＶＩＤ１の上記
データ番号７の部分が出力されている。これにより、液
晶パネル５の第１行第７番目のドットに上記データ番号
７の表示データに基づく表示がなされる。尚、このと
き、スイッチング素子Ｓ１へのパルス信号出力は既に終
了している。
ッチング素子Ｓ７へのパルス信号出力が開始される。こ
のとき、信号線Ｌ１からは、相展開信号ＶＩＤ１の上記
データ番号７の部分が出力されている。これにより、液
晶パネル５の第１行第７番目のドットに上記データ番号
７の表示データに基づく表示がなされる。尚、このと
き、スイッチング素子Ｓ１へのパルス信号出力は既に終
了している。
【００２９】続いて、データ線駆動回路８からスイッチ
ング素子Ｓ８へのパルス信号出力が開始される。このと
き、信号線Ｌ２からは、相展開信号ＶＩＤ２の上記デー
タ番号８の部分が出力されている。これにより、液晶パ
ネル５の第１行第８番目のドットに上記データ番号８の
表示データに基づく表示がなされる。尚、このとき、ス
イッチング素子Ｓ２へのパルス信号出力は既に終了して
いる。以下、同様にして、上記データ番号９〜Ｍの表示
データが各々対応するドットに対して供給され、液晶パ
ネル５の第１行の各ドットの表示がなされる。
ング素子Ｓ８へのパルス信号出力が開始される。このと
き、信号線Ｌ２からは、相展開信号ＶＩＤ２の上記デー
タ番号８の部分が出力されている。これにより、液晶パ
ネル５の第１行第８番目のドットに上記データ番号８の
表示データに基づく表示がなされる。尚、このとき、ス
イッチング素子Ｓ２へのパルス信号出力は既に終了して
いる。以下、同様にして、上記データ番号９〜Ｍの表示
データが各々対応するドットに対して供給され、液晶パ
ネル５の第１行の各ドットの表示がなされる。
【００３０】このようにして、液晶パネル５の第１行の
全ドットの表示が終了すると、走査線駆動回路７から走
査線Ｈ２への走査信号出力が開始される。そして、信号
線Ｌ１〜Ｌ６から液晶パネル５の第２行の各ドットを表
示するための相展開信号ＶＩＤ１〜ＶＩＤ６（データ番
号でいえば、Ｍ＋１〜２Ｍの部分）が出力され始め、上
記第１行同様に、データ線駆動回路８からのパルス信号
出力によってスイッチング素子Ｓ１〜ＳＭが順次ＯＮ状
態とされ、液晶パネル５の第２行の各ドットが表示され
る。
全ドットの表示が終了すると、走査線駆動回路７から走
査線Ｈ２への走査信号出力が開始される。そして、信号
線Ｌ１〜Ｌ６から液晶パネル５の第２行の各ドットを表
示するための相展開信号ＶＩＤ１〜ＶＩＤ６（データ番
号でいえば、Ｍ＋１〜２Ｍの部分）が出力され始め、上
記第１行同様に、データ線駆動回路８からのパルス信号
出力によってスイッチング素子Ｓ１〜ＳＭが順次ＯＮ状
態とされ、液晶パネル５の第２行の各ドットが表示され
る。
【００３１】次に、第２行の表示が終了すると、以下同
様にして、第３、第４、…行が順次表示される。そし
て、１フィールドの表示が終了すると、再び上記同様に
次のフィールドの表示がなされる。
様にして、第３、第４、…行が順次表示される。そし
て、１フィールドの表示が終了すると、再び上記同様に
次のフィールドの表示がなされる。
【００３２】以上述べた液晶パネル５の表示は、上述し
たように、単一の信号処理系１を介して出力される表示
信号ＶＩＤを相展開した相展開信号ＶＩＤ１〜ＶＩＤ６
に基づいてなされる。そして、相展開信号ＶＩＤ１〜Ｖ
ＩＤ６は、アナログ信号処理を行う信号処理系で発生す
る系列誤差を一切含まない。従って、液晶パネル５に表
示される画像には系列ムラがほとんど発生しない。
たように、単一の信号処理系１を介して出力される表示
信号ＶＩＤを相展開した相展開信号ＶＩＤ１〜ＶＩＤ６
に基づいてなされる。そして、相展開信号ＶＩＤ１〜Ｖ
ＩＤ６は、アナログ信号処理を行う信号処理系で発生す
る系列誤差を一切含まない。従って、液晶パネル５に表
示される画像には系列ムラがほとんど発生しない。
【００３３】尚、上記実施形態においては、γ補正、レ
ベル調整、極性切換の順で入力画像信号の信号処理を行
い、その後に相展開処理を行うこととしたが、このよう
な形態に限らず、相展開処理を最終段階において行うこ
ととすればよく、あとは必要に応じた順序で各種信号処
理を行うこととしてよい。又、必要に応じて電流増幅等
の他の構成要素を加えてもよい。
ベル調整、極性切換の順で入力画像信号の信号処理を行
い、その後に相展開処理を行うこととしたが、このよう
な形態に限らず、相展開処理を最終段階において行うこ
ととすればよく、あとは必要に応じた順序で各種信号処
理を行うこととしてよい。又、必要に応じて電流増幅等
の他の構成要素を加えてもよい。
【００３４】更に、上記実施形態は、１入力の入力画像
信号により画像を表示させるものであったが、例えば、
Ｒ（赤）、Ｇ（緑）、Ｂ（青）のフルカラーの画像を表
示する場合には、上記信号処理系１及び相展開回路６を
Ｒ、Ｇ、Ｂの各々について設ければよい。この場合、信
号処理系が３系統となるが、上述のように相展開処理を
最終段階において行うこととすれば、各色の表示におけ
る系列ムラが上記同様に軽減されると共に、信号処理回
路全体の構成を簡略化することもできる。
信号により画像を表示させるものであったが、例えば、
Ｒ（赤）、Ｇ（緑）、Ｂ（青）のフルカラーの画像を表
示する場合には、上記信号処理系１及び相展開回路６を
Ｒ、Ｇ、Ｂの各々について設ければよい。この場合、信
号処理系が３系統となるが、上述のように相展開処理を
最終段階において行うこととすれば、各色の表示におけ
る系列ムラが上記同様に軽減されると共に、信号処理回
路全体の構成を簡略化することもできる。
【００３５】加えて、上記実施形態は、表示信号ＶＩＤ
を６本の並列な相展開信号ＶＩＤ１〜ＶＩＤ６へ展開す
る６相展開を行うものであったが、これに限らず、他の
ｎ相へ展開する相展開の場合に適用してもよい。
を６本の並列な相展開信号ＶＩＤ１〜ＶＩＤ６へ展開す
る６相展開を行うものであったが、これに限らず、他の
ｎ相へ展開する相展開の場合に適用してもよい。
【００３６】
【発明の効果】以上説明したように本発明によれば、入
力画像信号の各種信号処理を単一系統の信号処理手段に
よって行い、その後に相展開して液晶パネルに対して供
給することとしたので、相展開後に各種信号処理を行う
こととした場合のアナログ信号処理過程において発生す
る系列誤差は一切発生しない。そして、相展開処理は、
表示信号をサンプルホールドする処理であって、基本的
に信号レベルを変更するような処理ではない。従って、
表示画像における系列ムラがほとんど発生しないことと
なる。これにより、液晶表示装置の表示品質を格段に向
上させることができるという効果が得られる。
力画像信号の各種信号処理を単一系統の信号処理手段に
よって行い、その後に相展開して液晶パネルに対して供
給することとしたので、相展開後に各種信号処理を行う
こととした場合のアナログ信号処理過程において発生す
る系列誤差は一切発生しない。そして、相展開処理は、
表示信号をサンプルホールドする処理であって、基本的
に信号レベルを変更するような処理ではない。従って、
表示画像における系列ムラがほとんど発生しないことと
なる。これにより、液晶表示装置の表示品質を格段に向
上させることができるという効果が得られる。
【００３７】更に、信号処理手段が単一系統のみで足り
るので、相展開後に各相展開信号についての信号処理手
段を設ける場合に比べ、回路構成を極めて簡略化するこ
とができるという効果が得られる。
るので、相展開後に各相展開信号についての信号処理手
段を設ける場合に比べ、回路構成を極めて簡略化するこ
とができるという効果が得られる。
【図１】 本発明の一実施形態による液晶表示装置の信
号処理回路を適用した液晶表示装置の構成を示す図であ
る。
号処理回路を適用した液晶表示装置の構成を示す図であ
る。
【図２】 液晶パネル５の各ドットの構成を示す図であ
る。
る。
【図３】 相展開回路６において行われる相展開の動作
を表すタイミングチャートである。
を表すタイミングチャートである。
【図４】 相展開処理を施した表示データを液晶パネル
へ供給する回路構成の一例を示す図である。
へ供給する回路構成の一例を示す図である。
【図５】 液晶パネル６０の表示に６列毎の系列ムラが
発生する様子を示した図である。
発生する様子を示した図である。
１ 信号処理系
２ γ補正回路
３ 増幅回路
４ 極性切換回路
５ 液晶パネル
６ 相展開回路
７ 走査線駆動回路
８ データ線駆動回路
Ｌ１〜Ｌ６ 信号線
Ｓ１〜ＳＭ スイッチング素子
ＶＩＤ１〜ＶＩＤ６ 相展開信号
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H093 NA32 NA33 NA34 NC09 NC21
NC23 NC34 ND06 ND49
5C006 AC26 AF43 AF46 BB16 BC13
BC23 BF25 FA22
5C080 AA10 BB05 DD05 EE28 FF11
JJ01 JJ02 JJ03 JJ04
Claims (6)
- 【請求項１】 複数のドットが行列状に配列され、その
各行に対応した走査線と各列に対応したデータ線とが設
けられた液晶パネルと、前記走査線を駆動させる走査線
駆動手段と、順次供給される各ドットの表示データを含
む信号を、前記データ線へ出力することによって、前記
走査線駆動手段により駆動されている走査線に対応する
行のドットを表示させるデータ線駆動手段とを有する液
晶表示装置であり、 各ドットの表示データを含む入力画像信号に対し、γ補
正及び極性切換を行い、前記液晶パネルへ出力するに適
した形態の表示信号とする単一系統の信号処理手段と、 前記単一系統の信号処理手段から出力された前記表示信
号における一定のドット毎の前記表示データを、ドット
クロックの整数倍の長さを有するデータに展開し、複数
の相展開信号として並列に出力する相展開手段とを有
し、 前記信号処理手段においては前記γ補正が前記極性切換
の前に行われ、 前記相展開手段により出力される前記相展開信号は、前
記データ線駆動手段により前記データ線へ出力される前
記信号として供給されることを特徴とする液晶表示装
置。 - 【請求項２】 前記信号処理手段が、前記入力画像信号
に対するレベル調整の処理を、前記γ補正の処理後に行
うことを特徴とする請求項１記載の液晶表示装置。 - 【請求項３】 前記信号処理回路は、前記入力画像信号
の供給源におけるγ値と前記液晶パネルにおけるγ値に
応じて、前記入力画像信号に対してγ補正をするγ補正
回路を有することを特徴とする請求項１または請求項２
に記載の液晶表示装置。 - 【請求項４】 前記信号処理回路は、前記液晶パネルヘ
出力するに適合した信号レベルを含むことを特徴とする
請求項１乃至３のいずれか一項に記載の液晶表示装置。 - 【請求項５】 前記信号処理回路は、前記液晶パネルの
反転駆動のための極性切換を行う極性切換回路を含むこ
とを特徴とする請求項１乃至４のいずれか一項に記載の
液晶表示装置。 - 【請求項６】 前記相展開信号は、前記データ線駆動手
段により制御されるスイッチング素子に供給されること
を特徴とする請求項１乃至５のいずれか一項に記載の液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003115844A JP2003295846A (ja) | 2003-04-21 | 2003-04-21 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003115844A JP2003295846A (ja) | 2003-04-21 | 2003-04-21 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7787196A Division JPH09269754A (ja) | 1996-03-29 | 1996-03-29 | 液晶表示装置の信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003295846A true JP2003295846A (ja) | 2003-10-15 |
Family
ID=29244573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003115844A Withdrawn JP2003295846A (ja) | 2003-04-21 | 2003-04-21 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003295846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009116247A (ja) * | 2007-11-09 | 2009-05-28 | Seiko Epson Corp | 駆動装置及び方法、並びに電気光学装置及び電子機器 |
-
2003
- 2003-04-21 JP JP2003115844A patent/JP2003295846A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009116247A (ja) * | 2007-11-09 | 2009-05-28 | Seiko Epson Corp | 駆動装置及び方法、並びに電気光学装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9972265B2 (en) | Display apparatus, method of driving display panel using the same and driver for the display apparatus | |
| KR100965571B1 (ko) | 액정표시장치와 그 구동방법 | |
| KR100299081B1 (ko) | 표시장치및이표시장치의구동방법과구동회로 | |
| US20060193002A1 (en) | Drive circuit chip and display device | |
| JP2005258447A (ja) | 液晶パネルの駆動装置及びその駆動方法 | |
| JP2005326461A (ja) | 表示装置及びその駆動制御方法 | |
| KR100403108B1 (ko) | 영상신호처리장치 | |
| JP2000181414A (ja) | 表示駆動装置 | |
| JP2759108B2 (ja) | 液晶表示装置 | |
| JP2002304163A (ja) | 液晶表示装置の駆動方法及び装置 | |
| JPH09269754A (ja) | 液晶表示装置の信号処理回路 | |
| JP2011150241A (ja) | 表示装置、表示パネルドライバ、及び表示パネル駆動方法 | |
| US7796112B2 (en) | Liquid crystal display and driving method thereof | |
| KR101063128B1 (ko) | 구동 장치, 구동 방법 및 표시 패널 구동 시스템 | |
| JP2003330423A (ja) | 液晶表示装置及びその駆動制御方法 | |
| JP2003295846A (ja) | 液晶表示装置 | |
| JP2001228827A (ja) | 信号制御回路 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JP2002341820A (ja) | 表示装置及びその駆動方法 | |
| JPH11231822A (ja) | 画像表示装置およびその駆動方法 | |
| JPH0546123A (ja) | 液晶駆動装置 | |
| JPH06161388A (ja) | 表示装置の駆動方法及び駆動回路 | |
| JPH11327499A (ja) | 画像表示装置およびその駆動方法 | |
| JP2001154639A (ja) | 液晶表示装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |