JP2003295831A - 液晶駆動装置 - Google Patents
液晶駆動装置Info
- Publication number
- JP2003295831A JP2003295831A JP2002094914A JP2002094914A JP2003295831A JP 2003295831 A JP2003295831 A JP 2003295831A JP 2002094914 A JP2002094914 A JP 2002094914A JP 2002094914 A JP2002094914 A JP 2002094914A JP 2003295831 A JP2003295831 A JP 2003295831A
- Authority
- JP
- Japan
- Prior art keywords
- data
- display data
- dot
- memory
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】表示データの階調数に合わせてメモリの格納領
域を有効に活用し、メモリへのアクセスに要する時間を
短縮する一方で消費電力を低減する。 【解決手段】液晶表示パネルのセグメント電極、コモン
電極が相対向する複数のドット数と予め定めた階調ビッ
ト数とに応じた容量を有し、表示データを記憶するメモ
リ21と、１ドット当りの階調ビット数が上記予め定めた
階調ビット数の１／ｎ（ｎ：２以上の自然数）の表示デ
ータで駆動する際に、各セグメント電極と隣接するｎ本
のコモン電極とが相対向するｎ個のドットに対応した１
／ｎの表示データをメモリ21に纏めて記憶させ、記憶さ
せた表示データを読出してコモン電極単位で分割し、対
応するセグメント電極に順次供給駆動するデータラッチ
回路22、データセレクト回路23、階調処理回路24、セグ
メント出力駆動回路25及びこれらを統括制御する制御部
20とを備える。
域を有効に活用し、メモリへのアクセスに要する時間を
短縮する一方で消費電力を低減する。 【解決手段】液晶表示パネルのセグメント電極、コモン
電極が相対向する複数のドット数と予め定めた階調ビッ
ト数とに応じた容量を有し、表示データを記憶するメモ
リ21と、１ドット当りの階調ビット数が上記予め定めた
階調ビット数の１／ｎ（ｎ：２以上の自然数）の表示デ
ータで駆動する際に、各セグメント電極と隣接するｎ本
のコモン電極とが相対向するｎ個のドットに対応した１
／ｎの表示データをメモリ21に纏めて記憶させ、記憶さ
せた表示データを読出してコモン電極単位で分割し、対
応するセグメント電極に順次供給駆動するデータラッチ
回路22、データセレクト回路23、階調処理回路24、セグ
メント出力駆動回路25及びこれらを統括制御する制御部
20とを備える。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、異なる表示階調で
液晶表示パネルを駆動可能な液晶駆動装置に関する。 【０００２】 【従来の技術】従来、メモリを内蔵して液晶表示パネル
を多階調駆動する液晶駆動回路にあっては、液晶表示パ
ネルの表示１ドット毎の階調を指定するべく複数のビッ
トで構成されたコードデータを格納するメモリと、コー
ドで指定されるパレットと呼称される階調表示を実現す
るための駆動信号のデータを格納する回路とから構成さ
れている。 【０００３】そのうち特に上記メモリは、ＬＳＩチップ
のメッセージを効率的に利用するべく、駆動対象となる
液晶表示パネルのセグメント電極と、そのセグメント電
極に対応する表示データを格納する場所とが１対１とな
るような構成となっている。 【０００４】図４は、例えばセグメント電極数が１６
０、コモン（走査）電極数が１２８の液晶表示パネルに
対して用いられるメモリ１１の構成を例示するもので、
ここでは８０×１２８×８ビットの記憶容量を有するも
のとする。 【０００５】図中、アドレス値を１６進数で「ｘｘＨ」
のように表わすものとすると、上位アドレスが「００
Ｈ」〜「７ＦＨ」、下位アドレスが「００Ｈ」〜「４Ｆ
Ｈ」で表わされる各アドレス位置にそれぞれＤ０〜Ｄ７
で示される１バイト、８ビットの表示データが格納され
ることとなる。 【０００６】しかして、上記のようなメモリ１１に各ド
ットあたり４ビット、１６階調の表示データを格納する
と、図５に示すような記憶内容となる。同図で、例えば
アドレス「００００Ｈ」のＤ０〜Ｄ３の４ビットでセグ
メント（ＳＥＧ）電極「１」、走査電極「１」のドット
の表示データを格納し、同アドレス「００００Ｈ」のＤ
４〜Ｄ７の４ビットで隣接するセグメント電極「２」、
走査電極「１」のドットの表示データを格納する、とい
うように、同一アドレス「ｘｘｘｘＨ」の上位と下位各
４ビットで合わせて同一コモン（ＣＯＭ）ライン上の隣
接する２ドット分の表示データを格納するものとしてい
る。 【０００７】 【発明が解決しようとする課題】上記図５では、メモリ
１１に１ドット当り４ビット１６階調の表示データを格
納する場合について例示したが、同メモリ１１を用いて
例えば階調表現を用いない各ドット当り１ビットの表示
データを格納して表示に供する場合、上述した如く液晶
表示パネルのセグメント電極と、そのセグメント電極に
対応する表示データを格納するメモリ１１上のアドレス
とが１対１に対応するようになっているため、例えばメ
モリ１１のアドレス「００００Ｈ」のＤ０の１ビットで
セグメント（ＳＥＧ）電極「１」、走査電極「１」のド
ットの表示データを格納し、同アドレス「００００Ｈ」
のＤ４の１ビットで隣接するセグメント電極「２」、走
査電極「１」のドットの表示データを格納する、という
ように、同一アドレス「ｘｘｘｘＨ」の上位と下位各４
ビット中の１ビットを用いて合わせて同一コモン（ＣＯ
Ｍ）ライン上の隣接する２ドット分の表示データを格納
するものとなる。 【０００８】このように、階調数の少ない表示データを
用いて表示を行なう場合であっても、液晶表示パネル上
のドット位置とメモリ１１のアドレスとが対応している
ために、メモリ１１のアクセスに余計な時間を要するだ
けでなく、該アクセスに無駄な電力を消費することとな
り、非効率的な動作をさせてしまうという不具合があっ
た。 【０００９】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、そのとき表示する
表示データの階調数に合わせてメモリの格納領域を有効
に活用し、メモリへのアクセスに要する時間を短縮する
一方で消費電力を低減することが可能な液晶駆動装置を
提供することにある。 【００１０】 【課題を解決するための手段】請求項１記載の発明は、
液晶表示パネルの複数のセグメント電極と複数のコモン
電極とが互いに対向する複数のドットの数と、各ドット
に対応したドットデータを記憶するドットデータ記憶領
域毎の予め定めた階調ビット数に応じた容量を有し、上
記液晶表示パネルに表示する表示データを記憶するメモ
リと、上記液晶表示パネルで表示させる表示データ１ド
ット当りの階調ビット数が上記予め定めた階調ビット数
の１／ｎ（ｎ：２以上の自然数）の表示データを供給す
ると共に、１／ｎの表示データによる駆動を指定する指
定手段と、上記指定手段での指定により、各セグメント
電極と、隣接するｎ本のコモン電極が対向するｎ個のド
ットに対応する上記１／ｎの表示データを上記メモリの
上記ドットデータ記憶領域に纏めて記憶させる記憶制御
手段と、この記憶制御手段により上記メモリの上記ドッ
トデータ記憶領域に纏めて記憶されたｎ個の１／ｎ表示
データを一括して読出し、読出した１／ｎ表示データを
コモン電極の選択に応じて、対応するセグメント電極に
順次供給駆動する読出し制御手段とを具備したことを特
徴とする。 【００１１】このような構成とすれば、表示データの階
調数に合わせてメモリの格納領域を有効に活用し、メモ
リへのアクセスに要する時間を短縮する一方で消費電力
を低減することが可能となる。 【００１２】 【発明の実施の形態】以下図面を参照して本発明の実施
の一形態について説明する。 【００１３】図１は、例えば携帯電話機に用いられる液
晶駆動装置の回路構成を示すもので、図中の各種制御信
号等はすべて当該携帯電話機内の統括制御を行なう制御
部２０から供給されるものとする。 【００１４】同図中、２１が駆動対象となる液晶表示パ
ネル（図示せず）で表示する表示データを記憶するメモ
リである。このメモリ２１は、液晶表示パネルの複数の
セグメント電極と複数のコモン電極とが互いに対向する
複数のドットに対応したドットデータを記憶するドット
データ記憶領域を有し、該液晶表示パネルのセグメント
電極数とコモン電極数に応じたドット数と、各ドットの
最大階調ビット数に対応した容量を有する。 【００１５】例えば該液晶パネルが上記図５にも説明し
た如くセグメント電極数１６０、コモン電極数１２８、
各ドットでの最大階調ビット数が４で最大１６階調の表
示を行なうものとすれば、このメモリ２１は上記図４で
示したメモリ１１と同様に８０（下位アドレス）×１２
８（上位アドレス）×８ビットの容量を有するもので実
現できる。 【００１６】しかして、このメモリ２１はアドレス信号
でのアドレス指定に対応して、与えられる表示データを
その階調ビット数に応じて取り纏めた上で上位アドレス
側から書込み、また書込んだ表示データをデータラッチ
回路２２に読出す。 【００１７】データラッチ回路２２は、ラッチ信号の入
力に基づいてメモリ２１から１コモンライン分、８０×
８ビットの表示データを一括して読出す。 【００１８】このデータラッチ回路２２の内容を、デー
タセレクト回路２３がセレクト信号に対応して適宜必要
なビット数分ずつ選択して読出し、階調処理回路２４へ
出力する。 【００１９】階調処理回路２４は、階調タイミング信号
と予め設定されている階調用パレット等に基づいてデー
タセレクト回路２３から送られてきた表示データを階調
駆動用の表示信号に変換してセグメント出力駆動回路２
５へ出力する。 【００２０】セグメント出力駆動回路２５は、階調処理
回路２４からの表示信号に基づき、駆動タイミングを表
わす駆動信号と駆動電源からの供給電力を用いて液晶表
示パネルの各セグメント電極「ＳＥＧ１」〜「ＳＥＧ１
６０」を階調駆動する。 【００２１】上記のような構成にあって、液晶表示パネ
ルの１ドット当りの階調ビット数が最大値の４であり、
１６階調の表示データを用いた表示を行なう場合には、
上記図５に示した如くメモリ２１の全記憶容量を一杯に
使って表示データを記憶させる。 【００２２】このメモリ２１に記憶された表示データ
は、液晶表示パネルのコモン電極１ライン分の走査期間
に同期して入力されるラッチ信号によって８０×８ビッ
ト分ずつデータラッチ回路２２に読出されてラッチされ
る。 【００２３】このデータラッチ回路２２にラッチされた
表示データは、セレクト信号に従ってデータセレクト回
路２３がそのすべてのビットを選択し、４ビットずつ区
切って１６０本のセグメント電極に与える表示データと
して階調処理回路２４へ送られるもので、階調処理回路
２４では各４ビットの表示データを１６階調の表示信号
に変換してセグメント出力駆動回路２５に出力し、各セ
グメント電極を階調駆動させる。 【００２４】次に、液晶表示パネルの１ドット当りの階
調ビット数を２とし、４階調の表示データを用いた表示
を行なう場合には、制御部２０は階調ビット数を２とす
る駆動の指定により、２ビット表示データを記憶させる
アドレス信号をメモリ２１へ供給し、２コモンラインの
走査に同期する２ビットデータの読出し用のラッチ信号
をデータラッチ回路２２へ供給し、且つ２ビット用のセ
レクト信号をデータセレクタ回路２３へ供給する。 【００２５】これらの信号によりメモリ２１は図２に示
すようにこのメモリ２１の全記憶容量の半分、すなわち
アドレス値「００００Ｈ」〜「３Ｆ４ＦＨ」の範囲を使
って表示データを記憶させる。 【００２６】図２において、４ビット表示データを記憶
する１ドットデータの記憶領域「００００Ｈ」の上位の
４ビットのうち、Ｄ０，Ｄ１にはドットマトリックスの
第１列、第１行のドットに対応するドットデータが格納
され、下位の４ビットのうちのＤ４，Ｄ５には第２列、
第１行のドットに対応するドットデータが格納される。 【００２７】上記１ドットデータの記憶領域「０００１
Ｈ」の上位の４ビットのＤ０，Ｄ１には、ドットマトリ
ックスの第３列、第１行のドットに対応するドットデー
タが格納され、Ｄ４，Ｄ５に第４列、第１行のドットに
対応するドットデータが格納される。 【００２８】さらに、上記１ドットデータの記憶領域
「００００Ｈ」の上位の４ビットのうち、Ｄ２，Ｄ３に
はドットマトリックスの第１列、第２行のドットに対応
するドットデータが格納され、下位のＤ６，Ｄ７には第
２列、第２行のドットに対応するドットデータが格納さ
れる。 【００２９】以下、同様にしてアドレス値「００００
Ｈ」〜「３Ｆ４ＦＨ」の範囲に各ドットに対応するドッ
トデータが格納される。 【００３０】メモリ２１に記憶された表示データは、液
晶表示パネルのコモン電極２ライン分の走査期間に同期
して入力されるラッチ信号によって８０×８ビット分ず
つデータラッチ回路２２に読出されてラッチされる。 【００３１】このデータラッチ回路２２にラッチされた
表示データは、セレクト信号に従ってデータセレクト回
路２３が２ビットおき、具体的には各アドレス領域にお
けるデータＤ０〜Ｄ１，Ｄ４〜Ｄ５を選択する期間とデ
ータＤ２〜Ｄ３，Ｄ６〜Ｄ７を選択する期間とをコモン
電極１ライン分の走査期間に同期して順次交互に繰返し
ながら各期間で１６０本のセグメント電極に与える表示
データとして階調処理回路２４へ送るもので、階調処理
回路２４では各２ビットの表示データを４階調のドット
信号に変換してセグメント出力駆動回路２５に出力し、
各セグメント電極を階調駆動させる。 【００３２】また、液晶表示パネルの１ドット当りの階
調ビット数が１であり、中間階調がない表示データを用
いた表示を行なう場合には、制御部２０は階調ビット数
を１とする駆動の指定により、メモリ２１へ１ビット表
示データを記憶させるアドレス信号をメモリへ供給し、
４コモンラインの走査に同期する１ビットデータの読出
し用のラッチ信号をデータラッチ回路２２へ供給し、且
つ１ビット用のセレクト信号をデータセレクタ回路２３
へ供給する。 【００３３】これらの信号によりメモリ２１は図３に示
すようにメモリ２１の全記憶容量の１／４、すなわちア
ドレス値「００００Ｈ」〜「１Ｆ４ＦＨ」の範囲のみを
使って表示データを記憶させる。 【００３４】図３において、４ビット表示データを記憶
する１ドットデータの記憶領域「００００Ｈ」の上位の
４ビットのうち、Ｄ０にはドットマトリックスの第１
列、第１行のドットに対応するドットデータが格納さ
れ、下位の４ビットのうちのＤ４には第２列、第１行の
ドットに対応するドットデータが格納される。 【００３５】次の１ドットデータの記憶領域「０００１
Ｈ」の上位の４ビットのうちのＤ０には、ドットマトリ
ックスの第３列、第１行のドットに対応するドットデー
タが格納され、下位の４ビットのうちのＤ４には第４
列、第１行のドットに対応するドットデータが格納され
る。 【００３６】そして、上記１ドットデータの記憶領域
「００００Ｈ」の上位の４ビットのうちのＤ１にはドッ
トマトリックスの第１列、第２行のドットに対応するド
ットデータが格納され、下位の４ビットのうちのＤ５に
は第２列、第２行のドットに対応するドットデータが格
納される。 【００３７】さらに、１ドットデータの記憶領域「００
００Ｈ」の上位の４ビットのうちのＤ２にはドットマト
リックスの第１列、第３行のドットに対応するドットデ
ータが格納され、下位の４ビットのうちのＤ６には第２
列、第３行のドットに対応するドットデータが格納され
る。 【００３８】同様に、１ドットデータの記憶領域「００
００Ｈ」の上位の４ビットのＤ３には第１列、第４行の
ドットに対応するドットデータが格納され、下位の４ビ
ットのうちのＤ７には第２列、第４行のドットに対応す
るドットデータが格納される。 【００３９】以下、同様にしてアドレス値「００００
Ｈ」〜「１Ｆ４ＦＨ」の範囲に各ドットに対応するドッ
トデータが格納される。 【００４０】メモリ２１に記憶された表示データは、液
晶表示パネルのコモン電極４ライン分の走査期間に同期
して入力されるラッチ信号によって８０×８ビット分ず
つデータラッチ回路２２に読出されてラッチされる。 【００４１】このデータラッチ回路２２にラッチされた
表示データは、セレクト信号に従ってデータセレクト回
路２３が３ビット飛ばしで１ビット毎、具体的には各ア
ドレス領域におけるデータＤ０，Ｄ４を選択する期間、
データＤ１，Ｄ５を選択する期間、データＤ２，Ｄ６を
選択する期間、及びデータＤ３，Ｄ７を選択する期間を
コモン電極１ライン分の走査期間に同期して循環的に繰
返しながら各期間で１６０本のセグメント電極に与える
表示データとして階調処理回路２４へ送るもので、階調
処理回路２４では各１ビットの表示データを階調のない
ドット信号に変換してセグメント出力駆動回路２５に出
力し、各セグメント電極をオン／オフ駆動させる。 【００４２】このように、表示すべきデータの階調ビッ
ト数に合わせてメモリ２１での格納領域を可変設定する
ことで該格納領域内を有効に活用し、このメモリ２１の
書込み／読出しの各アクセスに要する時間を短縮すると
共に、消費電力を低減することが可能となる。 【００４３】なお、上記実施の形態では、メモリ２１に
記憶できる表示データ１ドット当りの最大階調ビット数
を４とし、１ドット当り２ビット（４階調）の表示デー
タと１ドット当り１ビット（中間階調なし）の表示デー
タをメモリ２１に記憶させる場合について例示したが、
本発明はこれらの数値に限定されるものではなく、表示
し得る最大階調ビット数に対して１／２m （ｍ＝１，
２，３，‥‥）の関係を有するビット数の表示データの
みならず、例えば１ドット当り最大６ビットの表示デー
タを記憶可能なメモリで１ドット当り２ビットの表示デ
ータを記憶させる場合など、記憶し得る表示データの階
調ビット数の１／ｎ（ｎ：２以上の自然数）の関係を有
する場合であれば、同様に処理可能となる。 【００４４】その他、本発明は上記実施の形態に限ら
ず、その要旨を逸脱しない範囲内で種々変形して実施す
ることが可能であるものとする。 【００４５】さらに、上記実施の形態には種々の段階の
発明が含まれており、開示される複数の構成要件におけ
る適宜な組合わせにより種々の発明が抽出され得る。例
えば、実施の形態に示される全構成要件からいくつかの
構成要件が削除されても、発明が解決しようとする課題
の欄で述べた課題の少なくとも１つが解決でき、発明の
効果の欄で述べられている効果の少なくとも１つが得ら
れる場合には、この構成要件が削除された構成が発明と
して抽出され得る。 【００４６】 【発明の効果】請求項１記載の発明によれば、表示デー
タの階調数に合わせてメモリの格納領域を有効に活用
し、メモリへのアクセスに要する時間を短縮する一方で
消費電力を低減することが可能となる。
液晶表示パネルを駆動可能な液晶駆動装置に関する。 【０００２】 【従来の技術】従来、メモリを内蔵して液晶表示パネル
を多階調駆動する液晶駆動回路にあっては、液晶表示パ
ネルの表示１ドット毎の階調を指定するべく複数のビッ
トで構成されたコードデータを格納するメモリと、コー
ドで指定されるパレットと呼称される階調表示を実現す
るための駆動信号のデータを格納する回路とから構成さ
れている。 【０００３】そのうち特に上記メモリは、ＬＳＩチップ
のメッセージを効率的に利用するべく、駆動対象となる
液晶表示パネルのセグメント電極と、そのセグメント電
極に対応する表示データを格納する場所とが１対１とな
るような構成となっている。 【０００４】図４は、例えばセグメント電極数が１６
０、コモン（走査）電極数が１２８の液晶表示パネルに
対して用いられるメモリ１１の構成を例示するもので、
ここでは８０×１２８×８ビットの記憶容量を有するも
のとする。 【０００５】図中、アドレス値を１６進数で「ｘｘＨ」
のように表わすものとすると、上位アドレスが「００
Ｈ」〜「７ＦＨ」、下位アドレスが「００Ｈ」〜「４Ｆ
Ｈ」で表わされる各アドレス位置にそれぞれＤ０〜Ｄ７
で示される１バイト、８ビットの表示データが格納され
ることとなる。 【０００６】しかして、上記のようなメモリ１１に各ド
ットあたり４ビット、１６階調の表示データを格納する
と、図５に示すような記憶内容となる。同図で、例えば
アドレス「００００Ｈ」のＤ０〜Ｄ３の４ビットでセグ
メント（ＳＥＧ）電極「１」、走査電極「１」のドット
の表示データを格納し、同アドレス「００００Ｈ」のＤ
４〜Ｄ７の４ビットで隣接するセグメント電極「２」、
走査電極「１」のドットの表示データを格納する、とい
うように、同一アドレス「ｘｘｘｘＨ」の上位と下位各
４ビットで合わせて同一コモン（ＣＯＭ）ライン上の隣
接する２ドット分の表示データを格納するものとしてい
る。 【０００７】 【発明が解決しようとする課題】上記図５では、メモリ
１１に１ドット当り４ビット１６階調の表示データを格
納する場合について例示したが、同メモリ１１を用いて
例えば階調表現を用いない各ドット当り１ビットの表示
データを格納して表示に供する場合、上述した如く液晶
表示パネルのセグメント電極と、そのセグメント電極に
対応する表示データを格納するメモリ１１上のアドレス
とが１対１に対応するようになっているため、例えばメ
モリ１１のアドレス「００００Ｈ」のＤ０の１ビットで
セグメント（ＳＥＧ）電極「１」、走査電極「１」のド
ットの表示データを格納し、同アドレス「００００Ｈ」
のＤ４の１ビットで隣接するセグメント電極「２」、走
査電極「１」のドットの表示データを格納する、という
ように、同一アドレス「ｘｘｘｘＨ」の上位と下位各４
ビット中の１ビットを用いて合わせて同一コモン（ＣＯ
Ｍ）ライン上の隣接する２ドット分の表示データを格納
するものとなる。 【０００８】このように、階調数の少ない表示データを
用いて表示を行なう場合であっても、液晶表示パネル上
のドット位置とメモリ１１のアドレスとが対応している
ために、メモリ１１のアクセスに余計な時間を要するだ
けでなく、該アクセスに無駄な電力を消費することとな
り、非効率的な動作をさせてしまうという不具合があっ
た。 【０００９】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、そのとき表示する
表示データの階調数に合わせてメモリの格納領域を有効
に活用し、メモリへのアクセスに要する時間を短縮する
一方で消費電力を低減することが可能な液晶駆動装置を
提供することにある。 【００１０】 【課題を解決するための手段】請求項１記載の発明は、
液晶表示パネルの複数のセグメント電極と複数のコモン
電極とが互いに対向する複数のドットの数と、各ドット
に対応したドットデータを記憶するドットデータ記憶領
域毎の予め定めた階調ビット数に応じた容量を有し、上
記液晶表示パネルに表示する表示データを記憶するメモ
リと、上記液晶表示パネルで表示させる表示データ１ド
ット当りの階調ビット数が上記予め定めた階調ビット数
の１／ｎ（ｎ：２以上の自然数）の表示データを供給す
ると共に、１／ｎの表示データによる駆動を指定する指
定手段と、上記指定手段での指定により、各セグメント
電極と、隣接するｎ本のコモン電極が対向するｎ個のド
ットに対応する上記１／ｎの表示データを上記メモリの
上記ドットデータ記憶領域に纏めて記憶させる記憶制御
手段と、この記憶制御手段により上記メモリの上記ドッ
トデータ記憶領域に纏めて記憶されたｎ個の１／ｎ表示
データを一括して読出し、読出した１／ｎ表示データを
コモン電極の選択に応じて、対応するセグメント電極に
順次供給駆動する読出し制御手段とを具備したことを特
徴とする。 【００１１】このような構成とすれば、表示データの階
調数に合わせてメモリの格納領域を有効に活用し、メモ
リへのアクセスに要する時間を短縮する一方で消費電力
を低減することが可能となる。 【００１２】 【発明の実施の形態】以下図面を参照して本発明の実施
の一形態について説明する。 【００１３】図１は、例えば携帯電話機に用いられる液
晶駆動装置の回路構成を示すもので、図中の各種制御信
号等はすべて当該携帯電話機内の統括制御を行なう制御
部２０から供給されるものとする。 【００１４】同図中、２１が駆動対象となる液晶表示パ
ネル（図示せず）で表示する表示データを記憶するメモ
リである。このメモリ２１は、液晶表示パネルの複数の
セグメント電極と複数のコモン電極とが互いに対向する
複数のドットに対応したドットデータを記憶するドット
データ記憶領域を有し、該液晶表示パネルのセグメント
電極数とコモン電極数に応じたドット数と、各ドットの
最大階調ビット数に対応した容量を有する。 【００１５】例えば該液晶パネルが上記図５にも説明し
た如くセグメント電極数１６０、コモン電極数１２８、
各ドットでの最大階調ビット数が４で最大１６階調の表
示を行なうものとすれば、このメモリ２１は上記図４で
示したメモリ１１と同様に８０（下位アドレス）×１２
８（上位アドレス）×８ビットの容量を有するもので実
現できる。 【００１６】しかして、このメモリ２１はアドレス信号
でのアドレス指定に対応して、与えられる表示データを
その階調ビット数に応じて取り纏めた上で上位アドレス
側から書込み、また書込んだ表示データをデータラッチ
回路２２に読出す。 【００１７】データラッチ回路２２は、ラッチ信号の入
力に基づいてメモリ２１から１コモンライン分、８０×
８ビットの表示データを一括して読出す。 【００１８】このデータラッチ回路２２の内容を、デー
タセレクト回路２３がセレクト信号に対応して適宜必要
なビット数分ずつ選択して読出し、階調処理回路２４へ
出力する。 【００１９】階調処理回路２４は、階調タイミング信号
と予め設定されている階調用パレット等に基づいてデー
タセレクト回路２３から送られてきた表示データを階調
駆動用の表示信号に変換してセグメント出力駆動回路２
５へ出力する。 【００２０】セグメント出力駆動回路２５は、階調処理
回路２４からの表示信号に基づき、駆動タイミングを表
わす駆動信号と駆動電源からの供給電力を用いて液晶表
示パネルの各セグメント電極「ＳＥＧ１」〜「ＳＥＧ１
６０」を階調駆動する。 【００２１】上記のような構成にあって、液晶表示パネ
ルの１ドット当りの階調ビット数が最大値の４であり、
１６階調の表示データを用いた表示を行なう場合には、
上記図５に示した如くメモリ２１の全記憶容量を一杯に
使って表示データを記憶させる。 【００２２】このメモリ２１に記憶された表示データ
は、液晶表示パネルのコモン電極１ライン分の走査期間
に同期して入力されるラッチ信号によって８０×８ビッ
ト分ずつデータラッチ回路２２に読出されてラッチされ
る。 【００２３】このデータラッチ回路２２にラッチされた
表示データは、セレクト信号に従ってデータセレクト回
路２３がそのすべてのビットを選択し、４ビットずつ区
切って１６０本のセグメント電極に与える表示データと
して階調処理回路２４へ送られるもので、階調処理回路
２４では各４ビットの表示データを１６階調の表示信号
に変換してセグメント出力駆動回路２５に出力し、各セ
グメント電極を階調駆動させる。 【００２４】次に、液晶表示パネルの１ドット当りの階
調ビット数を２とし、４階調の表示データを用いた表示
を行なう場合には、制御部２０は階調ビット数を２とす
る駆動の指定により、２ビット表示データを記憶させる
アドレス信号をメモリ２１へ供給し、２コモンラインの
走査に同期する２ビットデータの読出し用のラッチ信号
をデータラッチ回路２２へ供給し、且つ２ビット用のセ
レクト信号をデータセレクタ回路２３へ供給する。 【００２５】これらの信号によりメモリ２１は図２に示
すようにこのメモリ２１の全記憶容量の半分、すなわち
アドレス値「００００Ｈ」〜「３Ｆ４ＦＨ」の範囲を使
って表示データを記憶させる。 【００２６】図２において、４ビット表示データを記憶
する１ドットデータの記憶領域「００００Ｈ」の上位の
４ビットのうち、Ｄ０，Ｄ１にはドットマトリックスの
第１列、第１行のドットに対応するドットデータが格納
され、下位の４ビットのうちのＤ４，Ｄ５には第２列、
第１行のドットに対応するドットデータが格納される。 【００２７】上記１ドットデータの記憶領域「０００１
Ｈ」の上位の４ビットのＤ０，Ｄ１には、ドットマトリ
ックスの第３列、第１行のドットに対応するドットデー
タが格納され、Ｄ４，Ｄ５に第４列、第１行のドットに
対応するドットデータが格納される。 【００２８】さらに、上記１ドットデータの記憶領域
「００００Ｈ」の上位の４ビットのうち、Ｄ２，Ｄ３に
はドットマトリックスの第１列、第２行のドットに対応
するドットデータが格納され、下位のＤ６，Ｄ７には第
２列、第２行のドットに対応するドットデータが格納さ
れる。 【００２９】以下、同様にしてアドレス値「００００
Ｈ」〜「３Ｆ４ＦＨ」の範囲に各ドットに対応するドッ
トデータが格納される。 【００３０】メモリ２１に記憶された表示データは、液
晶表示パネルのコモン電極２ライン分の走査期間に同期
して入力されるラッチ信号によって８０×８ビット分ず
つデータラッチ回路２２に読出されてラッチされる。 【００３１】このデータラッチ回路２２にラッチされた
表示データは、セレクト信号に従ってデータセレクト回
路２３が２ビットおき、具体的には各アドレス領域にお
けるデータＤ０〜Ｄ１，Ｄ４〜Ｄ５を選択する期間とデ
ータＤ２〜Ｄ３，Ｄ６〜Ｄ７を選択する期間とをコモン
電極１ライン分の走査期間に同期して順次交互に繰返し
ながら各期間で１６０本のセグメント電極に与える表示
データとして階調処理回路２４へ送るもので、階調処理
回路２４では各２ビットの表示データを４階調のドット
信号に変換してセグメント出力駆動回路２５に出力し、
各セグメント電極を階調駆動させる。 【００３２】また、液晶表示パネルの１ドット当りの階
調ビット数が１であり、中間階調がない表示データを用
いた表示を行なう場合には、制御部２０は階調ビット数
を１とする駆動の指定により、メモリ２１へ１ビット表
示データを記憶させるアドレス信号をメモリへ供給し、
４コモンラインの走査に同期する１ビットデータの読出
し用のラッチ信号をデータラッチ回路２２へ供給し、且
つ１ビット用のセレクト信号をデータセレクタ回路２３
へ供給する。 【００３３】これらの信号によりメモリ２１は図３に示
すようにメモリ２１の全記憶容量の１／４、すなわちア
ドレス値「００００Ｈ」〜「１Ｆ４ＦＨ」の範囲のみを
使って表示データを記憶させる。 【００３４】図３において、４ビット表示データを記憶
する１ドットデータの記憶領域「００００Ｈ」の上位の
４ビットのうち、Ｄ０にはドットマトリックスの第１
列、第１行のドットに対応するドットデータが格納さ
れ、下位の４ビットのうちのＤ４には第２列、第１行の
ドットに対応するドットデータが格納される。 【００３５】次の１ドットデータの記憶領域「０００１
Ｈ」の上位の４ビットのうちのＤ０には、ドットマトリ
ックスの第３列、第１行のドットに対応するドットデー
タが格納され、下位の４ビットのうちのＤ４には第４
列、第１行のドットに対応するドットデータが格納され
る。 【００３６】そして、上記１ドットデータの記憶領域
「００００Ｈ」の上位の４ビットのうちのＤ１にはドッ
トマトリックスの第１列、第２行のドットに対応するド
ットデータが格納され、下位の４ビットのうちのＤ５に
は第２列、第２行のドットに対応するドットデータが格
納される。 【００３７】さらに、１ドットデータの記憶領域「００
００Ｈ」の上位の４ビットのうちのＤ２にはドットマト
リックスの第１列、第３行のドットに対応するドットデ
ータが格納され、下位の４ビットのうちのＤ６には第２
列、第３行のドットに対応するドットデータが格納され
る。 【００３８】同様に、１ドットデータの記憶領域「００
００Ｈ」の上位の４ビットのＤ３には第１列、第４行の
ドットに対応するドットデータが格納され、下位の４ビ
ットのうちのＤ７には第２列、第４行のドットに対応す
るドットデータが格納される。 【００３９】以下、同様にしてアドレス値「００００
Ｈ」〜「１Ｆ４ＦＨ」の範囲に各ドットに対応するドッ
トデータが格納される。 【００４０】メモリ２１に記憶された表示データは、液
晶表示パネルのコモン電極４ライン分の走査期間に同期
して入力されるラッチ信号によって８０×８ビット分ず
つデータラッチ回路２２に読出されてラッチされる。 【００４１】このデータラッチ回路２２にラッチされた
表示データは、セレクト信号に従ってデータセレクト回
路２３が３ビット飛ばしで１ビット毎、具体的には各ア
ドレス領域におけるデータＤ０，Ｄ４を選択する期間、
データＤ１，Ｄ５を選択する期間、データＤ２，Ｄ６を
選択する期間、及びデータＤ３，Ｄ７を選択する期間を
コモン電極１ライン分の走査期間に同期して循環的に繰
返しながら各期間で１６０本のセグメント電極に与える
表示データとして階調処理回路２４へ送るもので、階調
処理回路２４では各１ビットの表示データを階調のない
ドット信号に変換してセグメント出力駆動回路２５に出
力し、各セグメント電極をオン／オフ駆動させる。 【００４２】このように、表示すべきデータの階調ビッ
ト数に合わせてメモリ２１での格納領域を可変設定する
ことで該格納領域内を有効に活用し、このメモリ２１の
書込み／読出しの各アクセスに要する時間を短縮すると
共に、消費電力を低減することが可能となる。 【００４３】なお、上記実施の形態では、メモリ２１に
記憶できる表示データ１ドット当りの最大階調ビット数
を４とし、１ドット当り２ビット（４階調）の表示デー
タと１ドット当り１ビット（中間階調なし）の表示デー
タをメモリ２１に記憶させる場合について例示したが、
本発明はこれらの数値に限定されるものではなく、表示
し得る最大階調ビット数に対して１／２m （ｍ＝１，
２，３，‥‥）の関係を有するビット数の表示データの
みならず、例えば１ドット当り最大６ビットの表示デー
タを記憶可能なメモリで１ドット当り２ビットの表示デ
ータを記憶させる場合など、記憶し得る表示データの階
調ビット数の１／ｎ（ｎ：２以上の自然数）の関係を有
する場合であれば、同様に処理可能となる。 【００４４】その他、本発明は上記実施の形態に限ら
ず、その要旨を逸脱しない範囲内で種々変形して実施す
ることが可能であるものとする。 【００４５】さらに、上記実施の形態には種々の段階の
発明が含まれており、開示される複数の構成要件におけ
る適宜な組合わせにより種々の発明が抽出され得る。例
えば、実施の形態に示される全構成要件からいくつかの
構成要件が削除されても、発明が解決しようとする課題
の欄で述べた課題の少なくとも１つが解決でき、発明の
効果の欄で述べられている効果の少なくとも１つが得ら
れる場合には、この構成要件が削除された構成が発明と
して抽出され得る。 【００４６】 【発明の効果】請求項１記載の発明によれば、表示デー
タの階調数に合わせてメモリの格納領域を有効に活用
し、メモリへのアクセスに要する時間を短縮する一方で
消費電力を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る液晶駆動装置の回
路構成を示すブロック図。 【図２】同実施の形態に係る１ドット当り２ビット（４
階調）の表示データを格納したメモリの状態を例示する
図。 【図３】同実施の形態に係る１ドット当り１ビット（中
間階調なし）の表示データを格納したメモリの状態を例
示する図。 【図４】表示データを格納するメモリの構成を例示する
図。 【図５】図４のメモリに１ドット当り４ビット（１６階
調）の表示データを格納した状態を例示する図。 【符号の説明】 １１…メモリ ２０…制御部 ２１…メモリ ２２…データラッチ回路 ２３…データセレクト回路 ２４…階調処理回路 ２５…セグメント出力駆動回路
路構成を示すブロック図。 【図２】同実施の形態に係る１ドット当り２ビット（４
階調）の表示データを格納したメモリの状態を例示する
図。 【図３】同実施の形態に係る１ドット当り１ビット（中
間階調なし）の表示データを格納したメモリの状態を例
示する図。 【図４】表示データを格納するメモリの構成を例示する
図。 【図５】図４のメモリに１ドット当り４ビット（１６階
調）の表示データを格納した状態を例示する図。 【符号の説明】 １１…メモリ ２０…制御部 ２１…メモリ ２２…データラッチ回路 ２３…データセレクト回路 ２４…階調処理回路 ２５…セグメント出力駆動回路
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６３１ Ｇ０９Ｇ 3/20 ６３１Ｂ
5/00 ５５０ 5/00 ５５０Ｐ
５５０Ｒ
Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｂ
Ｆターム(参考） 2H093 NA51 NC26 ND39
5C006 AA01 AA11 AF02 AF03 AF04
AF45 AF69 BB11 BC11 BC16
BF02 BF04 BF24 FA13 FA47
5C058 AA08 BA07 BA26 BB13
5C080 AA10 BB05 DD08 DD26 EE29
JJ02
5C082 AA01 BA35 BA39 BB51 BD02
CA81 CA84 CB01 DA64 DA65
MM02 MM04
Claims (1)
- 【特許請求の範囲】 【請求項１】液晶表示パネルの複数のセグメント電極と
複数のコモン電極とが互いに対向する複数のドットの数
と、各ドットに対応したドットデータを記憶するドット
データ記憶領域毎の予め定めた階調ビット数に応じた容
量を有し、上記液晶表示パネルに表示する表示データを
記憶するメモリと、 上記液晶表示パネルで表示させる表示データ１ドット当
りの階調ビット数が上記予め定めた階調ビット数の１／
ｎ（ｎ：２以上の自然数）の表示データを供給すると共
に、１／ｎの表示データによる駆動を指定する指定手段
と、 上記指定手段での指定により、各セグメント電極と、隣
接するｎ本のコモン電極が対向するｎ個のドットに対応
する上記１／ｎの表示データを上記メモリの上記ドット
データ記憶領域に纏めて記憶させる記憶制御手段と、 この記憶制御手段により上記メモリの上記ドットデータ
記憶領域に纏めて記憶されたｎ個の１／ｎ表示データを
一括して読出し、読出した１／ｎ表示データをコモン電
極の選択に応じて、対応するセグメント電極に順次供給
駆動する読出し制御手段とを具備したことを特徴とする
液晶駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002094914A JP2003295831A (ja) | 2002-03-29 | 2002-03-29 | 液晶駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002094914A JP2003295831A (ja) | 2002-03-29 | 2002-03-29 | 液晶駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003295831A true JP2003295831A (ja) | 2003-10-15 |
Family
ID=29238672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002094914A Pending JP2003295831A (ja) | 2002-03-29 | 2002-03-29 | 液晶駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003295831A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8310495B2 (en) | 2006-09-19 | 2012-11-13 | Samsung Electronics Co., Ltd. | Method and apparatus for driving display data |
-
2002
- 2002-03-29 JP JP2002094914A patent/JP2003295831A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8310495B2 (en) | 2006-09-19 | 2012-11-13 | Samsung Electronics Co., Ltd. | Method and apparatus for driving display data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7742065B2 (en) | Controller driver and liquid crystal display apparatus using the same | |
| US7660010B2 (en) | Controller driver, liquid crystal display apparatus using the same, and liquid crystal driving method | |
| JP4127510B2 (ja) | 表示制御装置および電子機器 | |
| US6801178B2 (en) | Liquid crystal driving device for controlling a liquid crystal panel and liquid crystal display apparatus | |
| JP4807938B2 (ja) | コントローラドライバ及び表示装置 | |
| US20060262059A1 (en) | Drive circuit for display apparatus and driving method | |
| US8350832B2 (en) | Semiconductor integrated circuit device for display controller | |
| JPWO2003001498A1 (ja) | 画像表示装置及び電子機器 | |
| JP3836721B2 (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
| JP3632589B2 (ja) | 表示駆動装置およびにそれを用いた電気光学装置並びに電子機器 | |
| US8416165B2 (en) | Display device capable of receiving and manipulating image signals having different bit sizes | |
| JP2003295831A (ja) | 液晶駆動装置 | |
| US7466299B2 (en) | Display device | |
| US6542140B1 (en) | Color liquid crystal display and display method thereof | |
| JP3027371B1 (ja) | 表示装置 | |
| JPH04237099A (ja) | 画面表示素子 | |
| JP2003015609A (ja) | 表示装置およびそれを用いた携帯機器 | |
| JP2003296095A (ja) | 表示方法及び装置 | |
| KR100502914B1 (ko) | 플라즈마 디스플레이 패널에서의 어드레스 데이터 처리장치 및 그 방법과, 그 방법을 포함하는 프로그램이저장된 기록매체 | |
| JP2003029716A (ja) | 液晶表示装置及び液晶表示装置の駆動装置及び液晶表示装置の駆動方法 | |
| JP2000137466A (ja) | 液晶駆動装置 | |
| JP5097578B2 (ja) | 信号変換装置、負荷駆動装置、表示装置 | |
| JPH11259037A (ja) | 画像表示方法および画像表示装置 | |
| JPH07193679A (ja) | 複数ライン同時駆動液晶表示装置 | |
| JP2008203564A (ja) | メモリ制御回路、表示制御装置、および表示装置 |