JP2003295811A - 分割ローパスフィルタ配置を用いるスパークル低減方法及び装置 - Google Patents
分割ローパスフィルタ配置を用いるスパークル低減方法及び装置Info
- Publication number
- JP2003295811A JP2003295811A JP2003020384A JP2003020384A JP2003295811A JP 2003295811 A JP2003295811 A JP 2003295811A JP 2003020384 A JP2003020384 A JP 2003020384A JP 2003020384 A JP2003020384 A JP 2003020384A JP 2003295811 A JP2003295811 A JP 2003295811A
- Authority
- JP
- Japan
- Prior art keywords
- low
- circuit
- filtering
- signal
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
るための回路(10)は、入力信号を少なくとも高輝度
信号及び低輝度信号を有する複数の信号に分割するため
のデコンポーザ(12)、隣接画素の相互依存性を低減
するために、前記低輝度信号における上昇過渡部分及び
下降過渡部分を独立してローパスフィルタリングするた
めの分割ローパスフィルタ配置(25)、及び高輝度信
号のための遅延整合回路(14)を含み、スパークル現
象低減済み出力を提供するために、遅延された高輝度信
号はフィルタリングされた低輝度信号と結合される。
Description
CD)を利用するビデオシステムの分野に関わり、特
に、通常白色であるLCOS(Liquid Crystal On Sili
con)画像装置を利用するビデオシステムに関する。
n)はシリコンウェーハ上に形成された1つの大型液晶
と考えられる。シリコンウェーハは微小電極のインクリ
メンタルアレイ(incremental array)に分割される。液
晶の微小インクリメンタル領域は、各微小電極及び共通
電極により生じる電界により影響を受ける。そのような
各々の微小電極及びそれに対応する液晶領域を合わせ
て、画像装置のセルと呼ばれる。各々のセルは独立して
制御可能な画素に対応する。各々の微小電極はまた、セ
ルの光を後方に反射するための鏡でもある。共通電極は
液晶の反対側に配置される。
電極に供給される。本発明の配置が関連する好適なLC
OSシステムにおいては、共通電極の電位は常に8ボル
トである。微小電極アレイにおける他の電極のそれぞれ
は、2つの電圧範囲で動作される。ポジティブ画像のた
めには、電圧は0〜8ボルトの範囲で変化する。ネガテ
ィブ画像のためには、電圧は8〜16ボルトの範囲で変化
する。
光、即ち画像装置の各々のセルに供給される光は、電界
により偏向される。入射光は、光が透過する共通電極に
入射する。各々の液晶セルは、共通電極によりセルに印
加される電界のRMS(Root Mean Square)値(二乗平均
平方根値)に対応して、入力光の偏向を回転させる。一
般に、セルは印加される電界の極性(陽または陰)に対
応しない。むしろ、各画素のセルの輝度は、一般に、セ
ルに入射する光の偏向の回転のみの関数として表され
る。更に、各々のセルについての偏光回転は電界の非線
形関数として表される。セルについての偏向回転は、セ
ルの電極からの反射の前後において液晶を通過する光と
して現れる。それは制御可能な偏光回転である。画像装
置から出る光は略同じ強度を維持するが、偏向性は異な
っている。これは、結局、要求される強度に依存する。
光吸収した画像装置は温度が高くなり過ぎることがあ
り、注意すべきである。画像装置は何らかのスプリアス
(spurious)吸収量により温度が高くなるであろう。
画素に対応する2つのセルの電極電位は異なっているに
違いない。隣接するセルの電極電位が等しくないとき、
両者間の電界はフリンジ電界(fringing field)となっ
ている。フリンジ電界には、要求される電界に対して垂
直方向の何らかの成分がある。これらの垂直成分は、隣
接するミラー間の空間では問題にならない。しかし、ミ
ラー上方の垂直電界成分は、偏向回転を歪めるように影
響を及ぼすであろう。この歪みは実質的に輝度の局所的
増加をもたらす。これは、画素を暗く表示するときに特
有の問題であるが、画素を明るく表示するときは、画素
間の電圧は大きく異ならないためにフリンジ電界はそれ
程大きくならないので、通常は重要な問題にはならな
い。また、暗い画素の輝度を更に高くすることに対して
は大いに注意が必要である。コントラスト比もまた、高
品質の表示装置を製造する上で非常に重要である。十分
な黒レベルを達成することは非常に重要である。通常、
白色である表示装置において、わずかに暗い画像を生じ
させるためには、それに比例するより大きな駆動電圧を
必要とする。両画素の輝度が低く等しくないときでさ
え、しばしば、隣接する画素間には大きな電圧差が必要
とされる。これによりフリンジ電界が生じ、スパークル
と呼ばれる眼にみえる現象が発生する。フリンジ電界の
回転の影響により、この現象はまた表示装置の偏差エラ
ーと呼ばれる。スパークル現象は赤、青及び/または緑
の色を呈し得るが、緑が通常は最も現れ易い色である。
製造工程により、水平方向に隣接する画素はフリンジ電
界の影響をより受け易い。したがって、上記のスパーク
ルの問題を克服するために、何らかの対策が必要とな
る。
って、液晶表示装置における隣接画素の相互依存性を低
減するための回路であって:入力信号を少なくとも高輝
度信号(H)及び低輝度信号(L)を有する複数の信号
に分割するためのデコンポーザ(12);隣接画素の相
互依存性を低減するために、前記低輝度信号における上
昇過渡部分及び下降過渡部分を独立してローパスフィル
タリングするための分割ローパスフィルタ配置(2
5):高輝度信号のための遅延整合回路(14);及び
スパークル現象低減済み出力を提供するために、遅延さ
れた高輝度信号及びフィルタリングされた低輝度信号を
結合する手段(24);より構成される回路を提供す
る。
置における隣接画素の相互依存性を低減するための方法
であって:入力信号を少なくとも高輝度信号及び低輝度
信号に分割する工程(602);隣接画素の相互依存性
を低減するために、前記低輝度信号における上昇過渡部
分及び下降過渡部分を独立してローパスフィルタリング
する工程(604);高輝度信号を前記フィルタリング
された低輝度信号を遅延整合化する工程(606);及
びスパークル現象低減済み出力信号を提供するために、
遅延整合された高輝度信号とフィルタリングされた低輝
度信号とを結合する工程;より構成される方法を提供す
る。
き、隣接画素間の輝度差を低減することにより、上記の
スパークルの問題を解決することができる。デコンポー
ザ12と呼ばれる装置は、図1に示すように、入力時
に、液晶表示装置で隣接画素の相互依存性を低減させる
ために用いられる回路10上において、入力信号を少な
くとも2つの信号に分割する。スパークルまたは偏差エ
ラーはまた、隣接画素の相互依存性として知られる広義
の現象中のサブセットと考えることができる。本発明は
LCOS(Liquid Crystal On Silicon)表示装置のた
めに特に有用であるが、必ずしもこの装置に限定される
ものではない、ことは特記すべきことである。デコンポ
ーザ12は、好適には1つの色成分(赤、緑または青)
の所定輝度をもたらす8ビットビデオ信号の入力信号に
ついて、振幅弁別器としての役割を果たす。
再び互いに加算または結合されるとき、元の信号を得る
ことができるような方式で分解される。本発明の実施形
態に従った方法は更に、分割ローパスフィルタ配置を用
いる低輝度部分(L)を処理し、高輝度部分(H)を遅
延整合させる。好適には、3つの異なるローパスフィル
タを有する分割ローパスフィルタ配列を用いて、低輝度
部分を処理する。1つのローパスフィルタ(図1の符号
19参照)は、その立下り時間を長くするために動作中
の暗い信号または過渡現象に基づいて動作する。他のロ
ーパスフィルタ(図1の符号20参照)は、動作中の明
るい遅延信号または過渡現象より前に動作して過渡現象
を未然に防ぎ、より明るく動作する信号をより早く動作
開始させる。第三のローパスフィルタは狭い正のパルス
の振幅を正確に制御するために動作する。続いて、処理
された低輝度及び高輝度信号は再結合され、画像装置に
送られる。したがって、この改善方法は各々の色(赤、
緑及び青)に対して1つのデコンポーザに依存する。デ
コンポーザは入力信号を二つ以上の成分信号に分割可能
であることは、本発明の主旨の範囲内で理解されるべき
である。
ち閾入力(T)及び輝度入力信号を有するべきである。
閾信号は、輝度信号を高輝度信号と低輝度信号への分割
において用いられる。
信号を少なくとも高輝度信号(H)と少なくとも低輝度
信号(L)とを有する複数の信号に分割するためのデコ
ンポーザ12より構成される。回路10における分割ロ
ーパスフィルタ25は、好適には、立下り時間を長くす
るために動作中の暗い信号または過渡現象に基づいて動
作する遅延回路18により前に動作するローパスフィル
タ19により構成され、そして過渡現象を未然に防ぎ、
動作中の明るい信号をより早く動作開始させるために動
作中の明るい信号または過渡現象より早く動作する他の
ローパスフィルタ20により構成される。分割ローパス
フィルタ配置25はまた更に、他のローパスフィルタ1
7及び他の遅延回路16により構成され、ここで、ロー
パスフィルタ17は通常は線形位相反応と左右対称にな
るように選択される。最後に、分割ローパスフィルタ配
置25は、各々のビデオサンプルについての3つのフィ
ルタ(20、17または19)出力における最大値を選
択することにより、処理された低輝度信号を選択または
形成する最大値選択回路22により構成される。高輝度
信号(H)は、遅延整合回路14を用いて、単に遅延整
合され(処理された高輝度信号を提供するために)、コ
ンバイナまたは加算器回路24を用いて、処理された低
輝度信号により加減される。回路10内の分割ローパス
フィルタ25は、好適には、立下り時間を長くするため
に動作中の暗い信号または過渡現象に基づいて動作する
遅延回路18より前に処理されるローパスフィルタ19
により構成され、動作中の明るい信号または過渡現象の
前に動作し、過渡現象を未然に防ぎ、より明るく動作す
る信号をより早く動作開始させる他のローパスフィルタ
20により構成される。分割ローパスフィルタ配置25
はまた更に、他のローパスフィルタ17及び他の遅延回
路16により構成され、ここで、ローパスフィルタ17
は通常は線形位相反応と左右対称になるように選択され
る。最後に、分割ローパスフィルタ配置25は、各々の
ビデオサンプルに対する3つのフィルタ(20、17ま
たは19)出力における最大値を選択することにより、
処理された低輝度信号を選択または形成する最大値選択
回路22により構成される。高輝度信号(H)は、遅延
整合回路14を用いて、単に遅延整合され(処理された
高輝度信号を提供するために)、コンバイナまたは加算
器24を用いて、処理された低輝度信号により加減され
る。
及び遅延回路18が非常に詳細に示されている。図2
は、遅延回路18を用いた4サンプリング周期の遅延よ
り前にすべて動作する、非上昇係数8/16、4/1
6、2/16、1/16及び1/16を有する非対称の
5タップフィルタを示している。非上昇係数は、パルス
の前縁上の非下降反応を得るのに有用である。図2(図
3及び4に示されるものと同様)に示されるサンプリン
グ遅延器(18、32、34、36及び37)はすべて
Zの変形表示を用いており、ここで、例えば、Z−4は
4クロックラッチ遅延を表し、Z−1は1クロックラッ
チ遅延を表す。ローパスフィルタは、更に好適には、各
々のタップの係数を適切に重み付けするために、倍率回
路31、33及び35により構成される。ローパスフィ
ルタ19は、更に、各タップからの信号を結合するため
のコンバイナ38、及びローパスフィルタ19から得ら
れる出力を規格化するための分周器39とから構成され
る。
が非常に詳細に示されている。図3は、非下降係数1
/16、1/16、2/16、4/16及び8/16を
有する非対称の5タップフィルタを示す。非下降係数
は、パルスの後縁上から非上昇応答を得るのに有用であ
る。ローパスフィルタ20はまた、各タップの係数を適
切に重み付けするための倍率回路52、50及び49と
共に、サンプリング遅延器42、44、46より構成さ
れる。ローパスフィルタ20は、更に、各タップからの
信号を結合するためのコンバイナ54、及びローパスフ
ィルタ20から得られる出力を規格化するための分周器
56から構成される。
及び遅延回路16が非常に詳細に示されている。図4
は、遅延回路16を用いた3サンプリング周期の遅延よ
り前にすべてが動作する、係数3 /16、10/16
及び3/16を有する対称的な3タップフィルタを示
す。ローパスフィルタ17はまた、各タップの係数を適
切に重み付けするための倍率回路68、70及び72と
共に、サンプリング遅延器64、66より構成される。
ローパスフィルタ17は、更に、各タップからの信号を
結合するためのコンバイナ74、及びローパスフィルタ
17から得られる出力を規格化するための分周器76か
ら構成される。
たがったシステム操作の一例がグラフ形式で示されてい
る。この例のための閾値は16にセットされる。パルス
はすべて振幅が30であり、それらの幅は1サンプリン
グから4サンプリングまでの間で変化している。
スパークルを低減するための方法600のフローチャー
トが示されている。方法600は、好適には、入力信号
を少なくとも高輝度信号と低輝度信号とに分割する工程
602、処理された低輝度信号を提供するために、低輝
度信号において上昇過渡部分及び下降過渡部分を独立し
てローパスフィルタでフィルタリングすることにより、
低輝度信号を処理する工程604、及び、フィルタリン
グされた低輝度信号に遅延を伴って高輝度信号を遅延整
合する工程606より構成される。ここで、上昇過渡部
分は前もって処理され、下降過渡部分は遅延される。こ
の処理はまた、スパークルまたは偏差エラーを要望通り
に低減するための、正のパルスのパルス幅拡張化(また
は、負のパルスのパルス幅狭小化)と考えられる。これ
はまた、低輝度信号における立ち上がり及び立ち下がり
形状を変化させることとして考えられる。方法600
は、更に、スパークル現象が低減された出力信号を提供
するために、遅延整合された高輝度信号とフィルタリン
グされた低輝度信号とを結合する工程608より構成さ
れることが可能である。低輝度信号が二つの信号に分割
される場合、ローパスフィルタリング工程604は、第
1フィルタリング値を生成するための第1フィルタリン
グ率に従った低輝度信号のローパスフィルタリング、第
2フィルタリング値を生成するための第2フィルタリン
グ率に従った低輝度信号の遅延整合化とローパスフィル
タリング、及び、結合された工程を用いて、フィルタリ
ング出力として第1または第2フィルタリング値のうち
最大値を選択する工程、から構成される。
分割する場合は、ローパスフィルタリング工程604
は、第1フィルタリング値を生成するための第1フィル
タリング率に従った低輝度信号のローパスフィルタリン
グ、第2フィルタリング値を生成するための第2フィル
タリング率に従った低輝度信号の遅延整合化とローパス
フィルタリング、及び、フィルタリング出力として、結
合された工程を用いて、第1、第2または第3フィルタ
リング値のうち最大値を選択する工程より構成される。
したが、上記実施形態は例示であって、請求項に記載さ
れる本発明の主旨を制限するものではない。
連する遅延回路を備える分割ローパスフィルタ配置及び
遅延整合回路を示すブロック図である。
ルタ配置における遅延回路及びローパスフィルタの更に
詳細なブロック図である。
ルタ配置におけるローパスフィルタの更に詳細なブロッ
ク図である。
ルタ配置における遅延回路及びローパスフィルタの更に
詳細な他のブロック図である。
すグラフである。
ャートである。
とに分割する工程 604 低輝度信号を処理する工程 606 高輝度信号をフィルタリングされた低輝度信号
と遅延整合化する工程 608 遅延整合された高輝度信号とフィルタリングさ
れた低輝度信号とを結合する工程
Claims (12)
- 【請求項1】 液晶表示装置における隣接画素の相互依
存性を低減するための回路であって:入力信号を少なく
とも高輝度信号(H)及び低輝度信号(L)を有する複
数の信号に分割するためのデコンポーザ(12);隣接
画素の相互依存性を低減するために、前記低輝度信号に
おける上昇過渡部分及び下降過渡部分を独立してローパ
スフィルタリングするための分割ローパスフィルタ配置
(25);高輝度信号のための遅延整合回路(14);
及びスパークル現象低減済み出力を提供するために、遅
延された高輝度信号及びフィルタリングされた低輝度信
号を結合する手段(24);より構成される回路。 - 【請求項2】 分割ローパスフィルタ配置(25)は少
なくとも2つのローパスフィルタ(17、19、2
0)、少なくとも1つの関連する遅延回路(16、1
8)、及び最大値選択回路(22)より構成される、請
求項1記載の回路。 - 【請求項3】 少なくとも2つのローパスフィルタ及び
少なくとも1つの関連する遅延回路は、第1ローパスフ
ィルタ回路(20)、関連する遅延回路(16)を伴う
第2ローパスフィルタ回路(17)及び関連する遅延回
路(18)を伴う第3ローパスフィルタ回路(19)よ
り構成され、最大値選択回路(22)は第1、第2また
は第3ローパスフィルタ回路の最大値を選択する、請求
項2記載の回路。 - 【請求項4】 第2ローパスフィルタ回路(17)は線
形位相応答と対照関係にある、請求項3記載の回路。 - 【請求項5】 液晶表示装置はLCOS(Liquid Cryst
al On Silicon)である、請求項1記載の回路。 - 【請求項6】 第3ローパスフィルタ回路(19)は、
4サンプリング周期の遅延より前に処理される、係数8
/16、4/16、2/16、1/16及び1/16を
もつ非対称の5タップフィルタより構成される、請求項
3記載の回路。 - 【請求項7】 第1ローパスフィルタ回路(20)は、
係数1 /16、1/16、2/16、4/16及び8
/16をもつ非対称の5タップフィルタより構成され
る、請求項3記載の回路。 - 【請求項8】 第2ローパスフィルタ回路(17)は、
係数3 /16、10/16、及び3/16をもつ非対
称の3タップフィルタより構成される、請求項3記載の
回路。 - 【請求項9】 液晶表示装置における隣接画素の相互依
存性を低減するための方法であって:入力信号を少なく
とも高輝度信号及び低輝度信号に分割する工程(60
2);隣接画素の相互依存性を低減するために、前記低
輝度信号における上昇過渡部分及び下降過渡部分を独立
してローパスフィルタリングする工程(604);高輝
度信号を前記フィルタリングされた低輝度信号と遅延整
合化する工程(606);及びスパークル現象低減済み
出力信号を提供するために、遅延整合された高輝度信号
とフィルタリングされた低輝度信号とを結合する工程;
より構成される方法。 - 【請求項10】 前記ローパスフィルタは、第1フィル
タリング値を生成するために第1フィルタリング率によ
り前記低輝度信号をローパスフィルタリングする工程、
第2フィルタリング値を生成するために第2フィルタリ
ング率により前記低輝度信号を遅延整合し、ローパスフ
ィルタリングする工程、及び前記結合工程で用いるフィ
ルタリング出力として前記第1及び第2フィルタリング
値の最大値を選択する工程、より構成される、請求項9
記載の回路。 - 【請求項11】 前記ローパスフィルタリング工程は、
第1フィルタリング値を生成するために第1フィルタリ
ング率により前記低輝度信号をローパスフィルタリング
する工程、第2フィルタリング値を生成するために第2
フィルタリング率により前記低輝度信号を遅延整合し、
ローパスフィルタリングする工程、第3フィルタリング
値を生成するために第3フィルタリング率により前記低
輝度信号を遅延整合しローパスフィルタリングする工
程、及び前記第1、第2及び第3フィルタリング値の最
大値を前記結合工程で用いるフィルタリング出力として
選択する工程、より構成される、請求項9記載の回路。 - 【請求項12】 前記ローパスフィルタリング工程は、
前記低輝度信号におけるパルスの立ち上がり及び立ち下
がり端部の形を変える工程により、構成される、請求項
9記載の回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US078778 | 1987-07-28 | ||
US10/078,778 US7535450B2 (en) | 2002-02-19 | 2002-02-19 | Method and apparatus for sparkle reduction using a split lowpass filter arrangement |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003295811A true JP2003295811A (ja) | 2003-10-15 |
JP4937490B2 JP4937490B2 (ja) | 2012-05-23 |
Family
ID=27660311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003020384A Expired - Fee Related JP4937490B2 (ja) | 2002-02-19 | 2003-01-29 | 分割ローパスフィルタ配置を用いるスパークル低減方法及び装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7535450B2 (ja) |
EP (1) | EP1339039B1 (ja) |
JP (1) | JP4937490B2 (ja) |
KR (1) | KR100938662B1 (ja) |
CN (1) | CN100430993C (ja) |
MX (1) | MXPA03001401A (ja) |
MY (1) | MY135581A (ja) |
TW (1) | TW588319B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7119774B2 (en) * | 2001-03-09 | 2006-10-10 | Thomson Licensing | Reducing sparkle artifacts with low brightness filtering |
US20020126079A1 (en) * | 2001-03-09 | 2002-09-12 | Willis Donald Henry | Reducing sparkle artifacts with low brightness slew rate limiting |
US7495640B2 (en) * | 2001-03-12 | 2009-02-24 | Thomson Licensing | Reducing sparkle artifacts with post gamma correction slew rate limiting |
US6961039B2 (en) * | 2002-02-19 | 2005-11-01 | Thomson Licensing S.A. | Method and apparatus for sparkle reduction by reactive and anticipatory slew rate limiting |
JP4777134B2 (ja) | 2006-04-28 | 2011-09-21 | キヤノン株式会社 | 画像投射装置 |
JP4829802B2 (ja) * | 2007-01-26 | 2011-12-07 | Necディスプレイソリューションズ株式会社 | 画質改善装置および画質改善方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04282689A (ja) * | 1991-03-12 | 1992-10-07 | Matsushita Electric Ind Co Ltd | 階調補正装置 |
JP2000321559A (ja) * | 1999-05-14 | 2000-11-24 | Sony Corp | プラズマアドレス型表示装置のクロストーク補正装置およびプラズマアドレス型表示装置 |
JP2002358057A (ja) * | 2001-03-09 | 2002-12-13 | Thomson Licensing Sa | 低輝度処理による閃光効果の低減 |
JP2002366125A (ja) * | 2001-03-09 | 2002-12-20 | Thomson Licensing Sa | 低いスルーレート制限によるスパークルアーチファクトの低減 |
JP2004004548A (ja) * | 2002-02-19 | 2004-01-08 | Thomson Licensing Sa | 反応及び先行スルーレート制限によるスパークル低減方法及び装置 |
JP4271895B2 (ja) * | 2001-03-09 | 2009-06-03 | トムソン ライセンシング | 低い明度フィルタリングによってスパークルアーチファクトを低減する方法および回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8329109D0 (en) * | 1983-11-01 | 1983-12-07 | Rca Corp | Perceived signal-to-noise ratio of displayed images |
US5019904A (en) * | 1989-12-04 | 1991-05-28 | Campbell Jack J | Scan converter with adaptive vertical filter for single bit computer graphics systems |
JP2558193B2 (ja) * | 1991-09-09 | 1996-11-27 | 池上通信機株式会社 | 被検体表面の撮像及び検査装置 |
GB9223492D0 (en) | 1992-11-10 | 1992-12-23 | Display Research Lab | Processing of signals for interlaced display |
JP3454623B2 (ja) | 1995-11-28 | 2003-10-06 | 三洋電機株式会社 | π/4シフトQPSK直交変調装置 |
US6211859B1 (en) * | 1997-03-10 | 2001-04-03 | Chips & Technologies, Llc | Method for reducing pulsing on liquid crystal displays |
KR19980079061A (ko) * | 1997-04-30 | 1998-11-25 | 배순훈 | 휘도 및 색 신호 분리 방법 및 이를 수행하기 위한 휘도 및 색 신호 분리 회로 |
EP1072032A1 (en) | 1998-04-03 | 2001-01-31 | Fed Corporation | Improved pixel driver for accurate and finer gray scale resolution |
JP3636641B2 (ja) | 1999-08-20 | 2005-04-06 | セイコーエプソン株式会社 | 電気光学装置 |
US6727872B2 (en) | 2001-01-22 | 2004-04-27 | Brillian Corporation | Image quality improvement for liquid crystal display |
US7495640B2 (en) | 2001-03-12 | 2009-02-24 | Thomson Licensing | Reducing sparkle artifacts with post gamma correction slew rate limiting |
US6753870B2 (en) * | 2002-01-30 | 2004-06-22 | Sun Microsystems, Inc. | Graphics system configured to switch between multiple sample buffer contexts |
-
2002
- 2002-02-19 US US10/078,778 patent/US7535450B2/en not_active Expired - Fee Related
-
2003
- 2003-01-29 JP JP2003020384A patent/JP4937490B2/ja not_active Expired - Fee Related
- 2003-02-10 EP EP03290321A patent/EP1339039B1/en not_active Expired - Lifetime
- 2003-02-14 MX MXPA03001401A patent/MXPA03001401A/es active IP Right Grant
- 2003-02-14 TW TW092103064A patent/TW588319B/zh not_active IP Right Cessation
- 2003-02-18 KR KR1020030010030A patent/KR100938662B1/ko active IP Right Grant
- 2003-02-18 MY MYPI20030552A patent/MY135581A/en unknown
- 2003-02-19 CN CNB031061559A patent/CN100430993C/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04282689A (ja) * | 1991-03-12 | 1992-10-07 | Matsushita Electric Ind Co Ltd | 階調補正装置 |
JP2000321559A (ja) * | 1999-05-14 | 2000-11-24 | Sony Corp | プラズマアドレス型表示装置のクロストーク補正装置およびプラズマアドレス型表示装置 |
JP2002358057A (ja) * | 2001-03-09 | 2002-12-13 | Thomson Licensing Sa | 低輝度処理による閃光効果の低減 |
JP2002366125A (ja) * | 2001-03-09 | 2002-12-20 | Thomson Licensing Sa | 低いスルーレート制限によるスパークルアーチファクトの低減 |
JP4271895B2 (ja) * | 2001-03-09 | 2009-06-03 | トムソン ライセンシング | 低い明度フィルタリングによってスパークルアーチファクトを低減する方法および回路 |
JP2004004548A (ja) * | 2002-02-19 | 2004-01-08 | Thomson Licensing Sa | 反応及び先行スルーレート制限によるスパークル低減方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4937490B2 (ja) | 2012-05-23 |
CN1440019A (zh) | 2003-09-03 |
MY135581A (en) | 2008-05-30 |
MXPA03001401A (es) | 2005-02-14 |
US7535450B2 (en) | 2009-05-19 |
CN100430993C (zh) | 2008-11-05 |
KR100938662B1 (ko) | 2010-01-25 |
TW588319B (en) | 2004-05-21 |
TW200307904A (en) | 2003-12-16 |
EP1339039A1 (en) | 2003-08-27 |
KR20030069835A (ko) | 2003-08-27 |
EP1339039B1 (en) | 2012-07-04 |
US20030156091A1 (en) | 2003-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100868301B1 (ko) | 입력 비디오 신호의 프레임 속도를 증가시키고 및 배가하는 방법과, 입력 비디오 신호에 대한 프레임 속도 배율기 및 배가기 | |
FR2790584A1 (fr) | Procede de pilotage d'un afficheur a cristal liquide | |
CN100435589C (zh) | 利用低亮度过滤减少非自然闪烁信号 | |
KR100882209B1 (ko) | 액정 이미저에서 스파클 결함을 감소시키는 방법 및 장치 | |
US7071909B2 (en) | Reducing sparkle artifacts with low brightness processing | |
JP2003295811A (ja) | 分割ローパスフィルタ配置を用いるスパークル低減方法及び装置 | |
US20020145583A1 (en) | Drive circuit for display apparatus | |
JP4342805B2 (ja) | 反応及び先行スルーレート制限によるスパークル低減方法及び装置 | |
KR101267952B1 (ko) | 공간 광 변조(slm) 디스플레이 시스템에 의해 제공된 영상을 개선하는 방법 및 장치 | |
KR20020072503A (ko) | 저 광도의 슬루율 제한을 통해 스파클 결함을 감소시키기위한 방법 및 회로 | |
JP2000221948A (ja) | 色ムラ補正装置 | |
JP2000221467A (ja) | 液晶パネルの輝度むら補正装置 | |
CN114974137A (zh) | 显示装置及影像处理方法 | |
JPH0973286A (ja) | 液晶表示装置 | |
JPH02207295A (ja) | カラー液晶表示装置 | |
JPH0514840A (ja) | 映像信号処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090908 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4937490 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |