JP2003288963A - シールドコネクタ - Google Patents

Abstract

(57)【要約】 【課題】小型化、コスト低減を図ったシールドコネクタ 【解決手段】オス側シールドシェルを第１のシールドシ
ェル２３と第２のシールドシェル２４とに分割し、第１
のシールドシェル２３は、第１のシールドタブ２５を介
して、コンパレータ４３の一方の入力端子に接続され、
その間から分岐して５［ｋΩ］のプルアップ抵抗Ｒ１を
介して、電源４１に接続されている。第２のオス側シー
ルドシェル２４は、第２のシールドタブ２６を介して、
筐体ＧＮＤ７に接地されている。コンパレータ４３の他
方の入力端子には、基準電位４４が接続されており、当
該基準電位４４は筐体ＧＮＤ７に接地されている。コン
パレータ４３は、一方の入力端子から入力された電位を
他方の入力端子に接続された基準電位４４と比較し、嵌
合／非嵌合の２値化を行う。シールド線６に接続された
メスコネクタのメス側シールドシェル３３が２つのオス
側シールドシェル２３、２４を接続することにより、シ
ールドコネクタの完全嵌合が検知される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シールド線を接続
するシールドコネクタに関し、特に完全嵌合の検知が可
能なシールドコネクタに関する。

【０００２】

【従来の技術】シールドコネクタの接続作業において当
該コネクタの接続が確実にされたか否かの確認は、目視
による確認では不十分であるため、完全嵌合を検知する
機能を付加したコネクタが提案されている。

【０００３】特開平１０−１９９６０６号では、オスコ
ネクタ及びメスコネクタに嵌合検知用接触端子を設け、
コネクタの完全嵌合と同時にこれらの嵌合検知用接触端
子が接触するように構成し、オスコネクタの嵌合検知用
接触端子に接続された完全嵌合検知回路が閉成されるこ
とにより、完全嵌合の電気的な検知を行っている。

【０００４】

【発明が解決しようとする課題】しかしながら、上記技
術においては、通電用の主端子と、完全嵌合の電気的な
検知を行うための嵌合検知用接触端子とが分離して設け
られているため、シールドコネクタ全体の大型化を招く
問題がある。

【０００５】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、完全嵌合の検知が可能なシ
ールドコネクタの小型化を図ることを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、ノイズを遮断するノイズ遮断手段
と、シールドコネクタの実質的に完全な嵌合を検知する
完全嵌合検知手段とを備えたシールドコネクタであっ
て、前記ノイズ遮断手段が、前記完全嵌合検知手段の一
部であるシールドコネクタが提供される。

【０００７】シールドコネクタに具備されたノイズを遮
断するノイズ遮断手段を、シールドコネクタの実質的に
完全な嵌合を検知する完全嵌合検知手段の一部として利
用する。

【０００８】

【発明の効果】本発明によれば、ノイズ遮断手段を完全
嵌合検知手段の一部として利用することにより、嵌合検
知用接触端子を設ける必要がなくなり、完全嵌合の検知
が可能なシールドコネクタの小型化を図ることが可能と
なる。

【０００９】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。

【００１０】図１は、本発明の実施形態における全体構
成を示す斜視図である。また、図２は本発明の実施形態
におけるオスコネクタ２を示す断面図であり、図３は本
発明の実施形態におけるメスコネクタ３を示す断面図で
ある。図４及び図５は、本発明の実施形態における完全
嵌合検知機能を示すブロック図であり、図４は非嵌合
時、図５は完全嵌合時を示す。

【００１１】図１から図３に示すように、本発明におけ
るシールドコネクタ１は、シールド線６同士、或いはシ
ールド線６と電子回路等とを接続するための手段であ
る。なお、図１〜３には、一方のシールド線６のみを図
示し、他方のシールド線及び電子回路については図示し
ていない。シールドコネクタ１は、筐体５に取り付けら
れたオスコネクタ２（一方のシールドコネクタ）と、シ
ールド線６に接続されたメスコネクタ３（他方のシール
ドコネクタ）とから構成される。このシールドコネクタ
１は、メスコネクタ３がオスコネクタ２に挿入され、こ
れらが実質的に完全に嵌合されると、シールド線６同
士、或いはシールド線６と電子回路等とを通電可能な状
態となる。さらに、この嵌合と同時に、シールド線６の
シールド層６ｂから、後述するメス側シールドシェル３
３（ノイズ遮断手段）と２つのオス側シールドシェル２
３、２４（分割されたノイズ遮断手段）を経由して、筐
体５に至るシールド構造が形成される。このシールド構
造により、外部からの電磁的又は静電気的なノイズを影
響を減少するとともに、内部からのノイズを輻射も減少
する。なお、一般的に、筐体５にはアルミダイキャスト
等の工法により作られた金属製のものが用いられる。

【００１２】図１及び図２に示すように、オスコネクタ
２は、オス側アウターハウジング２１と、オス側主端子
２２と、第１のオス側シールドシェル２３と、第２のオ
ス側シールドシェル２４と、第１のシールドタブ２５
と、第２のシールドタブ２６と、オス側インナーハウジ
ング２７とから構成されている。

【００１３】オス側インナーハウジング２７は、一方の
端部にメスコネクタ３のメス側インナーハウジング３４
が挿入される凹部２７ａを具備した概略円柱形状であ
り、その実質的に中心をオス側主端子２２が貫通し、そ
の両端部が突出して設けられている。当該オス側インナ
ーハウジング２７の周囲には、シールド構造を形成する
ための概略半円筒形状の第１のオス側シールドシェル２
３及び第２のシールドシェル２４が互いに接触すること
なく分割して設けられている。なお、嵌合時には、この
２つのオス側シールドシェル２３、２４により形成され
る外周より大きな内径を有する後述するメス側シールド
シェル３３が、当該分割された２つのオス側シールドシ
ェル２３、２４を覆うため、シールド性能を維持するこ
とが出来る。

【００１４】第１のシールドシェル２３の一方の端部に
は、後述する筐体５内の完全嵌合検知回路４に接続され
る第１のシールドタブ２５が形成されている。また、第
２のシールドシェル２６の一方の端部には、筐体５に接
続される第２のシールドタブ２６が形成されている。

【００１５】さらに、当該２つのオス側シールドシェル
２３、２４の外側には、筐体５へ取り付けるための台座
部２８を具備した概略円筒形状のオス側アウターハウジ
ング２１が設けられている。当該オス側アウターハウジ
ング２１には、第１のシールドタブ２５が筐体５から絶
縁され、この第１のシールドタブ２５の先端部が当該オ
ス側アウターハウジング２１から突出するように設けら
れている。当該オス側アウターハウジング２１の台座部
２８の各角近傍には４つの取付孔２８ａが具備されてい
る。また、当該オス側アウターハウジング２１の概略円
筒形状の外周には、メスコネクタ３の嵌合の際に、当該
嵌合方向を中心とした回転方向の位置決めを行うための
一筋の凸部２１ａが形成されている。

【００１６】図１及び図２に示すように、当該オスコネ
クタ２は、取付孔２８ａを介してネジ等を取り付けて筐
体５に固定することにより、オス側インナーハウジング
２７に具備されたオス側主端子２２の一方の端部と第１
のシールドタブ２５とが、筐体５の内部に挿入されると
ともに、第２のシールドタブ２６が筐体５に接続され、
導通する。

【００１７】図１及び図３に示すように、メスコネクタ
３は、メス側アウターハウジング３１と、メス側主端子
３２と、メス側シールドシェル３３と、メス側インナー
ハウジング３４とから構成されている。

【００１８】メス側インナーハウジング３４は、概略円
筒形状であり、その内部にシールド線６の電線６ａを圧
着したメス側主端子３２を有している。そして、当該メ
ス側インナーハウジング３４の外周には、オスコネクタ
２との嵌合側に２つのオス側シールドシェル２３、２４
から形成される外径より若干大きな内径の概略円筒形状
を有し、シールド線６との接続側に頂点部のない概略円
錐形状を有するメス側シールドシェル３３が設けられて
いる。さらに、このメス側シールドシェル３３の外周に
は、オスコネクタ２との嵌合側にオス側アウターハウジ
ング２１の外径より若干大きな内径を有する概略円筒形
状を有し、段差を介してシールド線６との接続側にシー
ルド線６の外径より大きな内径を有する概略円筒形状を
有するメス側アウターハウジング３１が設けられてい
る。また、メス側アウターハウジング３１の概略円筒形
状の内側表面には、オス側アウターハウジング２１に形
成された凸部２１ａが挿入される一筋の凹部３１ａが形
成されている。

【００１９】例えば筐体５の内部には、図４及び図５に
示すような完全嵌合検知回路４が具備されている。この
完全嵌合検知回路４は、完全嵌合検知用の５［Ｖ］の電
源４１と、プルアップ抵抗Ｒ１と、コンパレータ４３と
から構成される。

【００２０】第１のオス側シールドシェル２３に接続さ
れた第１のシールドタブ２５は、コンパレータ４３の一
方の入力端子に接続されており、その間から分岐して５
［ｋΩ］のプルアップ抵抗Ｒ１を介して、電源４１に接
続されている。第２のオス側シールドシェル２４に接続
された第２のシールドタブ２６は、筐体ＧＮＤ７に接地
されている。コンパレータ４３の他方の入力端子には、
基準電位４４が接続されており、当該基準電位４４は筐
体ＧＮＤ７に接地されている。

【００２１】コンパレータ４３は、一方の入力端子から
入力された電位を他方の入力端子に接続された基準電位
４４と比較し、嵌合／非嵌合の２値化を行う。そして、
例えば、当該２値化された結果をランプ等で表示するこ
とにより、完全嵌合が達成されたことを電気的に検知す
ることが可能となる。また、例えば、当該２値化された
結果を全体システムの制御を行うＣＰＵに出力し、当該
ＣＰＵが２値化された結果に基づいて電線６ａに流れる
強電の遮断等の制御を行っても良い。

【００２２】次に作用について説明する。

【００２３】なお、以下の説明において、嵌合時におけ
る第１のオス側シールドシェル２３と第２のオス側シー
ルドシェル２４との間の接触抵抗Ｒ２の最悪値は１０
［ｍΩ］とする。

【００２４】まず、オスコネクタ２とメスコネクタ３と
が非嵌合の場合について説明する。

【００２５】図４に示すように、第１のオス側シールド
シェル２３と、第２のオス側シールドシェル２４との間
が開放されているため、完全嵌合検知回路４に接続され
た第１のシールドタブ２５の電位は、電源４１にプルア
ップされて５［Ｖ］となる。また、第２のシールドタブ
２６の電位は、筐体ＧＮＤ７に接地されているため０
［Ｖ］である。コンパレータ４３は、入力端子にそれぞ
れ入力された第１のシールドタブ２５の電位５［Ｖ］と
基準電位４４とを比較し、嵌合／非嵌合の２値化された
結果を出力する。当該２値化された結果をランプ等で表
示したり、或いは強電遮断等の制御を行っても良い。

【００２６】次に、メスコネクタ３とオスコネクタ２と
を嵌合させた場合について説明する。

【００２７】メス側アウターハウジング３１に形成され
た凹部３１ａをオス側アウターハウジング２１ａに位置
決めし、メス側アウターハウジング３１をオス側アウタ
ーハウジング３１に挿入する。さらに、メス側主端子３
２とオス側主端子２２とが十分に係合するまでメスコネ
クタ３をオスコネクタ２に挿入することにより、完全嵌
合な状態となる。この状態において図５に示すように、
メス側シールドシェル３３により第１のオス側シールド
シェル２３と第２のオス側シールドシェル２４とが短絡
される。

【００２８】この際、電源４１の５［Ｖ］は、プルアッ
プ抵抗Ｒ１の５［ｋΩ］と２つのオス側シールドシェル
２３、２４の間の接触抵抗Ｒ２の最悪値１０［ｍΩ］と
で分圧されるため、完全嵌合検知回路４に接続された第
１のオス側シールドタブ２５の電位は、１０［ｍΩ］／
（５［ｋΩ］＋１０［ｍΩ］）×５［Ｖ］＝０．０００
０１［Ｖ］≒０［Ｖ］となる。

【００２９】コンパレータ４３は、一方の入力端子に入
力された上記の第１のオス側シールドタブ２５の電位０
［Ｖ］と基準電位４４とを比較し、嵌合／非嵌合の２値
化された結果を出力する。当該２値化された結果をラン
プ等で表示したり、或いは強電遮断等の制御を行っても
良い。このように、嵌合／非嵌合時における第１のオス
側シールドシェルに接続された第１のシールドタブの電
位と基準電位とを比較することにより、実質的に完全な
嵌合を検知することが可能となる。

【００３０】以上のように、オス側シールドシェルを２
つに分割し、当該２つのオス側シールドシェルと１つの
メス側シールドシェルとを完全嵌合の検知のための端子
として利用して、オスコネクタがメスコネクタに実質的
に完全に嵌合した際に、２つのオス側シールドシェルが
接続され、完全嵌合検知回路がシールドコネクタの実質
的に完全な嵌合を検知することにより、シールドコネク
タの小型化、コスト低減を図ることが可能となる。

【００３１】また、嵌合時、即ち図５に示す状態の場合
には、メス側シールドシェル３３を介して第１のオス側
シールドシェル２３と第２のシールドシェル２４との間
に、５［Ｖ］／（５［ｋΩ］＋１０［ｍΩ］）≒１［ｍ
Ａ］の微小電流が定常的に通電される。

【００３２】このように、第１のオス側シールドシェル
を電源に接続し、第２のオス側シールドシェルを接地す
ることにより、完全嵌合中に常時微小電流が通電され、
シールドシェル間の酸化物を除去し、シールド性能を維
持することが可能となる。

【００３３】以下に、複数個のシールドコネクタ１の完
全嵌合を検知する場合について説明する。

【００３４】図６は、本発明の実施形態における複数の
シールドコネクタ１の完全嵌合の検知に適用する場合の
並列の回路図の例である。図７は、本発明の実施形態に
おける複数のシールドコネクタ１の完全嵌合の検知に適
用する場合の直列の回路図の例である。なお、図６及び
図７はいずれも非嵌合時を示す。また、図６及び図７に
おいて、３つのシールドコネクタ１について説明してい
るが、シールドコネクタ１の数はこれに限定されず、２
以上のシールドコネクタ１に適用することが出来る。

【００３５】複数のシールドコネクタ１の完全嵌合を、
各シールドコネクタ１毎に検知する必要がある場合、図
６に示すように、３つの各シールドコネクタ１にそれぞ
れ、５［Ｖ］の完全嵌合検知用の電源４１と、プルアッ
プ抵抗Ｒ１と、コンパレータ４３とを上述した接続関係
でそれぞれ並列に具備させ、各シールドコネクタ１毎に
独立した完全嵌合検知回路４を具備させる。

【００３６】このように、複数のシールドコネクタ１に
対して、各シールドコネクタ１毎に並列に完全嵌合検知
回路４を具備させることにより、他のシールドコネクタ
１の嵌合状態に影響されることなく、各シールドコネク
タ１毎に独立して完全嵌合の検知が可能となる。

【００３７】また、複数のシールドコネクタ１の完全嵌
合の検知において、全てのシールドコネクタ１の完全嵌
合のみを検知すれば良いような場合には、図７に示すよ
うに、第１のシールドコネクタ１１の第１のオス側シー
ルドシェル２３１を、第１のシールドコネクタ１１の第
１のシールドタブ２５１及びプルアップ抵抗Ｒ１を介し
て、完全嵌合検知用の電源５１に接続し、その間から分
岐してコンパレータ４３の一方の入力端子に接続する。
そして、第１のシールドコネクタ１１の第２のオス側シ
ールドシェル２４１と第２のシールドコネクタ１２の第
１のオス側シールドシェル２３２とを、第１のシールド
コネクタ１１の第２のシールドタブ２６１と第２のシー
ルドコネクタ１２の第１のシールドタブ２５２とを介し
て接続する。さらに、第２のシールドコネクタ１２の第
２のオス側シールドシェル２４２と第３のシールドコネ
クタ１３の第１のオス側シールドシェル２３３とを、第
２のシールドコネクタ１２の第２のシールドタブ２６２
と第３のシールドコネクタ１３の第１のシールドタブ２
５３とを介して接続する。さらに、第３のシールドコネ
クタ１３の第２のオス側シールドシェル２４３を、第３
のシールドコネクタ１３の第２のシールドタブ２６３を
介して筐体ＧＮＤ７に接地する。このように、各オス側
シールドシェル２３、２４を直列で接続し、３つのシー
ルドコネクタ１に対して、１つの５［Ｖ］の完全嵌合検
知用の電源４１と、１つのプルアップ抵抗Ｒ１と、１つ
のコンパレータ４３とを具備させ、全てのシールドコネ
クタ１に対して一つの完全嵌合検知回路４を具備させ
る。

【００３８】図７に示すような完全嵌合検知回路４の場
合には、第１のシールドコネクタ１１に具備されたメス
側シールドシェル３３１が当該シールドコネクタ１１の
２つのオス側シールドシェル２３１、２４１を接続し、
且つ第２のシールドコネクタ１２に具備されたメス側シ
ールドシェル３３２が当該シールドコネクタ１２の２つ
のオス側シールドシェル２３２、２４２を接続し、且つ
第３のシールドコネクタ１３に具備されたメス側シール
ドシェル３３３が当該シールドコネクタ１３の２つのオ
ス側シールドシェル２３３、２４３を接続した場合に、
実質的に完全な嵌合が検知される。

【００３９】このように、複数のシールドコネクタ１の
完全嵌合の検知において、全てのシールドコネクタ１の
完全嵌合のみを検知すれば良いような場合に、全てのシ
ールドコネクタ１に対して一つの完全嵌合検知回路４を
具備させることにより、完全嵌合検知回路４を簡略化す
ることが可能となる。なお、この場合は、第１のシール
ドコネクタ１１の第２のシールドタブ２６１及び第２の
シールドコネクタ１２の第２のシールドコネクタ１２の
第２のシールドタブ２６２の形状を第１のシールドタブ
２５の形状と同様の形状に、即ち、筐体５から絶縁し、
オス側アウターハウジング２１から突出するような形状
にする必要がある。

【００４０】複数のシールドコネクタ１を用いる場合
に、各シールドコネクタ１の完全嵌合の検知の必要性に
応じて、適宜上記の並列な接続及び直列な接続を適宜選
択することが出来る。

【００４１】なお、上記の完全嵌合検知回路４に、以下
に述べる図８及び図９に示す完全嵌合検知回路４を適用
しても良い。

【００４２】完全嵌合検知回路４の他の実施形態とし
て、完全嵌合検知回路４を図８及び図９に示すような回
路としても良い。図８及び図９は、本発明の実施形態に
おける完全嵌合検知機能を示すブロック図であり、図８
は非嵌合時、図９は完全嵌合時を示す。

【００４３】図８及び図９に示すように、第１のオス側
シールドシェル２３に接続された第１のシールドタブ２
５は、差動アンプ４２の一方の入力端子に接続されてお
り、その間から分岐して５［ｋΩ］のプルアップ抵抗Ｒ
１を介して、完全嵌合検知用の５［Ｖ］の電源４１に接
続されている。第２のオス側シールドシェル２４に接続
された第２のシールドタブ２６は、制御系ＧＮＤ８に接
地された差動アンプ４２の他方の入力端子に接続されて
おり、その間から分岐して筐体ＧＮＤ７に接地されてい
る。差動アンプ４２は、２つの入力端子から入力された
第１のシールドタブ２５と第２のシールドタブ２６との
電位の差を出力端子から増幅して出力し、コンパレータ
４３がこの増幅された電位差と基準電位４４とを比較し
て、嵌合／非嵌合の２値化を行う。そして、例えば、当
該２値化された結果をランプ等で表示をすることによ
り、完全嵌合が達成されたことを電気的に検知すること
が可能となる。また、例えば、当該２値化された結果を
全体システムの制御を行うＣＰＵに出力し、当該ＣＰＵ
が２値化された結果に基づいて強電遮断等の制御を行っ
ても良い。このように差動アンプ４２等を用いて、制御
系ＧＮＤ８と筐体ＧＮＤ７とを分離することにより、よ
り精度良く完全嵌合の検知を行うことが可能となる。

【００４４】次に、作用について説明する。

【００４５】なお、先述の実施形態と同様に、以下の説
明において、嵌合時における第１のオス側シールドシェ
ル２３と第２のオス側シールドシェル２４との間の接触
抵抗Ｒ２の最悪値は１０［ｍΩ］とする。

【００４６】まず、オスコネクタ２とメスコネクタ３と
が非嵌合の場合について説明する。

【００４７】図８に示すように、第１のオス側シールド
シェル２３と、第２のオス側シールドシェル２４との間
が開放されているため、完全嵌合検知回路４に接続され
た第１のシールドタブ２５の電位は、電源４１にプルア
ップされて５［Ｖ］となる。また、第２のシールドタブ
２６の電位は、筐体ＧＮＤ７に接地されているため０
［Ｖ］である。差動アンプ４２はこれらの電位差５
［Ｖ］を増幅してコンパレータ４３に出力し、当該コン
パレータ４３は、当該増幅された電位差と基準電位４４
とを比較し、嵌合／非嵌合の２値化された結果を出力す
る。

【００４８】次に、メスコネクタ３とオスコネクタ２と
を嵌合させる場合について説明する。

【００４９】完全嵌合な状態になることによって、図９
に示すように、メス側シールドシェル３３により第１の
オス側シールドシェル２３と第２のオス側シールドシェ
ル２４とが短絡される。

【００５０】この際、電源４１の５［Ｖ］は、プルアッ
プ抵抗Ｒ１の５［ｋΩ］と２つのオス側シールドシェル
２３、２４の間の接触抵抗Ｒ２の最悪値１０［ｍΩ］と
で分圧されるため、完全嵌合検知回路４に接続された第
１のオス側シールドタブ２５の電位は、１０［ｍΩ］／
（５［ｋΩ］＋１０［ｍΩ］）×５［Ｖ］＝０．０００
０１［Ｖ］≒０［Ｖ］となる。

【００５１】差動アンプ４２はこれらの電位差０［Ｖ］
をコンパレータ４３に増幅して出力し、コンパレータ４
３は、当該増幅された電位差と基準電位４４とを比較
し、嵌合／非嵌合の２値化された結果を出力する。この
ように、嵌合／非嵌合時における第１のオス側シールド
シェルに接続された第１のシールドタブの電位と、第２
のオス側シールドシェルに接続された第２のシールドタ
ブの電位とを少なくとも比較し、当該比較結果と基準電
位とを比較することにより、実質的に完全な嵌合をより
精度良く検知することが可能となる。

【００５２】さらに、上述の実施形態と同様に、嵌合時
には、メス側シールドシェル３３を介して第１のオス側
シールドシェル２３と第２のシールドシェル２４との間
に、５［Ｖ］／（５［ｋΩ］＋１０［ｍΩ］）≒１［ｍ
Ａ］の微小電流が定常的に通電するため、形成される酸
化膜を除去し、シールド性能を維持することが可能にな
る。

【００５３】なお、本発明の実施形態におけるオス側、
メス側の関係は、上述の関係に限定されず、これと逆の
関係であっても良い。

【００５４】なお、以上説明した実施形態は、本発明の
理解を容易にするために記載されたものであって、本発
明を限定するために記載されたものではない。したがっ
て、上記の実施形態に開示された各要素は、本発明の技
術的範囲に属する全ての設計変更や均等物をも含む趣旨
である。

【図面の簡単な説明】

【図１】本発明の実施形態における全体構成を示す斜視
図である。

【図２】本発明の実施形態におけるオスコネクタを示す
断面図である。

【図３】本発明の実施形態におけるメスコネクタを示す
断面図である。

【図４】本発明の実施形態における非嵌合時の完全嵌合
検知機能を示すブロック図である。

【図５】本発明の実施形態における完全嵌合時の完全嵌
合検知機能を示すブロック図である。

【図６】本発明の実施形態における複数個のコネクタの
完全嵌合の検知に適用する場合の並列の回路図の例であ
る。

【図７】本発明の実施形態における複数個のコネクタの
完全嵌合の検知に適用する場合の直列の回路図の例であ
る。

【図８】本発明の他の実施形態における非嵌合時の完全
嵌合検知機能を示すブロック図である。

【図９】本発明の他の実施形態における完全嵌合時の完
全嵌合検知機能を示すブロック図である。

【符号の説明】

１…シールドコネクタ １１…第１のシールドコネクタ １２…第２のシールドコネクタ １３…第３のシールドコネクタ ２…オスコネクタ ２１…オス側アウターハウジング ２１ａ…凸部 ２２…オス側主端子 ２３…第１のオス側シールドシェル ２３１…第１のシールドコネクタの第１のオス側シール
ドシェル ２３２…第２のシールドコネクタの第１のオス側シール
ドシェル ２３３…第３のシールドコネクタの第１のオス側シール
ドシェル ２４…第２のオス側シールドシェル ２４１…第１のシールドコネクタの第２のオス側シール
ドシェル ２４２…第２のシールドコネクタの第２のオス側シール
ドシェル ２４３…第３のシールドコネクタの第２のオス側シール
ドシェル ２５…第１のシールドタブ ２５１…第１のシールドコネクタの第１のシールドタブ ２５２…第２のシールドコネクタの第１のシールドタブ ２５３…第３のシールドコネクタの第１のシールドタブ ２６…第２のシールドタブ ２６１…第１のシールドコネクタの第２のシールドタブ ２６２…第２のシールドコネクタの第２のシールドタブ ２６３…第３のシールドコネクタの第２のシールドタブ ２７…オス側インナーハウジング ２７ａ…凹部 ２８…台座部 ２８ａ…取付孔 ３…メスコネクタ ３１…メス側アウターハウジング ３１ａ…凹部 ３２…メス側主端子 ３３…メス側シールドシェル ３３１…第１のシールドコネクタのメス側シールドシェ
ル ３３２…第２のシールドコネクタのメス側シールドシェ
ル ３３３…第３のシールドコネクタのメス側シールドシェ
ル ３４…メス側インナーハウジング ４…完全嵌合検知回路 ４１…電源 ４２…差動アンプ ４３…コンパレータ ５…筐体 ６…シールド線 ６ａ…電線 ６ｂ…シールド層 ７…筐体ＧＮＤ ８…制御系ＧＮＤ Ｒ１…プルアップ抵抗 Ｒ２…オス側シールドシェル間の抵抗

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ノイズを遮断するノイズ遮断手段と、シ
   ールドコネクタの実質的に完全な嵌合を検知する完全嵌
   合検知手段とを備えたシールドコネクタであって、 前記ノイズ遮断手段が、前記完全嵌合検知手段の一部で
   あるシールドコネクタ。
2. 【請求項２】 少なくとも一方の前記シールドコネクタ
   が、少なくとも２つに分割されたノイズ遮断手段を有
   し、 前記一方のシールドコネクタと他方の前記シールドコネ
   クタとが実質的に完全に嵌合した際に、前記分割された
   ノイズ遮断手段が接続されることにより、前記完全嵌合
   検知手段が前記シールドコネクタの実質的に完全な嵌合
   を検知する請求項１記載のシールドコネクタ。
3. 【請求項３】 前記分割されたノイズ遮断手段の一方の
   ノイズ遮断手段が、接地されており、 前記分割されたノイズ遮断手段の他方のノイズ遮断手段
   が、電源に接続された請求項２記載のシールドコネク
   タ。
4. 【請求項４】 前記完全嵌合検知手段が、前記一方のノ
   イズ遮断手段の電位と、基準となる基準電位とを比較す
   ることにより、前記シールドコネクタの実質的に完全な
   嵌合を検知する請求項３記載のシールドコネクタ。
5. 【請求項５】 前記完全嵌合検知手段が、前記一方のノ
   イズ遮断手段の電位と、前記他方のノイズ遮断手段の電
   位とを少なくとも比較し、前記比較結果と基準となる基
   準電位とを比較することにより、前記シールドコネクタ
   の実質的に完全な嵌合を検知する請求項３記載のシール
   ドコネクタ。
6. 【請求項６】 前記完全嵌合検知手段が、前記シールド
   コネクタ毎に備えられており、 前記シールドコネクタ毎に独立して実質的に完全な嵌合
   の検知を行う請求項１から５の何れかに記載の複数のシ
   ールドコネクタ。
7. 【請求項７】 一つの前記完全嵌合検知手段が備えられ
   ており、 全ての前記シールドコネクタの実質的に完全な嵌合の検
   知を行う請求項１から５の何れかに記載の複数のシール
   ドコネクタ。