JP2003283207A - 積層型誘電体フィルタ - Google Patents

Abstract

(57)【要約】 【課題】 積層型誘電体フィルタを小型化及び高性能化
することが困難であった。 【解決手段】 積層型誘導体フィルタは複数の誘電体層
から成る誘導体２と互いに対向配置された少なくとも第
１及び第２のストリップライン導体層１３，１６と第１
及び第２のストリップ導体層１３，１６に対向配置され
たグランド導体層２２，２５とから成るストリップライ
ン共振器Ｌ１、及び波長短縮用導体層３０で構成されて
いる。第１及び第２のストリップライン導体層（１３，
１６）は誘電体層を介して互いに対向配置されている。
波長短縮用導体層３０は第１のストリップライン導体層
１３と第２のストリップライン導体層１６との間の誘電
体層に配置されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は移動体通信機に使用
するために好適な積層型誘電体フィルタに関する。

【０００２】

【従来の技術】携帯電話等の移動体通信機のバンドパス
フィルタ、ローパスフィルタ等に積層フィルタを使用す
ることは公知である。この積層フィルタは、誘電体の中
にストリップライン用導体層、結合コンデンサ用導体
層、シールド用グランド導体層を埋設し、誘電体の外周
面に入力端子導体層と出力端子導体層とグランド端子導
体層とを設けたものである。

【０００３】

【発明が解決しようとする課題】ところで、積層型誘電
体フィルタを更に小型化すること及び高性能化すること
が要求されている。

【０００４】そこで、本願の第１の目的は、導体損失を
低減させてＱの高い積層型誘電体フィルタを提供するこ
とにある。本願の第２の目的は、導体損失を低減するこ
とができるのみでなく、ストリップライン導体層の延び
る方向の寸法を小さくすることができる積層型誘電体フ
ィルタを提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
の本発明を、実施例を示す図面の参照符合を伴って説明
する。なお、ここでの本発明の説明及び特許請求の範囲
における参照符合は本発明の理解を助けるためのもので
あり、本発明を限定するものではない。本願の請求項１
の発明は、複数の誘電体層から成る誘導体（２）と該誘
導体（２）に埋設され且つ互いに対向配置された少なく
とも第１及び第２のストリップライン導体層（１３，１
６）と前記第１及び第２のストリップ導体層（１３，１
６）に対向配置されたグランド導体層（２２又は２５又
は２２，２５）とから成るストリップライン共振器（Ｌ
１）、及び波長短縮用導体層（３０）を具備した積層型
誘導体フィルタであって、前記第１及び第２のストリッ
プライン導体層（１３，１６）は誘電体層を介して互い
に対向配置され、前記第１及び第２のストリップライン
導体層（１３，１６）の一端が前記グランド導体層（２
２）に電気的に接続され、前記波長短縮用導体層（３
０）は前記グランド導体層（２２又は２５又は２２，２
５）に電気的に接続され且つ前記前記第１のストリップ
ライン導体層（１３）と前記第２のストリップライン導
体層（１６）との間の誘電体層に配置されていることを
特徴とする積層型誘電体フィルタに係わるものである。
請求項２の発明は、複数の誘電体層から成る誘導体
（２）と該誘導体（２）に埋設され且つ互いに対向配置
された少なくとも第１及び第２のストリップライン導体
層（１３，１６）と前記第１及び第２のストリップ導体
層（１３，１６）に対向配置されたグランド導体層（２
２又は２５又は２２，２５）とから成るストリップライ
ン共振器（Ｌ１）、及び波長短縮用導体層（３０）を具
備した積層型誘電体フィルタであって、前記第１及び第
２のストリップライン導体層（１３，１６）は誘電体層
を介して互いに対向配置され、前記第１及び第２のスト
リップライン導体層（１３，１６）の一端が前記グラン
ド導体層（２２）に電気的に接続され、前記波長短縮用
導体層（３０）は前記グランド導体層（２２又は２５又
は２２，２５）に電気的に接続され且つ積層方向におい
て前記第１のストリップライン導体層（１３）と前記第
２のストリップライン導体層（１６）との間よりも外側
の誘電体層に配置されていることを特徴とする積層型誘
電体フィルタに係わるものである。また、請求項３の発
明は、複数の誘電体層から成る誘導体（２）と該誘導体
（２）に埋設され且つ互いに対向配置された少なくとも
第１及び第２のストリップライン導体層（１３、１６）
と前記第１及び第２のストリップ導体層（１３、１６）
に対向配置されたグランド導体層（２２又は２５又は２
２，２５）とから成るストリップライン共振器（Ｌ１）
と、第１及び第２の波長短縮導体層（３０，３０ａ）と
を具備した積層型誘電体フィルタであって、前記第１及
び第２のストリップライン導体層（１３、１６）は誘電
体層を介して互いに対向配置され、前記第１及び第２の
ストリップライン導体層（１３、１６）の一端が前記グ
ランド導体層（２２）に電気的に接続され、前記第１の
波長短縮用導体層（３０）は前記グランド導体層（２２
又は２５又は２２，２５）に電気的に接続され且つ前記
第１のストリップライン導体層（１３）と前記第２のス
トリップライン導体層（１６）との間の誘電体層に配置
され、前記第２の波長短縮用導体層（３０ａ）は前記グ
ランド導体層（２２又は２５又は２２，２５）に電気的
に接続され且つ積層方向において前記第１のストリップ
ライン導体層（１３）と前記第２のストリップライン導
体層（１６）との間よりも外側に誘電体層を介して配置
されていることを特徴とする積層型誘電体フィルタに係
わるものである。また、請求項４の発明は、複数の誘電
体層から成る誘導体（２）と該誘導体（２）に埋設され
且つ互いに対向配置された少なくとも第１及び第２のス
トリップライン導体層（１３，１６）と前記第１及び第
２のストリップ導体層（１３，１６）に対向配置された
グランド導体層（２２又は２５又は２２，２５）とから
成るストリップライン共振器（Ｌ１）、及び波長短縮用
導体層（３０）を具備した積層型誘電体フィルタであっ
て、前記第１及び第２のストリップライン導体層（１
３，１６）は誘電体層を介して互いに対向配置され、前
記第１及び第２のストリップライン導体層（１３，１
６）の一端が前記グランド導体層（２２）に電気的に接
続され、前記波長短縮用導体層（３０）は前記グランド
導体層（２２又は２５又は２２，２５）に電気的に接続
され、前記波長短縮用導体層（３０）の幅が前記第１の
ストリップライン導体層（１３）の幅と異なることを特
徴とする積層型誘電体フィルタに係わるものである。

【０００６】

【発明の効果】各請求項の発明によれば、複数のストリ
ップライン導体層によって等価的に１つの共振器を構成
するので、導体損失が低減し、Ｑ特性が向上する。ま
た、請求項１の発明によれば、波長短縮用導体層（３
０）が第１のストリップライン導体層（１３）と第２の
ストリップライン導体層（１６）との間の誘電体層に配
置されているので、第１のストリップライン導体層（１
３）と第２のストリップライン導体層（１６）との両方
の短縮効果を得ることができる。即ち、第１のストリッ
プライン導体層（１３）と前記第２のストリップライン
導体層（１６）との長さを同一に保って共振周波数を下
げること、又は共振周波数を同一に保った場合には第１
のストリップライン導体層（１３）と第２のストリップ
ライン導体層（１６）との長さを短くすることができ
る。また、請求項４の発明によれば、波長短縮用導体層
（３０）の幅が第１のストリップライン導体層（１３）
の幅と異なるので、パターンずれによる容量のバラツキ
を防止できる。

【０００７】

【第１の実施例】次に、図１〜図７を参照して本発明の
第１の実施例に係わる移動体通信機等においてＶＨＦ帯
以上の周波数でバンドパスフィルタとして使用する積層
型誘電体フィルタを説明する。図１に概略的に示す完成
した積層型誘電体フィルタ１は、比誘電率が３０以上の
直方体のセラミック誘電体２と、外部信号端子導体層と
しての第１及び第２の入出力端子導体層３、４と、一対
の外部グランド端子導体層５、６とを有し、更に誘電体
２に埋設された内部導体層を有する。誘電体２は、第１
及び第２の主面７、８と第１、第２、第３及び第４の側
面９、１０、１１、１２を有した６面体である。入出力
端子導体層３、４は誘電体２の第１及び第２の側面９、
１０の中央に帯状に設けられ、この一部が第１及び第２
の主面７、８にはみ出している。グランド端子導体層
５、６は誘電体２の第３及び第４の側面１１、１２に設
けられ、この一部が第１及び第２の主面７、８及び第１
及び第２の側面９、１０の上面と下面にはみ出してい
る。

【０００８】本実施例の積層型誘電体フィルタ１は図５
に示す等価回路が得られるように形成されている。図５
において入力端子Ｔ1 は入力結合コンデンサＣ1 を介し
て第１のストリップライン共振器Ｌ1 に接続され、出力
端子Ｔ2 は出力結合コンデンサＣ2 を介して第２のスト
リップライン共振器Ｌ2 に接続されている。第３のスト
リップライン共振器Ｌ3 は第１及び第２のストリップラ
イン共振器Ｌ1 、Ｌ2の相互間に配置され、これ等にＭ
結合（誘導性結合）されていると共に第１及び第２の共
振器間結合コンデンサＣ7 、Ｃ8 で結合されている。第
１、第２及び第３のストリップライン共振器Ｌ1 、Ｌ2
、Ｌ3 の一端はグランドに接続されている。第３のス
トリップライン共振器Ｌ3 の他端はトラップ用コンデン
サＣ9 を介して第１及び第２の共振器間結合コンデンサ
Ｃ7 、Ｃ8 の相互間に接続されている。また、波長短縮
容量を得るためのコンデンサＣ3 、Ｃ4 、Ｃ10が第１、
第２及び第３のストリップライン共振器Ｌ1 、Ｌ2 、Ｌ
3 とに対して並列に接続されている。入力端子Ｔ1 とグ
ランドとの間の浮遊容量（ストレーキャパシタンス）は
破線によってＣ5 で示され、出力端子Ｔ2 とグランドと
の間の浮遊容量は破線によってＣ6 で示されている。図
５の入力端子Ｔ1 、出力端子Ｔ2 、及びグランドは図１
の第１の入出力端子導体層３、第２の入出力端子導体層
４、グランド端子導体層５、６に対応する。

【０００９】図５の回路を得るために誘電体２の中には
図２図４に示すように多数の導体層が埋設されている。
誘電体２はセラミックのグリーンシート（磁器生シー
ト）に導電性ペースト（例えば銀ペースト）を図４に示
す所定パターンに印刷し、これ等を積層して焼成したも
のである。グリーンシートは焼成後に相互に一体化され
るが、図４では説明の都合上第１、第２、第３、第４、
第５、第６、第７、第８、第９及び第１０の誘電体層２
ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、２ｇ、２ｈ、２
ｉ、２ｊに分割して示されている。内導体層は誘電体１
の第１及び第２の主面７、８間における第１、第２、第
３、第４、第５、第６及び第７の厚み方向位置Ｈ1 、Ｈ
2 、Ｈ3 、Ｈ4 、Ｈ5 、Ｈ6 、Ｈ7 に設けられている。
なお、第８及び第９の厚み方向位置Ｈ8 、Ｈ9 に内導体
層を設けるように変形することもできる。

【００１０】次に各層のパターンを説明する。第１の厚
み方向位置Ｈ1 となる第４の誘電体層２ｄの表面には第
１、第２及び第３のストリップライン導体層１３、１
４、１５が第３の側面１１から第４の側面１２に向って
直線的に延びるように配置されている。また、第２の厚
み方向位置Ｈ2 となる第６の誘電体層２ｆの表面には、
第４、第５及び第６のストリップライン導体層１６、１
７、１８が第３の側面１１から第４の側面１２に向って
直線的に延びるように配置されている。また、第３の厚
み方向位置Ｈ3 となる第８の誘電体層２ｈの表面には、
第７、第８及び第９のストリップライン導体層１９、２
０、２１が第３の側面１１から第４の側面１２に向って
直線的に延びるように配置されている。第１、第２及び
第３の厚み方向位置Ｈ1 、Ｈ2 、Ｈ3 は互いに異なる高
さ位置であって、第２の厚み方向位置Ｈ2 は第１及び第
３の厚み方向位置Ｈ1 、Ｈ3 の相互間であり、第１の厚
み方向位置Ｈ1 は第１の主面７と第２の厚み方向位置Ｈ
2 との間であり、第３の厚み方向位置Ｈ3 は第２の主面
８と第２の厚み方向位置Ｈ2 との間である。第１〜第９
のストリップライン導体層１３〜２１の一端は第１のグ
ランド端子導体層５にそれぞれ接続されている。第１の
主面７に対して垂直な方向から見て即ち平面的に見て、
第１、第４及び第７のストリップライン導体層１３、１
６、１９は互いに重なるように配置されており、これ等
の組み合せによって図５の第１のストリップライン共振
器Ｌ1 を提供する。また、平面的に見て、第２、第５及
び第８のストリップライン導体層１４、１７、２０は互
いに重なるように配置されており、これ等の組み合せに
よって図５の第２のストリップライン共振器Ｌ2 を提供
する。また、平面的に見て、第３、第６及び第９のスト
リップライン導体層１５、１８、２１は互いに重なるよ
うに配置されており、これ等の組み合せによって図５の
第３のストリップライン共振器Ｌ3 を提供する。図３か
ら明らかなように、第１の厚み方向位置Ｈ1 の第１、第
２及び第３のストリップライン導体層１３、１４、１５
の幅及び第３の厚み方向位置Ｈ3 の第７、第８及び第９
のストリップライン導体層１９、２０、２１の幅Ｗ1 は
第２の厚み方向位置Ｈ2 の第４、第５及び第６のストリ
ップライン導体層１６、１７、１８の幅Ｗ2 よりも僅か
に狭い。従って、グリーンシートの積層のズレ等が生じ
ても、第１、第２及び第３の厚み方向位置Ｈ1 、Ｈ2 、
Ｈ3 のストリップライン導体層の結合度の変動を小さく
抑えることができる。

【００１１】第１の主面７と第１の厚み方向位置Ｈ1 と
の間の第４の厚み方向位置Ｈ4 となる第２の誘電体層２
ｂの表面には、第１のグランド導体層２２と第１及び第
２の付加導体層２３、２４とが設けられている。第１の
グランド導体層２２は内部のシールド作用及びストリッ
プライン作用を得るために設けられたものであって、第
２の誘電体層２ｂの対の長辺間を結ぶように広い面積に
形成され、平面的に見て第１、第２及び第３のストリッ
プライン導体層１３、１４、１５に対向し、この一端及
び他端は第３及び第４の側面１１、１２のグランド端子
導体層５、６に接続されている。第１及び第２の付加導
体層２３、２４は第２の誘電体層２ｂの対の短辺（第１
及び第２の側面）の中央から対向する辺（側面）に向っ
て突出するように形成され且つこれ等の一端は第１及び
第２の側面９、１０で第１及び第２の出力端子導体層
３、４に接続されている。付加導体層２３、２４は所定
のギャップを有してグランド導体層２２に対向している
ので、両者間に浮遊容量が得られる。グランド導体層２
２と第１及び第２の付加導体層２３、２４は同一のグリ
ーンシート（磁器生シート）に導体ペーストを同時に印
刷して形成するので、量産時において相互の位置関係の
バラツキはほとんど生じない。例えばグランド導体層２
２が図４で右側にずれると、付加導体層２３、２４も右
側にずれ、結局両者間のギャップの変化は生じない。従
って、入出力端子導体層３、４のグランドに対する浮遊
容量のバラツキが小さくなる。

【００１２】第３の厚み方向位置Ｈ3 と第２の主面６と
の間の第５の厚み方向位置Ｈ5 となる第１０の誘電体層
２ｊの表面には第２のグランド導体層２５と第３及び第
４の付加導体層２６、２７とが設けられている。第２の
グランド導体層２５と第３及び第４の付加導体層２６、
２７とは、平面的に見て第１のグランド導体層２２と第
１及び第２の付加導体層２２と同一パターンに形成さ
れ、これ等と同一の作用を有する。なお、第２のグラン
ド導体層２５は第１及び第２のグランド端子導体層５、
６に接続され、第３及び第４の付加導体層２６、２７は
第１及び第２の入出力端子導体層３、４に接続されてい
る。

【００１３】第１及び第２の厚み方向位置Ｈ1 、Ｈ2 の
相互間の第６の厚み方向位置Ｈ6 となる第５の誘電体層
２ｅの表面には第１及び第２の入出力容量導体層２８、
２９と第１、第２及び第３の波長短縮用容量導体層３
０、３１、３２とが配置されている。第１の入出力容量
導体層２８は図２から明らかなように平面的に見て第
１、第４及び第７のストリップライン導体層１３、１
６、１９に重なる部分を有するように形成され、第１の
側面９の第１の入出力端子導体層３に接続されている。
第２の入出力容量導体層２９は平面的に見て第２、第５
及び第８のストリップライン導体層１４、１７、２０に
重なる部分を有するように形成され、第２の側面１０の
第２の入出力端子導体層４に接続されている。なお、第
１の入出力容量導体層２８と第１及び第４のストリップ
ライン導体層１３、１６との間に図５の入力結合コンデ
ンサＣ1 が得られ、第２の入出力容量導体層２９と第２
及び第５のストリップライン導体層と１４、１７との間
に図５の出力結合コンデンサＣ2が得られる。本願にお
いて、導体層２８を入力容量導体層、導体層２９を出力
容量導体層、導体層３を入力端子導体層、導体層４を出
力端子導体層と呼ばないで、入出力容量導体層、入出力
端子導体層と呼んでいるのは、積層型誘電体フィルタ１
が対称に形成され、導体層３、４、２８、２９を入力側
と出力側とのいずれにも使用することができるからであ
る。従って、本願における入出力は入力又は出力を意味
している。

【００１４】平面的に見て、第５の誘電体層２ｅの第１
の波長短縮用容量導体層３０は第１、第４及び第７のス
トリップライン導体層１３、１６、１９に重なる部分を
有するように形成され、また、第２の波長短縮用容量導
体層３１は第２、第５及び第８のストリップライン導体
層１４、１７、２０に重なる部分を有するように形成さ
れ、また、第３の波長短縮用容量導体層３２は第３、第
６及び第９のストリップライン導体層１５、１８、２１
に重なる部分を有するように形成されている。第１、第
２及び第３の波長短縮用容量導体層３０、３１、３２の
一端は第４の側面１２の第２のグランド端子導体層６に
それぞれ接続されているので、等価的に図５のコンデン
サＣ3 、Ｃ4 、Ｃ10を提供する。

【００１５】第２及び第３の厚み方向位置Ｈ2 、Ｈ3 の
相互間に第７の厚み方向位置Ｈ7 となる第７の誘電体層
２ｇの表面には、共振器間容量導体層３３が配置されて
いる。この共振器間結合容量導体層３３は平面的に見て
第１〜第９のストリップライン導体層１３〜２１の全て
に重なるように配置されており、等価的に図５の結合コ
ンデンサＣ7 、Ｃ8 として作用し、且つ突出部３４がコ
ンデンサＣ9 として作用する。なお、第１、第２及び第
３のストリップライン導体層１３、１４、１５の相互
間、第４、第５及び第６のストリップライン導体層１
６、１７、１８の相互間及び第７、第８及び第９のスト
リップライン導体層１９、２０、２１の相互間は誘導結
合するように接近している。従って、第１、第２及び第
３のストリップライン共振器Ｌ1 、Ｌ2 、Ｌ3 は容量結
合と誘導結合との両方で結合されていることになる。

【００１６】図６は第１の波長短縮用容量導体層３０の
働きを等価的に示す。第１、第４及び第７のストリップ
ライン導体層１３、１６、１９から成る第１のストリッ
プライン共振器Ｌ1 はインダクタンスＬa とコンデンサ
Ｃa の並列共振回路で等価的に示すことができる。波長
短縮用容量導体層３０に基づくコンデンサＣ3 はコンデ
ンサＣa に並列に接続される。図６において、Ｌa を
Ｌ、Ｃa ＋Ｃ3 をＣとすれば、共振周波数ｆ0 は１／
｛（２π）（ＬＣ）^1/2 ｝で表わすことができる。従っ
て、図７に示すように静電容量Ｃ3 が大きくなるにつれ
て共振周波数ｆ0 は低くなる。即ち、波長短縮用コンデ
ンサＣ3 を設けるとストリップライン導体層１３、１
６、１９の長さを変えないで、共振周波数ｆ0 を下げる
ことができる。もし、共振周波数ｆ0 を一定に保つ場合
において容量Ｃ3 を大きくすると、ストリップライン導
体層１３の長さを短くすることができ、波長短縮と同等
な効果が得られる。なお、第２及び第３の波長短縮用容
量導体層３１、３２によっても第１の波長短縮用容量導
体層３０と同様な効果が得られる。

【００１７】ところで、第１、第２及び第３の波長短縮
用容量導体層３０、３１、３２は第１、第２及び第３の
ストリップライン導体層１３、１４、１５と第４、第５
及び第６のストリップライン導体層１６、１７、１８と
の間に配置されているので、多段フィルタの各段のスト
リップライン導体層を１個で構成する従来に比べて、ス
トリップライン導体層に対向する面積が倍になり、図５
の等価コンデンサＣ3、Ｃ4 、Ｃ10の容量も倍になって
波長短縮効果が大きくなり、従来と同一の共振周波数ｆ
0 を得る場合にはストリップライン導体層１３〜２１の
長さを短くして積層型誘電体フィルタ１のストリップラ
イン導体層１３〜２１の延びる方向の幅を狭くして小型
化を達成することができ、回路基板における積層型誘電
体フィルタ１の占有面積を狭くすることができる。ま
た、従来と同一の共振周波数を得る場合には、波長短縮
用容量導体層３０、３、３２の面積を小さくし、入出力
容量導体層２８、２９等の相互干渉を少なくすること、
又はフィルタ全体を小型化することができる。また、入
出力容量導体層２８、２９をストリップライン導体層１
３、１６と１４、１７との間に配置するので、電気力線
の遮蔽がなく、無負荷Ｑを大きくできる。

【００１８】

【第２の実施例】次に、図８を参照して第２の実施例の
積層型誘電体フィルタを説明する。但し、図８において
図４と実質的に同一の部分には同一の符号を付してその
説明を省略する。図８では第５及び第７の誘電体層２
ｅ、２ｇに図４の第４及び第６の誘電体層２ｄ、２ｆの
第１〜第６のストリップライン導体層１３〜１８と同一
のものが設けられている。また、図８の第４の誘電体層
２ｄには図４の第５の誘電体２ｅと同一のものが設けら
れている。図８では図４の第８の誘電体層２ｈのストリ
ップライン導体層１９、２０、２１に相当するものが省
かれ、この代りに共振器間結合容量導体層３３ｃ、３３
ｄが設けられている。従って、この図８においては、図
４の共振器間結合容量導体層３３に対応するものとして
第１、第２、第３及び第４の共振器間結合容量導体層３
３ａ、３３ｂ、３３ｃ、３３ｄを有する。第１及び第２
の共振器間結合容量導体層３３ａ、３３ｂは厚さ方向位
置Ｈ2 の第６の誘電体層２ｆの表面に設けられている。
平面的に見て左半分の導体層３３ａは第１、第３、第４
及び第６のストリップライン導体層１３、１５、１６、
１８に対向し、右半分の導体層３３ｂは第２、第３、第
５及び第６のストリップライン導体層１４、１５、１
７、１８に対向している。第３及び第４の共振器間結合
容量導体層３３ｃ、３３ｄは厚み方向位置Ｈ3 の第８の
誘電体層２ｈの表面に設けられている。平面的に見て左
半分の第３の共振器間結合容量導体層３３ｃは第４及び
第６のストリップライン導体層１６、１８に対向し、右
半分に第４の共振器間結合容量導体層３３ｄは第５及び
第６のストリップライン導体層１７、１８に対向してい
る。なお、第１及び第２の共振器間結合容量導体層３３
ａ、３３ｂを連続的に一体に形成すること、及び第３及
び第４の共振器間結合容量導体層３３ｃ、３３ｄを連続
的に一体に形成することができる。図８において、第
１、第２、第３、第９及び第１０の誘電体層２ａ、２
ｂ、２ｃ、２ｉ、２ｊ及びここに設けられた導体層は図
４で同一符号で示すものと同一に構成されている。

【００１９】図８の積層型誘電体フィルタの等価回路は
図５の等価回路と実質的に同一である。図８において図
４と相違する点は第１、第２及び第３のストリップライ
ン共振器Ｌ1 、Ｌ2 、Ｌ3 の相互間のコンデンサＣ7 、
Ｃ8 による結合が強められたことである。図９は図８の
第１及び第４のストリップライン導体層１３、１６によ
る第１のストリップライン共振器Ｌ1 と第３及び第６の
ストリップライン導体層１５、１８による第３のストリ
ップライン共振器Ｌ3 との間の結合状態を詳しく示す。
図９のコンデンサＣ7aは導体層３３ａの第１及び第４の
ストリップライン導体層１３、１６に対向する部分の容
量に対応し、コンデンサＣ7bは導体層３３ａの第３及び
第６のストリップライン導体層１５、１８に対向する部
分の容量に対応し、コンデンサＣ7cは導体層３３ｃの第
４のストリップライン導体層１６に対向する部分の容量
に対応し、コンデンサＣ7dは導体層３３ｄの第６のスト
リップライン導体層１８に対向する部分の容量に対応
し、インダクタンスＬ33a 、Ｌ33c は導体層３３ａ、３
３ｃのインダクタンスに対応する。なお、第２及び第３
のストリップライン共振器Ｌ2 、Ｌ3 の間も図９と同様
に結合される。

【００２０】図９においてインダクタンスＬ33a 、Ｌ33
c は互いに並列に接続されているので、合成のインダク
タンス値はインダクタンスＬ33a 、Ｌ33c の値の１／２
になる。従って、に示す１個の共振器間結合容量導体層
３３の場合に比べて図８のものはインダクタンス値が１
／２になり、また容量が導体層３３ｃ、３３ｄの分だけ
多くなる。共振器Ｌ1 、Ｌ3 の相互間は、図９のＣ7a、
Ｃ7b、Ｃ7c、Ｃ7d、Ｌ33a 、Ｌ33c の回路とＭ結合のイ
ンダクタンスとの並列共振回路となり、これにより高周
波のスプリアス共振が生じる。図４のフィルタでは、図
１０で破線で示すように約４．８ＧＨｚにスプリアス共
振のピークが生じたが、図８のフィルタではスプリアス
共振のピークが約６ＧＨｚにシフトする。基本波の共振
周波数ｆ0 は約１．５ＧＨｚであるから、図８のフィル
タによればスプリアス共振周波数が基本波共振周波数と
大幅に相違し、これによる妨害が少なくなる。

【００２１】

【第３の実施例】次に、図１１を参照して第３の実施例
を説明する。但し、図１１において図４と実質的に同一
の部分には同一の符号を付してその説明を省略する。図
１１の積層型誘電体フィルタは第７の誘電体層２ｇの表
面に第４及び第５の波長短縮用容量導体層３０ａ、３１
ａを付加した他は図４と実質的に同一に構成されてい
る。平面的に見て、第４及び第５の波長短縮用容量導体
層３０ａ及び３１ａはストリップライン導体層１６、１
９及び１７、２０に対向し、一端はグランド端子導体層
６に接続されているので、第１及び第２の波長短縮用容
量導体層３０、３１と同様に作用し、波長短縮効果を更
に高めることができる。

【００２２】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図２では波長短縮用容量導体層３０、３１、３
２の幅をストリップライン導体層１３〜２１の幅よりも
小くしてパターンずれによる容量のバラツキを防止して
いるが、逆に導体層３０、３１、３２の幅を導体層１９
〜２１よりも広くすることもできる。 （２） ストリップライン導体層１５、１８、２１によ
る第３のストリップライン共振器Ｌ3 を省いて２段のフ
ィルタにすることもできる。 （３） 第１及び第２の主面７、８にグランド導体層を
設けることができる。 （４） 図２において共振器間結合容量導体層３３を平
面的に見て入出力容量導体層２８、２９に重ならないよ
うに配置し、相互干渉を防ぐことができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例に係わる積層型誘電体
フィルタを示す斜視図である。

【図２】 図１の積層型誘電体フィルタの第４の誘電体
層及びこの下部の導体層を示す平面図である。

【図３】 図１の積層型誘電体フィルタの断面図であ
る。

【図４】 図１の積層型誘電体フィルタの分解斜視図で
ある。

【図５】 図１のフィルタの等価回路図である。

【図６】 波長短縮効果を説明するための等価回路図で
ある。

【図７】 波長短縮用容量と共振周波数の関係を示す図
である。

【図８】 第２の実施例の積層型誘電体フィルタの分解
斜視図である。

【図９】 図８のフィルタにおける共振器の結合の詳細
を示す等価回路図である。

【図１０】 図８のフィルタの周波数特性図である。

【図１１】 第３の実施例の積層型誘電体フィルタを示
す分解斜視図である。

【符号の説明】

２ 誘電体 ３、４ 入出力端子導体層 ５、６ グランド端子導体層 １３〜２０ ストリップライン導体層 ２８、２９ 入出力容量導体層 ３０、３１、３２ 波長短縮用容量導体層

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J006 HA35 HB05 HB21 JA01 JA02 JA06 JA17 JA31 LA02 LA13 LA21 LA28 NA04 NB07 NB10 NC03 NF03

Claims (4)

【特許請求の範囲】
1. 【請求項1】 複数の誘電体層から成る誘導体（２）と
   該誘導体（２）に埋設され且つ互いに対向配置された少
   なくとも第１及び第２のストリップライン導体層（１
   ３，１６）と前記第１及び第２のストリップ導体層（１
   ３，１６）に対向配置されたグランド導体層（２２又は
   ２５又は２２，２５）とから成るストリップライン共振
   器（Ｌ１）、及び波長短縮用導体層（３０）を具備した
   積層型誘導体フィルタであって、 前記第１及び第２のストリップライン導体層（１３，１
   ６）は誘電体層を介して互いに対向配置され、 前記第１及び第２のストリップライン導体層（１３，１
   ６）の一端が前記グランド導体層（２２）に電気的に接
   続され、 前記波長短縮用導体層（３０）は前記グランド導体層
   （２２又は２５又は２２，２５）に電気的に接続され且
   つ前記前記第１のストリップライン導体層（１３）と前
   記第２のストリップライン導体層（１６）との間の誘電
   体層に配置されていることを特徴とする積層型誘電体フ
   ィルタ。
2. 【請求項２】 複数の誘電体層から成る誘導体（２）と
   該誘導体（２）に埋設され且つ互いに対向配置された少
   なくとも第１及び第２のストリップライン導体層（１
   ３，１６）と前記第１及び第２のストリップ導体層（１
   ３，１６）に対向配置されたグランド導体層（２２又は
   ２５又は２２，２５）とから成るストリップライン共振
   器（Ｌ１）、及び波長短縮用導体層（３０）を具備した
   積層型誘電体フィルタであって、 前記第１及び第２のストリップライン導体層（１３，１
   ６）は誘電体層を介して互いに対向配置され、 前記第１及び第２のストリップライン導体層（１３，１
   ６）の一端が前記グランド導体層（２２）に電気的に接
   続され、 前記波長短縮用導体層（３０）は前記グランド導体層
   （２２又は２５又は２２，２５）に電気的に接続され且
   つ積層方向において前記第１のストリップライン導体層
   （１３）と前記第２のストリップライン導体層（１６）
   との間よりも外側の誘電体層に配置されていることを特
   徴とする積層型誘電体フィルタ。
3. 【請求項３】 複数の誘電体層から成る誘導体（２）と
   該誘導体（２）に埋設され且つ互いに対向配置された少
   なくとも第１及び第２のストリップライン導体層（１
   ３、１６）と前記第１及び第２のストリップ導体層（１
   ３、１６）に対向配置されたグランド導体層（２２又は
   ２５又は２２，２５）とから成るストリップライン共振
   器（Ｌ１）と、第１及び第２の波長短縮導体層（３０，
   ３０ａ）とを具備した積層型誘電体フィルタであって、 前記第１及び第２のストリップライン導体層（１３、１
   ６）は誘電体層を介して互いに対向配置され、 前記第１及び第２のストリップライン導体層（１３、１
   ６）の一端が前記グランド導体層（２２）に電気的に接
   続され、 前記第１の波長短縮用導体層（３０）は前記グランド導
   体層（２２又は２５又は２２，２５）に電気的に接続さ
   れ且つ前記第１のストリップライン導体層（１３）と前
   記第２のストリップライン導体層（１６）との間の誘電
   体層に配置され、前記第２の波長短縮用導体層（３０
   ａ）は前記グランド導体層（２２又は２５又は２２，２
   ５）に電気的に接続され且つ積層方向において前記第１
   のストリップライン導体層（１３）と前記第２のストリ
   ップライン導体層（１６）との間よりも外側に誘電体層
   を介して配置されていることを特徴とする積層型誘電体
   フィルタ。
4. 【請求項４】 複数の誘電体層から成る誘導体（２）と
   該誘導体（２）に埋設され且つ互いに対向配置された少
   なくとも第１及び第２のストリップライン導体層（１
   ３，１６）と前記第１及び第２のストリップ導体層（１
   ３，１６）に対向配置されたグランド導体層（２２又は
   ２５又は２２，２５）とから成るストリップライン共振
   器（Ｌ１）、及び波長短縮用導体層（３０）を具備した
   積層型誘電体フィルタであって、 前記第１及び第２のストリップライン導体層（１３，１
   ６）は誘電体層を介して互いに対向配置され、 前記第１及び第２のストリップライン導体層（１３，１
   ６）の一端が前記グランド導体層（２２）に電気的に接
   続され、 前記波長短縮用導体層（３０）は前記グランド導体層
   （２２又は２５又は２２，２５）に電気的に接続され、 前記波長短縮用導体層（３０）の幅が前記第１のストリ
   ップライン導体層（１３）の幅と異なることを特徴とす
   る積層型誘電体フィルタ