JP2003282628A - Bare chip mounting component and its manufacturing method - Google Patents

Bare chip mounting component and its manufacturing method

Info

Publication number
JP2003282628A
JP2003282628A JP2002079731A JP2002079731A JP2003282628A JP 2003282628 A JP2003282628 A JP 2003282628A JP 2002079731 A JP2002079731 A JP 2002079731A JP 2002079731 A JP2002079731 A JP 2002079731A JP 2003282628 A JP2003282628 A JP 2003282628A
Authority
JP
Japan
Prior art keywords
bare chip
bonding
bump
bumps
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002079731A
Other languages
Japanese (ja)
Inventor
Toshiyuki Nagatsuka
敏行 永塚
Tsutomu Yasui
勉 安井
Takaaki Domon
孝彰 土門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2002079731A priority Critical patent/JP2003282628A/en
Publication of JP2003282628A publication Critical patent/JP2003282628A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent generation of microcrack, and the like, by not forming a bump on the side of a fragile high frequency semiconductor bare chip of GaAs, or the like, being employed in a portable telephone, or the like, thereby reducing the load when bonding. <P>SOLUTION: The bare chip mounting component comprises a bare chip, i.e., a compound semiconductor device 10, having electrode pads 11 of Au formed on the uppermost surface, and a ceramic wiring board 1 having Au bumps 3 formed on the electrode pads 2. The semiconductor device 10 is subjected to Au-Au bonding through thermocompression not using ultrasonic by touching the electrode pads 11 directly to the Au bumps 3. The load being applied to one Au bump 3 is preferably set at 100 g or less in thermocompression. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ベアチップを基板
にフリップチップ接合で実装してなるベアチップ搭載部
品及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bare chip mounting component in which a bare chip is mounted on a substrate by flip chip bonding and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、大容量、高速データ通信に必要な
実装技術としてフリップチップ接合が挙げられる。これ
は、ワイヤーボンディングによらず、ベアチップ側にバ
ンプを形成し、基板側に電極パッドを形成してベアチッ
プを基板面にフェースダウンボンディングするものであ
る。
2. Description of the Related Art In recent years, flip-chip bonding has been mentioned as a mounting technique required for large-capacity, high-speed data communication. In this method, bumps are formed on the bare chip side, electrode pads are formed on the substrate side, and the bare chip is face-down bonded to the substrate surface, not by wire bonding.

【0003】従来は、主にワイヤーボンディング法を用
いて、パッケージ化やフェイスアップでベアチップを直
接基板に実装していたが、高周波化が進みワイヤーボン
ディングの配線長などが特性に与える影響が大きくなる
ことで、配線長を短くすることができるフリップチップ
接合の必要性が増している。また、機器の小型化、薄型
化、軽量化等の観点からも注目されている。フリップチ
ップ接合の方法としては、超音波、荷重、熱を利用した
ものが挙げられ、それぞれ、接合材等によって使い分け
られている。主なフリップチップ接合の方法を下記に示
す。
Conventionally, a bare chip is directly mounted on a substrate by packaging or face-up by mainly using a wire bonding method, but as the frequency becomes higher, the influence of the wire length of the wire bonding on the characteristics becomes large. As a result, the need for flip-chip bonding that can shorten the wiring length is increasing. In addition, attention has been paid to the miniaturization, thinning, and weight reduction of devices. Examples of the flip chip bonding method include a method using ultrasonic waves, a load, and heat, each of which is properly used depending on a bonding material or the like. The main flip-chip bonding methods are shown below.

【0004】(1) はんだを使用した場合には、リフロ
ーによる加熱で接続を行う。
(1) When solder is used, the connection is made by heating by reflow.

【0005】(2) Au(金)等の金属を使用した場合
には、超音波、荷重、熱にて接続を行う。特開2000
−232332号公報、特開2000−306957号
公報のように、ベアチップ側の電極にボールボンディン
グ法やめっき法にてAuバンプを形成し、配線板電極と
位置合わせを行い、超音波を併用した熱圧着でフリップ
チップ接合を行う。
(2) When a metal such as Au (gold) is used, the connection is made by ultrasonic waves, load and heat. JP 2000
As described in JP-A-232332 and JP-A-2000-306957, Au bumps are formed on the electrodes on the bare chip side by a ball bonding method or a plating method, alignment is performed with the wiring board electrodes, and heat generated using ultrasonic waves is used. Flip chip bonding is performed by pressure bonding.

【0006】(3) 異方性導電フィルム等の樹脂類を介
在させて熱圧着を行う。 特開平11−16943号公報のようにベアチップ
側の電極にボールボンディング法にてAuバンプを形成
し、異方性導電樹脂やフィルムを用いて、熱圧着でフリ
ップチップ接合を行う。 特開2001−257237号公報等のように、ベ
アチップ側もしくは配線基板側にボールボンディング法
でAuバンプを形成し、フリップチップ接合時に異方性
導電フィルム(ACF)、異方性導電ペースト(AC
P)、あるいは絶縁樹脂等を使用し熱圧着を行う。 WO98/30073号公報のように、ベアチップ
側の電極にボールボンディング法にてAuバンプを形成
し、熱硬化樹脂を用いて熱圧着でフリップチップ接合を
行う。
(3) Thermocompression bonding is performed with a resin such as an anisotropic conductive film interposed. As in JP-A-11-16943, Au bumps are formed on the electrodes on the bare chip side by a ball bonding method, and flip chip bonding is performed by thermocompression bonding using an anisotropic conductive resin or film. As in Japanese Patent Laid-Open No. 2001-257237, Au bumps are formed on the bare chip side or the wiring substrate side by a ball bonding method, and an anisotropic conductive film (ACF) or an anisotropic conductive paste (AC) is used during flip chip bonding.
P) or an insulating resin or the like is used for thermocompression bonding. As in WO98 / 30073, Au bumps are formed on the electrodes on the bare chip side by a ball bonding method, and flip chip bonding is performed by thermocompression bonding using a thermosetting resin.

【0007】(4) Au等の金属を使用し荷重、熱にて
接続を行う。特開平5−275491号公報のように、
チップ側と配線基板側の両方にボールボンディング法で
Auバンプを形成し、配線基板側のバンプを平坦化治具
で平坦化してから、荷重と熱にてフリップチップ接合を
行う。
(4) A metal such as Au is used for connection by load and heat. As in JP-A-5-275491,
Au bumps are formed on both the chip side and the wiring board side by a ball bonding method, the bumps on the wiring board side are flattened by a flattening jig, and then flip chip bonding is performed by load and heat.

【0008】[0008]

【発明が解決しようとする課題】はんだを使用した(1)
の場合、はんだ自身の熱抵抗が大きいため、半導体デバ
イスであるベアチップで発生した熱をはんだバンプを通
じて配線板側に逃がすことが困難であることや、一般に
使用される共晶はんだは熱疲労破壊を生じやすいため、
バンプの寿命が短いという問題がある。
[Problems to be Solved by the Invention] Using solder (1)
In the case of, the thermal resistance of the solder itself is large, so it is difficult to release the heat generated in the bare chip, which is a semiconductor device, to the wiring board side through the solder bumps. Because it is easy to occur,
There is a problem that the life of the bump is short.

【0009】(2)〜(4)のベアチップ側にバンプ形成する
場合、ボールボンディング法でスタッドバンプを形成す
るには超音波によりベアチップへのストレスが掛かり、
GaAs等の化合物半導体(特に厚みが100μm位の
薄い物)のように機械的に脆い材質のベアチップに対し
てマイクロクラックを発生させる恐れがある。またボー
ルボンディング法やめっき法によりバンプを形成する場
合、工程及びハンドリング数が多くなる事、専用装置及
び治工具が必要となる事等によって、ベアチップ作製の
ためのウエハーにかかるストレスの増加やチップコスト
の上昇が予測される。
In the case of forming bumps on the bare chip side of (2) to (4), stress is applied to the bare chip by ultrasonic waves to form the stud bumps by the ball bonding method.
There is a possibility that micro-cracks may be generated in a bare chip of a mechanically fragile material such as a compound semiconductor such as GaAs (especially, a thin one having a thickness of about 100 μm). When bumps are formed by the ball bonding method or plating method, the number of processes and the number of handling steps are increased, a dedicated device and jigs and tools are required, which increases stress on the wafer for manufacturing bare chips and chip cost. Is expected to rise.

【0010】フリップチップ接合時の課題としては、
(2)の場合は超音波を併用した熱圧着を使用するため、
超音波、荷重、熱とベアチップの半導体デバイス自体に
かかる負荷が大きく、厚みが薄いGaAs等の化合物半
導体デバイスではマイクロクラック等を発生させる可能
性がある。(3)の〜の場合は、ベアチップと配線基
板の間に樹脂(ACF、ACP、NCF、NCP、絶縁
樹脂等)が入るため、GaAs等の化合物半導体が使用
される高周波回路では、樹脂の誘電率が特性に影響を与
える可能性が課題として挙げられる。
[0010] As a problem at the time of flip chip bonding,
In the case of (2), since thermocompression bonding with ultrasonic waves is used,
Ultrasonic waves, loads, heat, and loads that are applied to the bare chip semiconductor device itself are large, and microcracks or the like may occur in a thin compound semiconductor device such as GaAs. In cases (3) to (3), since resin (ACF, ACP, NCF, NCP, insulating resin, etc.) is inserted between the bare chip and the wiring board, in a high frequency circuit where a compound semiconductor such as GaAs is used, the dielectric property of the resin The issue is that the rate may affect the characteristics.

【0011】(4)の場合も、ベアチップ側にバンプ形成
をするため、潜在的にマイクロクラックを発生させる可
能性を持っている。また、配線基板側にバンプを形成し
た後、治具にて平坦化する工程が入るため、製造コスト
の上昇につながる。
Also in the case of (4), since bumps are formed on the bare chip side, there is a possibility of potentially causing microcracks. Further, since the step of flattening with a jig after forming the bumps on the wiring board side is included, the manufacturing cost is increased.

【0012】本発明は、上記の点に鑑み、携帯電話等の
高周波(GHz帯)に用いる半導体、例えばGaAs等
の脆いベアチップ側にバンプ形成を行わないことで負荷
を軽減し、またフリップチップ接合(実装)する場合に
おいてもベアチップと配線基板の間にACF等の介在物
を必要とせず、超音波も用いないフリップチップ接合に
よるベアチップ搭載部品及びその製造方法を提供しよう
とするものであり、特に脆い材質のベアチップの場合に
有効である。
In view of the above points, the present invention reduces load by not forming bumps on the side of a fragile bare chip such as GaAs, which is used for high frequencies (GHz band) of mobile phones, and flip chip bonding. It is an object of the present invention to provide a bare chip mounted component by flip chip bonding which does not require an intervening material such as ACF between the bare chip and the wiring board even in the case of (mounting), and does not use ultrasonic waves, and a manufacturing method thereof. This is effective for bare chips made of brittle materials.

【0013】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。
Other objects and novel features of the present invention will be clarified in the embodiments described later.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るベアチップ搭載部品は、最表面がAu
の電極パッドを形成したベアチップと、Auバンプを形
成した基板とを備え、前記ベアチップは、前記電極パッ
ドを前記Auバンプに直接接触させてAu−Au接合さ
れてなること特徴としている。
In order to achieve the above object, the bare chip mounted component according to the present invention has an outermost surface of Au.
The bare chip on which the electrode pad is formed and the substrate on which the Au bump is formed are provided, and the bare chip is Au-Au bonded by directly contacting the electrode pad with the Au bump.

【0015】前記ベアチップ搭載部品において、前記ベ
アチップが化合物半導体デバイスであり、前記基板がセ
ラミック基板であるとよい。
In the bare chip mounting component, the bare chip may be a compound semiconductor device, and the substrate may be a ceramic substrate.

【0016】本発明に係るベアチップ搭載部品の製造方
法は、基板のベアチップ搭載面にAuバンプを形成する
工程と、ベアチップに最表面がAuの電極パッドを形成
する工程と、前記電極パッドを前記Auバンプに直接接
触させた状態にて熱圧着する工程とを備えることを特徴
としている。
In the method of manufacturing a bare chip mounting component according to the present invention, a step of forming Au bumps on the bare chip mounting surface of the substrate, a step of forming an electrode pad with an outermost surface of Au on the bare chip, and the electrode pad being the Au And a step of performing thermocompression bonding in a state of being in direct contact with the bump.

【0017】前記ベアチップ搭載部品の製造方法におい
て、前記ベアチップが化合物半導体デバイスで、前記基
板がセラミック基板であり、前記Auバンプの1個当た
りの荷重を100g以下として熱圧着するとよい。
In the method of manufacturing a component mounted with a bare chip, it is preferable that the bare chip is a compound semiconductor device, the substrate is a ceramic substrate, and the load per Au bump is 100 g or less and thermocompression bonding is performed.

【0018】[0018]

【発明の実施の形態】以下、本発明に係るベアチップ搭
載部品及びその製造方法の実施の形態を図面に従って説
明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a bare chip mounted component and a manufacturing method thereof according to the present invention will be described below with reference to the drawings.

【0019】図1乃至図4で本発明に係るベアチップ搭
載部品及びその製造方法の実施の形態を説明する。図1
はセラミック基板としてのLTCC(low temperaturec
o-fired ceramics)配線基板1とベアチップとしての化
合物半導体デバイス10を示し、フリップチップ接合前
を示す斜視図であり。図2はフリップチップ接合後の要
部拡大断面図であり、図3は化合物半導体デバイス10
の電極膜構成を示す拡大断面図であり、図4は本実施の
形態における製法フロー(Au−Au熱圧着法)を示す
工程フロー図である。
1 to 4, an embodiment of a bare chip mounted component and a method of manufacturing the same according to the present invention will be described. Figure 1
Is an LTCC (low temperaturec)
FIG. 2 is a perspective view showing a wiring substrate 1 and a compound semiconductor device 10 as a bare chip, before flip chip bonding. 2 is an enlarged cross-sectional view of an essential part after flip chip bonding, and FIG. 3 is a compound semiconductor device 10.
4 is an enlarged cross-sectional view showing the electrode film structure of FIG. 4, and FIG. 4 is a process flow chart showing a manufacturing method flow (Au-Au thermocompression bonding method) in the present embodiment.

【0020】図4の工程フロー図の順に実施の形態を説
明すると、バンプ形成工程#1で図1のようにLTCC
配線基板1のベアチップ搭載面の電極パッド2に安価な
ボールボンディング法でAuバンプ3を形成する。Au
バンプ3は平坦化の処理を行うことなくそのまま用い
る。なお、基板1には必要に応じてSMD(表面実装部
品)用電極パッド4が形成してある場合もある。
The embodiments will be described in the order of the process flow diagram of FIG. 4. In the bump forming process # 1, as shown in FIG.
Au bumps 3 are formed on the electrode pads 2 on the bare chip mounting surface of the wiring board 1 by an inexpensive ball bonding method. Au
The bump 3 is used as it is without performing the planarization process. The substrate 1 may be provided with SMD (surface mount component) electrode pads 4 as needed.

【0021】一方、図4の電極パッド表面処理工程#2
では、パワーアンプモジュール等に使用される化合物半
導体(GaAs等)デバイス10の電極パッド11にA
uの表面処理を行う。すなわち、図3の化合物半導体デ
バイス10の電極膜構成に示すように、配線材(Al
等)21、下層導体層(Ti,Cu等)22、中間導体
層(Ni,Pt等)23の上に最上層導体層としてのA
u層24を形成して電極パッド11とする。この電極パ
ッド表面処理工程#2は個々の半導体デバイス10に分
離する前のウエハー状態にて実行する。
On the other hand, the electrode pad surface treatment step # 2 shown in FIG.
Then, in the electrode pad 11 of the compound semiconductor (GaAs etc.) device 10 used for the power amplifier module etc.
u surface treatment. That is, as shown in the electrode film configuration of the compound semiconductor device 10 of FIG.
Etc.) 21, the lower conductor layer (Ti, Cu, etc.) 22, the intermediate conductor layer (Ni, Pt, etc.) 23, and A as the uppermost conductor layer.
The u layer 24 is formed to be the electrode pad 11. This electrode pad surface treatment step # 2 is executed in a wafer state before being separated into individual semiconductor devices 10.

【0022】図4のチップ化工程#3では、電極パッド
表面処理工程#2で電極パッド表面処理後のウエハーを
バックグラインド、ダイシング工程等を経て個別の化合
物半導体デバイス10にチップ化(切断、分離)する。
In the chip forming step # 3 of FIG. 4, the wafer after the electrode pad surface treatment in the electrode pad surface treatment step # 2 is subjected to back-grinding, dicing and the like into individual compound semiconductor devices 10 into chips (cut and separated). ) Do.

【0023】図4のフリップチップ接合工程#4では、
チップ化した図1の化合物半導体デバイス10を反転し
て図2のように基板側Auバンプ3に最表面がAuの電
極パッド11を介在物無しで対向させてフェースダウン
ボンディングする。すなわち、配線基板1及びデバイス
10を加熱しながら加圧してAuバンプ3と電極パッド
11とを直接接合(Au−Au接合)する。その加熱、
加圧時に超音波振動は併用しない。
In the flip chip bonding step # 4 of FIG.
The chip-shaped compound semiconductor device 10 of FIG. 1 is inverted and face down bonding is performed by facing the Au bumps 3 on the substrate side with the electrode pads 11 having an Au outermost surface as shown in FIG. That is, the wiring board 1 and the device 10 are heated and pressed to directly bond the Au bumps 3 and the electrode pads 11 (Au-Au bonding). Its heating,
Do not use ultrasonic vibration at the time of pressurization.

【0024】本実施の形態によれば、ベアチップ側、つ
まり化合物半導体デバイス10側へのバンプ形成、接合
時の超音波の使用がなくなり、化合物半導体デバイス1
0に掛かる負荷を軽減させることができマイクロクラッ
ク等の発生を極力低減させることが可能となる。また、
強固な接合を可能とした為、ACF、ACP等を使用し
ないフリップチップ接合を可能とした。接合部は基板側
Auバンプとチップ側Au電極パッドとのAu−Au接
合であり、電気特性及び信頼性の面でも安定した接合方
法といえる。
According to the present embodiment, the use of ultrasonic waves at the time of bump formation and bonding on the bare chip side, that is, the compound semiconductor device 10 side is eliminated, and the compound semiconductor device 1
The load applied to 0 can be reduced, and the occurrence of microcracks and the like can be reduced as much as possible. Also,
Since strong bonding is possible, flip chip bonding that does not use ACF, ACP, etc. is possible. The bonding portion is Au-Au bonding between the substrate-side Au bump and the chip-side Au electrode pad, which can be said to be a stable bonding method in terms of electrical characteristics and reliability.

【0025】[0025]

【実施例】以下、本発明を実施例に従って詳述する。EXAMPLES The present invention will be described in detail below with reference to examples.

【0026】ベアチップとしてパワーアンプモジュール
等に使用される化合物半導体デバイスを用いた実施例に
ついて説明を行う。化合物半導体デバイスを製作する過
程で、ウエハー時の電極パッドとして、Al等の配線材
上に図3のようなTi/Ni/Au、Ti/Pt/A
u、Cu/Ni/Au等の処理を施し、最表面にAu層
がくるようにし、その厚みを1000〜10000Åと
し、バックグラインド、ダイシング工程等を経て図1の
ような個別の化合物半導体デバイス10にした。配線基
板1については接合時の温度300℃以上に耐えられる
3.5×5.5mmのLTCC基板を使用し、図1のように
フリップチップ接合時に化合物半導体デバイス10の電
極パッド11と配線基板1側の配線用の電極が一致する
レイアウトにした。また、配線基板1の電極パッド2表
面についてもAu処理(5000Å)を施した。配線基
板側の電極パッド2及びデバイス側の電極パッド11の
径は100μm程度とした。上記配線基板1の電極パッ
ド2上に一般的に使用されている加熱、超音波を利用し
たボールボンディング法にてAuバンプ3を形成する。
ボールボンディング法は安価な製造方法であり、任意の
寸法形状に容易にAuバンプを形成することができる。
Auは熱伝導性や電気伝導性が良いことや展延性にも優
れ、イオン化傾向が小さい金属であり、フリップチップ
接合時のバンプに適している。
An embodiment using a compound semiconductor device used for a power amplifier module or the like as a bare chip will be described. In the process of manufacturing a compound semiconductor device, Ti / Ni / Au, Ti / Pt / A as shown in FIG.
u, Cu / Ni / Au, etc., so that the Au layer comes to the outermost surface, the thickness thereof is set to 1000 to 10000Å, and the individual compound semiconductor device 10 as shown in FIG. I chose As the wiring board 1, a 3.5 × 5.5 mm LTCC substrate that can withstand a temperature of 300 ° C. or more at the time of bonding is used, and the electrode pad 11 of the compound semiconductor device 10 and the wiring board 1 are used at the time of flip chip bonding as shown in FIG. The layout is such that the wiring electrodes on the side are aligned. Further, the surface of the electrode pad 2 of the wiring board 1 was also subjected to Au treatment (5000 Å). The diameter of the electrode pad 2 on the wiring board side and the electrode pad 11 on the device side was about 100 μm. Au bumps 3 are formed on the electrode pads 2 of the wiring board 1 by a ball bonding method using heating and ultrasonic waves which are generally used.
The ball bonding method is an inexpensive manufacturing method, and Au bumps can be easily formed in an arbitrary size and shape.
Au is a metal having good thermal conductivity and electrical conductivity, excellent spreadability, and a small ionization tendency, and is suitable for bumps during flip chip bonding.

【0027】図2のように、Auバンプ3が形成された
配線基板1と上記化合物半導体デバイス10を接合する
場合、1バンプあたり100g以下の荷重を掛けなが
ら、加熱温度300〜500℃、時間1〜30秒にて熱
圧着し、フリップチップ接合を可能にした。上記のよう
な荷重と加熱温度でボンディングするため、Auバンプ
特有の高さばらつきやLTCC基板である配線基板1が
抱えている厚み方向のばらつきに対しても、加圧と熱に
よるAuバンプの軟化によって吸収され、平坦化工程を
必要としないフリップチップ接合を可能にした。上記の
方法を採用することにより、異方性導電フィルム(AC
F)、異方性導電ペースト(ACP)、非導電フィルム
(NCF)、非導電ペースト(NCP)及び絶縁樹脂等
を使用としないので、工程数を増やすことがなく、製造
コストを抑えることができる。
As shown in FIG. 2, when the wiring substrate 1 having the Au bumps 3 formed thereon and the compound semiconductor device 10 are bonded together, a heating temperature of 300 to 500 ° C. and a time of 1 hour are applied while applying a load of 100 g or less per bump. Thermo-compression bonding was performed in about 30 seconds to enable flip chip bonding. Since the bonding is performed with the load and the heating temperature as described above, the Au bumps are softened by pressure and heat even with respect to the height variation peculiar to the Au bumps and the variation in the thickness direction held by the wiring substrate 1 which is the LTCC substrate. It has been made possible by flip chip bonding that does not require a planarization process. By adopting the above method, the anisotropic conductive film (AC
F), an anisotropic conductive paste (ACP), a non-conductive film (NCF), a non-conductive paste (NCP), an insulating resin, etc. are not used, so that the number of steps is not increased and the manufacturing cost can be suppressed. .

【0028】フリップチップ接合後のシェア強度テスト
においても、化合物半導体デバイスが破壊する接合強度
を有していることを確認している。1バンプ当たり10
0gを超える荷重を掛けた場合、化合物半導体デバイス
自体にマイクロクラックを発生させる可能性があるた
め、1バンプ当たり100g以下の荷重が好ましく、そ
の荷重の管理は重要となる。
The shear strength test after flip-chip bonding has also confirmed that the compound semiconductor device has a bonding strength at which it breaks. 10 per bump
When a load exceeding 0 g is applied, microcracks may be generated in the compound semiconductor device itself, so a load of 100 g or less per bump is preferable, and the management of the load is important.

【0029】実例として上記方法で配線基板の電極とベ
アチップの電極を接合した場合、熱衝撃試験(−55℃
〜125℃)で1000サイクル経過後の接続抵抗値、
シェア強度ともに初期と同等であることが確認済みであ
り、更に高周波回路の特性を満足させる低誘電率のアン
ダーフィル材料(接合後に配線基板とベアチップ間に設
ける接着材等)であれば、補強として使用することも可
能である。
As an example, when the electrode of the wiring board and the electrode of the bare chip were joined by the above method, the thermal shock test (-55 ° C.
Connection resistance value after 1000 cycles at
It has been confirmed that the shear strength is the same as the initial strength, and if it is a low-permittivity underfill material (such as an adhesive material provided between the wiring board and the bare chip after bonding) that satisfies the characteristics of the high-frequency circuit, then it will be used as reinforcement It is also possible to use.

【0030】以上本発明の実施の形態及び実施例につい
て説明してきたが、本発明はこれに限定されることなく
請求項の記載の範囲内において各種の変形、変更が可能
なことは当業者には自明であろう。
Although the embodiments and examples of the present invention have been described above, it should be understood by those skilled in the art that the present invention is not limited thereto and various modifications and changes can be made within the scope of the claims. Would be obvious.

【0031】[0031]

【発明の効果】以上説明したように、本発明によれば、
次の効果を奏することができる。
As described above, according to the present invention,
The following effects can be achieved.

【0032】(1) ベアチップがパワーアンプモジュー
ル等に使用される非常に脆い化合物半導体デバイスであ
っても、ベアチップ側に直接バンプを形成する必要がな
くなり、ベアチップ自体へのマイクロクラック等の発生
要因を低減することが可能である。
(1) Even if the bare chip is a very fragile compound semiconductor device used for a power amplifier module or the like, there is no need to directly form bumps on the bare chip side, and the cause of microcracks or the like on the bare chip itself is eliminated. It is possible to reduce.

【0033】(2) ベアチップを配線基板側にフェース
ダウンボンディングするフリップチップ接合時に、超音
波は使用せず、荷重、熱のみの接合のため化合物半導体
デバイス等のベアチップへの負荷を低減することが可能
である。
(2) At the time of flip-chip bonding in which a bare chip is face-down bonded to the wiring board side, ultrasonic waves are not used, and only load and heat are bonded, so that the load on the bare chip such as a compound semiconductor device can be reduced. It is possible.

【0034】(3) 前記フリップチップ接合時に、最表
面がAuの電極パッドとAuバンプ間にACF、AC
P、NCF、NCP、絶縁樹脂等の介在物を必要としな
いため、前記介在物が高周波特性に影響を与える可能性
を除去できる。
(3) During the flip-chip bonding, ACF, AC between the electrode pad and the Au bump whose outermost surface is Au.
Since inclusions such as P, NCF, NCP, and insulating resin are not required, it is possible to eliminate the possibility that the inclusions affect the high frequency characteristics.

【0035】(4) 配線基板上に半導体デバイス等のベ
アチップをフリップチップ実装することにより、前記配
線基板とベアチップ間の配線長を極端に短くすることが
でき高周波化を促進することが可能である。
(4) By flip-chip mounting a bare chip such as a semiconductor device on the wiring board, the wiring length between the wiring board and the bare chip can be extremely shortened, and high frequency can be promoted. .

【0036】(5) フリップチップ接合時の荷重をコン
トロールすることにより、アンダーフィルを入れる場合
のスタンドオフを調整することが可能である。
(5) By controlling the load at the time of flip chip bonding, it is possible to adjust the standoff when inserting the underfill.

【0037】(6) 配線基板としてLTCC基板を用い
る場合であっても、そのLTCC基板の反り、うねり、
電極パッドの膜厚ばらつきにも対応ができるフリップチ
ップ実装が可能である。
(6) Even when an LTCC board is used as the wiring board, the LTCC board is warped, undulated,
Flip-chip mounting that can cope with variations in electrode pad thickness is possible.

【0038】(7) バンプの材質がAuであるため、化
合物半導体デバイス等のベアチップで発生した熱をAu
バンプを介してセラミック基板等の配線基板側に放熱さ
せることでき、ベアチップ温度を低くすることが可能で
ある。
(7) Since the bump material is Au, the heat generated in the bare chip of the compound semiconductor device is Au.
It is possible to dissipate heat to the side of a wiring substrate such as a ceramic substrate via the bumps, and it is possible to lower the bare chip temperature.

【0039】(8) ウエハーを切断、分離して個々のベ
アチップを作製するが、前記ウエハー側にバンプ加工処
理を必要としないため、ウエハーのコストを低減するこ
とが可能である。
(8) The wafer is cut and separated to produce individual bare chips, but since bump processing is not required on the wafer side, the cost of the wafer can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るベアチップ搭載部品及びその製造
方法の実施の形態を示す概略斜視図である。
FIG. 1 is a schematic perspective view showing an embodiment of a bare chip mounted component and a manufacturing method thereof according to the present invention.

【図2】実施の形態におけるフリップチップ接合を示す
要部拡大断面図である。
FIG. 2 is an enlarged cross-sectional view of essential parts showing flip chip bonding in the embodiment.

【図3】実施の形態におけるベアチップ側の電極パッド
構成を示す拡大断面図である。
FIG. 3 is an enlarged cross-sectional view showing a bare chip side electrode pad configuration in the embodiment.

【図4】実施の形態の工程であって、Au−Au熱圧着
法の製造フローを示す工程フロー図である。
FIG. 4 is a process flow chart showing a manufacturing flow of the Au—Au thermocompression bonding process, which is a process of the embodiment.

【符号の説明】[Explanation of symbols]

1 配線基板 2 電極パッド 3 Auバンプ 4 SMD用電極パッド 10 化合物半導体デバイス 11 電極パッド 21 配線材 22 下層導体層 23 中間導体層 24 Au層 #1 バンプ形成工程 #2 電極パッド表面処理工程 #3 チップ化工程 #4 フリッチップ接合工程 1 wiring board 2 electrode pad 3 Au bump 4 SMD electrode pad 10 Compound semiconductor devices 11 electrode pad 21 wiring material 22 Lower conductor layer 23 Intermediate conductor layer 24 Au layer # 1 bump formation process # 2 electrode pad surface treatment process # 3 Chip process # 4 Flitch-up joining process

───────────────────────────────────────────────────── フロントページの続き (72)発明者 土門 孝彰 東京都中央区日本橋一丁目13番1号ティー ディーケイ株式会社内 Fターム(参考) 5F044 KK04 KK18 LL15 QQ03    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Takaaki Domon             1-13-1, Nihonbashi, Chuo-ku, Tokyo Tea             DC Inc. F-term (reference) 5F044 KK04 KK18 LL15 QQ03

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 最表面がAuの電極パッドを形成したベ
アチップと、Auバンプを形成した基板とを備え、前記
ベアチップは、前記電極パッドを前記Auバンプに直接
接触させてAu−Au接合されてなること特徴とするベ
アチップ搭載部品。
1. A bare chip having an Au electrode pad formed on its outermost surface and a substrate having an Au bump formed thereon, wherein the bare chip is Au-Au bonded by directly contacting the electrode pad with the Au bump. Bare chip mounted parts characterized by
【請求項2】 前記ベアチップが化合物半導体デバイス
であり、前記基板がセラミック基板である請求項1記載
のベアチップ搭載部品。
2. The bare chip mounting component according to claim 1, wherein the bare chip is a compound semiconductor device, and the substrate is a ceramic substrate.
【請求項3】 基板のベアチップ搭載面にAuバンプを
形成する工程と、ベアチップに最表面がAuの電極パッ
ドを形成する工程と、前記電極パッドを前記Auバンプ
に直接接触させた状態にて熱圧着する工程とを備えたこ
とを特徴とするベアチップ搭載部品の製造方法。
3. A step of forming an Au bump on a bare chip mounting surface of a substrate, a step of forming an electrode pad having an Au outermost surface on a bare chip, and a step of heating the electrode pad in direct contact with the Au bump. A method of manufacturing a bare chip mounted component, comprising a step of crimping.
【請求項4】 前記ベアチップが化合物半導体デバイス
で、前記基板がセラミック基板であり、前記Auバンプ
の1個当たりの荷重を100g以下として熱圧着する請
求項3記載のベアチップ搭載部品の製造方法。
4. The method of manufacturing a bare chip mounted component according to claim 3, wherein the bare chip is a compound semiconductor device, the substrate is a ceramic substrate, and thermocompression bonding is performed with the load per Au bump being 100 g or less.
JP2002079731A 2002-03-20 2002-03-20 Bare chip mounting component and its manufacturing method Withdrawn JP2003282628A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002079731A JP2003282628A (en) 2002-03-20 2002-03-20 Bare chip mounting component and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002079731A JP2003282628A (en) 2002-03-20 2002-03-20 Bare chip mounting component and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2003282628A true JP2003282628A (en) 2003-10-03

Family

ID=29229057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002079731A Withdrawn JP2003282628A (en) 2002-03-20 2002-03-20 Bare chip mounting component and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2003282628A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098488A (en) * 2016-12-07 2018-06-21 清華大学Tsinghua University Photoelectric element package structure by metallic bond and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098488A (en) * 2016-12-07 2018-06-21 清華大学Tsinghua University Photoelectric element package structure by metallic bond and manufacturing method thereof
US10510683B2 (en) 2016-12-07 2019-12-17 Tsinghua University Packaging structures for metallic bonding based opto-electronic device and manufacturing methods thereof

Similar Documents

Publication Publication Date Title
JP3565319B2 (en) Semiconductor device and manufacturing method thereof
US20040245652A1 (en) Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device
JP2003197673A (en) Semiconductor device and method of manufacturing the same
JP2000114413A (en) Semiconductor device, its manufacture, and method for mounting parts
JP2001068621A (en) Semiconductor device and its manufacture
JPH11135551A (en) Semiconductor device and method of mounting semiconductor element
JPWO2011030368A1 (en) Semiconductor device and manufacturing method thereof
JP2004335916A (en) Method for manufacturing semiconductor device
JP4057875B2 (en) Manufacturing method of semiconductor device
KR101753066B1 (en) A film comprising conductive particle and the manufacturing method of flip chip package using the same
JP2002368039A (en) Flip-chop mounting structure and method of manufacturing the same
JP2002026071A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2003282628A (en) Bare chip mounting component and its manufacturing method
JP2002222901A (en) Method of mounting semiconductor device, mounting structure thereof, semiconductor device and manufacturing method thereof
JP4318893B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2002118210A (en) Interposer for semiconductor device and semiconductor using the same
JP3419398B2 (en) Method for manufacturing semiconductor device
CN109494164A (en) A method of preparing miniaturization switch filter
JPH11288975A (en) Bonding method and device
JPH11204573A (en) Manufacture of semiconductor device and the semiconductor device
JP3795644B2 (en) Joining method
JPH07142490A (en) Semiconductor integrated circuit and fabrication thereof
JP2002016168A (en) Substrate for mounting and semiconductor module using the same
JP3934011B2 (en) Semiconductor device and manufacturing method thereof
JP2008021712A (en) Semiconductor module, and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607