JP2003271539A - Ｄｍａ制御装置 - Google Patents
Ｄｍａ制御装置Info
- Publication number
- JP2003271539A JP2003271539A JP2002073678A JP2002073678A JP2003271539A JP 2003271539 A JP2003271539 A JP 2003271539A JP 2002073678 A JP2002073678 A JP 2002073678A JP 2002073678 A JP2002073678 A JP 2002073678A JP 2003271539 A JP2003271539 A JP 2003271539A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- transfer
- channel
- information
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】複数のメモリ・デバイスと複数のチャンネルを
有するＤＭＡが接続されている共有バスに対して柔軟性
を有するＤＭＡを可能にするＤＭＡ制御装置を提供す
る。 【解決手段】共有バス４０に接続された複数のメモリ・
デバイス５０ａ〜５０ｅのアクセス領域に固定の優先順
位３２を調停制御部３１に予め設定する。転送元アドレ
ス２３又は転送先アドレス２４の何れを比較対象とする
か比較対象指定情報３３を設定する。複数チャンネルを
同時に転送スタート２２ａ〜２２ｃし、調停制御部３１
は、転送スタートされた各チャンネルの転送元アドレス
２３（又は転送先アドレス２４）をメモリ・デバイス固
定優先順位３２に基づき比較し、その中で最も高い優先
順位を転送元（又は転送先）アドレスに設定しているチ
ャンネルにＤＭＡ転送許可を与える調停を行う。
有するＤＭＡが接続されている共有バスに対して柔軟性
を有するＤＭＡを可能にするＤＭＡ制御装置を提供す
る。 【解決手段】共有バス４０に接続された複数のメモリ・
デバイス５０ａ〜５０ｅのアクセス領域に固定の優先順
位３２を調停制御部３１に予め設定する。転送元アドレ
ス２３又は転送先アドレス２４の何れを比較対象とする
か比較対象指定情報３３を設定する。複数チャンネルを
同時に転送スタート２２ａ〜２２ｃし、調停制御部３１
は、転送スタートされた各チャンネルの転送元アドレス
２３（又は転送先アドレス２４）をメモリ・デバイス固
定優先順位３２に基づき比較し、その中で最も高い優先
順位を転送元（又は転送先）アドレスに設定しているチ
ャンネルにＤＭＡ転送許可を与える調停を行う。
Description
【０００１】
【発明の属する技術分野】本発明はＤＭＡ（直接メモリ
アクセス）制御装置に関し、特に複数のチャンネルを有
する場合のＤＭＡ転送を行うチャンネルの優先順位を決
定するＤＭＡ制御装置の調停制御部の改良に関する。
アクセス）制御装置に関し、特に複数のチャンネルを有
する場合のＤＭＡ転送を行うチャンネルの優先順位を決
定するＤＭＡ制御装置の調停制御部の改良に関する。
【０００２】
【従来の技術】ＣＰＵ（中央演算処理装置）を介するこ
となく、メモリ・デバイス（記憶装置）と入出力装置間
で直接データ転送を行うＤＭＡ制御装置が提案され広く
使用されている。このＤＭＡ制御装置により、ＣＰＵの
負荷を軽減し且つ迅速な動作を可能にする。従来の複数
のチャンネルを有するＤＭＡ制御装置では、ＤＭＡのチ
ャンネル毎に固定の優先順位を設定し、チャンネル固定
の調停制御をすることで優先度の高いＤＭＡ転送に対応
する技術がある。斯かる分野の従来技術は、例えば特開
２０００-２５９５５０号公報の「ＤＭＡ制御装置」お
よび特開２０００-２６７９９３号公報の「ＤＭＡ制御
装置」等に開示されている。
となく、メモリ・デバイス（記憶装置）と入出力装置間
で直接データ転送を行うＤＭＡ制御装置が提案され広く
使用されている。このＤＭＡ制御装置により、ＣＰＵの
負荷を軽減し且つ迅速な動作を可能にする。従来の複数
のチャンネルを有するＤＭＡ制御装置では、ＤＭＡのチ
ャンネル毎に固定の優先順位を設定し、チャンネル固定
の調停制御をすることで優先度の高いＤＭＡ転送に対応
する技術がある。斯かる分野の従来技術は、例えば特開
２０００-２５９５５０号公報の「ＤＭＡ制御装置」お
よび特開２０００-２６７９９３号公報の「ＤＭＡ制御
装置」等に開示されている。
【０００３】図３は、斯かる従来のＤＭＡ制御装置の１
例の構成を示すブロック図である。図３に示す従来のＤ
ＭＡ制御装置１１０は、基本的には複数のメモリ・デバ
イス１５０ａ〜１５０ｅと、これらメモリ・デバイス１
５０ａ〜１５０ｅを接続する共有バス１４０と、ＤＭＡ
転送を行うための情報（転送データの転送元アドレス、
転送先アドレス、転送量およびＤＭＡ転送のスタート／
ストップ等）を格納している複数のチャンネル情報格納
部１２０ａ〜１２０ｃと、共有バス１４０に接続され、
複数のチャンネル情報格納部１２０ａ〜１２０ｃの情報
によりＤＭＡ転送を行うＤＭＡ制御部１３０と、どのチ
ャンネルのＤＭＡ転送を実行させるかＤＭＡチャンネル
毎に設定された固定の優先順位情報１３２に従って調停
する調停制御部１３１とを有する。ＤＭＡ制御部１３０
は、共有バス１４０を介してメモリ・デバイス１５０ａ
〜１５０ｅにアクセスするものである。
例の構成を示すブロック図である。図３に示す従来のＤ
ＭＡ制御装置１１０は、基本的には複数のメモリ・デバ
イス１５０ａ〜１５０ｅと、これらメモリ・デバイス１
５０ａ〜１５０ｅを接続する共有バス１４０と、ＤＭＡ
転送を行うための情報（転送データの転送元アドレス、
転送先アドレス、転送量およびＤＭＡ転送のスタート／
ストップ等）を格納している複数のチャンネル情報格納
部１２０ａ〜１２０ｃと、共有バス１４０に接続され、
複数のチャンネル情報格納部１２０ａ〜１２０ｃの情報
によりＤＭＡ転送を行うＤＭＡ制御部１３０と、どのチ
ャンネルのＤＭＡ転送を実行させるかＤＭＡチャンネル
毎に設定された固定の優先順位情報１３２に従って調停
する調停制御部１３１とを有する。ＤＭＡ制御部１３０
は、共有バス１４０を介してメモリ・デバイス１５０ａ
〜１５０ｅにアクセスするものである。
【０００４】次に、図３に示す従来のＤＭＡ制御装置１
１０の動作を、図４に示すフローチャートを参照して説
明する。先ず、調停制御部１３１に高優先：チャンネル
０、中優先：チャンネル１および低優先：チャンネル２
の如き固定のチャンネル優先順位情報１３２を設定する
（ステップＢ１）。次に、各チャンネル情報格納部１２
０ａ〜１２０ｃにＤＭＡ転送を行うための情報を設定し
（ステップＢ２）、同時に全チャンネルのＤＭＡ転送の
スタート１２２を実行する（ステップＢ３）。調停制御
部１３１は、ＤＭＡ転送のスタート情報を受け取り、先
に設定した優先順位（０＞１＞２）に従って調停する
（ステップＢ４）。そして、チャンネル０を選択し（ス
テップＢ５）、チャンネル０のＤＭＡ転送情報をＤＭＡ
制御部１３０に渡す（ステップＢ６）。そのＤＭＡ転送
情報に従ってＤＭＡ制御部１３０は、ＤＭＡ転送を実行
する（ステップＢ７）。ＤＭＡ転送が終了すると（ステ
ップＢ８）、ＤＭＡ制御部１３０が終了情報をチャンネ
ル情報格納部１２０ａおよび調停制御部１３１に通知す
る。そして、チャンネル情報格納部１２０ａのＤＭＡ転
送のスタート情報１２２ａを取り下げる（ステップＢ
９）。
１０の動作を、図４に示すフローチャートを参照して説
明する。先ず、調停制御部１３１に高優先：チャンネル
０、中優先：チャンネル１および低優先：チャンネル２
の如き固定のチャンネル優先順位情報１３２を設定する
（ステップＢ１）。次に、各チャンネル情報格納部１２
０ａ〜１２０ｃにＤＭＡ転送を行うための情報を設定し
（ステップＢ２）、同時に全チャンネルのＤＭＡ転送の
スタート１２２を実行する（ステップＢ３）。調停制御
部１３１は、ＤＭＡ転送のスタート情報を受け取り、先
に設定した優先順位（０＞１＞２）に従って調停する
（ステップＢ４）。そして、チャンネル０を選択し（ス
テップＢ５）、チャンネル０のＤＭＡ転送情報をＤＭＡ
制御部１３０に渡す（ステップＢ６）。そのＤＭＡ転送
情報に従ってＤＭＡ制御部１３０は、ＤＭＡ転送を実行
する（ステップＢ７）。ＤＭＡ転送が終了すると（ステ
ップＢ８）、ＤＭＡ制御部１３０が終了情報をチャンネ
ル情報格納部１２０ａおよび調停制御部１３１に通知す
る。そして、チャンネル情報格納部１２０ａのＤＭＡ転
送のスタート情報１２２ａを取り下げる（ステップＢ
９）。
【０００５】次に、調停制御部１３１は、現時点でのＤ
ＭＡ転送のスタート情報１２２ｂ、１２２ｃを受け取
り、チャンネル優先順位（１＞２）に従って調停し（ス
テップＢ１０）、チャンネル１のＤＭＡ転送情報をＤＭ
Ａ制御部１３０に渡す。その後の制御は、上述したステ
ップＢ５〜Ｂ９と同様である。但し、チャンネル０は、
チャンネル１と読み替える（ステップＢ１１）。
ＭＡ転送のスタート情報１２２ｂ、１２２ｃを受け取
り、チャンネル優先順位（１＞２）に従って調停し（ス
テップＢ１０）、チャンネル１のＤＭＡ転送情報をＤＭ
Ａ制御部１３０に渡す。その後の制御は、上述したステ
ップＢ５〜Ｂ９と同様である。但し、チャンネル０は、
チャンネル１と読み替える（ステップＢ１１）。
【０００６】チャンネル１のＤＭＡ転送が終了し、次の
調停を行う時にチャンネル０のＤＭＡ転送のスタート情
報１２２ａが有効になっていると（ステップＢ１２）、
調停制御部１３１へは、チャンネル０とチャンネル２の
ＤＭＡ転送スタート情報１２２ａおよび１２２ｃが入力
されることになる。調停制御部１３１は、設定されてい
る優先順位に従って調停され（ステップＢ１３）、チャ
ンネル０のＤＭＡ転送情報をＤＭＡ制御部１３０に渡す
ことになる。そして、チャンネル０のＤＭＡ転送を上述
の場合と同様に行う（ステップＢ１４）。このチャンネ
ル０のＤＭＡ転送後に、再度調停制御部１３１がチャン
ネルの優先順位に従って調停する（ステップＢ１５）。
最終的にチャンネル２のＤＭＡ転送は、チャンネル０お
よびチャンネル１の各ＤＭＡ転送スタート情報１２２ａ
および１２２ｂが取り下げられている状態で可能となる
（ステップＢ１６）。
調停を行う時にチャンネル０のＤＭＡ転送のスタート情
報１２２ａが有効になっていると（ステップＢ１２）、
調停制御部１３１へは、チャンネル０とチャンネル２の
ＤＭＡ転送スタート情報１２２ａおよび１２２ｃが入力
されることになる。調停制御部１３１は、設定されてい
る優先順位に従って調停され（ステップＢ１３）、チャ
ンネル０のＤＭＡ転送情報をＤＭＡ制御部１３０に渡す
ことになる。そして、チャンネル０のＤＭＡ転送を上述
の場合と同様に行う（ステップＢ１４）。このチャンネ
ル０のＤＭＡ転送後に、再度調停制御部１３１がチャン
ネルの優先順位に従って調停する（ステップＢ１５）。
最終的にチャンネル２のＤＭＡ転送は、チャンネル０お
よびチャンネル１の各ＤＭＡ転送スタート情報１２２ａ
および１２２ｂが取り下げられている状態で可能となる
（ステップＢ１６）。
【０００７】また、上述した他の従来技術は、複数のチ
ャンネルを有するＤＭＡが接続されているバスに対して
ＤＭＡの各チャンネルのバス占有率を算出して、占有率
の合計が予め決められた閾値を超えた場合には、調停制
御を変更することでＤＭＡの各チャンネルにおける転送
の均一化を図る技術を開示している。
ャンネルを有するＤＭＡが接続されているバスに対して
ＤＭＡの各チャンネルのバス占有率を算出して、占有率
の合計が予め決められた閾値を超えた場合には、調停制
御を変更することでＤＭＡの各チャンネルにおける転送
の均一化を図る技術を開示している。
【０００８】
【発明が解決しようとする課題】しかし、上述の如くＤ
ＭＡのチャンネル毎に、例えばチャンネル０＞チャンネ
ル１＞チャンネル２の如く固定の優先順位を設定する技
術では、次の如き課題を有する。即ち、ＤＭＡのチャン
ネル数を超えるＤＭＡ転送パターンが存在した場合に、
優先度を考慮して各ＤＭＡチャンネルにそれらのＤＭＡ
転送パターンを設定しなければならない。そのため、Ｄ
ＭＡ転送情報を設定するプログラムが極めて煩雑になっ
てしまう。
ＭＡのチャンネル毎に、例えばチャンネル０＞チャンネ
ル１＞チャンネル２の如く固定の優先順位を設定する技
術では、次の如き課題を有する。即ち、ＤＭＡのチャン
ネル数を超えるＤＭＡ転送パターンが存在した場合に、
優先度を考慮して各ＤＭＡチャンネルにそれらのＤＭＡ
転送パターンを設定しなければならない。そのため、Ｄ
ＭＡ転送情報を設定するプログラムが極めて煩雑になっ
てしまう。
【０００９】また、ＤＭＡの各チャンネルのバス占有率
を算出して、占有率の合計が予め決められた閾値を超え
た場合に調停制御を変更することでＤＭＡの各チャンネ
ルにおける転送の均一化を図るという技術では、ある特
定のメモリ・デバイスにはシステム上アクセスを早急に
行いたい場合又は反対にあるメモリ・デバイスにはシス
テム上ある程度アクセスが遅くても構わない場合に対応
ができない。
を算出して、占有率の合計が予め決められた閾値を超え
た場合に調停制御を変更することでＤＭＡの各チャンネ
ルにおける転送の均一化を図るという技術では、ある特
定のメモリ・デバイスにはシステム上アクセスを早急に
行いたい場合又は反対にあるメモリ・デバイスにはシス
テム上ある程度アクセスが遅くても構わない場合に対応
ができない。
【００１０】
【発明の目的】本発明は、従来技術の上述した課題に鑑
みなされたものであり、複数チャンネルを有するＤＭＡ
が接続されているバスに対してＤＭＡの各チャンネルの
転送元アドレス又は転送先アドレスに指定するメモリ・
デバイスからＤＭＡチャンネルの優先順位を変更可能に
して、ＤＭＡのチャンネルに依存せずに転送対象により
調停制御を行うＤＭＡ制御装置を提供することを目的と
する。
みなされたものであり、複数チャンネルを有するＤＭＡ
が接続されているバスに対してＤＭＡの各チャンネルの
転送元アドレス又は転送先アドレスに指定するメモリ・
デバイスからＤＭＡチャンネルの優先順位を変更可能に
して、ＤＭＡのチャンネルに依存せずに転送対象により
調停制御を行うＤＭＡ制御装置を提供することを目的と
する。
【００１１】
【課題を解決するための手段】前述の課題を解決するた
め、本発明のＤＭＡ制御装置は次のような特徴的な構成
を採用している。
め、本発明のＤＭＡ制御装置は次のような特徴的な構成
を採用している。
【００１２】（１）共有バスに接続された複数のメモリ
・デバイスを含み、複数のチャンネルを有するＤＭＡ制
御装置において、調停制御部で予め設定された前記メモ
リ・デバイス毎の優先順位および転送元アドレス又は転
送先アドレスに従ってＤＭＡ転送を調停するＤＭＡ制御
装置。
・デバイスを含み、複数のチャンネルを有するＤＭＡ制
御装置において、調停制御部で予め設定された前記メモ
リ・デバイス毎の優先順位および転送元アドレス又は転
送先アドレスに従ってＤＭＡ転送を調停するＤＭＡ制御
装置。
【００１３】（２）複数のメモリ・デバイスと、該メモ
リ・デバイスに接続された共有バスと、該共有バスに接
続されるＤＭＡ転送を行うＤＭＡ制御部と、該ＤＭＡ制
御部を利用してＤＭＡ転送を行うための情報を格納して
いる複数のチャンネル情報格納部とを含むＤＭＡ制御装
置において、前記チャンネル情報格納部からの転送元ア
ドレスおよび転送先アドレス情報を受けて、何れのチャ
ンネルのＤＭＡ転送を実行させるかを調停する調停制御
部を備えるＤＭＡ制御装置。
リ・デバイスに接続された共有バスと、該共有バスに接
続されるＤＭＡ転送を行うＤＭＡ制御部と、該ＤＭＡ制
御部を利用してＤＭＡ転送を行うための情報を格納して
いる複数のチャンネル情報格納部とを含むＤＭＡ制御装
置において、前記チャンネル情報格納部からの転送元ア
ドレスおよび転送先アドレス情報を受けて、何れのチャ
ンネルのＤＭＡ転送を実行させるかを調停する調停制御
部を備えるＤＭＡ制御装置。
【００１４】（３）前記調停制御部には、メモリ・デバ
イス優先順位情報および比較対象指定情報が入力される
上記（２）のＤＭＡ制御装置。
イス優先順位情報および比較対象指定情報が入力される
上記（２）のＤＭＡ制御装置。
【００１５】（４）前記メモリ・デバイス優先順位情報
は、前記共有バスに接続された前記メモリ・デバイスの
アクセス領域に固定の優先順位として予め設定される上
記（３）のＤＭＡ制御装置。
は、前記共有バスに接続された前記メモリ・デバイスの
アクセス領域に固定の優先順位として予め設定される上
記（３）のＤＭＡ制御装置。
【００１６】（５）前記比較対象指定情報は、前記転送
元アドレス又は前記転送先アドレスの何れを比較対象に
するか設定する上記（３）のＤＭＡ制御装置。
元アドレス又は前記転送先アドレスの何れを比較対象に
するか設定する上記（３）のＤＭＡ制御装置。
【００１７】（６）複数のチャンネルにおいて同一優先
順位の転送元アドレス又は転送先アドレスが設定されて
いる場合には、平等に優先権を与えるラウンドロビン方
式にて調停を行う上記（１）乃至（５）の何れかのＤＭ
Ａ制御装置。
順位の転送元アドレス又は転送先アドレスが設定されて
いる場合には、平等に優先権を与えるラウンドロビン方
式にて調停を行う上記（１）乃至（５）の何れかのＤＭ
Ａ制御装置。
【００１８】
【発明の実施の形態】本発明の上述およびその他の目
的、特徴および利点を明確にすべく、添付図面を参照し
ながら、本発明によるＤＭＡ制御装置の好適実施形態の
構成および動作を、以下に詳述する。
的、特徴および利点を明確にすべく、添付図面を参照し
ながら、本発明によるＤＭＡ制御装置の好適実施形態の
構成および動作を、以下に詳述する。
【００１９】先ず、図１は、本発明によるＤＭＡ制御装
置の好適実施形態の構成を示すブロック図である。この
ＤＭＡ制御装置１０は、複数のメモリ・デバイス５０ａ
〜５０ｅ、これらメモリ・デバイス５０ａ〜５０ｅを接
続する共有バス４０、この共有バス４０に接続されＤＭ
Ａ転送を行うＤＭＡ制御部３０、ＤＭＡ制御部３０を利
用してＤＭＡ転送を行うための情報（転送データの転送
元アドレス２３、転送先アドレス２４、転送量およびＤ
ＭＡ転送のスタート／ストップ２２等）を格納している
複数のチャンネル情報格納部２０ａ〜２０ｃ、これらチ
ャンネル情報格納部２０ａ〜２０ｃからの転送元アドレ
ス２３および転送先アドレス２４の情報を受け、何れの
チャンネルのＤＭＡ転送を実行させるかを調停する調停
制御部３１により構成されている。
置の好適実施形態の構成を示すブロック図である。この
ＤＭＡ制御装置１０は、複数のメモリ・デバイス５０ａ
〜５０ｅ、これらメモリ・デバイス５０ａ〜５０ｅを接
続する共有バス４０、この共有バス４０に接続されＤＭ
Ａ転送を行うＤＭＡ制御部３０、ＤＭＡ制御部３０を利
用してＤＭＡ転送を行うための情報（転送データの転送
元アドレス２３、転送先アドレス２４、転送量およびＤ
ＭＡ転送のスタート／ストップ２２等）を格納している
複数のチャンネル情報格納部２０ａ〜２０ｃ、これらチ
ャンネル情報格納部２０ａ〜２０ｃからの転送元アドレ
ス２３および転送先アドレス２４の情報を受け、何れの
チャンネルのＤＭＡ転送を実行させるかを調停する調停
制御部３１により構成されている。
【００２０】次に、図１に示す本発明によるＤＭＡ制御
装置１０の好適実施形態の動作を、図２のフローチャー
トを参照して説明する。先ず、共有バス４０に接続され
たメモリ・デバイス５０ａ〜５０ｅのアクセス領域に固
定のメモリ・デバイス優先順位情報３２を調停制御部３
１に予め設定する。また、転送元アドレス２３又は転送
先アドレス２４の何れを比較対象にするかの比較対象指
定情報３３を調停制御部３１に設定する（ステップＡ
１）。尚、この特定例では、メモリ・デバイス５０ａが
最も優先順位が高く、メモリ・デバイス５０ｂ、５０
ｃ、５０ｄおよび５０ｅの順序に優先順位が低くなると
する。また、比較対象は、転送元アドレス２３を設定し
ている。
装置１０の好適実施形態の動作を、図２のフローチャー
トを参照して説明する。先ず、共有バス４０に接続され
たメモリ・デバイス５０ａ〜５０ｅのアクセス領域に固
定のメモリ・デバイス優先順位情報３２を調停制御部３
１に予め設定する。また、転送元アドレス２３又は転送
先アドレス２４の何れを比較対象にするかの比較対象指
定情報３３を調停制御部３１に設定する（ステップＡ
１）。尚、この特定例では、メモリ・デバイス５０ａが
最も優先順位が高く、メモリ・デバイス５０ｂ、５０
ｃ、５０ｄおよび５０ｅの順序に優先順位が低くなると
する。また、比較対象は、転送元アドレス２３を設定し
ている。
【００２１】ＤＭＡ転送を行うための情報を各チャンネ
ル情報格納部２０ａ〜２０ｃに設定する（ステップＡ
２）。そして、各チャンネルのＤＭＡスタート２２を行
う（ステップＡ３）。複数チャンネルを同時に転送スタ
ート２２ａ〜２２ｃしたとき、調停制御部３１にて転送
スタートされた各チャンネルの転送元アドレス２３ａ〜
２３ｃをメモリ・デバイス優先順位情報３２に基づき比
較する（ステップＡ４）。その中で最も高い優先順位を
転送元アドレスに設定しているチャンネル（例えばチャ
ンネル０）にＤＭＡ転送許可を与える調停を行う（ステ
ップＡ５）。そして、ＤＭＡ転送許可が与えられたチャ
ンネル０のＤＭＡ転送情報をチャンネル情報格納部２０
ａからＤＭＡ制御部３０に渡す（ステップＡ６）。その
ＤＭＡ転送情報に従ってＤＭＡ制御部３０は、ＤＭＡ転
送を実行する（ステップＡ７）。ＤＭＡ転送が終了する
と（ステップＡ８）、ＤＭＡ制御部３０が終了情報をチ
ャンネル０のチャンネル情報格納部２０ａおよび調停制
御部３１に通知する。そこで、チャンネル情報格納部２
０ａのＤＭＡ転送のスタート情報２２ａを取り下げる
（ステップＡ９）。
ル情報格納部２０ａ〜２０ｃに設定する（ステップＡ
２）。そして、各チャンネルのＤＭＡスタート２２を行
う（ステップＡ３）。複数チャンネルを同時に転送スタ
ート２２ａ〜２２ｃしたとき、調停制御部３１にて転送
スタートされた各チャンネルの転送元アドレス２３ａ〜
２３ｃをメモリ・デバイス優先順位情報３２に基づき比
較する（ステップＡ４）。その中で最も高い優先順位を
転送元アドレスに設定しているチャンネル（例えばチャ
ンネル０）にＤＭＡ転送許可を与える調停を行う（ステ
ップＡ５）。そして、ＤＭＡ転送許可が与えられたチャ
ンネル０のＤＭＡ転送情報をチャンネル情報格納部２０
ａからＤＭＡ制御部３０に渡す（ステップＡ６）。その
ＤＭＡ転送情報に従ってＤＭＡ制御部３０は、ＤＭＡ転
送を実行する（ステップＡ７）。ＤＭＡ転送が終了する
と（ステップＡ８）、ＤＭＡ制御部３０が終了情報をチ
ャンネル０のチャンネル情報格納部２０ａおよび調停制
御部３１に通知する。そこで、チャンネル情報格納部２
０ａのＤＭＡ転送のスタート情報２２ａを取り下げる
（ステップＡ９）。
【００２２】次に、調停制御部３１は、現時点でのＤＭ
Ａ転送のスタート情報２２ｂ、２２ｃを受け取り、再び
その中で最も高い優先順位を転送元アドレスに設定して
いるチャンネルにＤＭＡ転送許可を与え、そのチャンネ
ルのＤＭＡ転送情報をＤＭＡ制御部３０に渡す（ステッ
プＡ１０）。ここで、複数のチャンネルにおいて同一優
先順位の転送元アドレス（同一メモリ・デバイス）が設
定されていた場合には、調停制御部３１にて平等に優先
権を与える周知のラウンドロビン方式にて調停を行う
（ステップＡ１１）。調停により選択されたチャンネル
を以下転送終了まで上述のステップＡ６〜Ａ９と同様に
実行する（ステップＡ１２）。そして、各チャンネルの
ＤＭＡスタート情報２２がなくなるまで繰り返す（ステ
ップＡ１３）。
Ａ転送のスタート情報２２ｂ、２２ｃを受け取り、再び
その中で最も高い優先順位を転送元アドレスに設定して
いるチャンネルにＤＭＡ転送許可を与え、そのチャンネ
ルのＤＭＡ転送情報をＤＭＡ制御部３０に渡す（ステッ
プＡ１０）。ここで、複数のチャンネルにおいて同一優
先順位の転送元アドレス（同一メモリ・デバイス）が設
定されていた場合には、調停制御部３１にて平等に優先
権を与える周知のラウンドロビン方式にて調停を行う
（ステップＡ１１）。調停により選択されたチャンネル
を以下転送終了まで上述のステップＡ６〜Ａ９と同様に
実行する（ステップＡ１２）。そして、各チャンネルの
ＤＭＡスタート情報２２がなくなるまで繰り返す（ステ
ップＡ１３）。
【００２３】一方、調停制御部３１にメモリ・デバイス
優先順位情報３２と比較対象指定情報３３として転送先
アドレス２４を設定した場合を説明する。ＤＭＡ転送を
行うための情報を各チャンネル情報格納部２０ａ〜２０
ｃに設定し、複数チャンネルを同時に転送スタート２２
ａ〜２２ｃしたとき、調停制御部３１にて転送スタート
された各チャンネルの転送先アドレス２４ａ〜２４ｃを
メモリ・デバイス優先順位情報３２に基づき比較する。
そして、その中で最も高い優先順位を転送先アドレスに
設定しているチャンネル（例えばチャンネル０）にＤＭ
Ａ転送許可を与える調停を行う。そして、ＤＭＡ転送許
可が与えられたチャンネル０のＤＭＡ転送情報をチャン
ネル情報格納部２０ａからＤＭＡ制御部３１に渡す。
優先順位情報３２と比較対象指定情報３３として転送先
アドレス２４を設定した場合を説明する。ＤＭＡ転送を
行うための情報を各チャンネル情報格納部２０ａ〜２０
ｃに設定し、複数チャンネルを同時に転送スタート２２
ａ〜２２ｃしたとき、調停制御部３１にて転送スタート
された各チャンネルの転送先アドレス２４ａ〜２４ｃを
メモリ・デバイス優先順位情報３２に基づき比較する。
そして、その中で最も高い優先順位を転送先アドレスに
設定しているチャンネル（例えばチャンネル０）にＤＭ
Ａ転送許可を与える調停を行う。そして、ＤＭＡ転送許
可が与えられたチャンネル０のＤＭＡ転送情報をチャン
ネル情報格納部２０ａからＤＭＡ制御部３１に渡す。
【００２４】そのＤＭＡ転送情報に従ってＤＭＡ制御部
３１は、ＤＭＡ転送を実行する。ＤＭＡ転送が終了する
と、ＤＭＡ制御部３１が終了情報をチャンネル０のチャ
ンネル情報格納部２０ａおよび調停制御部３１に通知す
る。これによりチャンネル情報格納部２０ａのＤＭＡ転
送のスタート情報２２ａを取り下げる。次に、調停制御
部３１は、現時点でのＤＭＡ転送のスタート情報２２
ｂ、２２ｃを受け取り、再びその中で最も高い優先順位
を転送先アドレスに設定しているチャンネルにＤＭＡ転
送許可を与える。そして、そのチャンネルのＤＭＡ転送
情報をＤＭＡ制御部３１に渡す。その後の制御は、上述
と同様に行われる。但し、複数のチャンネルにおいて同
一優先順位の転送先アドレス（同一メモリ・デバイス）
が設定されていた場合には、調停制御部３１にて平等に
優先権を与えるラウンドロビン方式にて調停を行う。
３１は、ＤＭＡ転送を実行する。ＤＭＡ転送が終了する
と、ＤＭＡ制御部３１が終了情報をチャンネル０のチャ
ンネル情報格納部２０ａおよび調停制御部３１に通知す
る。これによりチャンネル情報格納部２０ａのＤＭＡ転
送のスタート情報２２ａを取り下げる。次に、調停制御
部３１は、現時点でのＤＭＡ転送のスタート情報２２
ｂ、２２ｃを受け取り、再びその中で最も高い優先順位
を転送先アドレスに設定しているチャンネルにＤＭＡ転
送許可を与える。そして、そのチャンネルのＤＭＡ転送
情報をＤＭＡ制御部３１に渡す。その後の制御は、上述
と同様に行われる。但し、複数のチャンネルにおいて同
一優先順位の転送先アドレス（同一メモリ・デバイス）
が設定されていた場合には、調停制御部３１にて平等に
優先権を与えるラウンドロビン方式にて調停を行う。
【００２５】以上、本発明によるＤＭＡ制御装置の好適
実施形態の構成および動作を詳述した。しかし、斯かる
実施形態は、本発明の単なる例示に過ぎず、何ら本発明
を限定するものではない。本発明の要旨を逸脱すること
なく、特定用途に応じて種々の変形変更が可能であるこ
と、当業者には容易に理解できよう。
実施形態の構成および動作を詳述した。しかし、斯かる
実施形態は、本発明の単なる例示に過ぎず、何ら本発明
を限定するものではない。本発明の要旨を逸脱すること
なく、特定用途に応じて種々の変形変更が可能であるこ
と、当業者には容易に理解できよう。
【００２６】
【発明の効果】以上の説明から理解される如く、本発明
のＤＭＡ制御装置によれば、次の如き実用上の顕著な効
果を呈する。即ち、各チャンネルに設定する転送元アド
レスおよび転送先アドレスの値により各チャンネルの優
先度を可変させることで、ＤＭＡのチャンネルに依存せ
ずに転送対象により優先順位付けすることを可能とし
た。そして、あるメモリ・デバイスはシステム上アクセ
スを早急に行いたい場合又は反対にあるメモリ・デバイ
スはシステム上ある程度アクセスが遅くてもよい場合
に、ＤＭＡの各チャンネルがアクセスするメモリ・デバ
イスに依存したＤＭＡチャンネルの調停制御を行うＤＭ
Ａ制御装置が得られる。
のＤＭＡ制御装置によれば、次の如き実用上の顕著な効
果を呈する。即ち、各チャンネルに設定する転送元アド
レスおよび転送先アドレスの値により各チャンネルの優
先度を可変させることで、ＤＭＡのチャンネルに依存せ
ずに転送対象により優先順位付けすることを可能とし
た。そして、あるメモリ・デバイスはシステム上アクセ
スを早急に行いたい場合又は反対にあるメモリ・デバイ
スはシステム上ある程度アクセスが遅くてもよい場合
に、ＤＭＡの各チャンネルがアクセスするメモリ・デバ
イスに依存したＤＭＡチャンネルの調停制御を行うＤＭ
Ａ制御装置が得られる。
【図１】本発明によるＤＭＡ制御装置の好適実施形態の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】本発明によるＤＭＡ制御装置の動作を説明する
フローチャートである。
フローチャートである。
【図３】従来のＤＭＡ制御装置の構成を示すブロック図
である。
である。
【図４】図３に示す従来のＤＭＡ制御装置の動作を説明
するフローチャートである。
するフローチャートである。
１０ ＤＭＡ制御装置
２０ａ〜２０ｃ チャンネル情報格納部
２２ａ〜２２ｃ ＤＭＡスタート情報
２３ａ〜２３ｃ 転送元アドレス情報
２４ａ〜２４ｃ 転送先アドレス情報
３０ ＤＭＡ制御部
３１ 調停制御部
３２ メモリ・デバイス優先順位情報
３３ 比較対象指定情報
４０ 共有バス
５０ａ〜５０ｅ メモリ・デバイス
Claims (6)
- 【請求項１】共有バスに接続された複数のメモリ・デバ
イスを含み、複数のチャンネルを有するＤＭＡ制御装置
において、 調停制御部で予め設定された前記メモリ・デバイス毎の
優先順位および転送元アドレス又は転送先アドレスに従
ってＤＭＡ転送を調停することを特徴とするＤＭＡ制御
装置。 - 【請求項２】複数のメモリ・デバイスと、該メモリ・デ
バイスに接続された共有バスと、該共有バスに接続され
るＤＭＡ転送を行うＤＭＡ制御部と、該ＤＭＡ制御部を
利用してＤＭＡ転送を行うための情報を格納している複
数のチャンネル情報格納部とを含むＤＭＡ制御装置にお
いて、 前記チャンネル情報格納部からの転送元アドレスおよび
転送先アドレス情報を受けて、何れのチャンネルのＤＭ
Ａ転送を実行させるかを調停する調停制御部を備えるこ
とを特徴とするＤＭＡ制御装置。 - 【請求項３】前記調停制御部には、メモリ・デバイス優
先順位情報および比較対象指定情報が入力されることを
特徴とする請求項２に記載のＤＭＡ制御装置。 - 【請求項４】前記メモリ・デバイス優先順位情報は、前
記共有バスに接続された前記メモリ・デバイスのアクセ
ス領域に固定の優先順位として予め設定されることを特
徴とする請求項３に記載のＤＭＡ制御装置。 - 【請求項５】前記比較対象指定情報は、前記転送元アド
レス又は前記転送先アドレスの何れを比較対象にするか
設定することを特徴とする請求項３に記載のＤＭＡ制御
装置。 - 【請求項６】複数のチャンネルにおいて同一優先順位の
転送元アドレス又は転送先アドレスが設定されている場
合には、平等に優先権を与えるラウンドロビン方式にて
調停を行うことを特徴とする請求項１乃至５の何れかに
記載のＤＭＡ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002073678A JP2003271539A (ja) | 2002-03-18 | 2002-03-18 | Ｄｍａ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002073678A JP2003271539A (ja) | 2002-03-18 | 2002-03-18 | Ｄｍａ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003271539A true JP2003271539A (ja) | 2003-09-26 |
Family
ID=29203278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002073678A Pending JP2003271539A (ja) | 2002-03-18 | 2002-03-18 | Ｄｍａ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003271539A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006260230A (ja) * | 2005-03-17 | 2006-09-28 | Japan Radio Co Ltd | バス調停方法およびバス調停装置 |
| DE102016001600A1 (de) | 2015-02-18 | 2016-08-18 | Fanuc Corporation | DMA-Steuerung |
-
2002
- 2002-03-18 JP JP2002073678A patent/JP2003271539A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006260230A (ja) * | 2005-03-17 | 2006-09-28 | Japan Radio Co Ltd | バス調停方法およびバス調停装置 |
| DE102016001600A1 (de) | 2015-02-18 | 2016-08-18 | Fanuc Corporation | DMA-Steuerung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6341318B1 (en) | DMA data streaming | |
| US7032046B2 (en) | Resource management device for managing access from bus masters to shared resources | |
| US20060155904A1 (en) | Resource management device | |
| US20110007734A1 (en) | Arbiter circuit and method of carrying out arbitration | |
| JPS58222361A (ja) | デ−タ処理システムにおけるアクセス要求の優先順位決定制御方式 | |
| JP2004320786A (ja) | ネットワーク装置 | |
| US20050193157A1 (en) | Apparatus and method for interrupt source signal allocation | |
| US20050223147A1 (en) | Method and apparatus for allocating bus access rights in multimaster bus systems | |
| JP2006195714A (ja) | リソース管理装置 | |
| US20050257012A1 (en) | Storage device flow control | |
| KR100750273B1 (ko) | 메모리 제어장치 | |
| JP2009543183A (ja) | 調停を実行する方法及び装置 | |
| US20050141534A1 (en) | Packet processing method and device | |
| US6684267B2 (en) | Direct memory access controller, and direct memory access control method | |
| US8606974B2 (en) | Direct memory access controller | |
| EP1870818A1 (en) | Bus arbitration apparatus and method | |
| JP2003271539A (ja) | Ｄｍａ制御装置 | |
| EP1513069A2 (en) | Resource management apparatus | |
| JP2005303718A (ja) | マトリックス状バス接続システム | |
| US7254661B2 (en) | Methods, circuits, and computer program products for variable bus arbitration | |
| US20100153610A1 (en) | Bus arbiter and bus system | |
| US20080228961A1 (en) | System including virtual dma and driving method thereof | |
| JPH10149311A (ja) | メモリ制御装置 | |
| JP2003150534A (ja) | チェインブロック転送方法及び通信制御装置 | |
| JP3323751B2 (ja) | 印刷装置 |