JP2003271417A - 情報処理装置及び電子機器 - Google Patents
情報処理装置及び電子機器Info
- Publication number
- JP2003271417A JP2003271417A JP2002066972A JP2002066972A JP2003271417A JP 2003271417 A JP2003271417 A JP 2003271417A JP 2002066972 A JP2002066972 A JP 2002066972A JP 2002066972 A JP2002066972 A JP 2002066972A JP 2003271417 A JP2003271417 A JP 2003271417A
- Authority
- JP
- Japan
- Prior art keywords
- address
- break
- bus
- value
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 デバッグ時に参照するアドレスを論理アドレ
スにするか物理アドレスにするか選択してデバッグ可能
な情報処理装置及び電子機器を提供すること。 【解決手段】 バスブレイク機能を有するデバッグユニ
ット２０及びＭＭＵ３０を搭載した情報処理装置であ
る。前記デバッグユニット２０が、論理アドレス信号と
物理アドレス信号のいずれの信号を選択するのかについ
ての情報を設定可能なアドレス選択情報設定レジスタと
４２と、バスブレイク条件とするアドレス値を設定可能
なブレイクアドレス設定レジスタ４４と、アドレス選択
情報設定レジスタ４２に設定されている値に基づき論理
アドレス及び物理アドレスのいずれかのバス情報を選択
するアドレス選択回路４６と、アドレス選択回路４６か
らの出力されたアドレス値とブレイクアドレス設定レジ
スタに設定されている値を比較して、バスブレイク条件
の発生を検出し、バスブレイク条件が発生した場合に、
ＣＰＵをデバッグモードに移行させるための処理を行う
バスブレイク処理回路４８と含む。
スにするか物理アドレスにするか選択してデバッグ可能
な情報処理装置及び電子機器を提供すること。 【解決手段】 バスブレイク機能を有するデバッグユニ
ット２０及びＭＭＵ３０を搭載した情報処理装置であ
る。前記デバッグユニット２０が、論理アドレス信号と
物理アドレス信号のいずれの信号を選択するのかについ
ての情報を設定可能なアドレス選択情報設定レジスタと
４２と、バスブレイク条件とするアドレス値を設定可能
なブレイクアドレス設定レジスタ４４と、アドレス選択
情報設定レジスタ４２に設定されている値に基づき論理
アドレス及び物理アドレスのいずれかのバス情報を選択
するアドレス選択回路４６と、アドレス選択回路４６か
らの出力されたアドレス値とブレイクアドレス設定レジ
スタに設定されている値を比較して、バスブレイク条件
の発生を検出し、バスブレイク条件が発生した場合に、
ＣＰＵをデバッグモードに移行させるための処理を行う
バスブレイク処理回路４８と含む。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置及び
電子機器に関する。
電子機器に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】ＭＭＵ
（Memory Management Unit）を搭載するマイクロコンピ
ュータでは論理アドレスと物理アドレスの両方を取り扱
う。
（Memory Management Unit）を搭載するマイクロコンピ
ュータでは論理アドレスと物理アドレスの両方を取り扱
う。
【０００３】ここで例えばＯＳ上でアプリケーションプ
ログラムを実行させる場合に、ＯＳのデバッグには物理
アドレスでデバッグできるのが好ましく、アプリケーシ
ョンプログラムのデバッグには論理アドレスでデバッグ
できるのが好ましい。
ログラムを実行させる場合に、ＯＳのデバッグには物理
アドレスでデバッグできるのが好ましく、アプリケーシ
ョンプログラムのデバッグには論理アドレスでデバッグ
できるのが好ましい。
【０００４】このような場合論理アドレス若しくは物理
アドレスのどちらか一方のアドレスに対してしかブレイ
クするアドレスを設定できないと、どちらかのデバッグ
が出来なかったり、またデバッグ作業が大変不便だった
りする。
アドレスのどちらか一方のアドレスに対してしかブレイ
クするアドレスを設定できないと、どちらかのデバッグ
が出来なかったり、またデバッグ作業が大変不便だった
りする。
【０００５】例えば物理アドレスに対してのみブレイク
アドレスを設定可能な場合には、論理アドレスでのデバ
ッグは出来ない。
アドレスを設定可能な場合には、論理アドレスでのデバ
ッグは出来ない。
【０００６】また論理アドレスに対してのみブレイクア
ドレスを設定可能な場合には、物理アドレスでデバッグ
を行いたい場合には、例えば外部に出力される物理アド
レスをプロービングしてブレイクタイミングを検出しな
ければならず、デバッグ作業に大変手間がかかってしま
う。
ドレスを設定可能な場合には、物理アドレスでデバッグ
を行いたい場合には、例えば外部に出力される物理アド
レスをプロービングしてブレイクタイミングを検出しな
ければならず、デバッグ作業に大変手間がかかってしま
う。
【０００７】本発明は以上のような問題点に鑑みてなさ
れたものであり、その目的とするところは、デバッグ時
に参照するアドレスを論理アドレスにするか物理アドレ
スにするか選択してデバッグ可能な情報処理装置及び電
子機器の提供を目的とする。
れたものであり、その目的とするところは、デバッグ時
に参照するアドレスを論理アドレスにするか物理アドレ
スにするか選択してデバッグ可能な情報処理装置及び電
子機器の提供を目的とする。
【０００８】
【課題を解決するための手段】（１）本発明は、バスブ
レイク機能を有するデバッグユニット及びＭＭＵを搭載
した情報処理装置において、前記デバッグユニットが、
論理アドレス信号と物理アドレス信号のいずれの信号を
選択するのかについての情報を設定可能なアドレス選択
情報設定レジスタと、バスブレイク条件とするアドレス
値を設定可能なブレイクアドレス設定レジスタと、アド
レス選択情報設定レジスタに設定されている値に基づき
論理アドレス及び物理アドレスのいずれかのバス情報を
選択するアドレス選択回路と、アドレス選択回路で選択
されたアドレス値とブレイクアドレス設定レジスタに設
定されている値を比較して、バスブレイク条件の発生を
検出し、バスブレイク条件が発生した場合に、ＣＰＵを
デバッグモードに移行させるための処理を行うバスブレ
イク処理回路とを含むことを特徴とする。
レイク機能を有するデバッグユニット及びＭＭＵを搭載
した情報処理装置において、前記デバッグユニットが、
論理アドレス信号と物理アドレス信号のいずれの信号を
選択するのかについての情報を設定可能なアドレス選択
情報設定レジスタと、バスブレイク条件とするアドレス
値を設定可能なブレイクアドレス設定レジスタと、アド
レス選択情報設定レジスタに設定されている値に基づき
論理アドレス及び物理アドレスのいずれかのバス情報を
選択するアドレス選択回路と、アドレス選択回路で選択
されたアドレス値とブレイクアドレス設定レジスタに設
定されている値を比較して、バスブレイク条件の発生を
検出し、バスブレイク条件が発生した場合に、ＣＰＵを
デバッグモードに移行させるための処理を行うバスブレ
イク処理回路とを含むことを特徴とする。
【０００９】ＭＭＵ（メモリ・マネッジメント・ユニッ
ト（Memory Management Unit））は仮想アドレスを実ア
ドレスに変換する処理を行う。
ト（Memory Management Unit））は仮想アドレスを実ア
ドレスに変換する処理を行う。
【００１０】バスブレイク機能を有するデバッグユニッ
トは、例えばバス情報（バス上を流れる信号）とブレイ
クアドレス設定レジスタに設定された値とを比較して比
較結果に基づきＣＰＵに対しブレイクリクエスト信号を
出力することにより、ＣＰＵをユーザーモードからデバ
ッグモードに移行させることが出来る。ここでユーザー
モードとは通常のプログラム（デバッグ用のプログラム
以外）を実行している状態であり、デバッグモードとは
デバッグ用のプログラムを実行している状態である。
トは、例えばバス情報（バス上を流れる信号）とブレイ
クアドレス設定レジスタに設定された値とを比較して比
較結果に基づきＣＰＵに対しブレイクリクエスト信号を
出力することにより、ＣＰＵをユーザーモードからデバ
ッグモードに移行させることが出来る。ここでユーザー
モードとは通常のプログラム（デバッグ用のプログラム
以外）を実行している状態であり、デバッグモードとは
デバッグ用のプログラムを実行している状態である。
【００１１】アドレス選択情報設定レジスタ及びブレイ
クアドレス設定レジスタには、例えばデバッカ等を介し
て外部から設定可能に構成されている。アドレス選択情
報設定レジスタは例えば１ビットの値で構成することが
出来‘１’‘０’をそれぞれ物理アドレス又は論理アド
レスのいずれを採用するかに割り当てるようにしてもよ
い。
クアドレス設定レジスタには、例えばデバッカ等を介し
て外部から設定可能に構成されている。アドレス選択情
報設定レジスタは例えば１ビットの値で構成することが
出来‘１’‘０’をそれぞれ物理アドレス又は論理アド
レスのいずれを採用するかに割り当てるようにしてもよ
い。
【００１２】ＣＰＵをデバッグモードに移行させるため
の処理とは、例えばバスブレイク条件の発生を検出した
場合にＣＰＵに対しブレイクリクエスト信号を出力する
ことである。
の処理とは、例えばバスブレイク条件の発生を検出した
場合にＣＰＵに対しブレイクリクエスト信号を出力する
ことである。
【００１３】例えばアドレス選択回路で選択されたアド
レス値とブレイクアドレス設定レジスタに設定されてい
る値が一致した場合にバスブレイク条件の発生を検出
し、バスブレイク条件が発生した場合にブレイクリクエ
スト信号を出力するようにしてもよい。
レス値とブレイクアドレス設定レジスタに設定されてい
る値が一致した場合にバスブレイク条件の発生を検出
し、バスブレイク条件が発生した場合にブレイクリクエ
スト信号を出力するようにしてもよい。
【００１４】本発明によれば、デバッグ時に参照するア
ドレスを論理アドレスにするか物理アドレスにするか選
択してデバッグ可能な情報処理装置を提供することがで
きる。
ドレスを論理アドレスにするか物理アドレスにするか選
択してデバッグ可能な情報処理装置を提供することがで
きる。
【００１５】（２）本発明の情報処理装置は、前記デバ
ッグユニットが、バスブレイク条件が発生した場合に外
部端子にトリガ信号を出力する回路と、を含むことを特
徴とする。
ッグユニットが、バスブレイク条件が発生した場合に外
部端子にトリガ信号を出力する回路と、を含むことを特
徴とする。
【００１６】本実施の形態によれば、バスブレイク条件
を満たす場合に外部端子にトリガ信号が出力されるので
デバッグ用のバスブレイクのタイミングを外部から簡単
に取得可能な情報処理装置を提供することができ、デバ
ッグ効率を大幅に高めることができる。
を満たす場合に外部端子にトリガ信号が出力されるので
デバッグ用のバスブレイクのタイミングを外部から簡単
に取得可能な情報処理装置を提供することができ、デバ
ッグ効率を大幅に高めることができる。
【００１７】（３）本発明の情報処理装置は、前記デバ
ッグユニットが、バスブレイクを発生させるか否かを選
択するための値を設定可能なブレイクイネーブル値設定
レジスタを含み、前記バスブレイク処理回路が、前記ブ
レイクイネーブル値設定レジスタの値がバスブレイクを
発生させない旨を示している場合には、ＣＰＵをデバッ
グモードに移行させるための処理を行わないことを特徴
とする。
ッグユニットが、バスブレイクを発生させるか否かを選
択するための値を設定可能なブレイクイネーブル値設定
レジスタを含み、前記バスブレイク処理回路が、前記ブ
レイクイネーブル値設定レジスタの値がバスブレイクを
発生させない旨を示している場合には、ＣＰＵをデバッ
グモードに移行させるための処理を行わないことを特徴
とする。
【００１８】例えばブレイクイネーブル値設定レジスタ
の値がバスブレイクを発生させない旨を示している場合
には、ブレイク条件の発生を検出した場合でも前記ＣＰ
Ｕに対するブレイクリクエスト信号を出力しないような
回路を設けるようにしてもよい。
の値がバスブレイクを発生させない旨を示している場合
には、ブレイク条件の発生を検出した場合でも前記ＣＰ
Ｕに対するブレイクリクエスト信号を出力しないような
回路を設けるようにしてもよい。
【００１９】本発明によればバスブレイク条件を満たし
た場合に、ＣＰＵをデバッグモードに移行させることな
く、外部端子にトリガ信号を出力させることが出来る。
従ってバスブレイクのタイミング情報は必要であるがＣ
ＰＵをデバッグモードに移行させることは必要ない場
合、例えばバスブレイク発生のタイミングにあわせて外
部周辺機器のデバッグを行いたい場合等に便利であり、
係る場合のデバッグ効率を高めることができる。
た場合に、ＣＰＵをデバッグモードに移行させることな
く、外部端子にトリガ信号を出力させることが出来る。
従ってバスブレイクのタイミング情報は必要であるがＣ
ＰＵをデバッグモードに移行させることは必要ない場
合、例えばバスブレイク発生のタイミングにあわせて外
部周辺機器のデバッグを行いたい場合等に便利であり、
係る場合のデバッグ効率を高めることができる。
【００２０】（４）本発明は、上記のいずれかに記載の
情報処理装置と、入力情報を受け付ける手段と、入力情
報に基づき前記情報処理装置により処理された結果を出
力するため手段と、を含むことを特徴とする。
情報処理装置と、入力情報を受け付ける手段と、入力情
報に基づき前記情報処理装置により処理された結果を出
力するため手段と、を含むことを特徴とする。
【００２１】本発明の情報処理装置を電子機器に組みむ
ことにより電子機器のデバッグ効率が向上し、低価格で
コストパフォーマンスの高い電子機器を提供することが
できる。
ことにより電子機器のデバッグ効率が向上し、低価格で
コストパフォーマンスの高い電子機器を提供することが
できる。
【００２２】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて図面を用いて詳細に説明する。
ついて図面を用いて詳細に説明する。
【００２３】１．情報処理装置
図１は、本実施の形態のマイクロコンピュータ（広義に
は情報処理装置）の構成について説明するための図であ
る。
は情報処理装置）の構成について説明するための図であ
る。
【００２４】本実施の形態のマイクロコンピュータ１０
０は、ＣＰＵ（広義には、処理回路）１０と、ＭＭＵ
（Memory Management Unit）３０と、ＢＣＵ（バスコン
トロールユニット）２０とを含む。なおマイクロコンピ
ュータ１００は、これ以外にもＲＯＭ（Read Only Memo
ry）、ＲＡＭ（Random Access Memory）、ＤＭＡＣ（Di
rect Access Memory Controller）、ＬＣＤ（Liquid Cr
ystal Display）ドライバ或いはＳＩＯ（Serial Input
Output）等の各種周辺回路を含むことができる。
０は、ＣＰＵ（広義には、処理回路）１０と、ＭＭＵ
（Memory Management Unit）３０と、ＢＣＵ（バスコン
トロールユニット）２０とを含む。なおマイクロコンピ
ュータ１００は、これ以外にもＲＯＭ（Read Only Memo
ry）、ＲＡＭ（Random Access Memory）、ＤＭＡＣ（Di
rect Access Memory Controller）、ＬＣＤ（Liquid Cr
ystal Display）ドライバ或いはＳＩＯ（Serial Input
Output）等の各種周辺回路を含むことができる。
【００２５】ＣＰＵ１０は、ＲＯＭやＲＡＭに記憶され
たプログラムに従って、命令のフェッチ、命令のデコー
ド、演算処理、レジスタへの書き込み等の情報処理を行
う。
たプログラムに従って、命令のフェッチ、命令のデコー
ド、演算処理、レジスタへの書き込み等の情報処理を行
う。
【００２６】ＭＭＵ（Memory Management Unit）３０は
論理アドレスを物理アドレスに変換する処理を行う。
論理アドレスを物理アドレスに変換する処理を行う。
【００２７】ＢＣＵ（バスコントロールユニット）２０
は、各種バスコントロール処理を行う。
は、各種バスコントロール処理を行う。
【００２８】論理アドレスバス５０は、論理アドレスが
流れるバスで少なくともＣＰＵ１０とＢＣＵ（バスコン
トロールユニット）２０に接続されている。
流れるバスで少なくともＣＰＵ１０とＢＣＵ（バスコン
トロールユニット）２０に接続されている。
【００２９】物理アドレスバス６０は、物理アドレスが
流れるバスで少なくともＢＣＵ（バスコントロールユニ
ット）２０と図示しない外部端子に接続されている。
流れるバスで少なくともＢＣＵ（バスコントロールユニ
ット）２０と図示しない外部端子に接続されている。
【００３０】デバッグユニット４０は、ユーザーモード
においてバスの情報が設定値と一致した時にＣＰＵをデ
バッグモードに移行させるバスブレイク機能を有する。
そしてデバッグモードでは各種デバッグ処理を行う。
においてバスの情報が設定値と一致した時にＣＰＵをデ
バッグモードに移行させるバスブレイク機能を有する。
そしてデバッグモードでは各種デバッグ処理を行う。
【００３１】デバッグユニット４０は、バス上の論理ア
ドレス信号と物理アドレス信号のいずれの信号を選択す
るのかについての情報を設定可能なアドレス選択情報設
定レジスタ４２と、バスブレイク条件とするアドレス値
を設定可能なブレイクアドレス設定レジスタ４４と、論
理アドレスバス５０からの論理アドレス信号５２と物理
アドレスバス６０からの物理アドレス信号６２を入力し
アドレス選択レジスタ４２に設定されている値に基づき
いずれかの信号を選択して出力するアドレス選択回路４
６と、アドレス選択回路４６で選択されたアドレス値４
７とブレイクアドレス設定レジスタ４４に設定されてい
る値とを比較して、バスブレイク条件の発生を検出し、
バスブレイク条件が発生した場合にＣＰＵをデバッグモ
ードに移行させるためのブレイクリクエスト信号７０を
出力する比較回路４８とを含む。
ドレス信号と物理アドレス信号のいずれの信号を選択す
るのかについての情報を設定可能なアドレス選択情報設
定レジスタ４２と、バスブレイク条件とするアドレス値
を設定可能なブレイクアドレス設定レジスタ４４と、論
理アドレスバス５０からの論理アドレス信号５２と物理
アドレスバス６０からの物理アドレス信号６２を入力し
アドレス選択レジスタ４２に設定されている値に基づき
いずれかの信号を選択して出力するアドレス選択回路４
６と、アドレス選択回路４６で選択されたアドレス値４
７とブレイクアドレス設定レジスタ４４に設定されてい
る値とを比較して、バスブレイク条件の発生を検出し、
バスブレイク条件が発生した場合にＣＰＵをデバッグモ
ードに移行させるためのブレイクリクエスト信号７０を
出力する比較回路４８とを含む。
【００３２】ＣＰＵ１０は出力されたブレイクリクエス
ト信号を受け取ると、ユーザーモードからデバッグモー
ドに移行する。
ト信号を受け取ると、ユーザーモードからデバッグモー
ドに移行する。
【００３３】例えば図２に示すようにデバッカ１２０を
ターゲットシステム（本システムのマイクロコンピュー
タ１００を搭載）１１０に接続するとデバッグモードで
立ち上がるので、ここでユーザーは論理アドレスを選択
するのか物理アドレスを選択するのかについてアドレス
選択情報設定レジスタ４２に、またブレイクさせるアド
レス値をブレイクアドレス設定レジスタに設定する。
ターゲットシステム（本システムのマイクロコンピュー
タ１００を搭載）１１０に接続するとデバッグモードで
立ち上がるので、ここでユーザーは論理アドレスを選択
するのか物理アドレスを選択するのかについてアドレス
選択情報設定レジスタ４２に、またブレイクさせるアド
レス値をブレイクアドレス設定レジスタに設定する。
【００３４】例えばデバッカ１２０をＰＣ（パーソナル
コンピュータ）１４０等に接続することにより、ＰＣ１
４０からアドレス選択情報設定レジスタやブレイクアド
レス設定レジスタの値を設定するようにしてもよい。
コンピュータ）１４０等に接続することにより、ＰＣ１
４０からアドレス選択情報設定レジスタやブレイクアド
レス設定レジスタの値を設定するようにしてもよい。
【００３５】このようにすることで、ユーザーは論理ア
ドレスを選択するのか物理アドレスを選択するのかをデ
バッグ時に指定してバスブレイクを発生させることが出
来る。
ドレスを選択するのか物理アドレスを選択するのかをデ
バッグ時に指定してバスブレイクを発生させることが出
来る。
【００３６】また例えば図３に示すようにバスブレイク
が発生した場合に（例えばバス上の論理アドレス信号又
は物理アドレス信号がユーザーがブレイクアドレス設定
レジスタに設定したブレイクアドレス値に一致した場合
に）、外部端子８０にトリガ信号９０を出力するように
してもよい。
が発生した場合に（例えばバス上の論理アドレス信号又
は物理アドレス信号がユーザーがブレイクアドレス設定
レジスタに設定したブレイクアドレス値に一致した場合
に）、外部端子８０にトリガ信号９０を出力するように
してもよい。
【００３７】このようにすると、このトリガ信号９０を
ロジックアナライザやオシロスコープなどに入力するこ
とにより、ロジックボードのデバッグ支援に用いること
が出来る。またトリガ信号をデバッグツールに入力する
ことにより、バストレース情報の保存スタートなどのタ
イミング検出を行うことが出来る。
ロジックアナライザやオシロスコープなどに入力するこ
とにより、ロジックボードのデバッグ支援に用いること
が出来る。またトリガ信号をデバッグツールに入力する
ことにより、バストレース情報の保存スタートなどのタ
イミング検出を行うことが出来る。
【００３８】またスイッチ回路７２を設け、バスブレイ
ク条件が発生した場合に、外部からの設定に基づきバス
ブレイクの発生の有無を制御するようにしてもよい。
ク条件が発生した場合に、外部からの設定に基づきバス
ブレイクの発生の有無を制御するようにしてもよい。
【００３９】図４（Ａ）（Ｂ）は、スイッチ回路及びト
リガ信号出力回路の構成の一例について説明するための
図である。
リガ信号出力回路の構成の一例について説明するための
図である。
【００４０】図４（Ａ）の比較回路４６は、バス上のア
ドレス値５０とブレイクアドレス設定レジスタ４４に設
定されている値とを比較して比較結果信号４７を出力す
る。トリガ信号生成回路９２は、比較結果信号４７とク
ロック信号８２に基づきトリガ信号を出力する。またス
イッチ回路７２は、ブレイクイネーブル値設定レジスタ
７４の設定値に基づきブレイクリクエスト信号ＯＮ、Ｏ
ＦＦを制御する。ブレイクイネーブル値設定レジスタ７
４にはバスブレイクを発生させるか否かを選択するため
の値が設定されている。
ドレス値５０とブレイクアドレス設定レジスタ４４に設
定されている値とを比較して比較結果信号４７を出力す
る。トリガ信号生成回路９２は、比較結果信号４７とク
ロック信号８２に基づきトリガ信号を出力する。またス
イッチ回路７２は、ブレイクイネーブル値設定レジスタ
７４の設定値に基づきブレイクリクエスト信号ＯＮ、Ｏ
ＦＦを制御する。ブレイクイネーブル値設定レジスタ７
４にはバスブレイクを発生させるか否かを選択するため
の値が設定されている。
【００４１】なおここでブレイクイネーブル値設定レジ
スタ７４が、例えば１ビットの値で‘１’が設定されて
いれば発生、‘０’が設定されていれば禁止としてもよ
い。スイッチ回路７２は、例えばブレイクイネーブル値
設定レジスタ７４に‘１’が設定されている場合には比
較結果信号に基づきブレイクリクエスト信号７０を出力
し、ブレイクイネーブル値設定レジスタ７４に‘０’が
設定されている場合にはブレイクリクエスト信号７０を
出力しないようにしてもよい。
スタ７４が、例えば１ビットの値で‘１’が設定されて
いれば発生、‘０’が設定されていれば禁止としてもよ
い。スイッチ回路７２は、例えばブレイクイネーブル値
設定レジスタ７４に‘１’が設定されている場合には比
較結果信号に基づきブレイクリクエスト信号７０を出力
し、ブレイクイネーブル値設定レジスタ７４に‘０’が
設定されている場合にはブレイクリクエスト信号７０を
出力しないようにしてもよい。
【００４２】このようにすることにより、ユーザーはブ
レイクイネーブル値設定レジスタ７４の値の設定を変更
するだけで、バスブレイク条件を満たした場合にバスブ
レイクを発生させるか否かを制御することが出来る。
レイクイネーブル値設定レジスタ７４の値の設定を変更
するだけで、バスブレイク条件を満たした場合にバスブ
レイクを発生させるか否かを制御することが出来る。
【００４３】図４（Ｂ）は、クロック信号とＦＦ１の出
力信号とＦＦ２の出力信号と生成されるトリガ信号の関
係について示したタイミングチャート図である。
力信号とＦＦ２の出力信号と生成されるトリガ信号の関
係について示したタイミングチャート図である。
【００４４】図５は、ブレイクアドレス設定値にマスク
を設定する場合の比較回路の構成の一例について説明す
るための図である。
を設定する場合の比較回路の構成の一例について説明す
るための図である。
【００４５】アドレスマスク設定レジスタ４３は、バス
ブレイクアドレスに対してマスク行うためのマスク値を
設定するレジスタであり、例えば１が設定されたビット
のみバス上のアドレス値とブレイクアドレス値設定レジ
スタの値との比較を行う。
ブレイクアドレスに対してマスク行うためのマスク値を
設定するレジスタであり、例えば１が設定されたビット
のみバス上のアドレス値とブレイクアドレス値設定レジ
スタの値との比較を行う。
【００４６】マスク回路１（４７）は、信号選択回路４
６から出力されるバス上のアドレス信号（論理アドレス
又は物理アドレス）とアドレスマスク設定レジスタ４３
の値を各ビットごとに比較し、マスクアドレスが‘１’
のビットについては対応するバス上のアドレスビットを
そのまま出力し、マスクアドレスが‘０’のビットにつ
いては‘０’を出力する。
６から出力されるバス上のアドレス信号（論理アドレス
又は物理アドレス）とアドレスマスク設定レジスタ４３
の値を各ビットごとに比較し、マスクアドレスが‘１’
のビットについては対応するバス上のアドレスビットを
そのまま出力し、マスクアドレスが‘０’のビットにつ
いては‘０’を出力する。
【００４７】同様にマスク回路２（４５）は、ブレイク
アドレス設定レジスタ４４の設定値とアドレスマスク設
定レジスタ４３の値を各ビットごとに比較し、マスクア
ドレスが‘１’のビットについては対応するバス上のア
ドレスビットをそのまま出力し、マスクアドレスが
‘０’のビットについては‘０’を出力する。
アドレス設定レジスタ４４の設定値とアドレスマスク設
定レジスタ４３の値を各ビットごとに比較し、マスクア
ドレスが‘１’のビットについては対応するバス上のア
ドレスビットをそのまま出力し、マスクアドレスが
‘０’のビットについては‘０’を出力する。
【００４８】これによって比較器４８に入力される信号
マスク回路１（４７）の出力７５及びマスク回路２（４
５）の出力７６の、マスクアドレスが‘０’に対応する
ビットはいずれも‘０’である。従ってマスクアドレス
が‘１’に対応するビットがすべて一致した場合には比
較器４８は、一致信号７０を出力する。
マスク回路１（４７）の出力７５及びマスク回路２（４
５）の出力７６の、マスクアドレスが‘０’に対応する
ビットはいずれも‘０’である。従ってマスクアドレス
が‘１’に対応するビットがすべて一致した場合には比
較器４８は、一致信号７０を出力する。
【００４９】これによってユーザーは設定値と比較対象
とするアドレスをビット単位で指定してバスブレイク条
件を設定することが出来る。
とするアドレスをビット単位で指定してバスブレイク条
件を設定することが出来る。
【００５０】２．電子機器
次に、上述したマイクロコンピュータを含む電子機器に
ついて説明する。例えば図６（Ａ）に、電子機器の１つ
であるカーナビゲーションシステムの内部ブロック図を
示し、図７（Ａ）に、その外観図を示す。カーナビゲー
ションシステムの操作はリモコン７１０を用いて行わ
れ、ＧＰＳやジャイロからの情報に基づいて位置検出部
７２０が車の位置を検出する。地図などの情報はＣＤＲ
ＯＭ７３０（情報記憶媒体）に格納されている。メモリ
７４０は画像処理や音声処理の際の作業領域になるメモ
リであり、生成された画像は画像出力部７５０を用いて
運転者に表示される。また、生成されたカーナビゲーシ
ョン用のガイド音声は、音出力部７３５を用いて運転者
に出力される。マイクロコンピュータ７００は、リモコ
ン７１０、位置検出部７２０、ＣＤＲＯＭ７３０などの
情報入力源から情報を入力し、種々の処理を行い、処理
後の情報を、画像出力部７５０、音出力部７３５などの
出力装置を用いて出力する。図６（Ｂ）に、電子機器の
１つであるゲーム装置の内部ブロック図を示し、図７
（Ｂ）に、その外観図を示す。このゲーム装置では、ゲ
ームコントローラ７６０からのプレーヤの操作情報、Ｃ
ＤＲＯＭ７７０からのゲームプログラム、ＩＣカード７
８０からのプレーヤ情報等に基づいて、メモリ７９０を
作業領域としてゲーム画像やゲーム音を生成し、画像出
力部８１０、音出力部８００を用いて出力する。
ついて説明する。例えば図６（Ａ）に、電子機器の１つ
であるカーナビゲーションシステムの内部ブロック図を
示し、図７（Ａ）に、その外観図を示す。カーナビゲー
ションシステムの操作はリモコン７１０を用いて行わ
れ、ＧＰＳやジャイロからの情報に基づいて位置検出部
７２０が車の位置を検出する。地図などの情報はＣＤＲ
ＯＭ７３０（情報記憶媒体）に格納されている。メモリ
７４０は画像処理や音声処理の際の作業領域になるメモ
リであり、生成された画像は画像出力部７５０を用いて
運転者に表示される。また、生成されたカーナビゲーシ
ョン用のガイド音声は、音出力部７３５を用いて運転者
に出力される。マイクロコンピュータ７００は、リモコ
ン７１０、位置検出部７２０、ＣＤＲＯＭ７３０などの
情報入力源から情報を入力し、種々の処理を行い、処理
後の情報を、画像出力部７５０、音出力部７３５などの
出力装置を用いて出力する。図６（Ｂ）に、電子機器の
１つであるゲーム装置の内部ブロック図を示し、図７
（Ｂ）に、その外観図を示す。このゲーム装置では、ゲ
ームコントローラ７６０からのプレーヤの操作情報、Ｃ
ＤＲＯＭ７７０からのゲームプログラム、ＩＣカード７
８０からのプレーヤ情報等に基づいて、メモリ７９０を
作業領域としてゲーム画像やゲーム音を生成し、画像出
力部８１０、音出力部８００を用いて出力する。
【００５１】図６（Ｃ）に電子機器の１つであるプリン
タの内部ブロック図を示し、図７（Ｃ）にその外観図を
示す。このプリンタでは、操作パネル８２０からの操作
情報、コードメモリ８３０及びフォントメモリ８４０か
ら文字情報に基づいて、ビットマップメモリ８５０を作
業領域として、印刷画像を生成し、プリント出力部８６
０を用いて出力する。またプリンタの状態やモードを表
示パネル８７０を用いてユーザに伝える。
タの内部ブロック図を示し、図７（Ｃ）にその外観図を
示す。このプリンタでは、操作パネル８２０からの操作
情報、コードメモリ８３０及びフォントメモリ８４０か
ら文字情報に基づいて、ビットマップメモリ８５０を作
業領域として、印刷画像を生成し、プリント出力部８６
０を用いて出力する。またプリンタの状態やモードを表
示パネル８７０を用いてユーザに伝える。
【００５２】なおマイクロコンピュータを適用できる電
子機器としては、上記以外にも例えば、携帯電話（セル
ラーフォン）、ＰＨＳ、ページャ、携帯型情報端末、デ
ジタルカメラ、ハードディスク装置、光ディスク（Ｃ
Ｄ、ＤＶＤ）装置、光磁気ディスク（ＭＯ）装置、オー
ディオ機器、電子手帳、電子卓上計算機、ＰＯＳ端末、
タッチパネルを備えた装置、プロジェクタ、ワードプロ
セッサ、パーソナルコンピュータ、テレビ、ビューファ
インダ型、又はモニタ直視型のビデオテープレコーダな
ど種々のものを考えることができる。
子機器としては、上記以外にも例えば、携帯電話（セル
ラーフォン）、ＰＨＳ、ページャ、携帯型情報端末、デ
ジタルカメラ、ハードディスク装置、光ディスク（Ｃ
Ｄ、ＤＶＤ）装置、光磁気ディスク（ＭＯ）装置、オー
ディオ機器、電子手帳、電子卓上計算機、ＰＯＳ端末、
タッチパネルを備えた装置、プロジェクタ、ワードプロ
セッサ、パーソナルコンピュータ、テレビ、ビューファ
インダ型、又はモニタ直視型のビデオテープレコーダな
ど種々のものを考えることができる。
【００５３】なお、本発明は本実施形態に限定されず、
本発明の要旨の範囲内で種々の変形実施が可能である。
本発明の要旨の範囲内で種々の変形実施が可能である。
【００５４】また、本発明の電子機器の構成も、図６
（Ａ）〜（Ｃ）、図７（Ａ）〜（Ｃ）で説明したものに
限定されるものでなく、種々の変形実施が可能である。
（Ａ）〜（Ｃ）、図７（Ａ）〜（Ｃ）で説明したものに
限定されるものでなく、種々の変形実施が可能である。
【図１】本実施の形態のマイクロコンピュータ（広義に
は情報処理装置）の構成について説明するための図であ
る。
は情報処理装置）の構成について説明するための図であ
る。
【図２】デバッグ用の設定値の設定例について説明する
ための図である。
ための図である。
【図３】本実施の形態のマイクロコンピュータ（広義に
は情報処理装置）のバスブレイクのタイミングで外部端
子にトリガ信号を出力する構成について説明するための
図である。
は情報処理装置）のバスブレイクのタイミングで外部端
子にトリガ信号を出力する構成について説明するための
図である。
【図４】図４（Ａ）（Ｂ）は、スイッチ回路及びトリガ
信号出力回路の構成の一例について説明するための図で
ある。
信号出力回路の構成の一例について説明するための図で
ある。
【図５】ブレイクアドレス設定値にマスクを設定する場
合の比較回路の構成の一例について説明するための図で
ある。
合の比較回路の構成の一例について説明するための図で
ある。
【図６】マイクロコンピュータを含む電子機器のブロッ
ク図の一例を示す。
ク図の一例を示す。
【図７】図７（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の
外観図の例である。
外観図の例である。
１０ ＣＰＵ（広義には、処理回路）
２０ ＢＣＵ（バスコントロールユニット）
３０ ＭＭＵ
４０ デバッグユニット
４２ アドレス選択情報設定レジスタ
４４ ブレイクアドレス設定レジスタ
５０ 論理アドレスバス
６０ 物理アドレスバス
７０ ブレイクリクエスト信号
７４ ブレイクイネーブル値設定レジスタ
８０ 外部端子
９０ トリガ信号
７００ マイクロコンピュータ
７１０ リモコン
７２０ 位置検出部
７３５、８００ 音出力部
７４０ メモリ
７５０、８１０ 画像出力部
７７０ ＣＤＲＯＭ
７８０ カード
７９０ ＩＣメモリ
８００ 音出力部
８２０ 操作パネル
８３０ コードメモリ
８４０ フォントメモリ
８５０ ビットマップメモリ
８６０ プリント出力部
８７０ 表示パネル
Claims (4)
- 【請求項１】 バスブレイク機能を有するデバッグユニ
ット及びＭＭＵを搭載した情報処理装置において、 前記デバッグユニットが、 論理アドレス信号と物理アドレス信号のいずれの信号を
選択するのかについての情報を設定可能なアドレス選択
情報設定レジスタと、 バスブレイク条件とするアドレス値を設定可能なブレイ
クアドレス設定レジスタと、 アドレス選択情報設定レジスタに設定されている値に基
づき論理アドレス及び物理アドレスのいずれかのバス情
報を選択するアドレス選択回路と、 アドレス選択回路で選択されたアドレス値とブレイクア
ドレス設定レジスタに設定されている値を比較して、バ
スブレイク条件の発生を検出し、バスブレイク条件が発
生した場合に、ＣＰＵをデバッグモードに移行させるた
めの処理を行うバスブレイク処理回路とを含むことを特
徴とする情報処理装置。 - 【請求項２】 請求項１において、 前記デバッグユニットが、 バスブレイク条件が発生した場合に外部端子にトリガ信
号を出力する回路と、を含むことを特徴とする情報処理
装置。 - 【請求項３】 請求項２において、 前記デバッグユニットが、 バスブレイクを発生させるか否かを選択するための値を
設定可能なブレイクイネーブル値設定レジスタを含み、
前記バスブレイク処理回路が、 前記ブレイクイネーブル値設定レジスタの値がバスブレ
イクを発生させない旨を示している場合には、ＣＰＵを
デバッグモードに移行させるための処理を行わないこと
を特徴とする情報処理装置。 - 【請求項４】 請求項１乃至３のいずれかに記載の情報
処理装置と、入力情報を受け付ける手段と、入力情報に
基づき前記情報処理装置により処理された結果を出力す
るため手段と、を含むことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002066972A JP2003271417A (ja) | 2002-03-12 | 2002-03-12 | 情報処理装置及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002066972A JP2003271417A (ja) | 2002-03-12 | 2002-03-12 | 情報処理装置及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003271417A true JP2003271417A (ja) | 2003-09-26 |
Family
ID=29198527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002066972A Withdrawn JP2003271417A (ja) | 2002-03-12 | 2002-03-12 | 情報処理装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003271417A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7958401B2 (en) | 2008-07-25 | 2011-06-07 | Freescale Semiconductor, Inc. | Debug trace messaging with one or more characteristic indicators |
| CN102132246A (zh) * | 2008-07-25 | 2011-07-20 | 飞思卡尔半导体公司 | 使用选定地址类型的调试消息生成 |
| US8024620B2 (en) | 2008-07-25 | 2011-09-20 | Freescale Semiconductor, Inc. | Dynamic address-type selection control in a data processing system |
-
2002
- 2002-03-12 JP JP2002066972A patent/JP2003271417A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7958401B2 (en) | 2008-07-25 | 2011-06-07 | Freescale Semiconductor, Inc. | Debug trace messaging with one or more characteristic indicators |
| CN102132246A (zh) * | 2008-07-25 | 2011-07-20 | 飞思卡尔半导体公司 | 使用选定地址类型的调试消息生成 |
| US8024620B2 (en) | 2008-07-25 | 2011-09-20 | Freescale Semiconductor, Inc. | Dynamic address-type selection control in a data processing system |
| US8402258B2 (en) * | 2008-07-25 | 2013-03-19 | Freescale Semiconductor, Inc. | Debug message generation using a selected address type |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8171192B2 (en) | Hardware-assisted device configuration detection | |
| US20090235052A1 (en) | Data Processing Device and Electronic Equipment | |
| US7340589B2 (en) | Shift prefix instruction decoder for modifying register information necessary for decoding the target instruction | |
| JPH10133762A (ja) | ソフト選択機能を備えたコンピュータ | |
| JP2005250833A (ja) | バスシステム及びアクセス制御方法 | |
| JP2008009721A (ja) | 評価システム及びその評価方法 | |
| JPH0869391A (ja) | データ・プロセッサとその方法 | |
| US20080010541A1 (en) | Integrated circuit device, debugging tool, debugging system, microcomputer, and electronic instrument | |
| US8015448B2 (en) | System and method for conducting BIST operations | |
| JP3778246B2 (ja) | 割り込みコントローラ、ａｓｉｃ、及び電子機器 | |
| JP2003271417A (ja) | 情報処理装置及び電子機器 | |
| JP2003271416A (ja) | 情報処理装置及び電子機器 | |
| US20040233772A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
| JP2006235695A (ja) | ターゲットシステム、デバッグシステム、集積回路装置、マイクロコンピュータ及び電子機器 | |
| JP2007193572A (ja) | Ｃｐｕ、集積回路装置、マイクロコンピュータ及び電子機器 | |
| JP2007207075A (ja) | Ｃｐｕ、集積回路装置、マイクロコンピュータ、電子機器、及びｃｐｕの制御方法 | |
| JP3741182B2 (ja) | マイクロコンピュータ、電子機器及びデバッグシステム | |
| EP0907124A1 (en) | Microcomputer and electronic equipment | |
| JP2008065549A (ja) | マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法 | |
| JP2000276369A (ja) | バスブリッジ回路、ａｓｉｃ、及び電子機器 | |
| JP3928730B2 (ja) | 半導体装置、マイクロコンピュータ及び電子機器 | |
| JP2001056358A (ja) | 半導体集積回路装置及び電子機器 | |
| US7340587B2 (en) | Information processing apparatus, microcomputer, and electronic computer | |
| JP2006277333A (ja) | 集積回路装置、マイクロコンピュータ及び電子機器 | |
| JP2007193570A (ja) | マイクロコンピュータ及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |