JP2003271379A - 電子機器及びその乱数発生方法 - Google Patents

電子機器及びその乱数発生方法

Info

Publication number
JP2003271379A
JP2003271379A JP2002071551A JP2002071551A JP2003271379A JP 2003271379 A JP2003271379 A JP 2003271379A JP 2002071551 A JP2002071551 A JP 2002071551A JP 2002071551 A JP2002071551 A JP 2002071551A JP 2003271379 A JP2003271379 A JP 2003271379A
Authority
JP
Japan
Prior art keywords
counter
random number
count value
power
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002071551A
Other languages
English (en)
Inventor
Seita Nashimoto
清太 梨本
Isamu Sho
蒋偉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP2002071551A priority Critical patent/JP2003271379A/ja
Publication of JP2003271379A publication Critical patent/JP2003271379A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 疑似乱数の一致を回避する。 【解決手段】 電子機器は、システムクロックCLKを
カウントするカウンタ3と、乱数が必要とされるときカ
ウンタ3のカウント値を基に疑似乱数を発生させる疑似
乱数発生手段6と、電源断を検出する電源断検出手段4
と、電源断が検出されたときカウンタ3のカウント値を
記憶するメモリ5と、電源断の後に電源が投入されたと
き、記憶されたカウント値をカウンタ3のカウント初期
値として設定する制御部7とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、機器内部で乱数を
発生させる電子機器及びその乱数発生方法に関するもの
である。
【0002】
【従来の技術】従来、電子機器のさまざまなアプリケー
ションにおいて、乱数の発生が必要になる場合がある。
特に、パーソナルコンピュータ等のコンピュータ機器で
は、周知のアルゴリズムを用いた疑似乱数発生手段によ
り、ソフトウェアで乱数を発生させるのが一般的な方法
である(例えば、特開2001−51831号公報)。
この疑似乱数発生手段は、「シード」と呼ばれる初期値
を入力することで一定範囲内の乱数を出力する。
【0003】一般的なコンピュータ機器では、システム
クロックをカウントした値を乱数のシードとして利用し
ている。図3は、従来のコンピュータ機器の構成を示す
ブロック図である。CPUやメモリ等からなる制御部1
3はシステムクロックCLKに同期して動作する。カウ
ンタ11は、システムクロックCLKをカウントしてそ
のカウント値を出力する。疑似乱数発生手段12は、制
御部13が乱数を必要とするとき、カウンタ11から出
力されたカウント値をシードとして利用して疑似乱数を
発生させる。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
コンピュータ機器では、疑似乱数が同一となる可能性が
あり、真の乱数としては使えないという問題点があっ
た。つまり、カウンタ11は電源投入後、予め設定され
た初期値からカウントを開始するので、システムクロッ
クが同一周波数である複数のコンピュータ機器を同時に
起動すると、各機器のカウンタ11のカウント値が同一
となる可能性がある。疑似乱数発生手段12で生成され
る疑似乱数は、シードの値とアルゴリズムにより一義的
に決定されるので、シードの値が同一であれば、生成さ
れる疑似乱数も同一となる。したがって、複数のコンピ
ュータ機器で疑似乱数が同一となる可能性がある。この
ような疑似乱数の一致は例えば以下のような場合に問題
となる。
【0005】イーサネット(登録商標)のCSMA/C
Dの手順では、パケットが衝突した場合、再衝突をさけ
るためにランダムな間隔(乱数)でパケットを再送する
よう規定されている。しかし、イーサネットに接続され
た複数のコンピュータ機器が同時に起動すると、前述の
ように各コンピュータ機器で疑似乱数が同一となる可能
性があるので、パケットの衝突が発生したとき、疑似乱
数で決定される間隔でパケットを再送しようとしても、
この間隔が一致してしまい、パケットの再衝突が発生す
る可能性がある。なお、以上のような問題は、コンピュ
ータ機器に限るものではなく、システムクロックをカウ
ントした値を乱数のシードとして利用する電子機器であ
れば同様に発生する。例えば、ソフトウエアを持たず、
ハードウエアのみで動作するような機器固有のID番号
を持たない装置では、起動から送信までの時間がどの装
置も常に一定であるため、疑似乱数が同一となり、パケ
ットの再衝突が発生する。本発明は、上記課題を解決す
るためになされたもので、疑似乱数の一致を回避するこ
とができる電子機器及びその乱数発生方法を提供するこ
とを目的とする。
【0006】
【課題を解決するための手段】本発明の電子機器は、シ
ステムクロックをカウントするカウンタと、乱数が必要
とされるとき前記カウンタのカウント値を基に疑似乱数
を発生させる疑似乱数発生手段と、電源断を検出する電
源断検出手段と、この電源断検出手段によって電源断が
検出されたとき前記カウンタのカウント値を記憶する記
憶手段と、前記電源断の後に電源が投入されたとき、前
記記憶されたカウント値を前記カウンタのカウント初期
値として設定する設定手段とを備えるものである。ま
た、本発明の電子機器の乱数発生方法は、カウンタでシ
ステムクロックをカウントする手順と、乱数が必要とさ
れるとき前記カウンタのカウント値を基に疑似乱数を発
生させる疑似乱数発生手順と、電源断を検出したとき前
記カウンタのカウント値を記憶する記憶手順と、前記電
源断の後に電源が投入されたとき、前記記憶したカウン
ト値を前記カウンタのカウント初期値として設定する設
定手順とを実行するようにしたものである。
【0007】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1は本発明の実施
の形態となる電子機器の構成を示すブロック図である。
図1では、疑似乱数の発生に関わる部分のみを記載して
いる。電子機器1は、電子機器1の各構成に電源電圧を
供給する電源供給部2と、システムクロックCLKをカ
ウントするカウンタ3と、電源供給部2の出力を監視
し、電源断を検出する電源断検出手段4と、電源断時の
カウンタ3のカウント値を記憶する記憶手段となるメモ
リ5と、カウンタ3のカウント値を基に疑似乱数を発生
させる疑似乱数発生手段6と、電子機器全体を制御する
制御部7とを有する。
【0008】次に、電子機器1の乱数発生方法について
説明する。図2は電子機器1の乱数発生方法を示すフロ
ーチャート図である。電源供給部2は、商用電源から得
た100Vの交流電圧を所定の電源電圧に変換して電子
機器1の各構成に供給する。例えばCPUやメモリ等か
らなる制御部7は、図示しないシステムクロック発生手
段で生成されたシステムクロックCLKに同期して動作
し、電子機器を制御して所定の機能を実現する。
【0009】カウンタ3は、システムクロックCLKを
カウントしてそのカウント値を出力する。疑似乱数発生
手段6は、制御部7が乱数を必要とするとき、カウンタ
3から出力されたカウント値をシードとして利用して周
知のアルゴリズムにより疑似乱数を発生させる(図2ス
テップ101)。
【0010】次に、例えば工場出荷検査時や試運転調整
時などに、電子機器1の電源を個別に遮断する工程を設
ける。これにより、電源供給部2からの電源電圧供給が
停止する。電源断検出手段4は、電源電圧の低下又は遮
断を検出して、電源断と判断する。制御部7は、電源断
検出手段4によって電源断が検出されたとき(ステップ
102においてYES)、自身の機能が完全停止する前
に、カウンタ3の現在のカウント値を不揮発性のメモリ
5に記憶させる(ステップ103)。
【0011】次に、電子機器1の電源を投入する。設定
手段となる制御部7は、電源供給部2からの電源電圧供
給が再開されて再起動したとき(ステップ104におい
てYES)、メモリ5に記憶されたカウント値を読み出
して、このカウント値をカウンタ3の初期値として設定
する。カウンタ3は、設定された値を初期値としてシス
テムクロックCLKのカウントを開始する(ステップ1
05)。再起動後においても、制御部7が乱数を必要と
するときには、ステップ101の手順が実行される。
【0012】以上のように、本実施の形態では、電源断
を検出したときカウンタ3のカウント値を記憶し、電源
断の後に電源が投入されたとき、前記記憶したカウント
値をカウンタ3のカウント初期値として設定するように
したので、複数の電子機器1の運用前に各電子機器1の
電源を時刻をずらしながら遮断することを少なくとも1
回実行しておけば、再起動後にカウント再開される各電
子機器1のカウント値がずれるので、各電子機器1の疑
似乱数発生に関わる構成が同一で、かつ運用時に各電子
機器1が同時に電源投入されるようなことがあったとし
ても、各電子機器1で生成される疑似乱数が一致するこ
とがなくなる。
【0013】したがって、イーサネットを使って機器間
通信を行う複数の電子機器1に本発明を適用すれば、ネ
ットワーク上で衝突したパケットを再送するタイミング
をずらすことができ、パケットの再衝突の可能性を低減
することができる。これにより、従来に比べてパケット
再送の頻度が減り、パケット再送のためにネットワーク
の通信速度が低下する可能性を低減することができるの
で、早期通知が必要な異常発生通知をネットワーク上で
素早く伝送することができ、電子機器や配線の異常を早
期に発見することができる。
【0014】なお、本実施の形態では、コンピュータ機
器を例に挙げて説明しているが、これに限るものではな
く、コンピュータ機器以外の電子機器にも本発明を適用
できることは言うまでもない。
【0015】
【発明の効果】本発明によれば、電源断を検出したとき
カウンタのカウント値を記憶し、電源断の後に電源が投
入されたとき、前記記憶したカウント値をカウンタのカ
ウント初期値として設定するようにしたので、複数の電
子機器の運用前に各電子機器1の電源を時刻をずらしな
がら遮断することを少なくとも1回実行しておけば、再
起動後にカウント再開される各電子機器のカウント値が
ずれるので、各電子機器の疑似乱数発生に関わる構成が
同一で、かつ運用時に各電子機器1の電源が同時に投入
されるようなことがあったとしても、各電子機器で生成
される疑似乱数が一致することがなくなる。したがっ
て、機器間通信を行う複数の電子機器に本発明を適用す
れば、パケットの再衝突の可能性を低減することができ
るので、通信の信頼性を向上させることができ、電子機
器や配線の異常を早期に発見することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態となる電子機器の構成を
示すブロック図である。
【図2】 本発明の実施の形態の電子機器の乱数発生方
法を示すフローチャート図である。
【図3】 従来のコンピュータ機器の構成を示すブロッ
ク図である。
【符号の説明】
1…電子機器、2…電源供給部、3…カウンタ、4…電
源断検出手段、5…メモリ、6…疑似乱数発生手段、7
…制御部。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 システムクロックをカウントするカウン
    タと、 乱数が必要とされるとき前記カウンタのカウント値を基
    に疑似乱数を発生させる疑似乱数発生手段と、 電源断を検出する電源断検出手段と、 この電源断検出手段によって電源断が検出されたとき前
    記カウンタのカウント値を記憶する記憶手段と、 前記電源断の後に電源が投入されたとき、前記記憶され
    たカウント値を前記カウンタのカウント初期値として設
    定する設定手段とを備えたことを特徴とする電子機器。
  2. 【請求項2】 カウンタでシステムクロックをカウント
    する手順と、 乱数が必要とされるとき前記カウンタのカウント値を基
    に疑似乱数を発生させる疑似乱数発生手順と、 電源断を検出したとき前記カウンタのカウント値を記憶
    する記憶手順と、 前記電源断の後に電源が投入されたとき、前記記憶した
    カウント値を前記カウンタのカウント初期値として設定
    する設定手順とを実行することを特徴とする電子機器の
    乱数発生方法。
JP2002071551A 2002-03-15 2002-03-15 電子機器及びその乱数発生方法 Pending JP2003271379A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002071551A JP2003271379A (ja) 2002-03-15 2002-03-15 電子機器及びその乱数発生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002071551A JP2003271379A (ja) 2002-03-15 2002-03-15 電子機器及びその乱数発生方法

Publications (1)

Publication Number Publication Date
JP2003271379A true JP2003271379A (ja) 2003-09-26

Family

ID=29201797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002071551A Pending JP2003271379A (ja) 2002-03-15 2002-03-15 電子機器及びその乱数発生方法

Country Status (1)

Country Link
JP (1) JP2003271379A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0935185A (ja) * 1995-07-24 1997-02-07 Oki Electric Ind Co Ltd 車両通信システム及び車両
JPH10320180A (ja) * 1997-05-20 1998-12-04 L Ii Tec:Kk 擬似乱数発生装置
JPH11347227A (ja) * 1998-06-04 1999-12-21 Kyoraku Sangyo Kk パチンコ遊技機
JP2001005384A (ja) * 1999-06-24 2001-01-12 Matsushita Electric Ind Co Ltd 乱数生成方法
JP2001292150A (ja) * 2000-04-05 2001-10-19 Fujitsu Ltd 通信制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0935185A (ja) * 1995-07-24 1997-02-07 Oki Electric Ind Co Ltd 車両通信システム及び車両
JPH10320180A (ja) * 1997-05-20 1998-12-04 L Ii Tec:Kk 擬似乱数発生装置
JPH11347227A (ja) * 1998-06-04 1999-12-21 Kyoraku Sangyo Kk パチンコ遊技機
JP2001005384A (ja) * 1999-06-24 2001-01-12 Matsushita Electric Ind Co Ltd 乱数生成方法
JP2001292150A (ja) * 2000-04-05 2001-10-19 Fujitsu Ltd 通信制御方法

Similar Documents

Publication Publication Date Title
US8819327B2 (en) Communication system having a can bus and a method for operating such a communication system
KR20110110283A (ko) 마스터 및 슬레이브 할당을 제거하는 독자적인 다중 장치 이벤트 동기화 및 시컨싱 기술
JP3559726B2 (ja) パルス幅変調信号生成装置
US8560877B2 (en) Image processing apparatus and method of transmitting reference clock
WO2010067495A1 (ja) システムクロック監視装置およびモータ制御システム
JP2003271379A (ja) 電子機器及びその乱数発生方法
JP2014104937A (ja) 電子制御装置
TWI430614B (zh) 網路裝置、應用於網路裝置之網路通知裝置以及網路通知方法
JP3856714B2 (ja) 電位検知回路を備えた半導体集積回路及び信号送受信システム
US8599679B1 (en) Fast link down
JP2003008593A (ja) 擬似乱数発生器、通信装置、ネットワークシステムおよび擬似乱数発生方法
JP2000188829A (ja) 電源シーケンス検出装置および電源シーケンス検出方法
JPH11316615A (ja) Mcuのパワ―ノイズ防止回路
JP2021010123A (ja) 情報処理装置、情報処理方法及びプログラム
US20070236846A1 (en) Fan protection method and fan system
JP2020077276A (ja) 半導体装置、制御装置および制御方法
JP2007272756A (ja) 無停電電源装置および電源管理方法
JPH1084365A (ja) データ伝送方法及び装置
JP2004015497A (ja) 複合機におけるネットワーク受信制限システム
JP2000039200A (ja) 空気調和機の制御装置
JP2891962B2 (ja) 電源制御装置
TW202343248A (zh) 用於主機板的異常顯示方法以及異常顯示裝置
JPH1051515A (ja) 通信異常検出装置
KR102465471B1 (ko) 계전기 및 그 동작방법
JP2004038555A (ja) プログラマブルコントローラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212