JP2003270655A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】シール材の段差を一様にして、液晶表示装置の
歩留まり、信頼性を向上する。 【解決手段】走査線の出発膜をパターニングして、領域
Ｒ１、領域Ｒ２には、電気的に接続されない角柱状の第
１層目のダミー配線３０１が形成され、領域Ｒ３には、
画素部から延長された配線３０２が形成され、領域Ｒ４
には、接続端部３０３ａを有する配線３０３が形成され
る。これらの表面に層間絶縁膜が形成された後に、信号
線の出発膜をパターニングして、配線３０１〜３０３の
間隙を埋めるように第２層目のダミー配線３０４が形成
されると共に、画素部から延長された配線３０５と配線
３０３が接続される。この結果、シール材形成領域１０
７の線Ａ−Ａ’に沿った断面構成を一様にすることがで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
ックス方式の液晶表示装置に関するものであり、基板張
り合わせ時に発生する不良を削減することを目的とす
る。特に、周辺回路一体型の液晶表示装置に関するもの
である。

【０００２】

【従来の技術】従来のアクティブマトリックス型液晶表
示装置においては、画素部にマトリクス状に配置された
ＭＩＭ等の２端子素子、又はＴＦＴ等の３端子素子のス
イチッング作用を利用して、画素電極間に挟持されてい
る液晶材料の透光性等の光学特性を制御して、表示を得
ている。一般に、画素電極のスイチッング素子として、
アモルファスシリコンを使用したＴＦＴが広く使用され
ている。

【０００３】しかしながら、アモルファスシリコンの電
界効果移動度が０．１ｃｍ／Ｖｓ〜１ｃｍ／Ｖｓ程度と
低いため、アモルファスシリコンを利用したＴＦＴを画
素電極に接続されたＴＦＴを制御する周辺駆動回路に配
置することはできない。

【０００４】このため、従来のアクティブマトリックス
型液晶表示装置では、半導体集積回路により構成された
周辺駆動回路を、テープ自動ボンディング（ＴＡＢ）法
や、チップ・オン・グラス（ＣＯＧ）法により、液晶パ
ネルに外付けしている。

【０００５】図１６は第１の従来例のアクティブマトリ
ックス型液晶パネルの概略の正面図であり、周辺駆動回
路を外付けにしたものである。図１６に示すように、ガ
ラス、石英等の素子基板１上には、走査線２、信号線３
がマトリクス状に配置され、画素部４において、これら
の配線の交差部には、画素電極、画素電極のスイッチン
グ用の画素ＴＦＴが接続されている。走査線２、信号線
３はそれぞれシール材領域５の外側まで延在しており、
このため、シール材を横切る配線数は少なくとも、走査
線２、信号線３の数だけある。それら配線の端部はその
まま引き出し端子６となり、引き出し端子６には、図示
しない周辺駆動回路が接続されている。更に、シール材
領域５に形成されるシール材により、素子基板１と図示
しない対向基板とが接合され、これらの基板間にシール
材により液晶材料が封入されている。

【０００６】また、近年では、電界効果移動度が大きい
ＴＦＴを得るために、結晶性シリコンを利用してＴＦＴ
を作製する技術が盛んに研究されている。結晶性シリコ
ンを利用したＴＦＴはアモルファスシリコンＴＦＴより
も格段の高速動作が可能であり、結晶性シリコンによ
り、ＮＭＯＳのＴＦＴのみでなく、ＰＭＯＳのＴＦＴも
同様に得られるのでＣＭＯＳ回路を形成することが可能
である。従って、同一基板上に表示部と共に、周辺駆動
回路を作製することが可能になる。

【０００７】図１７は第２の従来例のアクティブマトリ
ックス型液晶表示装置の概略の正面図であり、周辺駆動
回路と表示部をパネル一体化したものである。図１７に
示すように、ガラス、石英等の素子基板１１上には、画
素部１２が配置され、画素部１２の周囲において、上側
には信号線駆動回路１３が設けられ、左側には走査線駆
動回路１４が設けられている。信号線駆動回路１３、走
査線駆動回路１４にはそれぞれ信号線１５、走査線１６
が接続されている。信号線１５、走査線１６はそれぞれ
画素部１２において格子を成し、信号線駆動回路１３、
走査線駆動回路１４に接続されていない端部はシール材
領域１７の外側まで延在して、図示しない制御回路、電
源等が接続されている。また、シール材領域１７に形成
されるシール材により、素子基板１１と対向基板１８と
が接合され、シール材により、これら基板１１、１８間
に液晶材料が封入されている。更に、素子基板１１上に
は、外部端子１９が設けられている。

【０００８】

【発明が解決しようとする課題】図１６に示す第１の従
来例では、画素部４周辺の配線構造が紙面において上下
及び左右に対称的であるため、シール部の段差が均一に
なるので、基板間隔を均等にすることができる。

【０００９】しかしながら、第１の従来例では、周辺駆
動回路がシール材の外側に接続されるため、シール材を
横切る配線数が多く、駆動回路から画素部に接続されて
いる配線とシール材との界面から水分が侵入して、液晶
材料を劣化してしまうという問題点がある。また、周辺
駆動回路が外側にあるため、装置自体が大型化してしま
う。

【００１０】これらの問題点を回避するために、図１７
に示す第２の従来例の周辺駆動回路一体型のアクティブ
マトリックス型液晶表示装置では、シール材領域１７の
内側に周辺駆動回路を配置している。また、一般的に冗
長回路を設けずに、片側駆動方式が採用されている。こ
のため、図１７に示すように、素子基板１１の右側、下
側だけ配線がシール材を横断しているので、配線構造が
紙面上下及び左右で対称性が無くなり、シール材の段差
は周辺駆動回路側と、配線が延長している側では異な
る。従って、基板を張り合わせる際に、基板に均等に圧
力がかからないため、基板間隔を均等にすることが困難
になる。この結果、表示ムラが生じたり、画質を低下さ
せてしまう。

【００１１】特に、周辺駆動回路側のシール材の段差が
低くなっているため、基板張り合わせ時に、周辺駆動回
路において、配線が上下間でショートしてしまう恐れが
あり、線欠陥が生じ易い。これらの問題点は、周辺駆動
回路一体型の液晶表示装置の歩留りの低下、信頼性の低
下の新たな原因となっている。

【００１２】また、画素部において、最も突出している
部分は走査線と信号線とが重なっている領域であり、こ
の領域には、走査線、信号線、これらを分離するための
層間絶縁膜のみでなく、更に、画素電極、ブラックマト
リクス等が積層されている。一般に、シール材には基板
間隔を維持するための円柱状のファイバーが混入されて
いる。ファイバーの寸法は画素部の突出部の厚さと、シ
ール材の内側に散布されるスペーサーの寸法とを合わせ
て、マージンを考慮した値とされて、画素部よりシール
材の段差が高くなるようにしているが、画素部の突出部
上にスペーサーが配置されていると、シール材よりもこ
の部分のほうが高くなってしまうので、この状態で、基
板を張り合わせると、スペーサにより走査線と信号線が
上下間でショートされてしまい、点欠陥、線欠陥の原因
となる。

【００１３】本発明の目的は、上述の問題点を解消し
て、画質の優れた、信頼性の高い周辺駆動回路一体型の
液晶表示装置を提供することにある。

【００１４】

【課題を解決するための手段】上述の問題点を解消する
ために、本発明に係る液晶装置の構成は、マトリクス回
路を有する素子基板と、該素子基板と対向する対向基板
と、前記素子基板と前記対向基板とを接着するためのシ
ール材と、を有する液晶表示装置において、前記素子基
板において、前記シール材が形成される領域には、前記
シール材の下部に少なくとも１層以上の積層構造が形成
され、前記積層構造は電気的に実質的に絶縁されている
ことを特徴とする。

【００１５】また本発明の他の構成は、マトリクス状に
配置され、第１の層間絶縁膜より層間分離された信号線
と走査線と、該信号線と該走査線との交点に配置され、
第２の層間絶縁膜により信号線と層間分離された画素電
極とを有するマトリクス回路と、該マトリクス回路を制
御するための周辺駆動回路とを有する素子基板と、該素
子基板と対向する対向基板と、前記マトリクス回路を取
り囲み、前記素子基板と前記対向基板とを接着するため
のシール材と、を有する液晶表示装置において、前記素
子基板において、前記シール材の形成領域には、前記シ
ール材の下部に少なくとも走査線と同一の材料から成る
第１の支持部材と、前記第１の層間絶縁膜と、信号線と
同一の材料から成る第２の支持部材と、第２の層間絶縁
膜とが互いに異なる層に積層構造が形成され、前記積層
構造は電気的に実質的に絶縁されていることを特徴とす
る。

【００１６】更に、本発明に係る液晶装置の他の構成
は、マトリクス状に配置され、第１の層間絶縁膜より層
間分離された信号線と走査線と、該信号線と該走査線と
の交点に配置され、第２の層間絶縁膜により信号線と層
間分離された画素電極と、画素電極を動作させるための
薄膜トランジスタとを有するマトリクス回路と、該マト
リクス回路を制御するための周辺駆動回路とを有する素
子基板と、該素子基板と対向する対向基板と、前記マト
リクス回路を取り囲み、前記素子基板と前記対向基板と
を接着するためのシール材と、を有する液晶表示装置に
おいて、前記素子基板において、前記シール材の形成領
域には、前記シール材の下部に少なくとも走査線と同一
の材料から成る支持部材と、前記第１の層間絶縁膜と、
第２の層間絶縁膜とが互いに異なる層に形成されている
積層構造を有し、前記積層構造は電気的に実質的に絶縁
されていることを特徴とする。

【００１７】

【発明の実施の形態】図面を使用して本発明の実施の形
態を説明する。図１は本実施例のアクティブマトリック
ス型液晶表示装置の素子基板の概略の正面図であり、周
辺駆動回路１０３、１０４と表示部１０２が素子基板１
０１上に配置されている。

【００１８】図１に示すように、紙面右側、下側におい
て、信号線１０５、走査線１０６がシール材形成領域１
０７を横断しているが、周辺回路１０３、１０４側のシ
ール材形成領域１０７には、これらの配線が横断してい
ない。このため本発明において、シール材下部構造の段
差を均一にする基板間隔補正手段を形成する。

【００１９】図６は基板間隔補正手段のシール材幅方向
の断面図である。図６に示すように、シール材形成領域
には、走査線１０６と同一の材料から成る第１の支持部
材３０１、３０２、３０３と、信号線１０５と走査線１
０６とを分離する第１の層間絶縁膜２２０、信号線１０
５と同一の材料から成る第２の支持部材３０４とが積層
されている。特に、第１の支持部材３０１、３０２、３
０３上に、第２の支持部材３０４が存在しないようにし
たため、シール材形成領域１０７の縁部に沿った基板間
隔補正手段の断面構成を一様になるので、シール材の段
差を均一にすることができる。

【００２０】図１５は他の基板間隔補正手段のシール材
幅方向の断面図である。図１５に示すように、シール材
形成領域１０７には、走査線１０６と同一の材料から成
る第１の支持部材３０１、３０２、３０３と、信号線１
０５と走査線１０６とを分離する第１の層間絶縁膜２２
０、信号線１０５と同一の材料から成る第２の支持部材
７０１とが積層されている。マトリクス回路の厚さが最
大となる領域は、信号線１０５と走査線１０６とが重な
る領域であり、その領域には、少なくとも、素子基板上
に、信号線、層間絶縁膜、走査線、パッシベーション膜
が積層されている。従って、本発明では、第１の支持部
材３０１、３０２、３０３上と、第２の支持部材７０１
とを重なるように配置することにより、基板間隔補正手
段の段差と、マトリクス回路の厚さが最大となる領域の
高さを略等しくすることができるので、シール材より
も、スペーサーを含むマトリクス回路の段差が低くなる
ので、基板を張り合わせる際の圧力はシール材で支える
ことができるため、スペーサにより走査線と信号線が上
下間でショートされることを防止することができる。な
お、信号線１０５と走査線１０６とが重なる領域には、
更に、画素電極、ブラックマトリクス等が積層されるた
め、基板間隔補正手段にも、同様に、画素電極、ブラッ
クマトリクス等を積層するとよい。

【００２１】図４は基板間隔補正手段の上面図であり、
シール材形成領域１０７には、線状の第１の支持部材３
０１、３０２、３０３と第２の支持部材３０４とが等間
隔に交互に配置されている

【００２２】マトリクス回路から延長された走査線はシ
ール材形成領域１０７を横断する領域Ｒ３において、第
１の支持部材３０２と一体的に形成され、シール材形成
領域１０７の外部に延長される。他方、マトリクス回路
１０２から延長された信号線３０５はシール材形成領域
１０７を横断する第１の支持部材３０３とシール材形成
領域１０７の内側で接続される。

【００２３】このように、本発明では、シール材形成領
域１０７を横断して電気的に素子基板外部の回路と接続
される配線パターンを第１の支持部材３０２、３０３の
みで構成するようにしたため、シール材の段差をより均
一にすることができる。

【００２４】また、図８に示すように、マトリクス回路
１０２又は周辺回路１０３、１０４からの配線がシール
材形成領域１０７を横断しない領域Ｒ１、Ｒ２におい
て、第１の配線層４０１を分断せずに、シール材形成領
域１０７の幅と略等しく矩形波状に形成する。これによ
り、シール材形成領域１０７の幅方向の任意の断面構成
において、第１の配線層が存在するため、外部から水分
が侵入することを防止することができる。

【００２５】また、本発明において、基板間隔補正手段
は、前記画素電極を駆動する薄膜トランジスタと共に形
成されるようにし、第１の配線層は前記走査線と同時に
形成され、前記第２の配線層は前記信号線と同時に形成
される。

【００２６】

【実施例】本発明を図示の実施例に基づいて、詳細に説
明する。

【００２７】図１は実施例１〜５のアクティブマトリッ
クス型液晶表示装置の素子基板の概略の正面図であり、
周辺駆動回路と表示部を一体化したものである。図１に
示すように、ガラス、石英等の素子基板１０１上には、
画素部１０２が配置され、画素部１０２の周囲におい
て、上側には信号線駆動回路１０３が設けられ、左側に
は走査線駆動回路１０４が設けられている。信号線駆動
回路１０３、走査線駆動回路１０４はそれぞれ信号線１
０５、走査線１０６により画素部１０２と接続され、信
号線１０５、走査線１０６は画素部１０２において格子
を成し、それらの交差には、それぞれ液晶セル１１１、
画素ＴＦＴ１１２が直列に接続されている。画素ＴＦＴ
１１２において、ゲイト電極は信号線１０５に接続さ
れ、ソース電極は走査線１０６に接続され、ドレイン電
極は液晶セル１１１の電極に接続されている。

【００２８】更に、画素部１０２、信号線駆動回路１０
３、走査線駆動回路１０４を取り囲むようにシール材領
域１０７が配置され、シール材領域１０７に形成される
シール材により、素子基板１０１と図示しない対向基板
とが接合され、これらの基板間に液晶材料が封入され
る。

【００２９】紙面右側、下側において、信号線１０５、
走査線１０６はシール材形成領域１０７の外部に延長さ
れて、パネル外部の制御回路等に接続される。更に、素
子基板１０１には外部端子１０８が設けられており、配
線１０９により外部端子１０８と信号線駆動回路１０
３、走査線駆動回路１０４とがそれぞれ接続される。

【００３０】〔実施例１〕 本実施例では、図１に示す
アクティブマトリックス型の液晶表示装置において、シ
ール材の段差を均等にするために、信号線１０５、走査
線１０６の出発膜から整形された電気的に実質的に絶縁
されている配線パターン（ダミー配線構造）をシール材
形成領域１０７に配置して、シール材下部の構造を均一
にすることにより、シール材の段差を均一にすることを
特徴とする。また、本実施例では、このような配線パタ
ーンを液晶パネルに配置されるＴＦＴと同時に作製す
る。

【００３１】本実施例のアクティブマトリクス型の液晶
パネルの作製工程について、図２〜６を用いて説明す
る。図２にＴＦＴの作製工程を断面図で示し、図２の左
側に周辺駆動回路（信号線駆動回路２０３、走査線駆動
回路２０４）に配置される駆動回路ＴＦＴの作製工程を
示し、右側に画素部２０２に配置される画素ＴＦＴの作
製工程を示す。

【００３２】また、図３〜図６に第１層目のダミー配線
３０１の作製工程図を示す。図３、図４はシール材形成
領域１０７の模式的な上面図であり、図１において楕円
で示す領域Ｒ１〜Ｒ４の拡大図である。また、図５、図
６はそれぞれ図３、図４における線Ａ−Ａ’による断面
図である。

【００３３】ＴＦＴを作製するには、図２（Ａ）に示す
ように、石英基板またはガラス基板等の基板２０１上
に、下地酸化膜２０２として厚さ１０００〜３０００Å
の酸化珪素膜を形成する。この酸化珪素膜の形成方法と
しては、酸素雰囲気中でのスパッタ法やプラズマＣＶＤ
法を用いればよい。

【００３４】次に、プラズマＣＶＤ法やＬＰＣＶＤ法に
よってアモルファスシリコン膜を３００〜１５００Å、
好ましくは５００〜１０００Å形成する。そして、５０
０℃以上、好ましくは、８００〜９５０℃の温度で熱ア
ニールをおこない、シリコン膜を結晶化させる。熱アニ
ールによって結晶化させた後に、光アニールをおこなっ
て、さらに結晶性を高めてもよい。また、熱アニールに
よる結晶化の際に、特開平６−２４４１０３、同６−２
４４１０４に記述されているように、ニッケル等のシリ
コンの結晶化を促進させる元素（触媒元素）を添加して
もよい。

【００３５】次に結晶化されたシリコン膜をエッチング
して、島状の周辺駆動回路のＴＦＴの活性層２０３（Ｐ
チャネル型ＴＦＴ用）、２０４（Ｎチャネル型ＴＦＴ）
とマトリクス回路のＴＦＴ（画素ＴＦＴ）の活性層２０
５をそれぞれ形成する。さらに、酸素雰囲気中でのスパ
ッタ法によって、厚さ５００〜２０００Åの酸化シリコ
ンをゲイト絶縁膜２０６として形成する。酸化シリコン
膜の形成方法としては、プラズマＣＶＤ法を用いてもよ
い。プラズマＣＶＤ法によって酸化シリコン膜を形成す
る場合には、原料ガスとして、一酸化二窒素（Ｎ_２Ｏ）
もしくは酸素（Ｏ_２）とモンシラン（ＳｉＨ_４）を用い
ることが好ましい。

【００３６】その後、第１層目の配線の出発膜を形成す
る。本実施例では、厚さ２０００Å〜５μｍ、好ましく
は２０００〜６０００Åの多結晶シリコン膜（導電性を
高めるため微量の燐を含有する）をＬＰＣＶＤ法によっ
て基板全面に形成する。そして、これをエッチングし
て、ゲイト電極２０７、２０８、２０９を形成する。
（図２（Ａ））

【００３７】更に、本実施例では、ゲイト電極２０７〜
２０９を形成すると同時に、図３に示すように、シール
材領域１０７にも第１層目の配線の出発膜をパターニン
グして、配線パターンを形成する。

【００３８】走査線駆動回路側領域Ｒ１、信号線駆動回
路側領域Ｒ２には、シール材形成領域１０７を横断する
ような配線パターンを形成する必要がないので、シリコ
ン膜をパターニングして、電気的に接続されない、等間
隔に配置された線状の第１層目のダミー配線３０１が形
成される。

【００３９】走査線延長側領域Ｒ３には、シール材形成
領域１０７を横断するように配線３０２を形成する。配
線３０２は図１に示す走査線１０６に相当し、画素ＴＦ
Ｔのゲイト電極２０９が延長されたものである。

【００４０】また信号線延長側領域Ｒ４には、シール材
形成領域１０７を横断するように配線３０３が形成され
る。配線３０３の画素部１０２側の端部には画素部１０
２から延長された第２層目の配線と接続するための接続
端部３０３ａが形成される。

【００４１】なお、ダミー配線３０１、及び配線３０
２、３０３の間隔は走査線１０６の間隔と同じに、即ち
画素の間隔と略同一とされる。本実施例では、第１層目
のダミー配線３０１、配線３０２、第１層目のダミー配
線３０１の間隔を約５０μｍとし、その幅を約１０μｍ
とする。

【００４２】従って、図５に示すように、シール材形成
領域１０７には、第１層目のダミー配線３０１、配線３
０２、配線３０３が等間隔に配置されているためシール
材形成領域１０７の断面構成を一様にすることができ
る。

【００４３】なお、ゲイト電極２０７〜２０９、第１層
目のダミー配線３０１、配線３０２、３０３の出発膜の
材料はシリコン膜に限定されるものでなく、一般的に使
用されているゲイト電極の材料を使用すればよく、例え
ば、シリサイドや、陽極酸化可能な材料としてアルミニ
ウム、タンタル、クロム、モリブデン等を使用すること
ができる。

【００４４】次に、図２（Ｂ）に示すように、イオンド
ーピング法によって、全ての島状活性層２０３〜２０５
に、ゲイト電極２０７〜２０９をマスクとして、自己整
合的にフォスフィン（ＰＨ_３）をドーピングガスとして
燐を注入する。ドーズ量は１×１０^１２〜５×１０^１３
原子／ｃｍ^２する。この結果、弱いＮ型領域２１０、２
１１、２１２が形成される。

【００４５】次に、Ｐチャネル型ＴＦＴの活性層２０３
を覆うフォトレジストのマスク２１３を形成すると同時
に、画素ＴＦＴの活性層２０５のうち、ゲイト電極２０
９に平行にゲイト電極２０９の端から３μｍ離れた部分
までを覆うフォトレジストのマスク２１４を形成する。
そして、再び、イオンドーピング法によって、フォスフ
ィンをドーピングガスとして燐を注入する。ドーズ量は
１×１０^１４〜５×１０^１５原子／ｃｍ^２とする。この
結果、強いＮ型領域（ソース／ドレイン）２１５、２１
６が形成される。画素ＴＦＴの活性層２０５の弱いＮ型
領域２１２のうち、マスク２１４に覆われていた領域２
１７は今回のドーピングでは燐が注入されないので、弱
いＮ型のままとなる。（図２（Ｃ））

【００４６】次に、図２（Ｄ）に示すＮチャネル型ＴＦ
Ｔの活性層２０４、２０５をフォトレジストのマスク２
１８で覆い、ジボラン（Ｂ_２Ｈ_６）をドーピングガスと
して、イオンドーピング法により、島状領域１０３に硼
素を注入する。ドーズ量は５×１０^１４〜８×１０^１５
原子／ｃｍ^２とする。このドーピングでは、硼素のドー
ズ量が図２（Ｃ）における燐のドーズ量を上回るため、
先に形成されていた弱いＮ型領域２１０は強いＰ型領域
２１９に反転する。

【００４７】図２（Ｂ）〜（Ｄ）に示すドーピング工程
を経て、強いＮ型領域（ソース／ドレイン）２１５、２
１６、強いＰ型領域（ソース／ドレイン）２１９、弱い
Ｎ型領域（低濃度不純物領域）２１７が形成される。本
実施例においては、低濃度不純物領域２１７）の幅ｘ
は、約３μｍとする。

【００４８】その後、４５０〜８５０℃で０．５〜３時
間の熱アニールを施すことにより、ドーピングによるダ
メージを回復せしめ、ドーピング不純物を活性化して、
シリコンの結晶性を回復させる。

【００４９】その後、図２（Ｅ）、図５に示すように、
基板全面に層間絶縁物２２０として、プラズマＣＶＤ法
によって酸化シリコン膜を厚さ３０００〜６０００Å形
成する。本実施例では層間絶縁物２２０の膜厚を４００
０Åとする。なお、層間絶縁物２２０は、窒化シリコン
膜の単層膜、又は酸化シリコン膜と窒化シリコン膜の多
層膜であってもよい。層間絶縁物２２０をエッチングし
て、ソース／ドレイン２１９、２１５、２１６及び、図
３に示す配線３０３の接続端部３０３ａに対するコンタ
クトホールをそれぞれ形成する。

【００５０】そして、第２層目の配線・電極の出発膜を
形成する。本実施例では、スパッタ法によって、厚さ１
０００Åのチタン膜、厚さ２０００Åのアルミニウム
膜、厚さ１０００Åのチタン膜を連続的に形成する。こ
の３層膜をエッチングして、周辺回路の電極・配線２２
１、２２２、２２３および画素ＴＦＴの電極・配線２２
４、２２５を形成すると同時に、図４、図６に示すよう
に、シール材形成領域１０７に電気的に接続されない第
２層目のダミー配線３０４が形成される。なお、図６は
図４の領域R1〜R4における線Ａ−Ａ’による断面図であ
る。

【００５１】図４に示すように、第２層目のダミー配線
３０４は第１層目の電極・配線の出発膜（シリコン膜）
から形成された第１層目のダミー配線３０１、配線３０
２、配線３０３の間隙に均等に配置される。このため、
図６に示すように、シール材形成領域１０７の下部構成
を一様にすることができる。なお、ダミー配線３０４は
走査線駆動回路側Ｒ１と走査線延長線側領域Ｒ３とで１
本の配線が分断されたように形成され、同様に、信号線
駆動回路側領域Ｒ２、信号線延長側領域Ｒ４とにおいて
も、１本の配線が分断されたように形成される。

【００５２】更に、本実施例では、図３に示すように、
素子基板１０１外部の回路や外部端子と接続するため
に、シール材形成領域１０７を横断するような配線パタ
ーン（配線３０２、配線３０３）を第１層目の配線の出
発膜から形成するようにして、第２層目の配線をシール
材形成領域１０７の外部に延長しないようにして、シー
ル材形成領域１０７の下部構造の段差がより均一になる
ようにしている。

【００５３】従って、信号線延長側領域Ｒ４で画素部１
０２と他の回路とをパネル外部で接続するために、第２
層目の電極・配線の出発膜（チタン／アルミニウム／チ
タン膜）をパターニングする際に、配線３０３と接続端
部３０３ａで接続される配線３０５が形成される。配線
３０３、配線３０５により、画素部１０２を他の回路に
パネル外部で接続することが可能になる。

【００５４】なお、第２層目のダミー配線３０４のピッ
チを走査線１０６のピッチとし、即ち配線３０５のピッ
チと同じにして、第２層目のダミー配線３０４の幅を３
０μｍとする。第１層目のダミー配線３０１、配線３０
２、配線３０３の間隔は５０μｍ程度であるため、第２
層目のダミー配線３０４の端面と、第１層目のダミー配
線３０１、配線３０２、配線３０３端面の間隔は１０μ
ｍ程度となる。

【００５５】そして、第２層目の電極・配線の出発膜
（チタン／アルミニウム／チタン膜）をパターニングし
た後に、図２（Ｅ）、図６に示すように、プラズマＣＶ
Ｄ法によって、厚さ１０００〜３０００Åの窒化シリコ
ン膜をパッシべーション膜２２７として形成する。

【００５６】図６に示すように、シール材形成領域１０
７において、層間絶縁膜２２０上に、第２層目のダミー
配線３０４が第１層目のダミー配線３０１、配線３０
２、３０３が形成されていない領域に等間隔に配置され
ることにより、図４における線Ａ−Ａ’による断面構
成、即ちシール材形成領域１０７の外周に沿った断面構
成を同一にすることができる。そして、第２層目のダミ
ー配線３０４の表面にパッシべーション膜２２７を形成
することにより、シール材形成領域１０７の表面を平坦
化することができる。

【００５７】なお、シール材形成領域１０７の外周に沿
った断面構成を同一にするためには、第１層目の電極・
配線の出発膜から形成されたダミー配線３０１、配線３
０２、配線３０３のみを配置してもよいが、これらの配
線３０１〜３０３の間隔が約５０μｍであるのに対し
て、その幅が約１０μｍと小さく、その強度を補償でき
ないため、第２層目のダミー配線３０４を形成して、シ
ール材の下部構成を補強する。

【００５８】更に、本実施例では、シール材形成領域１
０７の下部構造の段差を均一するためには、第２層目の
ダミー配線３０４が第１層目のダミー配線３０１、配線
３０２、配線３０３と重ならないようにすることが重要
になる。端面の間隔が１０μｍ程度であれば、マスクの
アライメント等の誤差を考慮しても、第２層目のダミー
配線３０４が第１層目のダミー配線３０１、配線３０
２、配線３０３とが重なることを回避することができ
る。

【００５９】本実施例では、ダミー配線３０１、３０４
をシール材形成領域１０７の幅よりも長く成るように形
成したが、ダミー配線３０１、３０４がシール材形成領
域１０７から突出しないように形成してもよい。

【００６０】なお、外部端子１０８と接続される配線パ
ターン１０９の構成は信号線延長側領域Ｒ４に配置され
た配線３０１，３０５構成と同一にすればよい。第１層
目の配線の出発膜からシール材形成領域を横断する配線
パターンを形成する。そして、第２層目の配線の出発膜
から第１層目の配線パターンと接続する配線パターンを
形成して、信号線駆動回路１０３と走査線駆動回路１０
４と、外部端子１０９とが接続されるようにすればよ
い。

【００６１】パッシべーション膜２２７をエッチングし
て、画素ＴＦＴの電極２２５に達するコンタクトホール
を形成する。最後に、スパッタ法で成膜した厚さ５００
〜１５００ÅのＩＴＯ（インディウム錫酸化物）膜をエ
ッチングして、画素電極２２８を形成する。このように
して、周辺論理回路とアクティブマトリクス回路を一体
化して形成する。（図２（Ｅ））

【００６２】以下に、アクティブマトリクス型液晶表示
パネルの組立工程を説明する。図２〜図６に示す工程に
より得られたＴＦＴ基板１０１と、カラーフィルタ基板
とをそれぞれ表面処理に用いられたエッチング液レジス
ト剥離液等の各種薬品を十分に洗浄する。

【００６３】次に配向膜をカラーフィルタ基板及びＴＦ
Ｔ基板に付着させる。配向膜はある一定の溝が刻まれ、
その溝に沿って液晶分子が均一に配列する。配向膜材料
にはブチルセルソルブかｎ−メチルピロリドンといった
溶媒に、溶媒の約１０重量％のポリイミドを溶解したも
のを用いる。これをポリイミドワニスと呼ぶ。ポリイミ
ドワニスはフレキソ印刷装置によって印刷する。

【００６４】そして、ＴＦＴ基板・カラーフィルタ基板
の両基板に付着した配向膜を加熱・硬化させる。これを
ベークと呼ぶ。ベークは最高使用温度約３００℃の熱風
を送り加熱し、ポリイミドワニスを焼成・硬化させるも
のである。

【００６５】次に、配向膜の付着したガラス基板表面を
毛足の長さ２〜３ｍｍのバフ布（レイヨン・ナイロン等
の繊維）で一定方向に擦り、微細な溝を作るラビング工
程を行う。

【００６６】そして、ＴＦＴ基板もしくはカラーフィル
タ基板のいずれかに、ポリマー系・ガラス系・シリカ系
等の球のスペーサを散布する。スペーサ散布の方式とし
ては純水・アルコール等の溶媒にスペーサを混ぜ、ガラ
ス基板上に散布するウェット方式と、溶媒を一切使用せ
ずスペーサを散布するドライ方式がある。

【００６７】その次に、ＴＦＴ基板１０１の外枠に封止
材を塗布する。封止材塗布には、ＴＦＴ基板とカラーフ
ィルタ基板を接着する役割と注入する液晶材が外部に流
出するのを防ぐ目的がある。封止材の材料は、エポキシ
樹脂とフェノール硬化剤をエチルセルソルブの溶媒に溶
かしたものが使用される。封止材塗布後に２枚のガラス
基板の貼り合わせを行う。方法は約１６０℃の高温プレ
スによって、約３時間で封止材を硬化する加熱硬化方式
をとる。

【００６８】素子基板とカラーフィルタ基板を貼り合わ
せたアクティブマトリクス型液晶表示デバイスの液晶注
入口より液晶材を入れて、液晶材注入後エポキシ系樹脂
で液晶注入口を封止する。以上のようにして、アクティ
ブマトリクス型液晶表示デバイスが組み立てられる。

【００６９】〔実施例２〕 本実施例は実施例１の変形
例であり、図１に示す液晶パネルにおいて、シール材形
成領域１０７の配線が横断しない領域の第１層目のダミ
ー配線に関するものである。

【００７０】実施例１では、線状の第１層目のダミー配
線３０１と、線状の第２層目のダミー配線３０４を交互
に配置するようにしたため、パターニングは容易である
が、シール材形成領域１０７を横断するように配線パタ
−ンが配置されているため、配線と層間絶縁膜２２０、
パッシベーション膜２２７との界面から水分が侵入しや
すい。本実施例では、シール材形成領域１０７におい
て、図４に示す配線３０２、３０３のように、画素部１
０２、駆動回路１０３、１０４をシール材外部の回路に
電気的に接続するための配線が横断しない領域には、第
１層目のダミー配線３０１を分断しないで形成すること
により、外部から水分が侵入することを防止する。

【００７１】図７、図８は本実施例のシール材下部構成
の作製工程図であり、図７、図８はシール材形成領域１
０７の模式的な上面図であり、図１において楕円で示す
領域Ｒ１〜Ｒ４の拡大図である。

【００７２】本実施例において、ダミー配線は実施例１
と同様にＴＦＴと同時に作製される。また、電気的に接
続される配線がシール材形成領域１０７を横断するよう
な領域、即ち走査線延長側領域Ｒ３、信号線延長側領域
Ｒ４、及び外部端子１０８に接続される配線パターン１
０９は実施例１と同一の構成とする。以下、シール材形
成領域１０７に電気的に接続されない第１層目のダミー
配線４０１の作製工程を図７、図８に従って説明する。

【００７３】第１層目の電極・配線となるアルミニウム
膜等の出発膜を例えば３０００Åの厚さに成膜する。図
７に示すように、この出発膜をパターニングして、ＴＦ
Ｔのゲイト電極・配線を形成すると共に、走査線駆動回
路側領域Ｒ１、信号線駆動回路側領域Ｒ２には矩形波状
の第１層目のダミー配線４０１を形成する。走査線駆動
回路側領域Ｒ１、信号線駆動回路側領域Ｒ２において、
第１層目のダミー配線４０１のピッチＰ１、Ｐ２は走査
線１０６、信号線１０５のピッチと等しくなるように
し、本実施例では約５０μｍとし、第１層目のダミー配
線４０１の幅を１０μｍとする。又、第１層目のダミー
配線４０１はシール材形成領域１０７から突出しないよ
うにする。

【００７４】図７の線Ｂ−Ｂ’による断面図は図５に対
応する。図５に示すように、本実施例では、図５に示す
ように、シール材形成領域１０７には、第１層目のダミ
ー配線４０１を配線３０２、配線３０３を等間隔に配置
したため、シール材形成領域１０７の断面構成を一様に
することができる。

【００７５】この状態で、シール材形成領域１０７の外
周に沿った断面構成を同一にすることができるが、１層
目の配線の出発膜から形成された第１層目のダミー配線
４０１は間隔が約５０μｍに対して、その幅が約１０μ
ｍと小さく、その強度を補償できないため、層間絶縁物
２２０上にダミー配線４０２を形成して、シール材の下
部構成を補強する。

【００７６】層間絶縁物２２０を約４０００Åの厚さに
形成した後に、チタン膜やチタンとアルミの積層膜等を
第２層目の電極・配線の出発膜として、４０００Åの厚
さに形成する。この出発膜をパターニングして、ＴＦＴ
のソース・ドレイン電極・配線を形成すると共に、図８
に示すように、線状の第２層目のダミー配線４０２を等
間隔に形成する。第２層目のダミー配線４０２は第１層
目のダミー配線４０１が形成されていない領域を埋める
様に、かつ第１層目のダミー配線４０１と重ならないよ
うに形成される。その後、第２層目の電極・配線の出発
膜（チタン／アルミニウム／チタン膜）をパターニング
した後に、厚さ１０００〜３０００Åの窒化シリコン膜
をパッシべーション膜２２７として形成する。なお、図
８における線Ｂ−Ｂ’による断面図は図６に対応する。

【００７７】図８に示すように、本実施例では、シール
材形成領域１０７において、層間絶縁膜２２０上に、第
２層目のダミー配線４０２を第１層目のダミー配線４０
１が形成されていない領域に、等間隔に配置することに
より、図６に示すようにシール材形成領域１０７の外周
に沿った断面構成を同一にすることができる。更に、第
２層目のダミー配線３０４の表面にパッシべーション膜
２２７を形成することにより、シール材形成領域１０７
の表面を平坦化することができる。

【００７８】特に、シール材形成領域１０７の下部構造
の段差を均一にするためには、第２層目のダミー配線４
０２が第１層目のダミー配線４０１と重ならないように
することが重要になる。端面の間隔が１０μｍ程度であ
れば、マスクのアライメント等の誤差を考慮しても、ダ
ミー配線４０１と４０２とが重なることを回避すること
ができる。

【００７９】本実施例では、シール材形成領域１０７に
おいて、配線が横断しない領域に、具体的には領域Ｒ
１、Ｒ２に、分断されないダミー配線４０１を形成した
ため、シール材形成領域１０７を横断する断面構成（線
Ｂ−Ｂ’に直交する線に沿った断面構成）において、ダ
ミー配線４０１が必ず存在するため、外部からの水分の
侵入を防止することが可能になる。

【００８０】〔実施例３〕 本実施例は実施例１の第１
層目の配線パターンの変形例であり、シール材形成領域
１０７に配線パターンを１層のみ配置するようにしてい
る。実施例１では、第１層目のダミー配線３０１、第２
層目のダミー配線３０４を交互に配置するようにしたた
め、パターニングは容易であるが、図６の断面図に示す
ように、第１層目のダミー配線３０１、第２層目のダミ
ー配線３０４と層間絶縁膜２２０、パッシベーション膜
２２７との界面から水分が侵入しやすい。本実施例は水
分の侵入を防止するために、シール材形成領域１０７に
おける第１層目の配線の形状を工夫したものである。

【００８１】図９は本実施例のシール材形成領域１０７
の上面図であり、走査線駆動回路側領域Ｒ１、信号線駆
動回路側領域Ｒ２付近の拡大図を示す。図１０は図９に
おける点線Ｃ−Ｃ’による断面図であり、図１１は図９
における点線Ｄ−Ｄ’による断面図である。また、本実
施例のシール材の下部のダミー配線は実施例１と同様に
ＴＦＴと同時に作製される。

【００８２】第１層目の電極・配線となる出発膜をアル
ミニウム膜等により例えば３０００Åの厚さに成膜す
る。この出発膜をパターニングして、ＴＦＴのゲイト電
極・配線が形成されると共に、図９に示すように、電気
的に接続されないダミー配線５０１が形成される。その
表面に、図１０、図１１に示すように、ＴＦＴの作製工
程に従って、層間絶縁物２２０、パッシベーション膜２
２７が順次に積層される。なお、実施例１、２と同様
に、層間絶縁膜２２０上に、第２の電極・配線の出発膜
からなる配線パターンを、ダミー配線５０１と重ならな
いように形成してもよい。

【００８３】また、ダミー配線５０１のシール材形成領
域１０７外縁側には、ダミー配線５０１の長手方向に対
して直交する分岐５０１ａ等間隔に形成される。これら
の分岐５０１ａは隣合うダミー配線５０１の分岐５０１
ａと互い違いに形成されて、ダミー配線５０１の隙間を
埋めるように配置される。従って、シール材形成領域１
０７を横断する任意の断面構成（線Ｃ−Ｃ’に直交する
線に沿った断面構成）において、ダミー配線５０１が必
ず存在するため、外部からの水分の侵入を防止すること
が可能になる。

【００８４】外部からの水分の侵入を防止するには、シ
ール材形成領域１０７の幅Ｗは数ｍｍ程度であるため、
分岐５０１ａが形成される領域の長さＬは１００μｍ〜
５００μｍ程度にすればよい。また、ダミー配線５０１
のピッチは画素のピッチと同一にし、且つ分岐５０１ａ
が形成されている部分において、隣合うダミー配線５０
１の端面の間隔の最小値は、配線間でショートすること
を防止するためには、５〜１０μｍ程度にすることが好
ましい。

【００８５】なお、本実施例では、走査線駆動回路側領
域Ｒ１、信号線駆動回路側領域Ｒ２に形成されるダミー
配線５０１のみについて説明したが、走査線延長側領域
Ｒ３には、ダミー配線５０１をシール材形成領域１０７
を横断して画素側及び基板外側それぞれ延長して形成す
る。また、信号線延長側領域Ｒ４には、ダミー配線５０
１を基板外側に延長するようして、画素側には図３に示
す配線３０３のように接続端部を形成すればよい。

【００８６】この結果、シール材形成領域１０７の外縁
部側に分岐５０１ａを有する配線パターンが均一に配置
されるために、図１に示すシール材形成領域１０７に配
置されるシール材の下部構成を紙面において左右、上下
に対称にすることができるため、基板張り合わせ時に基
板に均等に圧力をかけることができる。

【００８７】なお、実施例１〜３において、シール材形
成領域１０７に配置された基板間隔補正手段の最上層を
パッシベーション膜２２７としたが、その表面に、さら
に、画素電極２２８、ブラックマトリクス等を画素部１
０２の作製工程に従って形成してもよい。

【００８８】〔実施例４〕 実施例１、２においては、
シール材の下部構成を均一に配置するようにするため、
シール材形成領域において、第１層目の配線の端面と第
２層目の配線の端面とが重ならないようにしている。本
実施例では、第１層目の配線の端面と第２層目の配線の
端面とを重ねて、シール材と画素部との段差が小さくな
るようにする。図１２は本実施例の基板間隔補正手段の
上面図であり、走査線駆動回路側、又は信号線駆動回路
側の領域のみを図示している。また、図１３は図１２の
線Ｅ−Ｅ’における断面図である。

【００８９】本実施例は図４、図６に示す実施例１の第
２層目のダミー配線３０４の変形例であり、先ず、シー
ル材形成領域には、走査線６０２の出発膜により線状の
第１層目のダミー配線を形成する。そして、層間絶縁物
２２０を形成した後に、信号線６０３の出発膜をパター
ニングして、第２層目のダミー配線６０１を形成する。
ダミー配線６０１は第１層目のダミー配線３０１と重な
るように、かつダミー配線３０１が形成されていない領
域を埋める様に等間隔に形成される。

【００９０】これにより、シール材の下部構成を均一に
することができるので、基板の張り合わせ時に、シール
材に均等に圧力をかけることができる。更に、走査線６
０２と信号線６０３とが重なっている部分と略同じ段差
を有する凸部が、シール材形成領域に等間隔に配置され
ている。従って、基板張り合わせの圧力をシール形成領
域の凸部で支持されるので、スペーサにより、走査線６
０２と信号線６０３とが上下間でショートすることを防
止することができる。

【００９１】なお、本実施例では、第２層目のダミー配
線６０１をシール材形成領域１０７の幅よりも短くした
が、シール材形成領域１０７の幅よりも長くしてもよ
い。

【００９２】〔実施例５〕 本実施例では、実施例４と
同様に、第１層目の配線の端面と第２層目の配線の端面
とを重ねて、シール材と画素部との段差が小さくなるよ
うにする。図１４は本実施例の基板間隔補正手段の上面
図であり、走査線駆動回路側、又は信号線駆動回路側の
領域のみを図示している。また、図１５は図１４の線Ｆ
−Ｆ’における断面図である。

【００９３】本実施例は図８に示す実施例２の第２層目
のダミー配線４０１の変形例であり、先ず、シール材形
成領域には、走査線７０２の出発膜により線状の第１層
目のダミー配線を形成する。そして、層間絶縁物２２０
を形成した後に、信号線７０３の出発膜をパターニング
して、第２層目のダミー配線７０１を形成し、その表面
にパッシベーション膜２２７を形成する。ダミー配線７
０１は第１層目のダミー配線４０１と重なるように、か
つダミー配線４０１が形成されていない領域を埋める様
に等間隔に形成される。これにより、シール材の下部構
成を均一にすることができるので、基板の張り合わせ時
に、シール材に均等に圧力をかけることができる。更
に、走査線６０２と信号線６０３とが重なっている部分
と略同じ段差を有する凸部が、シール材形成領域に等間
隔に配置されている。従って、基板張り合わせの圧力を
シール形成領域の凸部で支持されるので、スペーサによ
り、走査線６０７と信号線７０３とが上下間でショート
することを防止することができる。

【００９４】なお、実施例４、５において、シール材形
成領域１０７に配置された基板間隔補正手段の最上層を
パッシベーション膜２２７としたが、その表面に、さら
に、画素電極２２８、ブラックマトリクス等を画素部１
０２の作製工程に従って、形成してもよい。これによ
り、基板補正手段の段差と画素部の段差をより等しくす
ることができる。

【００９５】

【発明の効果】本発明に係る液晶表示装置において、シ
ール材の下部に形成される基板間隔補正手段により段差
を均一にすることができるためシール材自体の段差も均
一にすることができる。また、基板間隔補正手段によ
り、スペーサーを含んでもマトリクス回路がシール材よ
りも突出することがない。従って、基板張り合わせ時
に、周辺駆動回路において配線が上下間でショートする
ことを回避することができ、周辺駆動回路一体型の液晶
表示装置の歩留りを向上するとともに、信頼性をも向上
することができる。さらに、基板間隔を均一に維持する
ことができるので、表示ムラがなくなり、高精細な表示
が可能になる。

【００９６】更に、本発明の基板間隔補正手段は、マト
リクス回路、周辺駆動回路と同時に、かつ工程数を増加
することなく作製することが可能である。

【図面の簡単な説明】

【図１】実施例１〜５の液晶表示装置の上面図である。

【図２】実施例１〜５のＴＦＴの作製工程図である。

【図３】実施例１のシール材下部構成の作製工程図であ
る。

【図４】実施例１のシール材下部構成の作製工程図であ
る。

【図５】図４の線Ａ−Ａ’における断面図であり、図７
の線Ｂ−Ｂ’における断面図である。

【図６】図４の線Ａ−Ａ’における断面図であり、図８
の線Ｂ−Ｂ’における断面図である。

【図７】実施例２の基板間隔補正手段の作製工程図であ
る。

【図８】実施例２の基板間隔補正手段の作製工程図であ
る。

【図９】実施例３の基板間隔補正手段の作製工程図であ
る。

【図１０】図９の線Ｃ−Ｃ’における断面図である。

【図１１】図９の線Ｄ−Ｄ’における断面図である。

【図１２】実施例４の基板間隔補正手段の上面図であ
る。

【図１３】図１２の線Ｅ−Ｅ’における断面図である。

【図１４】実施例５の基板間隔補正手段の上面図であ
る。

【図１５】図１４の線Ｆ−Ｆ’における断面図である。

【図１６】従来例１の液晶表示装置の上面図である。

【図１７】従来例２の液晶表示装置の上面図である。

【符号の説明】

１０１ 素子基板 １０２ 画素部 １０３ 信号線駆動回路 １０４ 走査線駆動回路 １０５ 信号線 １０６ 走査線 １０７ シール材形成領域 ３０１、４０１ 第１層目のダミー配線 ３０２、３０３、３０５ 配線 ３０４、４０２ 第２層目のダミー配線 ５０１ ダミー配線

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/88 Ｓ Ｎ Ｆターム(参考） 2H092 GA35 GA59 HA12 JA24 JB23 JB24 JB32 JB33 KA04 KB04 NA16 NA18 NA29 PA04 PA06 5F033 GG04 HH04 HH07 HH08 HH20 HH21 JJ01 JJ08 JJ18 KK08 KK18 MM05 NN06 PP15 QQ08 QQ09 QQ10 QQ34 QQ59 QQ65 RR04 RR06 SS08 SS15 TT02 VV01 VV06 VV15 XX01 5F110 AA26 AA30 BB02 BB04 CC02 DD02 DD03 DD13 EE03 EE04 EE05 EE09 EE37 EE45 FF02 FF28 FF30 GG02 GG13 GG25 GG45 GG47 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL12 HM15 HM19 NN03 NN04 NN23 NN24 NN35 NN72 PP01 PP02 PP10 PP29 PP34 QQ11

Claims (5)

【特許請求の範囲】
1. 【請求項１】画素部を有する素子基板と、 前記素子基板に対向する対向基板と、 前記素子基板と前記対向基板の間にシール材と、を有す
   る液晶表示装置において、 前記素子基板上に複数の走査線が形成され、 前記素子基板上に複数の信号線が形成され、 前記走査線と前記信号線の間には第一の絶縁膜が形成さ
   れ、 前記複数の走査線と前記複数の信号線の交差部にはそれ
   ぞれ薄膜トランジスタが形成されており、 前記薄膜トランジスタのそれぞれは、活性層、ゲイト絶
   縁膜及びゲイト電極を有し、 前記素子基板と前記シール材の間に第一の配線層が形成
   され、 前記第一の配線層上に第二の配線層が形成され、 前記第一の配線層と前記第二の配線層の間には前記第一
   の絶縁層が形成され、前記第一の絶縁層は酸化シリコン
   で形成され、 前記信号線及び前記第二の配線層はアルミニウム膜を含
   む配線層で形成することを特徴とする液晶表示装置。
2. 【請求項２】画素部を有する素子基板と、 前記素子基板に対向する対向基板と、 前記素子基板と前記対向基板の間にシール材と、を有す
   る液晶表示装置において、 前記素子基板上に複数の走査線が形成され、 前記素子基板上に複数の信号線が形成され、 前記走査線と前記信号線の間には第一の絶縁膜が形成さ
   れ、 前記複数の走査線と前記複数の信号線の交差部にはそれ
   ぞれ薄膜トランジスタが形成されており、 前記薄膜トランジスタのそれぞれは、活性層、ゲイト絶
   縁膜及びゲイト電極を有し、 前記薄膜トランジスタには画素電極が電気的に接続され
   ており、 前記素子基板と前記シール材の間に第一の配線層が形成
   され、 前記第一の配線層上に第二の配線層が形成され、 前記第一の配線層と前記第二の配線層の間には前記第一
   の絶縁層が形成され、前記第一の絶縁層は酸化シリコン
   で形成され、 前記信号線及び前記第二の配線層はアルミニウム膜を含
   む配線層で形成され、 前記画素電極は前記信号線上に形成されていることを特
   徴とする液晶表示装置。
3. 【請求項３】請求項１または請求項２において、前記第
   一の配線層と前記第二の配線層は交互に配置され、お互
   いに重ならないことを特徴とする液晶表示装置。
4. 【請求項４】請求項１または請求項２において、前記素
   子基板上に、前記画素部を駆動するための周辺駆動回路
   が形成され、 前記周辺駆動回路は、前記画素部と前記シール材との間
   に配置されていることを特徴とする液晶表示装置。
5. 【請求項５】請求項１または請求項２において、前記薄
   膜トランジスタの前記活性層は結晶化シリコン膜で形成
   されていることを特徴とする液晶表示装置。