JP2003264835A

JP2003264835A - デジタル信号圧縮方法および回路ならびにデジタル信号伸長方法および回路

Info

Publication number: JP2003264835A
Application number: JP2002063116A
Authority: JP
Inventors: Shunji Nakada; 俊司中田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2002-03-08
Filing date: 2002-03-08
Publication date: 2003-09-19

Abstract

(57)【要約】【課題】圧縮前の画像信号における情報量のさらなる低
減を可能とするデジタル信号圧縮方法および回路ならび
にデジタル信号伸長方法および回路を提供する事。【解決手段】基本フレームを記憶している基本フレーム
メモリ１９と、画像信号を入力の１つとする減算器１
と、現在の画像信号と基本フレーム信号とを入力とし、
フレームを複数に分割してなるマクロブロック毎に、差
分を取るか否かを判定するイントラ/インター符号化制
御部３０と、イントラ/インター符号化制御部３０の出
力を入力とし、イントラ/インター符号化制御部３０が
差分を取ると判定した場合には基本フレーム信号を減算
器１へ向けて出力し、イントラ/インター符号化制御部
３０が差分を取らないと判定した場合には零を減算器１
へ向けて出力するセレクタ３３とを備えている事を特徴
とするデジタル信号圧縮回路を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル信号圧縮
方法および回路ならびにデジタル信号伸長方法および回
路に関するものである。

【０００２】

【従来の技術】近年、ライブカメラや監視カメラの需要
が高まっている。カメラからの映像を圧縮して、インタ
ーネットでデータを送信する事が重要となっている。

【０００３】例えば、テレビ電話に使用されるＨ．２６
１においては、図１６に示したように、基本となるデー
タブロックであるＩピクチャ（Ｉ-picture：Intra-Pict
ure、イントラ符号化画像、図中Ｉで示す）について
は、先行フレームとの差分を取らずに、フレーム内信号
圧縮を行い、このＩピクチャを基本にして次のフレーム
であるＰピクチャ（Ｐ-picture：Predictive-Picture、
フレーム間順方向予測符号化画像、図中Ｐで示す）につ
いては、フレーム間差分を取っている。図中の矢印は差
分操作を行うことを示している。次から次へとフレーム
間差分をとると、量子化誤差が時間方向に累積するの
で、定期的にＩピクチャを挿入し、このＩピクチャに対
しては、先行フレームとの差分をとらずに、Ｉピクチャ
の信号そのままを圧縮して送信する。この時、Ｉピクチ
ャの信号圧縮に際して、大きなデータ量が必要になり、
その分だけ圧縮効率が低下するという問題が生じる。

【０００４】上記の、圧縮の対象となる信号がＩピクチ
ャに集中するという問題に対処するための１つの方策と
して、ライブカメラや監視カメラでは、背景が固定であ
り、動きが少ない事を考慮して、基本フレームメモリを
設備し、Ｉピクチャと、基本フレームメモリに記憶され
ている基本フレームとの差分を取り、その差分信号を圧
縮して送信する事が提案されている（特願２００１−１
６１８２９号参照）。この特願２００１−１６１８２９
号において提案されている差分操作を図１７に示す。図
において、矢印は差分操作を行うことを示し、この提案
においては、Ｉピクチャと基本フレームとの差分を取る
ことが示されている。

【０００５】図１７に示した差分操作を行い、それによ
って得た差分信号を圧縮するための回路構成の一例を図
１４に示す。

【０００６】図１４において、減算器１によって、入力
信号である画像信号と予測信号との差分をとり、この差
分に対して、離散コサイン変換器２によって、離散コサ
イン変換を行い、変換結果としてＤＣＴ係数を得、その
ＤＣＴ係数を、さらに量子化器３によって、量子化して
いる。さらに、量子化器３の出力である圧縮信号に対し
て、逆量子化器４による逆量子化と、逆離散コサイン変
換器５による逆離散コサイン変換とを行って伸長し、こ
れによって得た復号差分信号を、加算器６において、減
算器１への入力信号である予測信号に加え、その結果を
累積フレームメモリ７に一時的に記憶し、それを次の入
力信号との差分をとるための予測信号としている。ま
た、量子化器３の出力である圧縮信号は、可変長符号化
器８によって符号化され、圧縮画像信号として出力され
る。ここに、「フレーム」とは、画像信号における１画
面分を意味する。

【０００７】特願２００１−１６１８２９号で開示され
た技術においては、基本フレームメモリ１９に、基本フ
レーム信号として、例えば、固定監視カメラからの平常
時における静止画面の画像信号が記憶されている。セレ
クタ２０は、Ｉピクチャ以外のフレームを送信する時に
は、累積フレームメモリ７からの出力を予測信号として
選択し、Ｉピクチャを送信する時には、基本フレームメ
モリ１９からの出力を予測信号として選択する。選択さ
れ、出力された予測信号は減算器１に入力されるととも
に、加算器６へフィードバックされる。

【０００８】また、セレクタ２３は、基本フレームメモ
リ１９の記憶内容（基本フレーム信号）を書き換える場
合にのみ、基本フレームメモリ１９を選択し、加算器６
の出力を基本フレームメモリ１９に入力し、それ以外の
場合には、累積フレームメモリ７を選択し、加算器６の
出力を累積フレームメモリ７に入力する。このようなセ
レクタ２３の動作により、基本フレームメモリ１９の記
憶内容（基本フレーム信号）を書き換える事ができる。

【０００９】また、上記の、圧縮の対象となる信号がＩ
ピクチャに集中するという問題に対処するための他の方
策として、各Ｐピクチャ中の一部分にＩピクチャと同一
の役割を持つ区画（以下、イントラスライスと呼ぶ）を
設け、そのイントラスライスに対しては、先行フレーム
との差分を取らずに圧縮の対象となる信号とする方式も
提案されている（ＭＰＥＧ、映像情報メディア学会偏、
オーム社、131 頁参照）。この方式における差分操作を
図１８に示す。図において、矢印は差分操作を行うこと
を示し、斜線を施した部分はイントラスライス、すなわ
ち、差分を取らない区画を示している。図に示したよう
に、イントラスライスとなる区画は、面順次にずれてい
て、連続する数画面を重ねると、この区画がフレーム全
体を覆うように設定されている。

【００１０】さらにまた、上記の、圧縮の対象となる信
号がＩピクチャに集中するという問題に対処するための
他の方策として、Ｉピクチャ、Ｐピクチャの区別をせず
に、すべてのフレームと基本フレームとの差分を取る回
路構成、例えば図１５のような回路構成が考えられる。
この回路構成は、現在のフレームと基本フレームとの差
分データを、差分操作を実行する差分回路とは独立して
いる（すなわち、差分回路へのフィードバックを行わな
い）画像圧縮ＬＳＩ２５に送るシステムであり、既にあ
る市販の画像圧縮ＬＳＩ２５を用いる事が可能で、容易
にシステム構築が可能であるという長所がある。また、
この回路においては、現在のフレームと基本フレームと
の差分が、あるしきい値を超えた時に、基本フレーム更
新判定器２６において、書き込み指示信号（Write Enab
le 信号）を基本フレームメモリ１９に送って、現在の
フレームを新たに基本フレームとして更新する事が可能
である。

【００１１】

【発明が解決しようとする課題】さて、上述のような現
フレーム（現在のフレーム、Ｉピクチャを含む）と基本
フレームとの差分を取る方法が、効果がある事は勿論だ
が、図１９あるいは図２０に示すような場合に、情報の
圧縮が十分でないという問題があった。すなわち、図１
９においては、基本フレームの右下部にあった物体（丸
印）が、現フレームにおいては右下部から左下部へと移
動した時に、現在のフレームと基本フレームとの差分デ
ータは図に示したように、下部の左右両方に物体情報が
存在し、画像情報量が十分には低減されない。さらに、
図２０においては、基本フレームの右下部にあった物体
（丸印）が、現フレームにおいては左へ少し移動した時
に、現フレームと基本フレームの差分データは図２０に
示したように、右下部に物体情報が２個存在し、画像情
報量が十分には低減されない。

【００１２】本発明が解決しようとする課題は、上記
の、画像情報量が十分には低減されない問題を解決し、
圧縮前の画像信号における情報量のさらなる低減を可能
とするデジタル信号圧縮方法および回路ならびにデジタ
ル信号伸長方法および回路を提供する事にある。

【００１３】

【課題を解決するための手段】上記課題を解決するため
に、本発明においては、請求項１に記載のように、デジ
タル画像信号の差分操作と圧縮操作とを行うデジタル信
号圧縮方法において、入力画像信号である現フレーム信
号と、基本フレームメモリに記憶されている基本フレー
ム信号との差分を取る差分操作に際して、フレームを複
数のマクロブロックに分割し、各マクロブロック毎に、
前記差分を取るか否かを判定し、前記差分を取ると判定
したマクロブロックにおいては前記現フレーム信号から
前記基本フレーム信号を減じて圧縮対象信号とし、前記
差分を取らないと判定したマクロブロックにおいては前
記現フレーム信号をそのまま圧縮対象信号とし、前記圧
縮対象信号を圧縮する事を特徴とするデジタル信号圧縮
方法を構成する。

【００１４】また、本発明においては、請求項２に記載
のように、デジタル画像信号の差分操作と圧縮操作とを
行うデジタル信号圧縮回路において、基本フレーム信号
を記憶している基本フレームメモリと、入力画像信号で
ある現フレーム信号を入力の１つとする減算器と、前記
減算器の出力を入力の１つとする画像圧縮回路と、前記
減算器の入力の１つである予測信号を出力する加算器
と、前記現フレーム信号と前記基本フレーム信号とを入
力とし、フレームを複数に分割してなるマクロブロック
毎に、差分を取るか否かを判定するイントラ/インター
符号化制御部と、前記イントラ/インター符号化制御部
の出力に応じて動作する第１および第２のスイッチ回路
とを有し、前記第１のスイッチ回路は、前記イントラ/
インター符号化制御部が前記差分を取ると判定した場合
には前記減算器の出力を前記画像圧縮回路に入力する回
路を閉じ、前記イントラ/インター符号化制御部が前記
差分を取らないと判定した場合には前記現フレーム信号
を前記画像圧縮回路に入力する回路を閉じ、前記第２の
スイッチ回路は、前記イントラ/インター符号化制御部
が前記差分を取ると判定した場合に前記予測信号を前記
加算器にフィードバックする回路を閉じ、前記イントラ
/インター符号化制御部が前記差分を取らないと判定し
た場合に前記予測信号を前記加算器にフィードバックす
る回路を開く事を特徴とするデジタル信号圧縮回路を構
成する。

【００１５】また、本発明においては、請求項３に記載
のように、デジタル画像信号の差分操作と圧縮操作とを
行うデジタル信号圧縮回路において、基本フレーム信号
を記憶している基本フレームメモリと、入力画像信号で
ある現フレーム信号を入力の１つとする減算器と、前記
減算器の出力を入力とする画像圧縮回路と、前記現フレ
ーム信号と前記基本フレーム信号とを入力とし、フレー
ムを複数に分割してなるマクロブロック毎に、差分を取
るか否かを判定するイントラ/インター符号化制御部
と、前記イントラ/インター符号化制御部の出力に応じ
て動作するセレクタとを有し、前記セレクタは、前記イ
ントラ/インター符号化制御部が前記差分を取ると判定
した場合には前記基本フレーム信号を前記減算器へ向け
て出力し、前記イントラ/インター符号化制御部が前記
差分を取らないと判定した場合には零を前記減算器へ向
けて出力する事を特徴とするデジタル信号圧縮回路を構
成する。

【００１６】また、本発明においては、請求項４に記載
のように、デジタル画像信号の差分操作と圧縮操作とを
行うデジタル信号圧縮回路において、基本フレーム信号
を記憶している基本フレームメモリと、入力画像信号で
ある現フレーム信号を入力の１つとする減算器と、前記
減算器の出力を入力の１つとする画像圧縮回路と、前記
現フレーム信号と前記基本フレーム信号とを入力とし、
フレームを複数に分割してなるマクロブロック毎に、差
分を取るか否かを判定するイントラ/インター符号化制
御部と、前記イントラ/インター符号化制御部の出力に
応じて動作する第３のスイッチ回路とを有し、前記第３
のスイッチ回路は、前記イントラ/インター符号化制御
部が前記差分を取ると判定した場合には前記減算器の出
力を前記画像圧縮回路に入力する回路を閉じ、前記イン
トラ/インター符号化制御部が前記差分を取らないと判
定した場合には前記現フレーム信号を前記画像圧縮回路
に入力する回路を閉じる事を特徴とするデジタル信号圧
縮回路を構成する。

【００１７】また、本発明においては、請求項５に記載
のように、前記画像圧縮回路は既存の標準化された画像
圧縮ＬＳＩチップであることを特徴とする請求項２、請
求項３または請求項４に記載のデジタル信号圧縮回路を
構成する。

【００１８】また、本発明においては、請求項６に記載
のように、デジタル画像信号の差分操作と圧縮操作とを
行うデジタル信号圧縮方法において、入力画像信号であ
る現フレーム信号と、基本フレームメモリに記憶されて
いる基本フレーム信号との差分を取る差分操作に際し
て、フレームを複数のマクロブロックに分割し、各マク
ロブロック毎に、前記現フレーム信号から前記基本フレ
ーム信号に動き補償を施してなる信号を減じて圧縮対象
信号とし、前記圧縮対象信号を圧縮する事を特徴とする
デジタル信号圧縮方法を構成する。

【００１９】また、本発明においては、請求項７に記載
のように、デジタル画像信号の差分操作と圧縮操作とを
行うデジタル信号圧縮回路において、基本フレーム信号
を記憶している基本フレームメモリと、入力画像信号で
ある現フレーム信号を入力の１つとする減算器と、前記
減算器の出力を入力の１つとする画像圧縮回路と、前記
減算器の入力の１つである予測信号を出力する加算器
と、前記現フレーム信号と前記基本フレーム信号とを入
力とし、フレームを複数に分割してなるマクロブロック
毎に、差分を取るか否かを判定するイントラ/インター
符号化制御部と、前記現フレーム信号と前記基本フレー
ム信号とを入力とし、動きベクトルを出力する動き予測
器と、前記動きベクトルおよび前記基本フレーム信号を
入力とし、前記基本フレーム信号に動き補償を施してな
る予測信号を前記減算器へ向けて出力する動き補償器
と、前記イントラ/インター符号化制御部の出力に応じ
て動作する第４および第５のスイッチ回路とを有し、前
記第４のスイッチ回路は、前記イントラ/インター符号
化制御部が前記差分を取ると判定した場合には前記減算
器の出力を前記画像圧縮回路に入力する回路を閉じ、前
記イントラ/インター符号化制御部が前記差分を取らな
いと判定した場合には前記現フレーム信号を前記画像圧
縮回路に入力する回路を閉じ、前記第５のスイッチ回路
は、前記イントラ/インター符号化制御部が前記差分を
取ると判定した場合に前記動き補償器の出力を前記加算
器にフィードバックする回路を閉じる事を特徴とするデ
ジタル信号圧縮回路を構成する。

【００２０】また、本発明においては、請求項８に記載
のように、デジタル画像信号の差分操作と圧縮操作とを
行うデジタル信号圧縮回路において、基本フレーム信号
を記憶している基本フレームメモリと、入力画像信号で
ある現フレーム信号を入力の１つとする減算器と、前記
減算器の出力を入力とする画像圧縮回路と、前記現フレ
ーム信号と前記基本フレーム信号とを入力とし、フレー
ムを複数に分割してなるマクロブロック毎に、差分を取
るか否かを判定するイントラ/インター符号化制御部
と、前記現フレーム信号と前記基本フレーム信号とを入
力とし、動きベクトルを出力する動き予測器と、前記動
きベクトルおよび前記基本フレーム信号を入力とし、前
記基本フレーム信号に動き補償を施してなる予測信号を
出力する動き補償器と、前記イントラ/インター符号化
制御部の出力に応じて動作するセレクタとを有し、前記
セレクタは、前記イントラ/インター符号化制御部が前
記差分を取ると判定した場合には前記動き補償器の出力
を減算器へ向けて出力し、前記イントラ/インター符号
化制御部が前記差分を取らないと判定した場合には零を
前記減算器へ向けて出力する事を特徴とするデジタル信
号圧縮回路を構成する。

【００２１】また、本発明においては、請求項９に記載
のように、デジタル画像信号の差分操作と圧縮操作とを
行うデジタル信号圧縮回路において、基本フレーム信号
を記憶している基本フレームメモリと、入力画像信号で
ある現フレーム信号を入力の１つとする減算器と、前記
減算器の出力を入力の１つとする画像圧縮回路と、前記
現フレーム信号と前記基本フレーム信号とを入力とし、
フレームを複数に分割してなるマクロブロック毎に、差
分を取るか否かを判定するイントラ/インター符号化制
御部と、前記現フレーム信号と前記基本フレーム信号と
を入力とし、動きベクトルを出力する動き予測器と、前
記動きベクトルおよび前記基本フレーム信号を入力と
し、前記基本フレーム信号に動き補償を施してなる予測
信号を前記減算器へ向けて出力する動き補償器と、前記
イントラ/インター符号化制御部の出力に応じて動作す
る第６のスイッチ回路とを有し、前記第６のスイッチ回
路は、前記イントラ/インター符号化制御部が前記差分
を取ると判定した場合には前記減算器の出力を前記画像
圧縮回路に入力する回路を閉じ、前記イントラ/インタ
ー符号化制御部が前記差分を取らないと判定した場合に
は前記現フレーム信号を前記画像圧縮回路に入力する回
路を閉じる事を特徴とするデジタル信号圧縮回路を構成
する。

【００２２】また、本発明においては、請求項１０に記
載のように、前記画像圧縮回路は既存の標準化された画
像圧縮ＬＳＩチップであることを特徴とする請求項７、
請求項８または請求項９に記載のデジタル信号圧縮回路
を構成する。

【００２３】また、本発明においては、請求項１１に記
載のように、請求項１に記載のデジタル信号圧縮方法に
よって圧縮された圧縮画像信号を復号画像信号に変換す
るデジタル信号伸長方法であって、基本フレーム信号と
の差分を取る差分操作を施され、圧縮された圧縮画像信
号を復号画像信号に変換する場合に、送信側で差分を取
ると判定された前記マクロブロックに対しては、伸長に
よって復号した復号差分信号に基本フレーム信号を加算
して復号画像信号とし、送信側で差分を取らないと判定
された前記マクロブロックに対しては、伸長によって復
号した復号信号をそのまま復号画像信号とする事を特徴
とするデジタル信号伸長方法を構成する。

【００２４】また、本発明においては、請求項１２に記
載のように、請求項１に記載のデジタル信号圧縮方法に
よって圧縮された圧縮画像信号を復号画像信号に変換す
るデジタル信号伸長回路であって、入力信号である圧縮
画像信号を伸長する画像伸長回路と、基本フレーム信号
を記憶している基本フレームメモリと、前記画像伸長回
路の出力を入力の１つとし、復号画像信号を出力する加
算器と、前記マクロブロック毎の差分を取ったか否かの
情報に応じて動作するスイッチ回路とを有し、前記スイ
ッチ回路は、前記差分を取った前記マクロブロックに対
しては前記基本フレームメモリの出力を前記加算器に入
力する回路を閉じ、前記差分を取らなかった前記マクロ
ブロックに対しては前記回路を開く事を特徴とするデジ
タル信号伸長回路を構成する。

【００２５】また、本発明においては、請求項１３に記
載のように、請求項１に記載のデジタル信号圧縮方法に
よって圧縮された圧縮画像信号を復号画像信号に変換す
るデジタル信号伸長回路であって、入力信号である圧縮
画像信号を伸長する画像伸長回路と、基本フレーム信号
を記憶している基本フレームメモリと、前記画像伸長回
路の出力を入力の１つとし、復号画像信号を出力する加
算器と、前記マクロブロック毎の差分を取ったか否かの
情報に応じて動作するセレクタとを有し、前記セレクタ
は、差分を取った前記マクロブロックに対しては前記基
本フレーム信号を前記加算器に向けて出力し、差分取ら
なかった前記マクロブロックに対しては零を前記加算器
に向けて出力する事を特徴とするデジタル信号伸長回路
を構成する。

【００２６】また、本発明においては、請求項１４に記
載のように、請求項６に記載のデジタル信号圧縮方法に
よって圧縮された圧縮画像信号を復号画像信号に変換す
るデジタル信号伸長方法であって、基本フレーム信号と
の差分を取る差分操作を施され、圧縮された圧縮画像信
号を復号画像信号に変換する場合に、送信側で差分を取
ると判定された前記マクロブロックに対しては、伸長に
よって復号した復号差分信号に基本フレーム信号に動き
補償を施してなる信号を加算して復号画像信号とし、送
信側で差分を取らないと判定された前記マクロブロック
に対しては、伸長によって復号した復号信号をそのまま
復号画像信号とする事を特徴とするデジタル信号伸長方
法を構成する。

【００２７】また、本発明においては、請求項１５に記
載のように、請求項６に記載のデジタル信号圧縮方法に
よって圧縮された圧縮画像信号を復号画像信号に変換す
るデジタル信号伸長回路であって、入力信号である圧縮
画像信号を伸長する画像伸長回路と、基本フレーム信号
を記憶している基本フレームメモリと、前記基本フレー
ム信号に動き補償を施す動き補償器と、前記画像伸長回
路の出力を入力の１つとし、復号画像信号を出力する加
算器と、前記マクロブロック毎の差分を取ったか否かの
情報に応じて動作するスイッチ回路とを有し、前記スイ
ッチ回路は、前記差分を取った前記マクロブロックに対
しては前記動き補償器の出力信号を前記加算器に入力す
る回路を閉じ、前記差分を取らなかった前記マクロブロ
ックに対しては前記回路を開く事を特徴とするデジタル
信号伸長回路を構成する。

【００２８】また、本発明においては、請求項１６に記
載のように、請求項６に記載のデジタル信号圧縮方法に
よって圧縮された圧縮画像信号を復号画像信号に変換す
るデジタル信号伸長回路であって、入力信号である圧縮
画像信号を伸長する画像伸長回路と、基本フレーム信号
を記憶している基本フレームメモリと、前記基本フレー
ム信号に動き補償を施す動き補償器と、前記画像伸長回
路の出力を入力の１つとし、復号画像信号を出力する加
算器と、前記マクロブロック毎の差分を取ったか否かの
情報に応じて動作するセレクタとを有し、前記セレクタ
は、差分を取った前記マクロブロックに対しては前記動
き補償器の出力信号を前記加算器に向けて出力し、差分
取らなかった前記マクロブロックに対しては零を前記加
算器に向けて出力する事を特徴とするデジタル信号伸長
回路を構成する。

【００２９】

【発明の実施の形態】前記の課題は次のようにして解決
できる。すなわち、Ｈ．２６１やＭＰＥＧにおいて実行
されているような、マクロブロック毎に現フレームと予
測信号を出力する累積フレームとの間において、差分を
取るか取らないかを、取った場合と取らなかった場合と
の情報量の大小を比較し、情報量が減る場合の方を選択
するという方法を、マクロブロック毎に現フレームと基
本フレームとに対して適用することにより解決できる。
差分を取らない場合も、零信号との間で差分を取る事に
相当するので、上記の操作を、差分を取らない場合も含
めて、差分操作と呼ぶ。

【００３０】このマクロブロックの一例は、すでに、図
１９および図２０に示してある。すなわち、この場合、
フレームは上下に２分割、左右に２分割され、全部で４
つのマクロブロックに分割されている。また、図１８に
示した、イントラスライスを設定する場合には、各イン
トラスライスを、それぞれ、１つのマクロブロックとし
てもよいし、あるいは、各イントラスライスをさらに複
数のマクロブロックに分割してもよい。

【００３１】上記のようにして、マクロブロック毎に基
本フレームとの差分を取るか、取らないかを判断すれ
ば、例えば、図９に例示したように、基本フレームと現
フレームとが図１９に示したものと同一な場合に、フレ
ームを４分割してなるマクロブロック毎に、インターモ
ード（差分を取る）かイントラモード（差分を取らな
い）かの判定を、それぞれの結果における情報量が少な
くなるように行う。これにより、図９に示したように、
従来は差分データの下部の左右両方に物体情報が存在し
ている（図１９の差分データの下部）のに対して、図９
の差分データの下部には左のみに物体情報が存在してい
るだけであって、一律に差分を取る従来例に比べて、、
データ量の低減（図１２に示したように、１から１/２
への低減）が可能となる事が判る。

【００３２】また、例えば、基本フレームと現フレーム
とが図２０に示したものと同一な場合に、上記と同じ判
断に基づいて差分操作を行えば、図１０に示したような
結果を得る。図において、従来技術（図２０）に比べれ
ば、差分データのデータ量低減が実現しているが、図１
１に示したように、各マクロブロック毎に、動きベクト
ルを検出し、その動きベクトルに応じて、基本フレーム
に動き補償を施した後に現フレームとの差分を取ること
によって、さらなるデータ量低減が実現する。すなわ
ち、この場合に、画像情報は左下のマクロブロックのみ
に限られ、図１３に示したように、一律に差分を取る従
来例に比べて、１から１/３へのデータ量の低減が可能
となる。

【００３３】［実施の形態例１］図１は本発明に係るデ
ジタル信号圧縮回路の第１の実施の形態例の回路構成を
示す図である。図において、減算器１、離散コサイン変
換器２、量子化器３、逆量子化器４、逆離散コサイン変
換器５、加算器６、累積フレームメモリ７、可変長符号
化器８、基本フレームメモリ１９、セレクタ２０、２３
は、それぞれ、図１４に示したものと同じであり、それ
らの動作も従来技術におけるものと変わりがない。

【００３４】本実施の形態例が図１４に示した従来技術
と比較して異なる点は、入力画像信号である現フレーム
信号と基本フレーム信号（基本フレームメモリ１９の出
力）とを入力とし、マクロブロック毎に、差分を取る
（インターモード）か否（イントラモード）かを判定す
るイントラ/インター符号化制御部３０と、イントラ/イ
ンター符号化制御部３０の出力（イントラ/インター識
別信号）に応じて動作するスイッチ回路３１および３２
が設けられている点である。

【００３５】スイッチ回路３１および３２は、イントラ
/インター識別信号に応じて、インターモードの場合に
は、それぞれ、Ｃ１２側およびＣ２２側に接続し、イン
トラモードの場合には、それぞれ、Ｃ１１側およびＣ２
１側に接続する。これによって、インターモードの場合
には、減算器１の出力が前記画像圧縮回路の入力側にあ
る離散コサイン変換器２に入力され、イントラモードの
場合には、現フレーム信号がそのまま離散コサイン変換
器２に入力される。

【００３６】（実施の形態例１の応用例１）本実施の形
態例を、図１７に示した従来例に適用した場合を以下に
説明する。

【００３７】この回路構成においては、Ｐピクチャに対
しては、従来技術と同様の差分操作および圧縮操作が行
われ、Ｉピクチャに対しては、マクロブロック毎に、基
本フレームに対してイントラモードかインターモードか
の判定が行われ、その判定は、圧縮の対象となる画像の
データ量がより少なくなるように行われるので、例え
ば、図９に示したように、従来方法に比べて、圧縮前の
画像のデータ量の低減が可能となる。

【００３８】上記の応用例からも明らかなように、本実
施の形態例によって、請求項１に記載のデジタル信号圧
縮方法、すなわち、デジタル画像信号の差分操作と圧縮
操作とを行うデジタル信号圧縮方法において、入力画像
信号である現フレーム信号と、基本フレームメモリに記
憶されている基本フレーム信号との差分を取る差分操作
に際して、フレームを複数のマクロブロックに分割し、
各マクロブロック毎に、前記差分を取るか否かを判定
し、前記差分を取ると判定したマクロブロックにおいて
は前記現フレーム信号から前記基本フレーム信号を減じ
て圧縮対象信号とし、前記差分を取らないと判定したマ
クロブロックにおいては前記現フレーム信号をそのまま
圧縮対象信号とし、前記圧縮対象信号を圧縮する事を特
徴とするデジタル信号圧縮方法を実行し得る事は明らか
である。

【００３９】（実施の形態例１の応用例２）図８は、本
実施の形態例を、図１８に示した従来例に応用した場合
の、差分操作を説明する図である。この場合には、ピク
チャはすべてＰピクチャであるとし、各Ｐピクチャ中の
１区画であるイントラスライス（図中斜線を施した部
分）に対しては、本発明に係る上記のデジタル信号圧縮
方法を適用し、イントラスライス以外の部分において
は、従来法と同様に、先行ピクチャとの差分を取る。イ
ントラスライスの領域としては、現在のイントラスライ
スをさらに細分化して用いてもよい。この方法を用いる
ことによって、圧縮対象信号のデータ量を、図１８に示
した従来例に比べて低減することが可能となる。

【００４０】［実施の形態例２］図２は本発明に係るデ
ジタル信号圧縮回路の第２の実施の形態例の回路構成を
示す図である。本実施の形態例は、実施の形態例１と、
回路構成においては異なるが、機能においては同等であ
る。

【００４１】図２において、セレクタ３３が、図１のス
イッチ回路３１および３２の役割を果たす。すなわち、
セレクタ３３は、イントラ/インター符号化制御部３０
の出力（イントラ/インター識別信号）に応じて動作
し、インターモード（差分を取る）の場合には、累積フ
レームメモリ７または基本フレームメモリ１９の出力信
号を減算器１へ向けて出力し、イントラモード（差分を
取らない）の場合には零を減算器１へ向けて出力する。
なお、セレクタ３３は、図１４に示した従来技術におけ
るセレクタ２０の役割をも兼ねている。このような回路
動作により、インターモードの場合には有意な予測信号
が減算器１に入力されて有意な差分が行われ、イントラ
モードの場合には零が減算器１に入力されて差分が行わ
れずに画像信号がそのまま減算器１から出力される。

【００４２】以上に説明したように、図２に示した回路
構成は図１に示した回路構成と同等の機能、したがって
同等な効果を有する。

【００４３】本実施の形態例におけるイントラ/インタ
ー符号化制御部３０ならびにセレクタ３３の動作特性は
本発明が特徴とするものであるが、差分方法、すなわ
ち、マクロブロックがイントラモードの時に、イントラ
モードの実現方法として、予測信号として零を出力し、
これを減算器１に入力し、入力画像信号と零との差分信
号を離散コサイン変換ブロックに入力する方法は、すで
に知られていることである（藤原洋監修、最新ＭＰＥＧ
教科書、アスキー出版（1994) 138 頁参照）。

【００４４】［実施の形態例３］図３は本発明に係るデ
ジタル信号圧縮回路の第３の実施の形態例の回路構成を
示す図である。本実施の形態例は、図１５に例示した従
来のデジタル信号圧縮回路に本発明を適用した場合に相
当する。本実施の形態例において、減算器１、基本フレ
ームメモリ１９、画像圧縮ＬＳＩ２５、基本フレーム更
新判定器２６は、それぞれ、図１５に示したものと同じ
であり、それらの動作も従来技術におけるものと変わり
がない。

【００４５】本実施の形態例が図１５に例示した従来技
術と比較して異なる点は、入力画像信号である現フレー
ム信号と基本フレーム信号（基本フレームメモリ１９の
出力）とを入力とし、マクロブロック毎に、差分を取る
（インターモード）か否（イントラモード）かを判定す
るイントラ/インター符号化制御部３０と、イントラ/イ
ンター符号化制御部３０の出力（イントラ/インター識
別信号）に応じて動作するスイッチ回路３１が設けられ
ている点である。イントラ/インター符号化制御部３０
およびスイッチ回路３１の動作は実施の形態例１におけ
るものと同じであり、これによって、圧縮対象信号のデ
ータ量を、図１５に例示した従来例に比べて低減するこ
とが可能となる。

【００４６】なお、スイッチ回路３１に代えて、減算器
１の出力を基本フレーム更新判定器２６に入力する配線
を用い、基本フレームメモリ１９と減算器１との中間
（図３中、Ｓで示す）に、上記の実施の形態例２におけ
るセレクタ３３に相当するセレクタを設け、そのセレク
タが、インターモードの場合には基本フレームメモリ１
９の出力信号を減算器１へ向けて出力し、イントラモー
ドの場合には零を減算器１へ向けて出力するようにして
も、回路性能には変わりがない。

【００４７】本実施の形態例においても、画像圧縮回路
に該当する画像圧縮ＬＳＩ２５としては、既存の画像圧
縮ＬＳＩ、例えば、市販されているＭＰＥＧ２、ＭＰＥ
Ｇ４、ｍｏｔｉｏｎＪＰＥＧといった標準化されてい
る画像圧縮ＬＳＩを使用することができる。

【００４８】以上、実施の形態例１〜３において示した
ように、基本フレームに対してマクロブロック毎に、差
分を取るか否かを判定し、その判定に従って差分操作を
行うことによって、従来技術に比べて、よりきめ細かい
画像情報の圧縮が可能となる。

【００４９】［実施の形態例４］図４は本発明に係るデ
ジタル信号圧縮回路の第４の実施の形態例の回路構成を
示す図である。図において、減算器１、離散コサイン変
換器２、量子化器３、逆量子化器４、逆離散コサイン変
換器５、加算器６、累積フレームメモリ７、可変長符号
化器８、基本フレームメモリ１９、セレクタ２０、２
３、イントラ/インター符号化制御部３０、スイッチ回
路３１および３２は、それぞれ、図１に示した、実施の
形態例１におけるものと同じであり、それらの動作も実
施の形態例１におけるものと変わりがない。

【００５０】本実施の形態例が実施の形態例１と異なる
点は、入力画像信号である現フレーム信号と、基本フレ
ームメモリに記憶されている基本フレーム信号とから動
きベクトルを算出して出力する動き予測器３４と、その
動きベクトルを用いて基本フレーム信号に動き補償を施
す動き補償器３５とが付加されている点である。この動
き補償器３５の出力を予測信号として、現フレーム信号
から、減算器１によって、減算すれば、実施の形態例１
よりもさらに大幅なデータ量の低減が可能となる。例え
ば、図２０に例示した従来技術に比べて、図１１に示し
たように、大幅なデータ量の低減（図１３に示したよう
に、１から１/３への低減）が可能となる。

【００５１】本実施の形態例によって、請求項６に記載
のデジタル信号圧縮方法、すなわち、デジタル画像信号
の差分操作と圧縮操作とを行うデジタル信号圧縮方法に
おいて、入力画像信号である現フレーム信号と、基本フ
レームメモリに記憶されている基本フレーム信号との差
分を取る差分操作に際して、フレームを複数のマクロブ
ロックに分割し、各マクロブロック毎に、前記現フレー
ム信号から前記基本フレーム信号に動き補償を施してな
る信号を減じて圧縮対象信号とし、前記圧縮対象信号を
圧縮する事を特徴とするデジタル信号圧縮方法を実行し
得る事は明らかである。

【００５２】なお、図１に示した回路構成（実施の形態
例１）を図２に示した回路構成（実施の形態例２）に換
える変更を、本実施の形態例について行えば、回路構成
は異なるが、同等の機能、したがって同等な効果を有す
るデジタル信号圧縮回路が得られる。

【００５３】なお、テレビ会議システムを実現するＨ.
２６１では、動き補償器はオプションであり、必ずしも
動作させる必要はない。本発明においても、動き補償を
実現する補償器を動作させずに、各マクロブロックのイ
ントラモード/インターモードの判定のみを実行し、イ
ントラモードでは、入力マクロブロックをそのままを圧
縮対象とし、インターモードでは入力マクロブロックと
基本フレームの対応するマクロブロックとの差分を圧縮
対象として、圧縮する方法が有効なことは、上記の実施
の形態例１〜３において示したように、明らかである。

【００５４】［実施の形態例５］図５は本発明に係るデ
ジタル信号圧縮回路の第５の実施の形態例の回路構成を
示す図である。図において、減算器１、基本フレームメ
モリ１９、画像圧縮ＬＳＩ２５、基本フレーム更新判定
器２６は、それぞれ、図３に示した実施の形態例３にお
けるものと同じであり、それらの動作も実施の形態例３
におけるものと変わりがない。

【００５５】本実施の形態例が実施の形態例３と異なる
点は、入力画像信号である現フレーム信号と、基本フレ
ームメモリに記憶されている基本フレーム信号とから、
マクロブロック毎に、動きベクトルを算出して出力する
動き予測器３４と、その動きベクトルを用いて基本フレ
ーム信号に動き補償を施す動き補償器３５とが付加され
ている点である。この動き補償器３５の出力を予測信号
として、現フレーム信号から、減算器１によって、減算
すれば、実施の形態例３よりもさらに大幅なデータ量の
低減が可能となる。

【００５６】なお、スイッチ回路３１に代えて、減算器
１の出力を基本フレーム更新判定器２６に入力する配線
を用い、基本フレームメモリ１９と減算器１との中間
（図５中、Ｓで示す）に、上記の実施の形態例２におけ
るセレクタ３３に相当するセレクタを設け、そのセレク
タが、インターモードの場合には基本フレームメモリ１
９の出力信号に動き補償を施したものを減算器１へ向け
て出力し、イントラモードの場合には零を減算器１へ向
けて出力するようにしても、回路性能には変わりがな
い。

【００５７】以上、実施の形態例４および５において示
したように、マクロブロック毎に、基本フレーム信号に
動き補償を施してから差分操作を行うことによって、動
き補償を施さない場合よりもさらにきめ細かい情報の圧
縮が可能となる。

【００５８】［実施の形態例６］図６は本発明に係るデ
ジタル信号伸長回路の第１の実施の形態例の回路構成を
示す図である。この回路構成は、図４に示した、本発明
に係るデジタル信号圧縮回路の第４の実施の形態例によ
って圧縮された圧縮画像信号を伸長して復号画像信号と
する場合に使用される。

【００５９】図６において、入力信号である圧縮画像信
号は、可変長復号化器４０によって量子化信号となり、
逆量子化器４１によってＤＣＴ係数信号となり、逆離散
コサイン変換器４２によって入力差分信号（差分が行わ
れていない場合を含む）となり、加算器４３によって累
積フレームメモリ４４の出力である先行フレーム信号、
または、基本フレームメモリ４５の出力である基本フレ
ーム信号に対して動き補償器４８で動き補償を施してな
る信号と足し合わされて復元画像信号となり、外部に出
力されると共に累積フレームメモリ４４に記憶される。
ここで、動き補償を行う場合に必要となる動きベクトル
データは、入力信号から分離され、動き補償器４８に入
力される。上記メモリの選択はセレクタ４７によって行
われ、基本フレーム信号を動き補償器３５で動き補償を
施してなる信号との差分信号が入力された場合に基本フ
レームメモリ４５が選択される。その場合に、スイッチ
回路４９は、イントラモードの信号（すなわち、差分が
行われていない場合の信号）が入力された場合にのみ、
Ｃ３１側に接続し、その他の場合には、Ｃ３２側に接続
して、セレクタ４７の出力を加算器４３に導く。スイッ
チ回路４９の動作に必要な、差分が行われているか否か
の情報は、入力信号から分離されるイントラ/インター
識別信号によって与えられる。このようにして、図４に
示した、本発明に係るデジタル信号圧縮回路の第４の実
施の形態例によって圧縮された圧縮画像信号を伸長して
復号画像信号とすることができる。

【００６０】［実施の形態例７］図７は本発明に係るデ
ジタル信号伸長回路の第２の実施の形態例の回路構成を
示す図である。この回路構成は、図５に示した、本発明
に係るデジタル信号圧縮回路の第５の実施の形態例によ
って圧縮された圧縮画像信号を伸長して復号画像信号と
する場合に使用される。

【００６１】図７において、入力信号である圧縮画像信
号は画像復号ＬＳＩ５０によって、入力差分信号（差分
が行われていない場合を含む）となり、加算器４３によ
って基本フレームメモリ４５の出力である基本フレーム
信号を動き補償器４８で動き補償を施してなる信号と足
し合わされて復号画像信号となり、外部に出力される。
ここで、動き補償を行う場合に必要となる動きベクトル
データは、入力信号から分離され、動き補償器４８に入
力される。スイッチ回路４９は、イントラモードの信号
（すなわち、差分が行われていない場合の信号）が入力
された場合にのみ、Ｃ３１側に接続し、その他の場合に
は、Ｃ３２側に接続して、動き補償器４８の出力を加算
器４３に導く。スイッチ回路４９の動作に必要な、差分
が行われているか否かの情報は、入力信号から分離され
るイントラ/インター識別信号によって与えられる。こ
のようにして、図５に示した、本発明に係るデジタル信
号圧縮回路の第５の実施の形態例によって圧縮された圧
縮画像信号を伸長して復号画像信号とすることができ
る。なお、基本フレームメモリ４５の更新は、入力信号
から分離される書き込み指示信号（Write Enable 信
号）に従って行われる。

【００６２】本実施の形態例によっても、実施の形態例
６の場合と同様に、請求項１４に記載のデジタル信号伸
長方法、すなわち、請求項６に記載のデジタル信号圧縮
方法によって圧縮された圧縮画像信号を復号画像信号に
変換するデジタル信号伸長方法であって、基本フレーム
信号との差分を取る差分操作を施され、圧縮された圧縮
画像信号を復号画像信号に変換する場合に、送信側で差
分を取ると判定された前記マクロブロックに対しては、
伸長によって復号した復号差分信号に基本フレーム信号
に動き補償を施してなる信号を加算して復号画像信号と
し、送信側で差分を取らないと判定された前記マクロブ
ロックに対しては、伸長によって復号した復号信号をそ
のまま復号画像信号とする事を特徴とするデジタル信号
伸長方法を実行し得る事は明らかである。

【００６３】実施の形態例６および７は、いずれも、請
求項１５に記載のデジタル信号伸長回路に該当する。

【００６４】実施の形態例６および７において、動き補
償器４８を単なる１本の導線で置き換えると、請求項１
２に記載のデジタル信号伸長回路に該当する回路とな
り、その回路を用いることによって、請求項１１に記載
のデジタル信号伸長方法、すなわち、請求項１に記載の
デジタル信号圧縮方法によって圧縮された圧縮画像信号
を復号画像信号に変換するデジタル信号伸長方法であっ
て、基本フレーム信号との差分を取る差分操作を施さ
れ、圧縮された圧縮画像信号を復号画像信号に変換する
場合に、送信側で差分を取ると判定された前記マクロブ
ロックに対しては、伸長によって復号した復号差分信号
に基本フレーム信号を加算して復号画像信号とし、送信
側で差分を取らないと判定された前記マクロブロックに
対しては、伸長によって復号した復号信号をそのまま復
号画像信号とする事を特徴とするデジタル信号伸長方法
を実行し得る事は明らかである。

【００６５】また、実施の形態例６および７において、
スイッチ回路４９を、インターモードの場合には動き補
償器４８の出力を加算器４３に向けて出力し、イントラ
モードの場合には零を加算器４３に向けて出力するセレ
クタで置き換えると、請求項１６に記載のデジタル信号
伸長回路に該当する回路となる。

【００６６】さらにまた、上記のセレクタへの置き換え
を行った後に、上記の動き補償器の導線への置き換えを
行えば、請求項１３に記載のデジタル信号伸長回路に該
当する回路が得られる。

【００６７】以上に説明したように、実施の形態例６お
よび７、ならびに、それらに上記の置き換えを行って得
る回路によって、本発明に係るデジタル信号圧縮方法お
よび回路によって圧縮された圧縮画像信号を伸長して復
号画像信号とすることができる。

【００６８】

【発明の効果】本発明の実施により、圧縮前の画像信号
における情報量のさらなる低減を可能とするデジタル信
号圧縮方法および回路ならびにデジタル信号伸長方法お
よび回路を提供する事ができる。

【図面の簡単な説明】

【図１】本発明に係る第１の実施の形態例であるデジタ
ル信号圧縮回路のブロック図である。

【図２】本発明に係る第２の実施の形態例であるデジタ
ル信号圧縮回路のブロック図である。

【図３】本発明に係る第３の実施の形態例であるデジタ
ル信号圧縮回路のブロック図である。

【図４】本発明に係る第４の実施の形態例であるデジタ
ル信号圧縮回路のブロック図である。

【図５】本発明に係る第５の実施の形態例であるデジタ
ル信号圧縮回路のブロック図である。

【図６】本発明に係る第６の実施の形態例であるデジタ
ル信号伸長回路のブロック図である。

【図７】本発明に係る第７の実施の形態例であるデジタ
ル信号伸長回路のブロック図である。

【図８】本発明に係るデジタル信号圧縮方法における、
イントラスライスを用いる差分方法を説明する図であ
る。

【図９】本発明における、データ量低減の効果を例示す
る図である。

【図１０】本発明における、データ量低減の効果を例示
する図である。

【図１１】本発明における、データ量低減の効果を例示
する図である。

【図１２】本発明における、データ量低減の効果を例示
する図である。

【図１３】本発明における、データ量低減の効果を例示
する図である。

【図１４】従来のデジタル信号圧縮回路のブロック図で
ある。

【図１５】従来のデジタル信号圧縮回路のブロック図で
ある。

【図１６】従来のデジタル信号圧縮方法における、Ｉピ
クチャとＰピクチャとを用いる差分方法を説明する図で
ある。

【図１７】従来のデジタル信号圧縮方法における、Ｉピ
クチャ、Ｐピクチャと基本フレームとを用いる差分方法
を説明する図である。

【図１８】従来のデジタル信号圧縮方法における、イン
トラスライスを用いる差分方法を説明する図である。

【図１９】従来のデジタル信号圧縮方法における、差分
によるデータ量の変化を例示する図である。

【図２０】従来のデジタル信号圧縮方法における、差分
によるデータ量の変化を例示する図である。

【符号の説明】

１…減算器、２…離散コサイン変換器、３…量子化器、
４…逆量子化器、５…逆離散コサイン変換器、６…加算
器、７…累積フレームメモリ、８…可変長符号化器、１
９…基本フレームメモリ、２０、２３…セレクタ、２５
…画像圧縮ＬＳＩ、２６…基本フレーム更新判定器、３
０…イントラ/インター符号化制御部、３１、３２…ス
イッチ回路、３３…セレクタ、３４…動き予測器、３５
…動き補償器、４０…可変長復号化器、４１…逆量子化
器、４２…逆離散コサイン変換器、４３…加算器、４４
…累積フレームメモリ、４５…基本フレームメモリ、４
６、４７…セレクタ、４８…動き補償器、４９…スイッ
チ回路、５０…画像復号ＬＳＩ。

Claims

【特許請求の範囲】

【請求項１】デジタル画像信号の差分操作と圧縮操作と
を行うデジタル信号圧縮方法において、入力画像信号である現フレーム信号と、基本フレームメ
モリに記憶されている基本フレーム信号との差分を取る
差分操作に際して、フレームを複数のマクロブロックに
分割し、各マクロブロック毎に、前記差分を取るか否か
を判定し、前記差分を取ると判定したマクロブロックに
おいては前記現フレーム信号から前記基本フレーム信号
を減じて圧縮対象信号とし、前記差分を取らないと判定
したマクロブロックにおいては前記現フレーム信号をそ
のまま圧縮対象信号とし、前記圧縮対象信号を圧縮する
事を特徴とするデジタル信号圧縮方法。
【請求項２】デジタル画像信号の差分操作と圧縮操作と
を行うデジタル信号圧縮回路において、基本フレーム信号を記憶している基本フレームメモリ
と、入力画像信号である現フレーム信号を入力の１つと
する減算器と、前記減算器の出力を入力の１つとする画
像圧縮回路と、前記減算器の入力の１つである予測信号
を出力する加算器と、前記現フレーム信号と前記基本フ
レーム信号とを入力とし、フレームを複数に分割してな
るマクロブロック毎に、差分を取るか否かを判定するイ
ントラ/インター符号化制御部と、前記イントラ/インタ
ー符号化制御部の出力に応じて動作する第１および第２
のスイッチ回路とを有し、前記第１のスイッチ回路は、前記イントラ/インター符
号化制御部が前記差分を取ると判定した場合には前記減
算器の出力を前記画像圧縮回路に入力する回路を閉じ、
前記イントラ/インター符号化制御部が前記差分を取ら
ないと判定した場合には前記現フレーム信号を前記画像
圧縮回路に入力する回路を閉じ、前記第２のスイッチ回
路は、前記イントラ/インター符号化制御部が前記差分
を取ると判定した場合に前記予測信号を前記加算器にフ
ィードバックする回路を閉じ、前記イントラ/インター
符号化制御部が前記差分を取らないと判定した場合に前
記予測信号を前記加算器にフィードバックする回路を開
く事を特徴とするデジタル信号圧縮回路。
【請求項３】デジタル画像信号の差分操作と圧縮操作と
を行うデジタル信号圧縮回路において、基本フレーム信号を記憶している基本フレームメモリ
と、入力画像信号である現フレーム信号を入力の１つと
する減算器と、前記減算器の出力を入力とする画像圧縮
回路と、前記現フレーム信号と前記基本フレーム信号と
を入力とし、フレームを複数に分割してなるマクロブロ
ック毎に、差分を取るか否かを判定するイントラ/イン
ター符号化制御部と、前記イントラ/インター符号化制
御部の出力に応じて動作するセレクタとを有し、前記セレクタは、前記イントラ/インター符号化制御部
が前記差分を取ると判定した場合には前記基本フレーム
信号を前記減算器へ向けて出力し、前記イントラ/イン
ター符号化制御部が前記差分を取らないと判定した場合
には零を前記減算器へ向けて出力する事を特徴とするデ
ジタル信号圧縮回路。
【請求項４】デジタル画像信号の差分操作と圧縮操作と
を行うデジタル信号圧縮回路において、基本フレーム信号を記憶している基本フレームメモリ
と、入力画像信号である現フレーム信号を入力の１つと
する減算器と、前記減算器の出力を入力の１つとする画
像圧縮回路と、前記現フレーム信号と前記基本フレーム
信号とを入力とし、フレームを複数に分割してなるマク
ロブロック毎に、差分を取るか否かを判定するイントラ
/インター符号化制御部と、前記イントラ/インター符号
化制御部の出力に応じて動作する第３のスイッチ回路と
を有し、前記第３のスイッチ回路は、前記イントラ/インター符
号化制御部が前記差分を取ると判定した場合には前記減
算器の出力を前記画像圧縮回路に入力する回路を閉じ、
前記イントラ/インター符号化制御部が前記差分を取ら
ないと判定した場合には前記現フレーム信号を前記画像
圧縮回路に入力する回路を閉じる事を特徴とするデジタ
ル信号圧縮回路。
【請求項５】前記画像圧縮回路は既存の標準化された画
像圧縮ＬＳＩチップであることを特徴とする請求項２、
請求項３または請求項４に記載のデジタル信号圧縮回
路。
【請求項６】デジタル画像信号の差分操作と圧縮操作と
を行うデジタル信号圧縮方法において、入力画像信号である現フレーム信号と、基本フレームメ
モリに記憶されている基本フレーム信号との差分を取る
差分操作に際して、フレームを複数のマクロブロックに
分割し、各マクロブロック毎に、前記現フレーム信号か
ら前記基本フレーム信号に動き補償を施してなる信号を
減じて圧縮対象信号とし、前記圧縮対象信号を圧縮する
事を特徴とするデジタル信号圧縮方法。
【請求項７】デジタル画像信号の差分操作と圧縮操作と
を行うデジタル信号圧縮回路において、基本フレーム信号を記憶している基本フレームメモリ
と、入力画像信号である現フレーム信号を入力の１つと
する減算器と、前記減算器の出力を入力の１つとする画
像圧縮回路と、前記減算器の入力の１つである予測信号
を出力する加算器と、前記現フレーム信号と前記基本フ
レーム信号とを入力とし、フレームを複数に分割してな
るマクロブロック毎に、差分を取るか否かを判定するイ
ントラ/インター符号化制御部と、前記現フレーム信号
と前記基本フレーム信号とを入力とし、動きベクトルを
出力する動き予測器と、前記動きベクトルおよび前記基
本フレーム信号を入力とし、前記基本フレーム信号に動
き補償を施してなる予測信号を前記減算器へ向けて出力
する動き補償器と、前記イントラ/インター符号化制御
部の出力に応じて動作する第４および第５のスイッチ回
路とを有し、前記第４のスイッチ回路は、前記イントラ/インター符
号化制御部が前記差分を取ると判定した場合には前記減
算器の出力を前記画像圧縮回路に入力する回路を閉じ、
前記イントラ/インター符号化制御部が前記差分を取ら
ないと判定した場合には前記現フレーム信号を前記画像
圧縮回路に入力する回路を閉じ、前記第５のスイッチ回
路は、前記イントラ/インター符号化制御部が前記差分
を取ると判定した場合に前記動き補償器の出力を前記加
算器にフィードバックする回路を閉じる事を特徴とする
デジタル信号圧縮回路。
【請求項８】デジタル画像信号の差分操作と圧縮操作と
を行うデジタル信号圧縮回路において、基本フレーム信号を記憶している基本フレームメモリ
と、入力画像信号である現フレーム信号を入力の１つと
する減算器と、前記減算器の出力を入力とする画像圧縮
回路と、前記現フレーム信号と前記基本フレーム信号と
を入力とし、フレームを複数に分割してなるマクロブロ
ック毎に、差分を取るか否かを判定するイントラ/イン
ター符号化制御部と、前記現フレーム信号と前記基本フ
レーム信号とを入力とし、動きベクトルを出力する動き
予測器と、前記動きベクトルおよび前記基本フレーム信
号を入力とし、前記基本フレーム信号に動き補償を施し
てなる予測信号を出力する動き補償器と、前記イントラ
/インター符号化制御部の出力に応じて動作するセレク
タとを有し、前記セレクタは、前記イントラ/インター符号化制御部
が前記差分を取ると判定した場合には前記動き補償器の
出力を減算器へ向けて出力し、前記イントラ/インター
符号化制御部が前記差分を取らないと判定した場合には
零を前記減算器へ向けて出力する事を特徴とするデジタ
ル信号圧縮回路。
【請求項９】デジタル画像信号の差分操作と圧縮操作と
を行うデジタル信号圧縮回路において、基本フレーム信号を記憶している基本フレームメモリ
と、入力画像信号である現フレーム信号を入力の１つと
する減算器と、前記減算器の出力を入力の１つとする画
像圧縮回路と、前記現フレーム信号と前記基本フレーム
信号とを入力とし、フレームを複数に分割してなるマク
ロブロック毎に、差分を取るか否かを判定するイントラ
/インター符号化制御部と、前記現フレーム信号と前記
基本フレーム信号とを入力とし、動きベクトルを出力す
る動き予測器と、前記動きベクトルおよび前記基本フレ
ーム信号を入力とし、前記基本フレーム信号に動き補償
を施してなる予測信号を前記減算器へ向けて出力する動
き補償器と、前記イントラ/インター符号化制御部の出
力に応じて動作する第６のスイッチ回路とを有し、前記第６のスイッチ回路は、前記イントラ/インター符
号化制御部が前記差分を取ると判定した場合には前記減
算器の出力を前記画像圧縮回路に入力する回路を閉じ、
前記イントラ/インター符号化制御部が前記差分を取ら
ないと判定した場合には前記現フレーム信号を前記画像
圧縮回路に入力する回路を閉じる事を特徴とするデジタ
ル信号圧縮回路。
【請求項１０】前記画像圧縮回路は既存の標準化された
画像圧縮ＬＳＩチップであることを特徴とする請求項
７、請求項８または請求項９に記載のデジタル信号圧縮
回路。
【請求項１１】請求項１に記載のデジタル信号圧縮方法
によって圧縮された圧縮画像信号を復号画像信号に変換
するデジタル信号伸長方法であって、基本フレーム信号との差分を取る差分操作を施され、圧
縮された圧縮画像信号を復号画像信号に変換する場合
に、送信側で差分を取ると判定された前記マクロブロッ
クに対しては、伸長によって復号した復号差分信号に基
本フレーム信号を加算して復号画像信号とし、送信側で
差分を取らないと判定された前記マクロブロックに対し
ては、伸長によって復号した復号信号をそのまま復号画
像信号とする事を特徴とするデジタル信号伸長方法。
【請求項１２】請求項１に記載のデジタル信号圧縮方法
によって圧縮された圧縮画像信号を復号画像信号に変換
するデジタル信号伸長回路であって、入力信号である圧縮画像信号を伸長する画像伸長回路
と、基本フレーム信号を記憶している基本フレームメモ
リと、前記画像伸長回路の出力を入力の１つとし、復号
画像信号を出力する加算器と、前記マクロブロック毎の
差分を取ったか否かの情報に応じて動作するスイッチ回
路とを有し、前記スイッチ回路は、前記差分を取った前記マクロブロ
ックに対しては前記基本フレームメモリの出力を前記加
算器に入力する回路を閉じ、前記差分を取らなかった前
記マクロブロックに対しては前記回路を開く事を特徴と
するデジタル信号伸長回路。
【請求項１３】請求項１に記載のデジタル信号圧縮方法
によって圧縮された圧縮画像信号を復号画像信号に変換
するデジタル信号伸長回路であって、入力信号である圧
縮画像信号を伸長する画像伸長回路と、基本フレーム信
号を記憶している基本フレームメモリと、前記画像伸長
回路の出力を入力の１つとし、復号画像信号を出力する
加算器と、前記マクロブロック毎の差分を取ったか否か
の情報に応じて動作するセレクタとを有し、前記セレクタは、差分を取った前記マクロブロックに対
しては前記基本フレーム信号を前記加算器に向けて出力
し、差分取らなかった前記マクロブロックに対しては零
を前記加算器に向けて出力する事を特徴とするデジタル
信号伸長回路。
【請求項１４】請求項６に記載のデジタル信号圧縮方法
によって圧縮された圧縮画像信号を復号画像信号に変換
するデジタル信号伸長方法であって、基本フレーム信号との差分を取る差分操作を施され、圧
縮された圧縮画像信号を復号画像信号に変換する場合
に、送信側で差分を取ると判定された前記マクロブロッ
クに対しては、伸長によって復号した復号差分信号に基
本フレーム信号に動き補償を施してなる信号を加算して
復号画像信号とし、送信側で差分を取らないと判定され
た前記マクロブロックに対しては、伸長によって復号し
た復号信号をそのまま復号画像信号とする事を特徴とす
るデジタル信号伸長方法。
【請求項１５】請求項６に記載のデジタル信号圧縮方法
によって圧縮された圧縮画像信号を復号画像信号に変換
するデジタル信号伸長回路であって、入力信号である圧縮画像信号を伸長する画像伸長回路
と、基本フレーム信号を記憶している基本フレームメモ
リと、前記基本フレーム信号に動き補償を施す動き補償
器と、前記画像伸長回路の出力を入力の１つとし、復号
画像信号を出力する加算器と、前記マクロブロック毎の
差分を取ったか否かの情報に応じて動作するスイッチ回
路とを有し、前記スイッチ回路は、前記差分を取った前記マクロブロ
ックに対しては前記動き補償器の出力信号を前記加算器
に入力する回路を閉じ、前記差分を取らなかった前記マ
クロブロックに対しては前記回路を開く事を特徴とする
デジタル信号伸長回路。
【請求項１６】請求項６に記載のデジタル信号圧縮方法
によって圧縮された圧縮画像信号を復号画像信号に変換
するデジタル信号伸長回路であって、入力信号である圧縮画像信号を伸長する画像伸長回路
と、基本フレーム信号を記憶している基本フレームメモ
リと、前記基本フレーム信号に動き補償を施す動き補償
器と、前記画像伸長回路の出力を入力の１つとし、復号
画像信号を出力する加算器と、前記マクロブロック毎の
差分を取ったか否かの情報に応じて動作するセレクタと
を有し、前記セレクタは、差分を取った前記マクロブロックに対
しては前記動き補償器の出力信号を前記加算器に向けて
出力し、差分取らなかった前記マクロブロックに対して
は零を前記加算器に向けて出力する事を特徴とするデジ
タル信号伸長回路。