JP2003264360A - Method of manufacturing printed wiring substrate - Google Patents

Method of manufacturing printed wiring substrate

Info

Publication number
JP2003264360A
JP2003264360A JP2002062377A JP2002062377A JP2003264360A JP 2003264360 A JP2003264360 A JP 2003264360A JP 2002062377 A JP2002062377 A JP 2002062377A JP 2002062377 A JP2002062377 A JP 2002062377A JP 2003264360 A JP2003264360 A JP 2003264360A
Authority
JP
Japan
Prior art keywords
copper foil
etching
foil layer
circuit
etching resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002062377A
Other languages
Japanese (ja)
Inventor
Yasushi Inatani
裕史 稲谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2002062377A priority Critical patent/JP2003264360A/en
Publication of JP2003264360A publication Critical patent/JP2003264360A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To manufacture a printed wiring substrate having excellent circuit accuracy by controlling the side etching of a circuit forming area in a process to manufacture a printed wiring substrate by a subtract method. <P>SOLUTION: A circuit is formed on the surface of the substrate by a process that a copper foil layer composed of a thick portion as a circuit forming portion and a thin portion as a recess forming portion is obtained by forming a recess by etching, from both surfaces, a part not covered with an etching resist after both surfaces of the circuit forming portion of the copper foil layer of a uniform thickness are covered with the etching resist; a process that one etching resist among the etching resists covering both surfaces of the copper foil layer is peeled and the etching resist peeling surface is then adhered to the surface of the substrate; and a process that the copper foil layer adhered to the surface of the substrate covering the etching resist at the circuit forming portion is etched to dissolve and remove the thin portion and thereafter the etching resist is peeled. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】この発明は、サブトラクト法
によるプリント配線基板の作製方法に関する。 【0002】 【従来の技術】従来技術によるプリント配線基板の回路
形成方法について、図5を参照して説明する。なお図5
(a)〜(e)はサブトラクト法によって作製されるプ
リント配線基板の一部断面を示すものである。銅箔層2
を必要部分のみ選択的に残して他の部分をエッチングに
よって溶解除去することで基板1表面に回路を形成す
る、すなわちサブトラクト法を用いた従来技術によるプ
リント配線基板の作製方法では、図5(a)に示すよう
に、ポリイミドやポリエチレンテレフタレート(PE
T)、エポキシなどの絶縁樹脂からなる基板1の表面
に、層厚が均一な銅箔層2を貼り合わせた後、この銅箔
層2表面の回路形成部分にエッチングレジスト3を被覆
し(図5(b)参照)、その後、図5(c)に示すよう
に、エッチングレジスト3が被覆されてない部分からエ
ッチング液を侵食させて銅箔を溶解除去し(図5(d)
参照)、回路形成部分のみを選択的に残して他の部分を
エッチングした後、前記エッチングレジスト3を剥離し
(図5(e)参照)、基板表面に回路20を形成してい
た。つまり、エッチング液を浴びせた銅箔層表面から徐
々にエッチング液による溶解除去範囲を広め、銅箔層を
必要部分のみ選択的に残して他の部分をエッチングして
回路を形成していた。 【0003】 【発明が解決しようとする課題】しかしながら、従来技
術によるエッチングでは、銅箔層表面の一方(回路表面
側)から徐々に銅箔をエッチングするため、エッチング
レジストを被覆していない銅箔部分を完全に溶解除去
し、回路形成部分と回路形成部分との間の銅箔を完全に
エッチングすると(図5(c)及び(d)参照)、エッ
チングレジストを被覆してある銅箔部分、つまり回路形
成部分もサイドからエッチングされてしまい(サイドエ
ッチ)、回路表面側が大幅に削れ、台形状の回路が形成
されていた(図5(e)参照)。そして特に、ファイン
回路を形成する場合、回路形成部分のサイドエッチによ
って回路表面が削れてしまい、半導体実装時に十分な接
続が図れないといった問題が発生していた。 【0004】従って、サブトラクト法によってプリント
配線基板を作製するにあたって、回路形成部分のサイド
エッチを抑制し、基板の表面に良好な回路精度の回路を
形成することが望まれていた。 【0005】 【課題を解決するための手段】そこでこの発明によるプ
リント配線基板の作製方法は、銅箔層を必要部分のみ選
択的に残して他の部分をエッチングすることで基板表面
に回路を形成するプリント配線基板の作製において、層
厚が均一な銅箔層の回路形成部分の両面にエッチングレ
ジストを被覆した後、エッチングレジストが被覆されて
いない部分を両面からエッチングして凹部を形成し、回
路形成部分である肉厚部と、凹部形成部分である薄肉部
とからなる銅箔層を取得する工程と、前記銅箔層の両面
に被覆されているエッチングレジストのうち、一方のエ
ッチングレジストを剥離した後、このエッチングレジス
ト剥離面を基板表面に貼り合わせる工程と、基板の表面
に貼り合わされ、回路形成部分にエッチングレジストを
被覆している前記銅箔層をエッチングして薄肉部を溶解
除去した後、前記エッチングレジストを剥離する工程と
によって、基板表面に回路を形成する。 【0006】 【発明の実施の形態】以下に、この発明の好適な実施例
について、図1から図4を参照して説明する。 【0007】この発明によるプリント配線基板の作製方
法の好適な実施例では、層厚が均一な銅箔層2を両面か
らエッチングして、肉厚部2Aと薄肉部2Bとからなる
銅箔層2を取得する工程(図1参照)と、この銅箔層2
を基板1の表面に貼り合わせる工程(図2参照)と、基
板表面に貼付された銅箔層2をエッチングし、薄肉部2
Bをエッチングして回路形成部分のみを残して他の部分
をエッチングする工程(図3参照)とによって、基板1
の表面に回路20を形成する。 【0008】この実施例では、まず、層厚が均一な銅箔
層2の回路形成部分の両面にエッチングレジスト3を被
覆した後(図1(a)参照)、エッチングレジスト3が
被覆されていない部分の両方の面からエッチング液を浴
びせ(図1(b)参照)、エッチング液を浴びせた部分
を浸食させて銅箔を溶解除去し(図1(b)参照)、凹
部4を形成する(図1(c)参照)。つまり回路形成部
分の両面をエッチングレジスト3で被覆した銅箔層2を
ハーフエッチングし、この銅箔層2の回路形成部分でな
い部分を両面から溶解して凹部4を形成し、回路形成部
分である肉厚部2Aと、凹部形成部分である薄肉部2B
とからなる銅箔層2を取得する。 【0009】なお、この実施例では、銅箔層2のエッチ
ングレジスト3を被覆していない部分にエッチング液を
侵食させ(ウェットエッチング)、このエッチング液に
よって銅箔を溶解除去し、凹部4を形成したが、その
他、ドライエッチングなどによって銅箔をエッチングし
てもよい。 【0010】この発明による製造例では、2〜18μm
厚の銅箔層2の回路形成部分の両面に、2〜50μm厚
のエッチングレジスト3を被覆し、この銅箔層2に向け
て両方からエッチング液を浴びせ、ハーフエッチングを
行い、銅箔層2の両面のエッチングレジストが被覆され
ていない部分に凹部4を形成し、肉厚部2Aと薄肉部2
Bとからなる銅箔層2を取得した。なおハーフエッチン
グによる凹部4の形成によって、銅箔層2のエッチング
レジスト3が被覆されていない部分に、0.5〜10μ
m厚の薄肉部2Bを残した状態でエッチングを終了し
た。 【0011】続いて、前記銅箔層2の両面に被覆されて
いるエッチングレジスト3のうち、一方のエッチングレ
ジスト3を剥離し、このエッチングレジスト剥離面21
を、ポリイミドやポリエチレンテレフタレート(PE
T)、エポキシなどの絶縁樹脂からなるフィルム状の基
板1の表面に貼り合わせる。 【0012】この実施例では、図2に示すように、剥離
するエッチングレジスト3と反対側に被覆されているエ
ッチングレジスト3の上に剥離抑制用レジスト5を被覆
した後(図2(a)参照)、剥離抑制用レジスト5が被
覆されていない側のエッチングレジスト3の剥離を行
い、その後、剥離抑制用レジスト5の剥離を行うこと
で、一方のエッチングレジスト3のみが剥離され、他方
のエッチングレジスト3は被覆されたままの銅箔層2を
取得した。なお剥離抑制用レジスト5が被覆されていな
い側のエッチングレジスト3の剥離は、通常のエッチン
グレジスト3の剥離において用いられている、DF剥離
ライン(アルカリ剥離ライン)によって剥離することが
できる。 【0013】そして、前記銅箔層2のエッチングレジス
ト剥離面21に接着剤6を塗布し(図2(c)参照)、
このエッチングレジスト剥離面21を基板1の表面に貼
り付けることによって(図2(d)参照)、回路形成部
分である肉厚部2Aと、凹部形成部分である薄肉部2B
とからなり、前記回路形成部の一方の面にエッチングレ
ジスト3を被覆した銅箔層2を、基板1の表面に貼り合
わせた。 【0014】なお、前記銅箔層2をポリイミドなどの基
板1の表面に貼り合わせる場合、エッチングレジスト剥
離面21に溶液状態のポリイミドをキャスト法によって
塗布し、その後、この塗布面をリフローでポリイミドか
らなる基板1の表面に銅箔層2を基板表面に貼り合わせ
るようにしてもよい。 【0015】肉厚部2Aと薄肉部2Bとからなる銅箔層
2を基板1に貼り合わせた後、図3(a)に示すよう
に、銅箔層2にエッチング液を浴びせ、従来技術と同様
に、エッチングレジスト3が被覆されていない部分を一
方からエッチングし、エッチングレジスト3で被覆され
ている回路形成部分を選択的に残して他の部分を溶解除
去する(図3(b)参照)。このとき、エッチングレジ
スト3で被覆されていない部分(エッチングすべき部
分)は、薄肉状に形成されており(薄肉部2B)、この
薄肉部2Bの溶解除去にかかるエッチング時間は短く、
そのためエッチング液の侵食による回路形成部分のサイ
ドエッチを抑制することができる。そして最後に、回路
形成部分に被覆されているエッチングレジスト3を剥離
し、基板1の表面に回路20を形成したプリント配線基
板を取得する(図3(c)参照)。 【0016】つまりこの実施例では、層厚が均一な銅箔
層2の回路形成部分の両面にエッチングレジスト3を被
覆し、この銅箔層2を両面からエッチングすることによ
って凹部4を形成し、回路形成部分である肉厚部2Aと
凹部形成部(つまり回路形成部分でない箇所)である薄
肉部2Bからなる銅箔層2を予め作製しておく。そし
て、この銅箔層2の両面に被覆されているエッチングレ
ジスト3の一方を剥離し、このエッチングレジスト剥離
面を基板1の表面に貼り合わせる。そして、基板表面に
貼り合わされ、回路形成部分表面にエッチングレジスト
3が被覆されている銅箔層2を再度エッチングすること
によって、銅箔層2の薄肉部2Bを溶解除去し、最後に
回路形成部分に被覆されているエッチングレジスト3を
剥離し、基板1の表面に銅回路20を形成したプリント
配線基板を取得する。 【0017】層厚が均一な銅箔層を一方からのみエッチ
ングする従来技術による回路形成と異なり、この発明に
よれば、銅箔層2を両方向からエッチングして薄肉部2
Bを形成しておき、この銅箔層2を基板1に貼り合わせ
た後、再びエッチングして前記薄肉部2Bをエッチング
して回路20を形成するため、エッチング液の浸食によ
るサイドエッチを抑制することができ、回路精度が良好
な回路を有するプリント配線基板を取得することができ
る。また、銅箔層が両方向からエッチングされる工程を
経るため、エッチングによる処理時間を半分程度に短縮
をすることができる。 【0018】以下に、この発明によるプリント配線基板
の作製方法について、図4のフローチャートを参照して
説明する。 【0019】この発明にプリント配線基板の作製方法で
は、銅箔層2の回路形成部分の両面にエッチングレジス
ト3を被覆し(ステップS1)、エッチングレジスト3
が被覆されていない部分にエッチング液を浴びせて銅箔
層2を両面からエッチングし(ステップS2)、エッチ
ングレジスト3を被覆していない部分に凹部4を形成し
(ステップS3)、薄肉部2Aと肉厚部2Bとならなる
銅箔層2を取得した後(ステップS4)、前記銅箔層2
の両面に被覆されているエッチングレジスト3のうち一
方のエッチングレジスト3を剥離し(ステップS5)、
このエッチングレジスト剥離面21に接着剤6を塗布し
(ステップS6)、銅箔層2を基板1の表面に貼り合わ
せる(ステップS7)。その後、エッチングレジスト3
を被覆してある方向(回路表面側)から再びエッチング
液を侵食させ(ステップS8)、銅箔層2の薄肉部2B
を溶解除去した後(ステップS9)、回路形成部分に被
覆してあるエッチングレジスト3を剥離し(ステップS
10)、基板1の表面に回路20を形成したプリント配
線基板を取得する(ステップS11) 【0020】以上説明したように、この発明によるプリ
ント配線基板の作製方法では、層厚が均一な銅箔層の回
路形成部分の両面にエッチングレジストを被覆した後、
エッチングレジストが被覆されていない部分を両面から
エッチングして凹部を形成し、回路形成部分である肉厚
部と、凹部形成部分である薄肉部とからなる銅箔層を取
得する工程と、前記銅箔層の両面に被覆されているエッ
チングレジストのうち、一方のエッチングレジストを剥
離した後、このエッチングレジスト剥離面を基板表面に
貼り合わせる工程と、基板の表面に貼り合わされ、回路
形成部分にエッチングレジストを被覆している前記銅箔
層をエッチングして薄肉部を溶解除去した後、前記エッ
チングレジストを剥離する工程とによって、基板表面に
回路を形成するするので、回路形成部分のサイドエッチ
を抑制し、基板の表面に回路精度の優れた回路を形成す
ることができる。そして回路形成時に、サイドエッチに
よる回路形成部分の浸食が抑制されるため、回路表面が
削れることなく確保され、その結果、半導体の実装に適
した回路を有するプリント配線基板を取得することがで
きる。
Description: BACKGROUND OF THE INVENTION [0001] 1. Field of the Invention [0002] The present invention relates to a method for manufacturing a printed wiring board by a subtraction method. 2. Description of the Related Art A conventional method for forming a circuit on a printed wiring board will be described with reference to FIG. Note that FIG.
(A) to (e) show partial cross sections of a printed wiring board manufactured by a subtractive method. Copper foil layer 2
Is formed by dissolving and removing the other portions by etching while leaving only necessary portions selectively. That is, in the conventional method of manufacturing a printed wiring board using a subtraction method, the circuit shown in FIG. ), Polyimide or polyethylene terephthalate (PE
T), a copper foil layer 2 having a uniform layer thickness is attached to the surface of a substrate 1 made of an insulating resin such as epoxy, and an etching resist 3 is coated on a circuit forming portion on the surface of the copper foil layer 2 (FIG. 5 (b)), and then, as shown in FIG. 5 (c), the copper foil is dissolved and removed by eroding the etching solution from the portion not covered with the etching resist 3 (FIG. 5 (d)).
Then, after selectively etching only the circuit forming portion and other portions, the etching resist 3 was peeled off (see FIG. 5E) to form the circuit 20 on the substrate surface. That is, the range of dissolution and removal by the etchant is gradually widened from the surface of the copper foil layer that has been exposed to the etchant, and the copper foil layer is selectively left only in necessary portions to etch other portions to form a circuit. However, in the conventional etching, since the copper foil is gradually etched from one of the surfaces of the copper foil layer (circuit surface side), the copper foil not coated with the etching resist is etched. When the portions are completely dissolved and removed, and the copper foil between the circuit forming portions is completely etched (see FIGS. 5C and 5D), the copper foil portions coated with the etching resist, In other words, the circuit forming portion was also etched from the side (side etch), and the circuit surface side was largely shaved, forming a trapezoidal circuit (see FIG. 5E). In particular, when a fine circuit is formed, there has been a problem that the circuit surface is shaved by side etching of a circuit forming portion, and sufficient connection cannot be achieved at the time of semiconductor mounting. Therefore, in manufacturing a printed wiring board by a subtractive method, it has been desired to suppress side etching of a circuit forming portion and form a circuit with good circuit accuracy on the surface of the board. Therefore, a method of manufacturing a printed wiring board according to the present invention is to form a circuit on the surface of a substrate by selectively leaving only a necessary portion of a copper foil layer and etching other portions. In the manufacture of a printed wiring board, after etching resist is coated on both sides of a circuit forming portion of a copper foil layer having a uniform layer thickness, a portion where the etching resist is not coated is etched from both sides to form a concave portion, and a circuit is formed. A step of obtaining a copper foil layer composed of a thick part that is a forming part and a thin part that is a concave part forming part, and peeling off one of the etching resists of the etching resists coated on both surfaces of the copper foil layer After that, a step of bonding this etching resist peeling surface to the substrate surface and a step of bonding the substrate to the substrate surface to cover the circuit forming portion with the etching resist Removing the etching resist after dissolving and removing the thin-walled portion by etching the copper foil layer, and forming a circuit on the substrate surface. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of the present invention will be described below with reference to FIGS. In a preferred embodiment of the method of manufacturing a printed wiring board according to the present invention, a copper foil layer 2 having a uniform thickness is etched from both sides to form a copper foil layer 2 having a thick portion 2A and a thin portion 2B. (See FIG. 1) and the copper foil layer 2
(See FIG. 2) and etching the copper foil layer 2 attached to the surface of the substrate 1 to form a thin portion 2
B is etched to leave only the circuit forming portion and other portions (see FIG. 3).
The circuit 20 is formed on the surface of. In this embodiment, first, an etching resist 3 is coated on both surfaces of a circuit forming portion of the copper foil layer 2 having a uniform thickness (see FIG. 1A), and the etching resist 3 is not coated. An etching solution is poured from both surfaces of the portion (see FIG. 1B), and the copper foil is dissolved and removed by eroding the portion exposed to the etching solution (see FIG. 1B) to form the concave portion 4 (see FIG. 1B). FIG. 1 (c)). That is, the copper foil layer 2 in which both surfaces of the circuit forming portion are covered with the etching resist 3 is half-etched, and the non-circuit forming portion of the copper foil layer 2 is melted from both surfaces to form the concave portion 4, thereby forming the circuit forming portion. Thick portion 2A and thin portion 2B that is a recess forming portion
Is obtained. In this embodiment, a portion of the copper foil layer 2 which is not covered with the etching resist 3 is eroded by an etchant (wet etching), and the copper foil is dissolved and removed by the etchant to form a concave portion 4. However, the copper foil may be etched by dry etching or the like. [0010] In the production example according to the present invention, 2 to 18 µm
Both sides of the circuit forming portion of the thick copper foil layer 2 are coated with an etching resist 3 having a thickness of 2 to 50 μm, and the copper foil layer 2 is immersed in an etching solution from both sides to perform half-etching. A concave portion 4 is formed in a portion of the both surfaces of which is not covered with the etching resist, and a thick portion 2A and a thin portion 2 are formed.
A copper foil layer 2 consisting of B was obtained. The formation of the concave portion 4 by half-etching allows the portion of the copper foil layer 2 that is not covered with the etching resist 3 to have a thickness of 0.5 to 10 μm.
The etching was completed with the thin portion 2B having a thickness of m being left. Subsequently, one of the etching resists 3 covering both surfaces of the copper foil layer 2 is peeled off, and the etching resist peeling surface 21 is removed.
With polyimide or polyethylene terephthalate (PE
T), bonding to the surface of the film-shaped substrate 1 made of an insulating resin such as epoxy. In this embodiment, as shown in FIG. 2, after the peeling suppressing resist 5 is coated on the etching resist 3 coated on the side opposite to the etching resist 3 to be peeled (see FIG. 2A). ), By peeling off the etching resist 3 on the side not covered with the peeling-resisting resist 5, and then peeling off the peeling-resisting resist 5, only one etching resist 3 is peeled off and the other etching resist is removed. 3 obtained the copper foil layer 2 as it was coated. The stripping of the etching resist 3 on the side not covered with the stripping-preventing resist 5 can be stripped by a DF stripping line (alkali stripping line) used for stripping of the etching resist 3 in general. Then, an adhesive 6 is applied to the etching resist stripping surface 21 of the copper foil layer 2 (see FIG. 2C).
By attaching the etching resist stripping surface 21 to the surface of the substrate 1 (see FIG. 2D), a thick portion 2A that is a circuit forming portion and a thin portion 2B that is a concave portion is formed.
A copper foil layer 2 having one surface of the circuit forming portion coated with an etching resist 3 was bonded to the surface of the substrate 1. When the copper foil layer 2 is bonded to the surface of the substrate 1 made of polyimide or the like, polyimide in a solution state is applied to the etching resist stripping surface 21 by a casting method, and then the coated surface is reflowed from polyimide. The copper foil layer 2 may be bonded to the surface of the substrate 1 formed on the substrate. After bonding the copper foil layer 2 composed of the thick part 2A and the thin part 2B to the substrate 1, as shown in FIG. 3A, the copper foil layer 2 is exposed to an etching solution, and Similarly, the portion not covered with the etching resist 3 is etched from one side, and the other portion is dissolved and removed while selectively leaving the circuit forming portion covered with the etching resist 3 (see FIG. 3B). . At this time, the portion not covered with the etching resist 3 (the portion to be etched) is formed in a thin shape (thin portion 2B), and the etching time required for dissolving and removing the thin portion 2B is short.
Therefore, side etching of a circuit formation portion due to erosion of the etching solution can be suppressed. Finally, the etching resist 3 covering the circuit forming portion is peeled off, and a printed wiring board having the circuit 20 formed on the surface of the substrate 1 is obtained (see FIG. 3C). That is, in this embodiment, the etching resist 3 is coated on both surfaces of the circuit forming portion of the copper foil layer 2 having a uniform layer thickness, and the concave portion 4 is formed by etching the copper foil layer 2 from both surfaces. A copper foil layer 2 including a thick portion 2A which is a circuit forming portion and a thin portion 2B which is a concave portion (that is, a portion which is not a circuit forming portion) is prepared in advance. Then, one of the etching resists 3 covering both surfaces of the copper foil layer 2 is peeled off, and the peeled surface of the etching resist is bonded to the surface of the substrate 1. Then, the thin portion 2B of the copper foil layer 2 is dissolved and removed by etching again the copper foil layer 2 bonded to the substrate surface and covering the surface of the circuit forming portion with the etching resist 3 and finally the circuit forming portion. Then, the etching resist 3 coated on the substrate 1 is peeled off, and a printed circuit board having the copper circuit 20 formed on the surface of the substrate 1 is obtained. According to the present invention, unlike the conventional circuit formation in which a copper foil layer having a uniform thickness is etched from only one side, the copper foil layer 2 is etched from both directions to form a thin portion 2.
B, the copper foil layer 2 is bonded to the substrate 1 and then etched again to etch the thin-walled portion 2B to form the circuit 20, so that side etching due to erosion of the etchant is suppressed. Thus, a printed wiring board having a circuit with good circuit accuracy can be obtained. Further, since the copper foil layer undergoes a process of being etched from both directions, the processing time for the etching can be reduced to about half. Hereinafter, a method of manufacturing a printed wiring board according to the present invention will be described with reference to the flowchart of FIG. In the method for manufacturing a printed wiring board according to the present invention, the etching resist 3 is coated on both surfaces of the circuit forming portion of the copper foil layer 2 (step S1).
The copper foil layer 2 is etched from both sides by immersing an etching solution in a portion not covered with (Step S2), and a concave portion 4 is formed in a portion not covered with the etching resist 3 (Step S3). After obtaining the copper foil layer 2 to be the thick portion 2B (step S4), the copper foil layer 2
One of the etching resists 3 coated on both sides of the etching resist 3 is peeled off (Step S5),
The adhesive 6 is applied to the etching resist stripping surface 21 (Step S6), and the copper foil layer 2 is bonded to the surface of the substrate 1 (Step S7). Then, etching resist 3
The etchant is eroded again from the direction (circuit surface side) where the copper foil is coated (step S8), and the thin portion 2B of the copper foil layer 2 is removed.
Is dissolved and removed (step S9), and the etching resist 3 covering the circuit forming portion is peeled off (step S9).
10) Obtain a printed wiring board having the circuit 20 formed on the surface of the substrate 1 (Step S11) As described above, in the method of manufacturing a printed wiring board according to the present invention, a copper foil having a uniform layer thickness is obtained. After coating the etching resist on both sides of the circuit forming part of the layer,
A step of forming a concave portion by etching a portion not covered with an etching resist from both sides, and obtaining a copper foil layer including a thick portion that is a circuit forming portion and a thin portion that is a concave portion, After exfoliating one of the etching resists coated on both sides of the foil layer, a step of bonding the peeled surface of the etching resist to the substrate surface, and a step of bonding the etching resist peeled surface to the substrate surface and forming an etching resist on the circuit forming portion After etching the copper foil layer covering the thin portion by dissolving and removing the thin portion, and by removing the etching resist, a circuit is formed on the substrate surface, thereby suppressing side etching of the circuit forming portion. Thus, a circuit having excellent circuit accuracy can be formed on the surface of the substrate. Then, at the time of circuit formation, erosion of the circuit formation portion due to side etching is suppressed, so that the circuit surface is secured without being scraped, and as a result, a printed wiring board having a circuit suitable for mounting a semiconductor can be obtained.

【図面の簡単な説明】 【図1】銅箔層の形成方法についての説明図。 【図2】銅箔層を基板の表面に貼り合わせる方法につい
ての説明図。 【図3】基板の表面に回路を形成する方法についての説
明図。 【図4】この発明によるプリント配線基板の作製方法に
ついて示すフローチャート。 【図5】従来技術によるプリント配線基板の作製方法を
示す説明図。 【符号の説明】 1 基板 2 銅箔層 2A 肉厚部(回路形成部分) 2B 薄肉部 3 エッチングレジスト 4 凹部 5 剥離抑制用レジスト 6 接着剤
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram illustrating a method for forming a copper foil layer. FIG. 2 is an explanatory diagram of a method of attaching a copper foil layer to a surface of a substrate. FIG. 3 is an explanatory diagram of a method for forming a circuit on a surface of a substrate. FIG. 4 is a flowchart showing a method for manufacturing a printed wiring board according to the present invention. FIG. 5 is an explanatory view showing a method for manufacturing a printed wiring board according to a conventional technique. [Description of Signs] 1 Substrate 2 Copper foil layer 2A Thick portion (circuit forming portion) 2B Thin portion 3 Etching resist 4 Depression 5 Detachment suppressing resist 6 Adhesive

Claims (1)

【特許請求の範囲】 【請求項1】 銅箔層を必要部分のみ選択的に残して他
の部分をエッチングすることで基板表面に回路を形成す
るプリント配線基板の作製において、 層厚が均一な銅箔層(2)の回路形成部分の両面にエッ
チングレジスト(3)を被覆した後、エッチングレジス
ト(3)が被覆されていない部分を両面からエッチング
して凹部(4)を形成し、回路形成部分である肉厚部
(2A)と、凹部形成部分である薄肉部(2B)とから
なる銅箔層(2)を取得する工程と、 前記銅箔層(2)の両面に被覆されているエッチングレ
ジスト(3)のうち、一方のエッチングレジスト(3)
を剥離した後、このエッチングレジスト剥離面(21)
を基板(1)表面に貼り合わせる工程と、 基板(1)の表面に貼り合わされ、回路形成部分にエッ
チングレジスト(3)を被覆している前記銅箔層(2)
をエッチングし、薄肉部(2B)を溶解除去した後、前
記エッチングレジスト(3)を剥離する工程とによっ
て、基板表面に回路を形成することを特徴とするプリン
ト配線基板の作製方法。
Claims: 1. A printed wiring board in which a circuit is formed on a substrate surface by selectively leaving a necessary portion of a copper foil layer and etching another portion, wherein the layer thickness is uniform. After the etching resist (3) is coated on both surfaces of the circuit forming portion of the copper foil layer (2), a portion not coated with the etching resist (3) is etched from both surfaces to form a concave portion (4). A step of obtaining a copper foil layer (2) composed of a thick part (2A) as a part and a thin part (2B) as a concave part; and both surfaces of the copper foil layer (2) are coated. One of the etching resists (3) among the etching resists (3)
After removing the etching resist, the etching resist removal surface (21)
Bonding the copper foil layer (2) to the surface of the substrate (1), and bonding the copper foil layer (2) to the surface of the substrate (1) and covering an etching resist (3) on a circuit forming portion.
Forming a circuit on the surface of the substrate by etching the thin film (2B), and removing the etching resist (3) after dissolving and removing the thin portion (2B).
JP2002062377A 2002-03-07 2002-03-07 Method of manufacturing printed wiring substrate Pending JP2003264360A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002062377A JP2003264360A (en) 2002-03-07 2002-03-07 Method of manufacturing printed wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002062377A JP2003264360A (en) 2002-03-07 2002-03-07 Method of manufacturing printed wiring substrate

Publications (1)

Publication Number Publication Date
JP2003264360A true JP2003264360A (en) 2003-09-19

Family

ID=29196182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002062377A Pending JP2003264360A (en) 2002-03-07 2002-03-07 Method of manufacturing printed wiring substrate

Country Status (1)

Country Link
JP (1) JP2003264360A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022102357A1 (en) * 2020-11-10 2022-05-19 日本発條株式会社 Circuit pattern, semi-finished base material for circuit substrate, metal-based circuit substrate, production method for circuit pattern, and production device for circuit pattern
WO2022176599A1 (en) * 2021-02-16 2022-08-25 株式会社フジクラ Method for manufacturing wiring board, and flexible printed wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022102357A1 (en) * 2020-11-10 2022-05-19 日本発條株式会社 Circuit pattern, semi-finished base material for circuit substrate, metal-based circuit substrate, production method for circuit pattern, and production device for circuit pattern
TWI814122B (en) * 2020-11-10 2023-09-01 日商日本發條股份有限公司 Circuit pattern, semi-finished base material for circuit board, metal base circuit board, method for manufacturing circuit pattern, and apparatus for manufacturing circuit pattern
WO2022176599A1 (en) * 2021-02-16 2022-08-25 株式会社フジクラ Method for manufacturing wiring board, and flexible printed wiring board

Similar Documents

Publication Publication Date Title
TWI307142B (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
US7404908B2 (en) Printed wiring board manufacturing method
JP4022520B2 (en) Method for manufacturing high-density printed circuit multilayer module
JP2004221450A (en) Printed board and its manufacturing method
JP2003264360A (en) Method of manufacturing printed wiring substrate
JP2007123622A (en) Flexible printed circuit and method of manufacturing same
US8227175B2 (en) Method for smoothing printed circuit boards
JP2000236145A (en) Wiring board and its manufacturing method
JPH0681173A (en) Formation of metallic film pattern
JP2002111185A (en) Wiring circuit board with bumps and method of manufacturing the same
JP2004140085A (en) Circuit board and its manufacturing method
JP2004095983A (en) Manufacturing method of printed wiring board
JP2748530B2 (en) Method for manufacturing semiconductor device
JP4252227B2 (en) Manufacturing method of double-sided flexible circuit board
JP2006108352A (en) Wiring board and manufacturing method thereof
JP2006222217A (en) Process for producing wiring circuit board
JP2002016356A (en) Method of manufacturing patter using very thin copper foil
JPS6372189A (en) Manufacture of circuit board
JPS61212097A (en) Manufacture of printed circuit board with exposed inner layer pattern part
JP3400962B2 (en) Wiring board manufacturing method
JP2004063643A (en) Method for producing printed circuit board
JPH0621611A (en) Manufacture of printed wiring board
JPH11186343A (en) Pattern of inner leads tip part prevented from tapering
JP2005129839A (en) Method of manufacturing circuit board
JPH0348489A (en) Manufacture of printed circuit board