JP2003249562A - 特性調整回路及びそれを用いた半導体装置 - Google Patents
特性調整回路及びそれを用いた半導体装置Info
- Publication number
- JP2003249562A JP2003249562A JP2002048463A JP2002048463A JP2003249562A JP 2003249562 A JP2003249562 A JP 2003249562A JP 2002048463 A JP2002048463 A JP 2002048463A JP 2002048463 A JP2002048463 A JP 2002048463A JP 2003249562 A JP2003249562 A JP 2003249562A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- resistor
- semiconductor device
- inverter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ヒューズを切断する前に、ヒューズを切断し
た場合と同様の特性を測定することができる特性調整回
路等を提供する。 【解決手段】 第１の電源電位ＶDDと第２の電源電位Ｖ
SSとの間に直列にそれぞれ接続されたヒューズ１１及び
抵抗１２、ヒューズ２１及び抵抗２２と、入力がヒュー
ズ１１と抵抗１２の接続点に接続されたインバータ１３
と、入力がヒューズ２１と抵抗２２の接続点に接続され
たインバータ２３と、１ビットのデータを保持するレジ
スタ１４、２４と、切換信号に応じて、インバータ１３
の出力又はレジスタ１４の出力を選択して出力するセレ
クタ１５と、切換信号に応じて、インバータ２３の出力
又はレジスタ２４の出力を選択して出力するセレクタ２
５とを具備する。
た場合と同様の特性を測定することができる特性調整回
路等を提供する。 【解決手段】 第１の電源電位ＶDDと第２の電源電位Ｖ
SSとの間に直列にそれぞれ接続されたヒューズ１１及び
抵抗１２、ヒューズ２１及び抵抗２２と、入力がヒュー
ズ１１と抵抗１２の接続点に接続されたインバータ１３
と、入力がヒューズ２１と抵抗２２の接続点に接続され
たインバータ２３と、１ビットのデータを保持するレジ
スタ１４、２４と、切換信号に応じて、インバータ１３
の出力又はレジスタ１４の出力を選択して出力するセレ
クタ１５と、切換信号に応じて、インバータ２３の出力
又はレジスタ２４の出力を選択して出力するセレクタ２
５とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、ヒューズを切断す
る前に、ヒューズを切断したと同様の特性を測定するこ
とができる特性調整回路に関する。さらに、本発明は、
そのような特性調整回路を具備する半導体装置に関す
る。
る前に、ヒューズを切断したと同様の特性を測定するこ
とができる特性調整回路に関する。さらに、本発明は、
そのような特性調整回路を具備する半導体装置に関す
る。
【０００２】
【従来の技術】従来より、半導体装置において、特性
（特に、アナログ特性）の調整のため、ヒューズを含む
特性調整回路が用いられている。図２は、このような従
来の特性調整回路の例を示す図である。図２において、
特性調整回路３０は、ヒューズ３１、３４と、抵抗３
２、３５と、インバータ３３、３６とを具備している。
（特に、アナログ特性）の調整のため、ヒューズを含む
特性調整回路が用いられている。図２は、このような従
来の特性調整回路の例を示す図である。図２において、
特性調整回路３０は、ヒューズ３１、３４と、抵抗３
２、３５と、インバータ３３、３６とを具備している。
【０００３】ヒューズ３１と抵抗３２は、第１の電源電
位ＶDDと第２の電源電位ＶSSとの間に直列に接続されて
おり、ヒューズ３１と抵抗３２の接続点は、インバータ
３３の入力に接続されている。なお、ヒューズ３１が切
断されていない場合には、ヒューズ３１と抵抗３２の接
続点はハイレベルとなり、インバータ３３の出力信号
（以下、「第１の特性調整信号」という）はローレベル
となる。また、ヒューズ３１が切断された場合には、ヒ
ューズ３１と抵抗３２の接続点はローレベルとなり、第
１の特性調整信号はハイレベルとなる。
位ＶDDと第２の電源電位ＶSSとの間に直列に接続されて
おり、ヒューズ３１と抵抗３２の接続点は、インバータ
３３の入力に接続されている。なお、ヒューズ３１が切
断されていない場合には、ヒューズ３１と抵抗３２の接
続点はハイレベルとなり、インバータ３３の出力信号
（以下、「第１の特性調整信号」という）はローレベル
となる。また、ヒューズ３１が切断された場合には、ヒ
ューズ３１と抵抗３２の接続点はローレベルとなり、第
１の特性調整信号はハイレベルとなる。
【０００４】同様に、ヒューズ３４と抵抗３５は、第１
の電源電位ＶDDと第２の電源電位Ｖ SSとの間に直列に接
続されており、ヒューズ３４と抵抗３５の接続点は、イ
ンバータ３６の入力に接続されている。なお、ヒューズ
３４が切断されていない場合には、ヒューズ３４と抵抗
３５の接続点はハイレベルとなり、インバータ３６の出
力信号（以下、「第２の特性調整信号」という）はロー
レベルとなる。また、ヒューズ３４が切断された場合に
は、ヒューズ３４と抵抗３５の接続点はローレベルとな
り、第２の特性調整信号はハイレベルとなる。
の電源電位ＶDDと第２の電源電位Ｖ SSとの間に直列に接
続されており、ヒューズ３４と抵抗３５の接続点は、イ
ンバータ３６の入力に接続されている。なお、ヒューズ
３４が切断されていない場合には、ヒューズ３４と抵抗
３５の接続点はハイレベルとなり、インバータ３６の出
力信号（以下、「第２の特性調整信号」という）はロー
レベルとなる。また、ヒューズ３４が切断された場合に
は、ヒューズ３４と抵抗３５の接続点はローレベルとな
り、第２の特性調整信号はハイレベルとなる。
【０００５】これら第１、第２の特性調整信号は、例え
ば、図３に示すように、差動増幅器４１を含むアナログ
回路４０に入力される。図３において、差動増幅器４１
は、第３の電源電位ＶR（ここで、ＶR≦ＶDD）及び第２
の電源電位ＶSSに接続されている。
ば、図３に示すように、差動増幅器４１を含むアナログ
回路４０に入力される。図３において、差動増幅器４１
は、第３の電源電位ＶR（ここで、ＶR≦ＶDD）及び第２
の電源電位ＶSSに接続されている。
【０００６】図４は、ヒューズ３１、３４が切断されて
いない場合における半導体装置の特性を示す図である。
この図４は、半導体装置に、第１の電源電位としてＶDD
を印加した状態で、第３の電源電位ＶRを変化させた場
合の差動増幅器４１の出力信号値の変化を示したもので
ある。図４に示すように、この半導体装置においては、
第３の電源電位ＶRが上昇するに従って、出力信号値も
上昇する。また、第３の電源電位ＶRが第１の電源電位
ＶDDと短絡されている場合も同様である。
いない場合における半導体装置の特性を示す図である。
この図４は、半導体装置に、第１の電源電位としてＶDD
を印加した状態で、第３の電源電位ＶRを変化させた場
合の差動増幅器４１の出力信号値の変化を示したもので
ある。図４に示すように、この半導体装置においては、
第３の電源電位ＶRが上昇するに従って、出力信号値も
上昇する。また、第３の電源電位ＶRが第１の電源電位
ＶDDと短絡されている場合も同様である。
【０００７】図５は、この半導体装置内の所定のヒュー
ズを切断した場合における半導体装置の特性を示す図で
ある。この図５は、半導体装置に、第１の電源電位とし
てＶ DDを印加した状態で、第３の電源電位ＶRを変化さ
せた場合の差動増幅器４１の出力信号値の変化を示した
ものである。図５に示すように、所定のヒューズを切断
することにより、第３の電源電位ＶRが上昇しても、出
力信号値を所定の規格範囲内に収めることができる。
ズを切断した場合における半導体装置の特性を示す図で
ある。この図５は、半導体装置に、第１の電源電位とし
てＶ DDを印加した状態で、第３の電源電位ＶRを変化さ
せた場合の差動増幅器４１の出力信号値の変化を示した
ものである。図５に示すように、所定のヒューズを切断
することにより、第３の電源電位ＶRが上昇しても、出
力信号値を所定の規格範囲内に収めることができる。
【０００８】このようなヒューズを含む半導体装置にお
いて、どのヒューズを切断し、どのヒューズを切断せず
に温存するかは、条件表と呼ばれる表に記録されてお
り、この条件表に基づいて、所定のヒューズが切断され
ていた。ところで、半導体装置には個体差があり、同一
のウェハー上の全チップのヒューズを条件表に基づいて
切断しても、全チップの特性が所望の特性にならない場
合がある。
いて、どのヒューズを切断し、どのヒューズを切断せず
に温存するかは、条件表と呼ばれる表に記録されてお
り、この条件表に基づいて、所定のヒューズが切断され
ていた。ところで、半導体装置には個体差があり、同一
のウェハー上の全チップのヒューズを条件表に基づいて
切断しても、全チップの特性が所望の特性にならない場
合がある。
【０００９】一方、ヒューズは、一度切断してしまう
と、元に戻すことができない。そのため、ヒューズを切
断した後に所望の特性となっていない個体は廃棄せざる
を得ない。しかしながら、特に、量産前のサンプル品の
半導体装置の場合、製造される数が非常に少ないため、
上記のような理由で廃棄せざるを得なくなる個体が出来
てしまうことは、非常に大きな問題であった。また、量
産品の場合には、コストアップの要因となってしまう。
と、元に戻すことができない。そのため、ヒューズを切
断した後に所望の特性となっていない個体は廃棄せざる
を得ない。しかしながら、特に、量産前のサンプル品の
半導体装置の場合、製造される数が非常に少ないため、
上記のような理由で廃棄せざるを得なくなる個体が出来
てしまうことは、非常に大きな問題であった。また、量
産品の場合には、コストアップの要因となってしまう。
【００１０】
【発明が解決しようとする課題】そこで、上記の点に鑑
み、本発明は、ヒューズを切断する前に、ヒューズを切
断した場合と同様の特性を測定することができ、ヒュー
ズを切断した後に所望の特性が得られないという事を防
止することができる特性調整回路を提供することを第１
の目的とする。さらに、本発明は、このような特性調整
回路を具備する半導体装置を提供することを第２の目的
とする。
み、本発明は、ヒューズを切断する前に、ヒューズを切
断した場合と同様の特性を測定することができ、ヒュー
ズを切断した後に所望の特性が得られないという事を防
止することができる特性調整回路を提供することを第１
の目的とする。さらに、本発明は、このような特性調整
回路を具備する半導体装置を提供することを第２の目的
とする。
【００１１】
【課題を解決するための手段】以上の課題を解決するた
め、本発明に係る特性調整回路は、第１の電源電位と第
２の電源電位との間に直列に接続されたヒューズ及び抵
抗と、ハイレベル又はローレベルの信号を保持して出力
する信号保持回路と、選択信号に応じて、ヒューズと抵
抗との接続点の電位又は信号保持回路の出力を選択して
出力する選択回路とを具備する。
め、本発明に係る特性調整回路は、第１の電源電位と第
２の電源電位との間に直列に接続されたヒューズ及び抵
抗と、ハイレベル又はローレベルの信号を保持して出力
する信号保持回路と、選択信号に応じて、ヒューズと抵
抗との接続点の電位又は信号保持回路の出力を選択して
出力する選択回路とを具備する。
【００１２】また、本発明に係る半導体装置は、本発明
に係る特性調整回路を具備する。
に係る特性調整回路を具備する。
【００１３】上記のように構成した本発明によれば、ヒ
ューズを切断する前に、ヒューズを切断した場合と同様
の特性を測定することができ、ヒューズを切断した後に
所望の特性が得られないという事を防止することができ
る。
ューズを切断する前に、ヒューズを切断した場合と同様
の特性を測定することができ、ヒューズを切断した後に
所望の特性が得られないという事を防止することができ
る。
【００１４】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。なお、同一の構成要素には
同一の参照番号を付して、説明を省略する。図１は、本
発明の一実施形態に係る半導体装置に含まれる特性調整
回路の構成を示す図である。図１において、特性調整回
路１は、ヒューズ１１、２１と、抵抗１２、２２と、イ
ンバータ１３、２３と、レジスタ１４、２４と、セレク
タ１５、２５とを具備している。
施の形態について説明する。なお、同一の構成要素には
同一の参照番号を付して、説明を省略する。図１は、本
発明の一実施形態に係る半導体装置に含まれる特性調整
回路の構成を示す図である。図１において、特性調整回
路１は、ヒューズ１１、２１と、抵抗１２、２２と、イ
ンバータ１３、２３と、レジスタ１４、２４と、セレク
タ１５、２５とを具備している。
【００１５】ヒューズ１１と抵抗１２は、第１の電源電
位ＶDDと第２の電源電位ＶSSとの間に直列に接続されて
おり、ヒューズ１１と抵抗１２の接続点は、インバータ
１３の入力に接続されている。なお、ヒューズ１１が切
断されていない場合には、ヒューズ１１と抵抗１２の接
続点はハイレベルとなり、インバータ１３の出力信号は
ローレベルとなる。また、ヒューズ１１が切断された場
合には、ヒューズ１１と抵抗１２の接続点はローレベル
となり、インバータ１３の出力信号はハイレベルとな
る。
位ＶDDと第２の電源電位ＶSSとの間に直列に接続されて
おり、ヒューズ１１と抵抗１２の接続点は、インバータ
１３の入力に接続されている。なお、ヒューズ１１が切
断されていない場合には、ヒューズ１１と抵抗１２の接
続点はハイレベルとなり、インバータ１３の出力信号は
ローレベルとなる。また、ヒューズ１１が切断された場
合には、ヒューズ１１と抵抗１２の接続点はローレベル
となり、インバータ１３の出力信号はハイレベルとな
る。
【００１６】同様に、ヒューズ２１と抵抗２２は、第１
の電源電位ＶDDと第２の電源電位Ｖ SSとの間に直列に接
続されており、ヒューズ２１と抵抗２２の接続点は、イ
ンバータ２３の入力に接続されている。なお、ヒューズ
２１が切断されていない場合には、ヒューズ２１と抵抗
２２の接続点はハイレベルとなり、インバータ２３の出
力信号はローレベルとなる。また、ヒューズ２１が切断
された場合には、ヒューズ２１と抵抗２２の接続点はロ
ーレベルとなり、インバータ２３の出力信号はハイレベ
ルとなる。
の電源電位ＶDDと第２の電源電位Ｖ SSとの間に直列に接
続されており、ヒューズ２１と抵抗２２の接続点は、イ
ンバータ２３の入力に接続されている。なお、ヒューズ
２１が切断されていない場合には、ヒューズ２１と抵抗
２２の接続点はハイレベルとなり、インバータ２３の出
力信号はローレベルとなる。また、ヒューズ２１が切断
された場合には、ヒューズ２１と抵抗２２の接続点はロ
ーレベルとなり、インバータ２３の出力信号はハイレベ
ルとなる。
【００１７】１ビットのデータを保持するレジスタ（フ
リップフロップ）１４のクロック入力には、クロック信
号が供給されており、レジスタ１４のデータ入力には、
バス２を介してデータが入力される。レジスタ１４は、
クロック入力に供給されるクロック信号に同期してデー
タを受信し、保持する。同様に、レジスタ２４のクロッ
ク入力には、クロック信号が供給されており、レジスタ
２４のデータ入力には、バス２を介してデータ信号が入
力される。レジスタ２４は、クロック入力に供給される
クロック信号に同期してデータを受信し、保持する。
リップフロップ）１４のクロック入力には、クロック信
号が供給されており、レジスタ１４のデータ入力には、
バス２を介してデータが入力される。レジスタ１４は、
クロック入力に供給されるクロック信号に同期してデー
タを受信し、保持する。同様に、レジスタ２４のクロッ
ク入力には、クロック信号が供給されており、レジスタ
２４のデータ入力には、バス２を介してデータ信号が入
力される。レジスタ２４は、クロック入力に供給される
クロック信号に同期してデータを受信し、保持する。
【００１８】インバータ１３の出力及びレジスタ１４の
出力は、セレクタ１５の２つの入力にそれぞれ入力され
る。セレクタ１５の選択入力には切換信号が入力され、
セレクタ１５は、切換信号がハイレベルの場合には、イ
ンバータ１３の出力信号を選択して出力し、切換信号が
ローレベルの場合には、レジスタ１４の出力信号を選択
して出力する。
出力は、セレクタ１５の２つの入力にそれぞれ入力され
る。セレクタ１５の選択入力には切換信号が入力され、
セレクタ１５は、切換信号がハイレベルの場合には、イ
ンバータ１３の出力信号を選択して出力し、切換信号が
ローレベルの場合には、レジスタ１４の出力信号を選択
して出力する。
【００１９】同様に、インバータ２３の出力及びレジス
タ２４の出力は、セレクタ２５の２つの入力にそれぞれ
入力される。セレクタ２５の選択入力には切換信号が入
力され、セレクタ２５は、切換信号がハイレベルの場合
には、インバータ２３の出力信号を選択して出力し、切
換信号がローレベルの場合には、レジスタ２４の出力信
号を選択して出力する。
タ２４の出力は、セレクタ２５の２つの入力にそれぞれ
入力される。セレクタ２５の選択入力には切換信号が入
力され、セレクタ２５は、切換信号がハイレベルの場合
には、インバータ２３の出力信号を選択して出力し、切
換信号がローレベルの場合には、レジスタ２４の出力信
号を選択して出力する。
【００２０】以上のように構成された結果、ローレベル
の切換信号を特性調整回路１に供給した状態で、ハイレ
ベル又はローレベルのデータをバス２に供給することに
より、ヒューズ１１、２１を切断することなく、第１、
第２の出力信号を所望のレベルにすることができる。
の切換信号を特性調整回路１に供給した状態で、ハイレ
ベル又はローレベルのデータをバス２に供給することに
より、ヒューズ１１、２１を切断することなく、第１、
第２の出力信号を所望のレベルにすることができる。
【００２１】次に、特性調整回路１を含む半導体装置の
特性調整方法について説明する。まず、ヒューズ１１、
２１を切断することなく温存したまま、ローレベルの切
換信号を特性調整回路１に供給するとともに、ハイレベ
ル又はローレベルのデータをバス２に供給する。これに
より、所望のレベルの第１、第２の出力信号が特性調整
回路１から出力される。
特性調整方法について説明する。まず、ヒューズ１１、
２１を切断することなく温存したまま、ローレベルの切
換信号を特性調整回路１に供給するとともに、ハイレベ
ル又はローレベルのデータをバス２に供給する。これに
より、所望のレベルの第１、第２の出力信号が特性調整
回路１から出力される。
【００２２】この第１、第２の出力信号を用いて、半導
体装置の特性を測定する。なお、必要に応じて、バス２
にハイレベル又はローレベルのデータを供給することに
より、第１、第２の出力信号を所望のレベルに変化させ
ることができる。このように、第１、第２の出力信号を
変化させながら半導体装置の特性を測定し、半導体装置
の特性が所望の特性となったときの第１、第２の出力信
号のレベルを記録する。
体装置の特性を測定する。なお、必要に応じて、バス２
にハイレベル又はローレベルのデータを供給することに
より、第１、第２の出力信号を所望のレベルに変化させ
ることができる。このように、第１、第２の出力信号を
変化させながら半導体装置の特性を測定し、半導体装置
の特性が所望の特性となったときの第１、第２の出力信
号のレベルを記録する。
【００２３】次に、ハイレベルの切換信号を特性調整回
路１に供給したときに第１、第２の出力信号が記録した
レベルとなるように、ヒューズ１１、２１を切断又は温
存する。これにより、ハイレベルの切換信号を供給した
場合に、半導体装置の特性が所望の特性となるような第
１、第２の出力信号が特性調整回路１から出力され、半
導体装置の特性を所望の特性にすることが可能となる。
路１に供給したときに第１、第２の出力信号が記録した
レベルとなるように、ヒューズ１１、２１を切断又は温
存する。これにより、ハイレベルの切換信号を供給した
場合に、半導体装置の特性が所望の特性となるような第
１、第２の出力信号が特性調整回路１から出力され、半
導体装置の特性を所望の特性にすることが可能となる。
【００２４】以上説明したように、本実施形態に係る半
導体装置によれば、ヒューズを切断する前に、ヒューズ
を切断した場合と同様の特性を測定することができる。
従って、ヒューズを切断した後に所望の特性が得られな
いという事を防止することができる。
導体装置によれば、ヒューズを切断する前に、ヒューズ
を切断した場合と同様の特性を測定することができる。
従って、ヒューズを切断した後に所望の特性が得られな
いという事を防止することができる。
【００２５】なお、切換信号、クロック信号、及び、デ
ータは、半導体装置の外部から供給されることとしても
良いし、半導体装置の内部で生成されることとしても良
い。
ータは、半導体装置の外部から供給されることとしても
良いし、半導体装置の内部で生成されることとしても良
い。
【００２６】
【発明の効果】以上述べた様に、本発明によれば、ヒュ
ーズを切断する前に、ヒューズを切断した場合と同様の
特性を測定することができる。従って、ヒューズを切断
した後に所望の特性が得られないという事を防止するこ
とが可能となる。
ーズを切断する前に、ヒューズを切断した場合と同様の
特性を測定することができる。従って、ヒューズを切断
した後に所望の特性が得られないという事を防止するこ
とが可能となる。
【図１】 本発明の一実施形態に係る半導体装置に含ま
れる特性調整回路の構成を示す図である。
れる特性調整回路の構成を示す図である。
【図２】 従来の半導体装置に含まれる特性調整回路の
構成を示す図である。
構成を示す図である。
【図３】 従来の半導体装置に含まれるアナログ回路の
構成を示す図である。
構成を示す図である。
【図４】 図２の特性調整回路を有する従来の半導体装
置の特性を示す図である。
置の特性を示す図である。
【図５】 図２のヒューズを切断した場合の従来の半導
体装置の特性を示す図である。
体装置の特性を示す図である。
１ 特性調整回路
２ バス
１１、２１、３１、３４ ヒューズ
１２、２２、３２、３５ 抵抗
１３、２３、３３、３６ インバータ
１４、２４ レジスタ
１５、２５ セレクタ
４０ アナログ回路
４１ 差動増幅器
Claims (2)
- 【請求項１】 第１の電源電位と第２の電源電位との間
に直列に接続されたヒューズ及び抵抗と、 ハイレベル又はローレベルの信号を保持して出力する信
号保持回路と、 選択信号に応じて、前記ヒューズと前記抵抗との接続点
の電位又は前記信号保持回路の出力を選択して出力する
選択回路と、を具備する特性調整回路。 - 【請求項２】 請求項１記載の特性調整回路を具備する
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002048463A JP2003249562A (ja) | 2002-02-25 | 2002-02-25 | 特性調整回路及びそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002048463A JP2003249562A (ja) | 2002-02-25 | 2002-02-25 | 特性調整回路及びそれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003249562A true JP2003249562A (ja) | 2003-09-05 |
Family
ID=28661253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002048463A Withdrawn JP2003249562A (ja) | 2002-02-25 | 2002-02-25 | 特性調整回路及びそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003249562A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344793A (ja) * | 2005-06-09 | 2006-12-21 | Ricoh Co Ltd | トリミング回路を有する半導体装置、そのトリミング方法及びその製造方法 |
| WO2009087950A1 (en) * | 2008-01-11 | 2009-07-16 | Ricoh Company, Ltd. | Semiconductor device and manufacturing method thereof |
| JP2015106691A (ja) * | 2013-12-02 | 2015-06-08 | 富士通セミコンダクター株式会社 | 半導体装置および通信インタフェース回路 |
-
2002
- 2002-02-25 JP JP2002048463A patent/JP2003249562A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344793A (ja) * | 2005-06-09 | 2006-12-21 | Ricoh Co Ltd | トリミング回路を有する半導体装置、そのトリミング方法及びその製造方法 |
| WO2009087950A1 (en) * | 2008-01-11 | 2009-07-16 | Ricoh Company, Ltd. | Semiconductor device and manufacturing method thereof |
| US8575904B2 (en) | 2008-01-11 | 2013-11-05 | Ricoh Company, Ltd. | Semiconductor device and manufacturing method thereof |
| JP2015106691A (ja) * | 2013-12-02 | 2015-06-08 | 富士通セミコンダクター株式会社 | 半導体装置および通信インタフェース回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09223955A (ja) | 製造後の集積回路のパラメタチューニング方法およびチューニング可能な集積回路 | |
| EP0909031A2 (en) | Synchronous delay circuit system | |
| JP2760284B2 (ja) | 半導体集積回路装置 | |
| KR100260989B1 (ko) | 입력 버퍼 회로 | |
| US7362134B2 (en) | Circuit and method for latch bypass | |
| US6822474B2 (en) | On chip logic analyzer debug bus | |
| Bratov et al. | Architecture and implementation of a low-power LVDS output buffer for high-speed applications | |
| US6011425A (en) | CMOS offset trimming circuit and offset generation circuit | |
| US6370676B1 (en) | On-demand process sorting method and apparatus | |
| US7352252B2 (en) | Circuit and method to measure threshold voltage distributions in SRAM devices | |
| JP2003249562A (ja) | 特性調整回路及びそれを用いた半導体装置 | |
| US5818264A (en) | Dynamic circuit having improved noise immunity and method therefor | |
| JP5422259B2 (ja) | トリミング回路 | |
| JPH08204582A (ja) | 半導体集積回路 | |
| US6753718B2 (en) | Auto fusing circuit | |
| JP2002015599A (ja) | 半導体記憶装置 | |
| US6369636B1 (en) | Method, architecture and circuit for selecting, calibrating and monitoring circuits | |
| JP2000059204A (ja) | ダイナミック型論理回路および半導体集積回路装置 | |
| US11936356B2 (en) | Impedance matching circuit and method | |
| KR20020086250A (ko) | 반도체 집적 회로 | |
| JP2848441B2 (ja) | Ｃｍｏｓ半導体装置 | |
| JP2006163752A (ja) | 半導体集積回路 | |
| KR100192583B1 (ko) | 출력버퍼회로 | |
| JP2947168B2 (ja) | 半導体集積回路 | |
| JPH1197628A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |