JP2003243357A

JP2003243357A - 半導体製造方法

Info

Publication number: JP2003243357A
Application number: JP2002041078A
Authority: JP
Inventors: Mitsuyoshi Mori; 三佳森
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-02-19
Filing date: 2002-02-19
Publication date: 2003-08-29

Abstract

(57)【要約】【課題】陽極化成によって半導体基板１内に空洞４を
形成する。【解決手段】半導体基板１表面にパターニングして、
陽極化成により孔３を形成する。次に陽極酸化を行い、
孔３内壁を均一に酸化する。次に非酸化性雰囲気中で熱
処理することにより、半導体基板１内に空洞４を形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＯＳトランジス
タの短チャネル効果及び半導体基板加工技術等に応用さ
れ得る半導体製造方法に関するものである。

【０００２】

【従来の技術】近年、ＬＳＩ単体の性能向上のために、
素子の微細化の研究が盛んに進められている。例えば、
ＭＯＳトランジスタの場合、その寸法を縮小することに
よって、高速化、低消費電力化、高集積化を可能として
きた。しかしながら、素子寸法を縮小することで様々な
課題が生じてきている。

【０００３】この解決策の一つとして、極薄のＳＯＩ基
板を使用して接合底面をＳＯＩ基板の埋込み酸化膜に触
れさせることで、その接合容量を無くす方法が試みられ
ている。ただし、この方法は、ＳＯＩ基板の値段が高
く、コストがかかるという問題に加えて、酸化膜層に素
子動作により生じたキャリアが蓄積してしまい、素子を
安定に動作させることが難しい。

【０００４】そこで、半導体基板とこの半導体基板に形
成された電界効果トランジスタと、この電界効果トラン
ジスタの形成領域下のこの半導体基板中に形成された空
洞とを備えている半導体装置を提供している（特開２０
００−１２８５８）。

【０００５】この半導体製造方法としては、半導体基板
表面を熱酸化して熱酸化膜を形成した後、ＣＶＤ法を用
いて熱酸化膜上にシリコン窒化膜を形成する。次にシリ
コン窒化膜上にフォトレジストパターンを形成した後、
このフォトレジストパターンをマスクにしてシリコン窒
化膜、熱酸化膜、シリコン基板をドライエッチングによ
り異方性エッチングすることにより、半導体基板に孔を
形成する。次に、フォトレジストパターンを炭化して剥
離する。最後に、半導体基板を水素雰囲気中にて１０分
間、１０００℃、１０Ｔｏｒｒにて熱処理する。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
半導体製造方法は、真空プロセスを用いるドライエッチ
ングによりパターン形成を行うため、設備コストが大き
い。また、半導体基板に作成した孔のアスペクト比（深
さ／孔径）及び孔径に依存して、空洞の位置及び大きさ
が制御される。また、空洞を形成するときの熱処理時間
が長いという課題があった。

【０００７】本発明は、半導体製造コストが高いという
問題、半導体基板内に空洞の位置及び大きさの制御が難
しいという問題及び空洞を形成するときの熱処理時間が
長い、という問題を解決するものであり、半導体製造コ
ストを低くすることに加え、半導体基板内に空洞の位置
及び大きさを制御して、熱処理時間を短くする製造方法
を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体製造方法は、半導体基板表面にエッ
チング停止層を有して、前記半導体基板表面まで前記エ
ッチング停止層の一部分を貫通する部位を形成する工
程、前記エッチング停止層を有する前記半導体基板表面
を陽極化成して孔を形成する工程、前記孔の内面に陽極
酸化して酸化膜を形成する工程、前記エッチング停止層
を除去する工程及び前記半導体基板を非酸化性雰囲気で
熱処理する工程により、前記半導体基板内部に空洞を形
成するものである。

【０００９】これにより、真空プロセスを使わずに設備
コストを低減でき、空洞を再現性よく形成できる。

【００１０】さらに、本発明の半導体製造方法は、前記
陽極化成の際に流される電流について、孔を形成する開
始時の電流量が開始後の電流量に比較して少ないことを
特徴とする。

【００１１】これにより、半導体基板内の空洞を大きく
することができ、熱処理時間を短くすることができる。

【００１２】さらに、本発明の半導体製造方法は、前記
陽極化成の孔を形成する過程において、前記陽極化成の
際に流される電流量を変化させることで前記孔を形成す
るものである。

【００１３】これにより、半導体基板内の任意の位置に
任意の大きさ及び任意の数の空洞を形成することができ
る。

【００１４】さらに、本発明に係る半導体製造方法は、
前記エッチング停止層を有する半導体基板表面は、少な
くとも燐元素あるいは砒素元素を有する層がある。

【００１５】これにより、半導体基板に深さ方向に傾き
が基板表面に対して垂直に制御よく孔を作製することが
できる。

【００１６】さらに、本発明に係る半導体製造方法は、
シリコン窒化膜、炭化シリコン膜、レジスト、ポリイミ
ド膜、アピエゾンワックス、前記燐あるいは前記砒素元
素を含む膜である。

【００１７】これにより、任意の位置に半導体基板表面
に孔を形成することができる。

【００１８】

【発明の実施の形態】以下、本発明の実施形態に係る半
導体製造方法について図１〜図３を用いて詳細に説明す
る。

【００１９】図１は、本発明の半導体製造方法について
示した工程断面図である。図１を参照しながら順次工程
ごとに説明する。

【００２０】＜パターン形成工程＞図１（ａ）に示すよ
うに、所望の領域に孔３を形成するために、シリコンウ
エハ１にパターニングを行う。通常のＲＣＡ洗浄によ
り、シリコンウエハに付着しているパーティクル、有機
物及び金属等を除去する。次に、低圧ＣＶＤ法により、
シリコン窒化膜５を１５０ｎｍ蒸着する。次に、通常の
フォトリソ工程によりパターニングを行い、三フッ化窒
素（３０ｓｃｃｍ）をプラズマにより励起し、生成され
た活性な反応種をシリコンウエハ１の配置された反応容
器まで輸送し、純粋なガス−固体化学反応によりエッチ
ングを行う。次に、水酸化カリウム溶液（１０％）内に
シリコンウエハ１を浸して、ピット６を形成する。本実
施の形態においては、開孔径１．２μｍ、各ピット６間
距離２μｍ、深さ２μｍで形成する。各ピット６間距離
を変化させることにより、空洞４の大きさを制御でき
る。シリコン窒化膜は、水酸化カリウム溶液にシリコン
ウエハ１を浸す際及び陽極化成時のマスクとして用いて
いる。なお、炭化シリコン膜、レジスト、ポリイミド
膜、アピエゾンワックス、燐あるいは前記砒素元素を含
む膜をマスクとして用いることもできる。なぜなら、陽
極化成工程において、これらは耐フッ酸性を有する膜で
あるからである。

【００２１】＜裏面蒸着工程＞図１（ｂ）に示すよう
に、ｎ型のシリコンウエハ１の裏面にアルミニウムを約
２００ｎｍの膜厚ＥＢ蒸着して、６００℃、５分間、窒
素雰囲気中で加熱することによりシンターを行い、オー
ミック電極２を形成する。なお、ｎ型シリコンウエハに
おいて、比抵抗が０．１Ω・ｃｍ以下の場合は裏面蒸着
工程を行わなくても、陽極化成を行うことが可能であ
る。

【００２２】本実施の形態においてシリコンウエハ１
は、抵抗率０．７〜１．２Ω・ｃｍ、面方位＜１００
＞、Ｎ型のものを用いる。

【００２３】＜陽極化成工程＞図１（ｃ）に示すよう
に、シリコンウエハ１を陽極化成することにより、シリ
コンウエハ１の表面に孔３を形成する。

【００２４】ここで、陽極化成について、図２を用いて
説明する。なお、図２は、陽極化成をするための陽極化
成装置の断面図である。

【００２５】図２に示すように、裏面にオーミック電極
２が形成されたシリコンウエハ１をシリコンウエハ台１
５の上に備え付けて、シリコンウエハ１表面に耐フッ酸
性のフッ素ゴム製Ｏリング１８を介して、テフロン（登
録商標）製の槽１１を設置する。槽１１の中には、溶液
（エチルアルコール：フッ酸（５％の溶液）＝１：１）
１９を入れる。定電流源１４の陽極側を導電線１３を介
してオーミック電極２に接続し、定電流源１４の陰極側
を導電線１３を介して槽１１内の溶液１９に浸してある
白金製の電極１２に接続する。電極１２は、耐フッ酸及
び低抵抗を満たすものであれば、他の材料でも可能であ
るが、白金が好ましい。なお、本発明の実施の形態で
は、陽極化成電流は５ｍＡ／ｃｍ²で化成時間は１０分
である。

【００２６】本実施の形態においては、シリコンウエハ
１はｎ型を用いているので、陽極化成によりシリコンウ
エハ１表面に孔３を形成するために、シリコンウエハ１
の表面を１００Ｗのタングステンランプ１７を用いて照
射する。

【００２７】次に、テフロン製の槽１１に塩酸を入れ
て、シリコンウエハ１を陽極に塩酸に浸してある白金製
の電極１２を陰極にして電流を流す。電流の通電時間あ
るいは塩酸濃度を調整することにより酸化膜厚を変化さ
せることができる。本実施の形態では、１〜３ｎｍにし
ている。これにより、孔３の内壁を均一に酸化する（陽
極酸化）。

【００２８】なお、シリコンウエハ１が、タングステン
ランプ１７により直接加熱されるのを防ぐために、赤外
カットフィルター１６を間に備え付けている。また、シ
リコンウエハ１表面で陽極化成を行う部分には、光の強
度を均一にしている。なお、シリコンウエハ１の裏面よ
り照射しても、陽極化成により孔３の形成は可能であ
る。ただし、裏面にアルミニウムを２００ｎｍ蒸着した
場合光が透過しないため、所望の孔形成領域以外に蒸着
する。

【００２９】なお、本発明の実施の形態では、陽極化成
電流は５ｍＡ／ｃｍ²で化成時間は１０分としたが、陽
極化成電流は１〜５０ｍＡ／ｃｍ²の間で一定にして、
化成時間を３分〜１０００分とすればよい。陽極化成時
間にほぼ比例して孔３ができる。なお、シリコンウエハ
１の比抵抗においても異なるが、約０．５μｍ／ｍｉｎ
の速さで進む。陽極化成面積は、半径４０ｍｍの円で約
５０００ｍｍ²である。

【００３０】なお、シリコンウエハ１表面は、燐あるい
は砒素元素を含むＮ型であれば、エピ基板を用いること
もできる。なぜなら、陽極化成により孔３を形成できる
のは、Ｎ型領域のみであるからである。孔３の大きさ
は、孔径０．５μｍ（ａ）及び深さ５μｍ（ｄ）であ
る。

【００３１】＜熱処理工程＞次に、図１（ｄ）に示すよ
うに、水素雰囲気中で、熱処理を行う。まず、シリコン
ウエハ１の裏面のオーミック電極２を除去する。なぜな
ら、高温で熱処理する際に、オーミック電極２であるア
ルミニウムが溶解するのを避けるためである。

【００３２】次に、シリコンウエハ１を反応容器にいれ
て、減圧状態（１０^-4Ｐａ）にして、水素を１０ｓｃｃ
ｍで流して１０^-1Ｐａの雰囲気で、１０００〜１２００
℃、１〜３０分間シリコンウエハ１を加熱する。この熱
処理工程により、水素雰囲気中で孔３の壁面にある酸化
膜が還元されて消失して、シリコンの表面拡散が起こり
空洞４を形成する。

【００３３】このように、本発明の実施の形態において
は、陽極化成時に流す電流密度を一定とした。このとき
の熱処理工程前のシリコンウエハ１の状態を図３（ａ）
に、および熱処理工程後のシリコンウエハ１の状態を図
３（ｂ）に示す。

【００３４】シリコンウエハ１を陽極化成及び酸化工程
を行ってできる孔３の形状は図３の（ａ）に示すように
直線状となっており、孔３と孔３の間隔ｃは４μｍであ
る。その後、熱処理時間１０分で行うことにより図３の
（ｂ）のように空洞４を形成することができた。

【００３５】次に、本発明の第２の実施の形態について
図４を用いて説明する。

【００３６】本実施の形態では、陽極化成の開始時の電
流値を最も少なくしてシリコンウエハ１内での空洞４を
形成したものである。この熱処理工程前のシリコンウエ
ハ１の状態を図４（ａ）に、および熱処理工程後のシリ
コンウエハ１の状態を図４（ｂ）に示す。

【００３７】図４（ａ）に示すように、シリコンウエハ
１を陽極化成及び酸化工程を行うことによりできる孔３
の形状は、シリコンウエハ１表面における孔が小さくな
っている。これは、陽極化成開始時の電流値を３ｍＡ／
ｃｍ²とし、その後５ｍＡ／ｃｍ²で１０分間行うことで
達成される。その後、熱処理温度１１００度、熱処理時
間を５分行うことで、図４の（ｂ）に示すようにシリコ
ンウエハ１内に空洞４を形成することができる。

【００３８】本実施の形態によれば、従来より短い熱処
理時間で空洞４を形成することができる。これは、シリ
コンウエハ１の開口径が短いために、短時間で表面のシ
リコンが熱拡散によりつながるからである。

【００３９】なお、本発明の実施の形態では陽極化成開
始時の電流値は３ｍＡ／ｃｍ²で開始後は５ｍＡ／ｃｍ²
としたが、陽極化成開始時の電流値を０．５〜５ｍＡ／
ｃｍ²とし、開始後を５〜１０ｍＡ／ｃｍ²としてもよ
い。また、熱処理時間は５分としたが、１〜１０分間行
うこととしてもよい。

【００４０】また、陽極化成で電流値を変化させながら
孔３を形成することにより、シリコンウエハ１内に形成
できる空洞４の数または形状を変化させることができ
る。

【００４１】本発明の第３の実施の形態について図５を
用いて説明する。

【００４２】本実施の形態では、シリコンウエハ１内に
形成できる空洞４の数を変化させた場合について説明す
る。この熱処理工程前のシリコンウエハ１の状態を図５
（ａ）に、および熱処理工程後のシリコンウエハ１の状
態を図５（ｂ）に示す。

【００４３】陽極化成で、電流値を０．５〜５ｍＡ／ｃ
ｍ²を０．５〜１０分間、３〜１０ｍＡ／ｃｍ²を０．５
〜１０分間交互に行い３０分間行うことにより、図５
（ａ）に示すように、孔が形成される。その後、熱処理
することで図５（ｂ）に示すように上下に複数の空洞４
を形成することができる。これは、電流密度が小さいと
きは孔３径は小さく、電流密度が大きいときは孔３径は
大きくなるため、その後の熱処理工程により、シリコン
の拡散が孔径の狭い距離で選択的におこるためである。

【００４４】次に、本発明の第４の実施の形態について
図６を用いて説明する。

【００４５】本実施の形態では、シリコンウエハ１内に
形成できる空洞４の形状を変化させた場合について説明
する。この熱処理工程前のシリコンウエハ１の状態を図
６（ａ）に、および熱処理工程後のシリコンウエハ１の
状態を図６（ｂ）に示す。

【００４６】ここでは、陽極化成で開始電流を０．５〜
５ｍＡ／ｃｍ²で０．５〜１０分間、続いて３〜１０ｍ
Ａ／ｃｍ²で３〜１０分間、続いて０．５〜５ｍＡ／ｃ
ｍ²で０．５〜１０分間行い孔３を形成し、電流密度４
ｍＡ／ｃｍ²を５分間、６ｍＡ／ｃｍ²を５分間行う。孔
３は図６の（ａ）に示すように、孔の上下が細くなった
形状となり、熱処理することで図６の（ｂ）に示すよう
に大きな空洞４ができる。このように電流密度を周期的
に変化させることで孔の形状を変化させ、大きな空洞を
形成することが可能となる。

【００４７】なお、本発明の各実施の形態においては、
シリコンウエハ１を用いたが、ＳｉＣ基板を用いても空
洞４を形成することができる。

【００４８】

【発明の効果】本発明に係る半導体製造方法は、半導体
基板表面に陽極化成処理を用いて孔を形成する工程及び
非酸化性雰囲気で熱処理する工程により、基板内部に空
洞を形成する。

【００４９】これにより、半導体製造コストを低く、半
導体基板内に空洞の位置及び大きさを制御して、熱処理
時間を短くできる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る半導体製造方法を示す
工程断面図

【図２】本発明の実施形態に係る陽極化成装置の断面図

【図３】本発明の実施形態に係る製造方法の工程断面図

【図４】本発明の第２の実施形態に係る製造方法の工程
断面図

【図５】本発明の第３の実施形態に係る製造方法の工程
断面図

【図６】本発明の第４の実施形態に係る製造方法の工程
断面図

【符号の説明】

１シリコンウエハ２オーミック電極３孔４空洞５シリコン窒化膜

Claims

【特許請求の範囲】

【請求項１】半導体基板を陽極化成して孔を形成する
工程、前記孔の内面を酸化して酸化膜を形成する工程、
前記半導体基板を非酸化性雰囲気で熱処理する工程によ
り、前記半導体基板内部に空洞を形成することを特徴と
する半導体製造方法。
【請求項２】前記陽極化成の際に流される電流につい
て、前記孔を形成する開始時の電流量が開始後の電流量
に比較して少ないことを特徴とする請求項１記載の半導
体製造方法。
【請求項３】前記陽極化成の孔を形成する過程におい
て、前記陽極化成の際に流される電流量を変化させるこ
とを特徴とする請求項１記載の半導体製造方法。
【請求項４】前記半導体基板は、少なくとも燐元素あ
るいは砒素元素を含むＮ型基板であることを特徴とする
請求項１記載の半導体製造方法。
【請求項５】前記半導体基板は、シリコン窒化膜、炭
化シリコン膜、レジスト、ポリイミド膜、アピエゾンワ
ックス、前記燐あるいは前記砒素元素を含むエッチング
停止層を有することを特徴とする請求項１及び請求項４
記載の半導体製造方法。