JP2003234474A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 上層と下層の半導体素子の特性のばらつきを
抑え、熱雑音が生じるのを防ぐことができる半導体装置
の提供を課題とする。 【解決手段】 層間絶縁膜を間に介して積層されている
第１のＴＦＴ及び第２のＴＦＴを有し、第１及び第２の
ＴＦＴは、２つの不純物領域及び該２つの不純物領域に
挟まれている複数のチャネル形成領域を有する活性層
と、活性層に接するゲート絶縁膜と、ゲート絶縁膜を間
に挟んで複数のチャネル形成領域と重なっているゲート
電極とを有し、複数のチャネル形成領域は、ゲート絶縁
膜及びゲート電極を間に挟んで互いに分離しており、第
１のＴＦＴの複数のチャネル形成領域は単結晶であり、
層間絶縁膜と第２のＴＦＴの間に下地膜が形成されてお
り、下地膜は、第２のＴＦＴの複数の各チャネル形成領
域と、２つの不純物領域とで囲まれた領域の一部に凸部
を有していることを特徴とする半導体装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、結晶構造を有する
半導体膜を用いて構成される半導体装置に係り、電界効
果型トランジスタ、特に薄膜トランジスタを用いた半導
体装置に関する。

【０００２】

【従来の技術】ＬＳＩの微細化の最小寸法がサブミクロ
ン領域に近づくにつれて、高集積化に歯止めがかかりつ
つある。そこで更なる高集積化を進めるために、三次元
回路素子という技術が注目されている。三次元回路素子
は、絶縁膜を間に挟んで半導体素子を階層的に積み上げ
ていく技術であり、飛躍的な高集積化や、複合的な機能
の集積化による新機能素子、将来のシステム・オン・チ
ップを実現しようとするのものである。

【０００３】三次元回路素子は、下層の半導体素子の耐
熱温度に制限があることがから、上層の半導体素子の半
導体膜の結晶化にはレーザーアニールを用いるのが一般
的である。レーザーアニールの特徴は、輻射加熱或いは
伝導加熱を利用するアニール法と比較して処理時間を大
幅に短縮できることや、半導体又は半導体膜を選択的、
局所的に加熱して、基板に殆ど熱的損傷を与えないこと
などが上げられている。

【０００４】なお、ここでいうレーザーアニール法と
は、半導体基板又は半導体膜に形成された損傷層やアモ
ルファス層を再結晶化する技術や、非晶質半導体膜を結
晶化させる技術を指している。また、半導体基板又は半
導体膜の平坦化や表面改質に適用される技術も含んでい
る。適用されるレーザー発振装置は、エキシマレーザー
に代表される気体レーザー発振装置、ＹＡＧレーザーに
代表される固体レーザー発振装置であり、レーザー光の
照射によって半導体の表面層を数十〜数百ナノ秒程度の
ごく短時間加熱して結晶化させるものとして知られてい
る。

【０００５】

【発明が解決しようとする課題】レーザーアニール法を
用いて結晶化された半導体膜（結晶質半導体膜）は、一
般的に複数の結晶粒が集合して形成される。その結晶粒
の位置と大きさはランダムなものであり、結晶粒の位置
や大きさを指定して結晶質半導体膜を形成する事は難し
い。そのため前記結晶質半導体膜を島状にパターニング
することで形成された活性層中には、結晶粒の界面（粒
界）が存在することがある。

【０００６】結晶粒内と異なり、粒界には非晶質構造や
結晶欠陥などに起因する再結合中心や捕獲中心が無数に
存在している。この捕獲中心にキャリアがトラップされ
ると、粒界のポテンシャルが上昇し、キャリアに対して
障壁となるため、キャリアの電流輸送特性が低下するこ
とが知られている。よって、例えば半導体素子としてＴ
ＦＴを形成する場合に、粒界が活性層、特にチャネル形
成領域中に粒界が存在すると、ＴＦＴの移動度が著しく
低下したり、オン電流が低減したり、また粒界において
電流が流れるためにオフ電流が増加したりと、ＴＦＴの
特性に重大な影響を及ぼす。また同じ特性が得られるこ
とを前提に作製された複数のＴＦＴにおいて、活性層中
の粒界の有無によって特性がばらついたりする。

【０００７】半導体膜にレーザー光を照射したときに、
得られる結晶粒の位置と大きさがランダムになるのは、
以下の理由による。レーザー光の照射によって完全溶融
した液体半導体膜中に固相核生成が発生するまでには、
ある程度の時間が掛かる。そして時間の経過と共に、完
全溶融領域において無数の結晶核が発生し、該結晶核か
らそれぞれ結晶が成長する。この結晶核の発生する位置
は無作為であるため、不均一に結晶核が分布する。そし
て、互いの結晶粒がぶつかり合ったところで結晶成長が
終了するため、結晶粒の位置と大きさは、ランダムなも
のとなる。

【０００８】よって、粒界の存在しない単結晶珪素膜を
レーザーアニール法で形成するのは難しく、レーザーア
ニール法を用いて結晶化された結晶質珪素膜を活性層と
するＴＦＴで、単結晶シリコン基板に作製されるＭＯＳ
トランジスタの特性と同等なものは、今日まで得られて
いない。

【０００９】三次元回路素子の半導体素子は、一般的に
最下層の半導体素子が単結晶半導体膜を用いて形成され
ており、その上層の半導体素子はレーザーアニールによ
り結晶化された結晶質半導体膜を用いて形成されてい
る。三次元回路素子において、上層の半導体素子と、下
層の半導体素子とでその特性に差が生じると、その回路
の動作速度が最も動作速度の遅い半導体素子によって律
速され、他の回路への信号の授受が遅れてしまう。他の
回路への信号の授受が遅れてしまうと、三次元回路素子
を用いてＬＳＩを形成する場合、ＬＳＩ全体の機能が損
なわれ、チップの歩留が低下する。

【００１０】また、半導体素子を積層させる事で問題と
なるのが、半導体素子から発せられる熱による雑音（熱
雑音）が生じることである。積層構造を採用すること
で、各半導体素子から発せられる熱が逃げにくくなり、
チップ温度が上昇するためである。特に集積化が高くな
ればなるほど発熱量が膨大になる。各種の機能回路を集
積化する場合は、発熱量の多い回路の近辺において熱雑
音を発生させる可能性が高くなる。

【００１１】本発明は上述した問題に鑑み、上層と下層
の半導体素子の特性のばらつきを抑え、熱雑音が生じる
のを防ぐことができる半導体装置の提供を課題とする。

【００１２】

【課題を解決するための手段】本発明者らは、凹凸を有
する絶縁膜上に半導体膜を形成し、該半導体膜にレーザ
ー光を照射すると、結晶化された半導体膜の、絶縁膜の
凸部上に位置する部分において選択的に粒界が形成され
ることを見出した。

【００１３】図２６に、凹凸を有する絶縁膜上に形成さ
れた２００ｎｍの非晶質半導体膜に、連続発振のレーザ
ー光を走査速度が５ｃｍ／ｓｅｃとなるように照射した
ときの、レーザー光の走査方向と垂直な方向におけるＴ
ＥＭの断面像を示す。図２６（Ａ）において、８００１
及び８００２は絶縁膜に形成された凸部である。そして
結晶化された半導体膜８００４は、凸部８００１、８０
０２の上部において粒界８００３を有している。

【００１４】図２６（Ｂ）に、図２６（Ａ）に示したＴ
ＥＭの断面像を模式的に図示する。図２６（Ｂ）に示す
とおり、凸部８００１、８００２の上部において粒界８
００３が形成されている。本発明者らは、これはレーザ
ー光の照射により一次的に半導体膜が溶融することで、
絶縁膜の上部に位置していた半導体膜が凹部の底部方向
に向かって体積移動し、そのため凸部の上に位置する半
導体膜が薄くなり、応力に耐えられなくて粒界が生じた
のではないかと考えた。そして、このように結晶化され
た半導体膜は、凸部の上部において粒界が選択的に形成
される一方、凹部（点線で示す領域）８００１、８００
２に位置する部分には粒界が形成されにくい。なお凹部
は、凸部が形成されていない窪んだ領域を指す。

【００１５】そこで本発明者らは、意図的に該半導体膜
に応力が集中的にかかる部分を形成することで、粒界が
形成される位置を選択的に定めることができるのではな
いかと考えた。本発明では、基板上に凹凸を設けた絶縁
膜を形成し、該絶縁膜上に半導体膜を形成することで、
レーザー光による結晶化の際に、該半導体膜に応力が集
中的にかかる部分を選択的に形成する。具体的には、該
半導体膜に凹凸を設ける。そして、該半導体膜に形成さ
れた凹凸の長手方向に沿って、連続発振のレーザー光を
照射する。なおこのとき、連続発振のレーザー光を用い
るのが最も好ましいが、パルス発振のレーザー光を用い
ても良い。なおレーザー光の走査方向に対して垂直な方
向における凸部の断面は、矩形、三角形または台形であ
っても良い。

【００１６】上記構成により、レーザー光の照射による
結晶化の際、半導体膜の凸部上において粒界が選択的に
形成される。そして絶縁膜の凹部上に位置する半導体膜
は比較的粒界が形成されにくい、絶縁膜の凹部上に位置
する半導体膜は結晶性が優れているが、必ずしも粒界を
含まないわけではない。しかし、たとえ粒界が存在した
としても絶縁膜の凸部上に位置する半導体膜に比較する
と、その結晶粒は大きく、結晶性が比較的優れたものと
言える。よって、絶縁膜の形状を設計した段階で、半導
体膜の粒界の形成される位置をある程度予測することが
できる。つまり本発明では粒界が形成される位置を選択
的に定めることができるので、活性層、より望ましくは
チャネル形成領域に粒界がなるべく含まれないように、
活性層をレイアウトすることが可能になる。

【００１７】本発明では、最下層にトランジスタを形成
した後、凹凸を有する絶縁膜からなる下地膜を形成し、
該下地膜上に半導体膜を成膜する。そして該半導体膜に
レーザー光を照射して結晶化を行なった後、下地膜の凸
部上に位置する結晶性の芳しくない部分を除去する。そ
して下地膜の凸部の一部または全てを除去し、下地膜の
凹部上に位置する結晶性の優れている部分を用いて、互
いに分離した複数のチャネル形成領域を有するＴＦＴ
（マルチチャネル型ＴＦＴ）を形成した。

【００１８】絶縁膜の凹部上に位置する半導体膜を、Ｔ
ＦＴの活性層として積極的に用いることで、ＴＦＴのチ
ャネル形成領域に粒界が形成されるのを防ぐことがで
き、粒界によってＴＦＴの移動度が著しく低下したり、
オン電流が低減したり、オフ電流が増加したりするのを
防ぐことができ、ＴＦＴの特性のバラツキを抑えること
ができる。

【００１９】また本発明では、三次元回路素子の最下層
に、単結晶半導体膜を用いて、互いに分離した複数のチ
ャネル形成領域を有するＴＦＴ（マルチチャネル型ＴＦ
Ｔ）を形成した。このように三次元回路素子において、
上層のみならず最下層にもマルチチャネル型ＴＦＴを用
いることで、各半導体素子から発せられる熱を効率的に
逃がすことができ、チップ温度が上昇し、熱雑音が発生
するのを防ぐことができる。

【００２０】また本発明のマルチチャネル型ＴＦＴは、
最下層においても上層においても、複数の各チャネル形
成領域間にゲート絶縁膜とゲート電極が存在するように
する。つまり、各チャネル形成領域の側面と上面とが、
ゲート絶縁膜を間に挟んでゲート電極と重なるような構
成にする。上記構成により、特開平１０−０６５１６４
号に開示されているトランジスタに比べて、ゲート絶縁
膜を間に挟んでゲート電極と重なるチャネル形成領域の
面積を、チャネル幅の長さの割りに大きくすることがで
き、オン電流を大きくすることができる。

【００２１】なお、レーザー光のレーザービームのエッ
ジの近傍は、中央付近に比べて一般的にエネルギー密度
が低く、半導体膜の結晶性も劣る場合が多い。そのため
レーザー光を走査する際に、後にＴＦＴのチャネル形成
領域となる部分と、その軌跡のエッジとが重ならないよ
うにするのが望ましい。

【００２２】そこで本発明では、まず設計の段階で得ら
れた、基板上面から見た絶縁膜または半導体膜の形状の
データ（パターン情報）を記憶手段に記憶する。そして
そのパターン情報と、レーザー光のレーザービームの走
査方向と垂直な方向における幅とから、少なくともＴＦ
Ｔのチャネル形成領域となる部分と、レーザー光の軌跡
のエッジとが重ならないように、レーザー光の走査経路
を決定する。そして、マーカーを基準として基板の位置
を合わせ、決定された走査経路にしたがってレーザー光
を基板上の半導体膜に対して照射する。

【００２３】上記構成により、基板全体にレーザー光を
照射するのではなく、少なくとも必要不可欠な部分にの
みレーザー光を走査するようにすることができる。よっ
て、不必要な部分にレーザー光を照射するための時間を
省くことができ、よって、レーザー光照射にかかる時間
を短縮化することができ、なおかつ基板の処理速度を向
上させることができる。また不必要な部分にレーザー光
を照射し、基板にダメージが与えられるのを防ぐことが
できる。

【００２４】なお、マーカーは、基板を直接レーザー光
等によりエッチングすることで形成しても良いし、凹凸
を有する絶縁膜を形成する際に、同時に絶縁膜の一部に
マーカーを形成するようにしても良い。また、実際に形
成された絶縁膜または半導体膜の形状をＣＣＤ等の撮像
素子を用いて読み取り、データとして第１の記憶手段に
記憶し、第２の記憶手段に設計の段階で得られた絶縁膜
または半導体膜のパターン情報を記憶し、第１の記憶手
段に記憶されているデータと、第２の記憶手段に記憶さ
れているパターン情報とを照合することで、基板の位置
合わせを行うようにしても良い。

【００２５】絶縁膜の一部にマーカーを形成したり、絶
縁膜の形状をマーカーとして用いることで、マーカー用
のマスクを１枚減らすことができ、なおかつ基板にレー
ザー光で形成するよりもよりも、正確な位置にマーカー
を形成することができ、位置合わせの精度を向上させる
ことができる。

【００２６】なお、レーザー光のエネルギー密度は、一
般的には完全に均一ではなく、レーザービーム内の位置
によりその高さが変わる。本発明では、最低限チャネル
形成領域となる部分、より好ましくは凹部の平らな面全
体または凸部の平らな面全体に、一定のエネルギー密度
のレーザー光を照射することが必要である。よって本発
明では、レーザー光の走査により、均一なエネルギー密
度を有する領域が、最低限チャネル形成領域となる部
分、より好ましくは凹部の平らな面全体または凸部の平
らな面全体と完全に重なるような、エネルギー密度の分
布を有するレーザービームを用いることが必要である。
上記エネルギー密度の条件を満たすためには、レーザー
ビームの形状を、矩形または線形等にすることが望まし
いと考えられる。

【００２７】さらにスリットを介し、レーザービームの
うちエネルギー密度の低い部分を遮蔽するようにしても
良い。スリットを用いることで、比較的均一なエネルギ
ー密度のレーザー光を凹部の平らな面全体または凸部の
平らな面全体に照射することができ、結晶化を均一に行
うことができる。またスリットを設けることで、絶縁膜
または半導体膜のパターン情報によって部分的にレーザ
ービームの幅を変えることができ、チャネル形成領域、
さらにはＴＦＴの活性層のレイアウトにおける制約を小
さくすることができる。なおレーザービームの幅とは、
走査方向と垂直な方向におけるレーザービームの長さを
意味する。

【００２８】また複数のレーザー発振装置から発振され
たレーザー光を合成することで得られた１つのレーザー
ビームを、レーザー結晶化に用いても良い。上記構成に
より、各レーザー光のエネルギー密度の弱い部分を補い
合うことができる。

【００２９】また半導体膜を成膜した後、大気に曝さな
いように（例えば希ガス、窒素、酸素等の特定されたガ
ス雰囲気または減圧雰囲気にする）レーザー光の照射を
行い、半導体膜を結晶化させても良い。上記構成によ
り、クリーンルーム内における分子レベルでの汚染物
質、例えば空気の清浄度を高めるためのフィルター内に
含まれるボロン等が、レーザー光による結晶化の際に半
導体膜に混入するのを防ぐことができる。

【００３０】

【発明の実施の形態】次に、本発明の半導体装置の作製
方法について説明する。

【００３１】まず、最下層のマルチチャネル型ＴＦＴの
活性層を形成する。本発明では、互いに分離した複数の
チャネル形成領域を有する単結晶半導体膜を、最下層の
ＴＦＴの活性層として用いる。単結晶シリコン層を形成
したＳＯＩ（Silicon On Insulators）基板には、その
構造や作製方法によっていくつかの種類が知られている
が、代表的には、ＳＩＭＯＸ（Separation by Implante
d Oxygen）、ＥＬＴＲＡＮ（Epitaxial Layer Transfe
r：キャノン社の登録商標）、Smart-Cut（SOITEC社の登
録商標）などを使用することができる。勿論、その他の
ＳＯＩ基板を使用することも可能である。ここではＳＩ
ＭＯＸを用いたＳＯＩ基板を例に挙げて説明する。

【００３２】まず図１（Ａ）に示すように、単結晶シリ
コン基板１０１を用意する。そして、この単結晶シリコ
ン基板１０１中に酸素イオンの注入を行う。この工程は
公知のＳＩＭＯＸ技術と同じである。ここでは酸素イオ
ンの注入をイオンドーピング法を用いて行い、ドーズ量
を１×１０¹⁸／ｃｍ²とした。加速電圧は、埋め込み酸
化珪素膜の形成位置（深さ位置）に従って決定する。

【００３３】なお、図１（Ａ）は、図２（Ａ）のＡ−
Ａ’における断面図じ相当する。

【００３４】この酸素イオンの注入工程は基板１０１を
５００℃に加熱した状態で行う。これは、酸素イオンの
注入によって、単結晶結晶シリコン基板１０１の最表面
が損傷し、その結晶性が著しく損なわれることを防ぐた
めである。この加熱は、４００℃〜６００℃程度とする
ことが好ましい。

【００３５】酸素イオンの注入により、１０２で示され
る酸化イオン注入層が単結晶シリコン基板１０１中に形
成される。この状態では、酸素イオン注入層１０２は安
定なＳｉＯ₂ となっていない。即ち、結合状態が不安定
なＳｉ−Ｏ化合物が高い割合で含まれている。当然、こ
の状態では酸素イオン注入層は高い欠陥密度を有してい
る。

【００３６】また、この図１（Ａ）に示す状態において
は、１０３で示される領域（単結晶シコン基板１０１の
最表面）が残存シリコン層となる。注入条件を慎重に設
定しないと、この残存シリコン層１０３の結晶性が損な
われてしまうので注意が必要である。

【００３７】次に非酸化性雰囲気（ここでは窒素雰囲
気）中で１１５０℃の加熱処理を行い、酸素イオン注入
層１０２を４０００Å厚の酸化珪素膜１０４に変成す
る。この状態で一応、絶縁膜である酸化珪素膜１０４上
に単結晶である残存シリコン層１０３が形成された状態
を得る。この状態は、従来から公知のＳＩＭＯＸ構造と
呼ばれる状態に対応する。そして、残存シリコン層１０
３をパターニングすることで、活性層として用いるアイ
ランド１０５が形成される（図１（Ｂ））。

【００３８】アイランド１０５は、複数のチャネル形成
領域となる部分が互いに分離している。なお、図１
（Ｂ）は、図２（Ｂ）のＡ−Ａ’における断面図に相当
する。

【００３９】該アイランドを用いることで最下層のＴＦ
Ｔを作製することができる。なおＴＦＴの構造及びその
作製方法は様々である。本実施の形態では、図１（Ｃ）
に示すように、アイランド１０５上にゲート絶縁膜１０
６を成膜し、ゲート絶縁膜１０６上にゲート電極１０７
を形成する。なお、図１（Ｃ）は、図２（Ｃ）のＡ−
Ａ’における断面図に相当し、図３（Ａ）は図２（Ｃ）
のＢ−Ｂ’における断面図に相当し、図３（Ｂ）は図２
（Ｃ）のＣ−Ｃ’における断面図に相当する。

【００４０】ゲート電極１０７はゲート絶縁膜１０６を
間に介して、アイランド１０５が有するチャネル形成領
域１０８と重なっている。チャネル形成領域１０８は、
アイランド１０５が有する不純物領域１０９、１１０に
挟まれている。

【００４１】そして、アイランド１０５、ゲート絶縁膜
１０６及びゲート電極１０７を覆って、第１の層間絶縁
膜１０８が形成される。なお図１（Ｃ）では、ＴＦＴの
構造を明確にするために、ゲート絶縁膜１０６及び第１
の層間絶縁膜１０８は省略して示した。そして、第１の
層間絶縁膜１０８に形成されたコンタクトホールを介し
て、不純物領域１０５、１０６に接続される配線１０
９、１１０を第１の層間絶縁膜１０８上に形成した。

【００４２】以上までの工程で、最下層における半導体
素子の作製工程が終了する。

【００４３】なお、チャネル幅方向における、各チャネ
ル形成領域の幅Ｗｓとその厚さＷｔの値は、設計者が適
宜設定することができる。図４（Ａ）にチャネル形成領
域１０８のチャネル形成領域の厚さＷｔがチャネル幅Ｗ
ｓよりも小さい場合を示す。また逆に、図４（Ｂ）にチ
ャネル形成領域１０８のチャネル形成領域の厚さＷｔが
チャネル幅Ｗｓよりも大きい場合を示す。チャネル形成
領域をレイアウトすることができる領域の面積が限られ
ている場合、図４（Ｂ）に示した場合の方が、チャネル
形成領域において、ゲート電極とゲート絶縁膜を間に挟
んで重なる面積が広くなるので、オン電流を大きくする
ことができる。また、図４（Ａ）に示した場合の方が、
後に形成されるゲート絶縁膜やゲート電極の成膜の際の
膜切れを防ぐことができる。

【００４４】次に、図５（Ａ）、図５（Ｂ）に示すよう
に、第１の層間絶縁膜１０８上に配線１０９、１１０を
覆って、第２の層間絶縁膜１１１を形成する。なお、図
５（Ｂ）は、図５（Ａ）のＡ−Ａ’における断面図に相
当する。第２の層間絶縁膜は、無機の絶縁膜であっても
有機の絶縁膜であっても良い。本実施例では酸化窒化珪
素などに、後の工程において照射されるレーザー光を吸
収するような物質、例えば有色の顔料やカーボンを混入
したものを用いる。

【００４５】なお、第２の層間絶縁膜１１１の表面の歪
がそのまま後に形成される下地膜の形状に影響を与える
ことになる。下地膜の歪は後に形成される半導体膜をレ
ーザー光により結晶化したときに、結晶性の均一性を乱
す原因になるので、第２の層間絶縁膜１１１が無機の絶
縁膜で形成されている場合、表面を、その歪の差が１０
ｎｍ以下に抑えられるように化学的機械的研磨法（ＣＭ
Ｐ法）を用いて研磨しておくと良い。

【００４６】次に、２層目における半導体素子の作製工
程について説明する。

【００４７】まず、第２の層間絶縁膜１１１上に、絶縁
膜からなる第１の下地膜１２１を形成する。そして、第
１の下地膜１２１上に矩形状の絶縁膜からなる第２の下
地膜１２２が形成され、第１及び第２の下地膜１２１、
１２２を覆うように、第３の下地膜１２３が形成されて
いる。本実施の形態では、第１の下地膜１２１として窒
化珪素を用い、第２の下地膜として酸化珪素を用い、第
３の絶縁膜として酸化珪素膜を用いた。なお第１乃至第
３の下地膜の材料はこれに限定されず、後の工程におけ
る熱処理に耐え得る材料で、なおかつ後に形成される半
導体膜に、ＴＦＴの特性に悪影響を与えうるアルカリ金
属が混入するのを防ぐことができ、凹凸を形成すること
ができる絶縁膜であれば良い。なおこの凹凸の形成の仕
方については、後段において詳しく説明する。また、こ
れらの他の絶縁膜を用いても良い。また２つ以上の膜の
積層構造であってもよい。本実施例では下地膜１２０の
凸部１２４が、矩形状の第２の絶縁膜１２２と、第３の
絶縁膜１２３のうち第２の絶縁膜１２２に接している部
分と、で構成されている。

【００４８】なお、凸部１２４の形状及びそのサイズつ
いては、設計者が適宜設定することができるが、後に形
成される半導体膜が凸部のエッジ近傍において膜切れを
起こさない程度の厚さに設定する必要がある。本実施の
形態では凸部の高さを０．１〜１μｍ程度にする。

【００４９】そして図５（Ａ）、図５（Ｂ）では第１乃
至第３の下地膜を区別して示しているが、単一の層から
なる絶縁膜で下地膜を形成していても良いし、３層以外
の複数の絶縁膜で形成していても良い。ここでは３つの
下地膜を合わせて下地膜１２０と総称しする。

【００５０】このとき、下地膜１２０と同時に、下地膜
の一部を利用してマーカーを形成するようにしても良
い。

【００５１】次に、下地膜１２０を覆うように、非晶質
半導体膜１２５を形成する。非晶質半導体膜１２５は、
公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶ
Ｄ法等）により成膜することができる。なお、本実施の
形態では非晶質半導体膜を用いたが、微結晶半導体膜、
結晶質半導体膜であっても良い。また珪素だけではなく
シリコンゲルマニウムを用いるようにしても良い。ま
た、第３の下地膜１２３を成膜した後、大気開放せずに
連続的に成膜することで、半導体膜と下地膜との間に不
純物が混入するのを防ぐことができる。

【００５２】次に、図６（Ａ）に示すように、非晶質半
導体膜１２５にレーザー光を照射する。なお、図６
（Ｂ）は、図６（Ａ）の破線Ａ−Ａ’における断面図に
相当する。このとき、レーザー光の走査方向は、後に形
成されるチャネル形成領域においてキャリアが移動する
方向と同じ方向に揃える。本実施の形態では、白抜きの
矢印で示したように、走査方向を矩形の凸部１２４の長
手方向に揃えてレーザー光を照射した。レーザー光の照
射により、非晶質半導体膜１２５は一次的に溶融し、白
抜きの矢印で示したように、凸部の上部から凹部に向か
ってその体積が移動する。そして表面が平坦化され、な
おかつ結晶性が高められた結晶質半導体膜１２６が形成
される。レーザー光のエネルギー密度は、レーザービー
ムのエッジの近傍において低くなっており、そのためエ
ッジの近傍は結晶粒が小さく、結晶の粒界に沿って突起
した部分（リッジ）が出現する。そのため、レーザー光
のレーザービームの軌跡のエッジと、チャネル形成領域
となる部分または非晶質半導体膜１２５の凹部上に位置
する部分とが重ならないように照射する。

【００５３】本発明では公知のレーザーを用いることが
できる。レーザー光は連続発振であることが望ましい
が、パルス発振であってもある程度本発明の効果を得る
ことができると考えられる。レーザーは、気体レーザー
もしくは固体レーザーを用いることができる。気体レー
ザーとして、エキシマレーザー、Ａｒレーザー、Ｋｒレ
ーザーなどがあり、固体レーザーとして、ＹＡＧレーザ
ー、ＹＶＯ₄レーザー、ＹＬＦレーザー、ＹＡｌＯ₃レー
ザー、ガラスレーザー、ルビーレーザー、アレキサンド
ライドレーザー、Ｔｉ：サファイアレーザーなどが挙げ
られる。固体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈ
ｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡ
Ｇ、ＹＶＯ₄、ＹＬＦ、ＹＡｌＯ₃などの結晶を使ったレ
ーザーが適用される。当該レーザーの基本波はドーピン
グする材料によって異なり、１μｍ前後の基本波を有す
るレーザー光が得られる。基本波に対する高調波は、非
線形光学素子を用いることで得ることができる。

【００５４】またさらに、固体レーザーから発せられら
た赤外レーザー光を非線形光学素子でグリーンレーザー
光に変換後、さらに別の非線形光学素子によって得られ
る紫外レーザー光を用いることもできる。

【００５５】結晶質半導体膜１２６は、レーザー光の照
射による体積移動により、下地膜１２０の凹部上におい
て膜厚が厚くなり、逆に凸部１２４上において膜厚が薄
くなっている。そのため応力によって凸部上に粒界１４
９が発生しやすく、逆に凹部上においては結晶性の良い
状態が得られる。なお、凹部上において結晶質半導体膜
１２６が必ずしも粒界を含まないわけではない。しか
し、たとえ粒界が存在したとしても結晶粒が大きいの
で、結晶性は比較的優れたものとなっている。

【００５６】なお、半導体膜の結晶化に際し、レーザー
光の照射の工程と、触媒を用いて半導体膜を結晶化させ
る工程とを組み合わせていても良い。触媒元素を用いる
場合、特開平７−１３０６５２号公報、特開平８−７８
３２９号公報で開示された技術を用いることができる。

【００５７】次に、図７（Ａ）に示すように結晶質半導
体膜１２６をパターニングすることで、サブアイランド
１２７を形成する。なお、図７（Ｂ）は、図７（Ａ）の
破線Ａ−Ａ’における断面図に相当する。サブアイラン
ド１２７は、凸部１２４間に形成される凹部上にその一
部が存在する。目的とするマルチチャネル型ＴＦＴのチ
ャネル形成領域は、結晶質半導体膜１２６の凹部上に位
置する部分を用いて形成されるので、そのチャネル形成
領域の数、チャネル長、チャネル幅を考慮して、サブア
イランド１２７と凸部１２４との位置関係を定めること
が肝要である。

【００５８】次に、図８（Ａ）に示すように、サブアイ
ランド１２７の表面をエッチングしていき、下地膜１２
０の凸部１２４上面を露出させる。なお、図８（Ｂ）
は、図８（Ａ）の破線Ａ−Ａ’における断面図に相当す
る。本実施の形態では、第３の下地膜１２３の凸部上面
を露出させるように、サブアイランド１２７をエッチン
グし、下地膜１２０の凹部に一部に半導体膜が残るよう
にする。サブアイランド１２７の上面からの除去は、ど
のような方法を用いて行っても良く、例えばエッチング
により行っても良いし、ＣＭＰ法により行っても良い。

【００５９】このサブアイランド１２７の上面からの除
去により、凸部１２４上の粒界が存在する部分が除去さ
れ、凸部１２４間に相当する凹部の上には、後にチャネ
ル形成領域となる結晶性の良い半導体膜が残される。そ
して、図８（Ａ）、（Ｂ）に示すような、チャネル形成
領域の部分のみ分離したスリット状のアイランド１２８
が形成される。なお、ソース領域またはドレイン領域と
なる部分はチャネル形成領域ほど半導体膜の結晶性によ
るＴＦＴの特性への影響が大きくない。そのため、ソー
ス領域またはドレイン領域となる部分が、チャネル形成
領域となる部分に比べて結晶性が芳しくなくても然程問
題にはならない。

【００６０】次に、図９（Ａ）に示すように、下地膜１
２０の凸部１２４の一部を除去し、アイランド１２８の
チャネル形成領域となる部分を露出する。なお、図９
（Ｂ）は、図９（Ａ）の破線Ａ−Ａ’における断面図に
相当する。この凸部１２４の除去は、ドライエッチング
でもウェットエッチングでも良く、その他の方法を用い
ていても良い。エッチングに際し、アイランド１２８の
一部が除去されることもあり得る。

【００６１】そして、アイランド１２８の下に位置する
第３の絶縁膜１２３の一部を第４の絶縁膜１２９とす
る。

【００６２】なお、下地膜１２０と、アイランド１２８
とは、エッチングの際に選択比が取れる材料であること
が重要である。例えば、本実施の形態のように下地膜１
２２、１２３に酸化珪素を用いている場合、ＣＨＦ₃、
ＣＦ₃ガスを用いたドライエッチングか、またはフッ酸
系のエッチャントを用いたウェットエッチングを用いる
のが好ましい。ドライエッチングを用いた場合、アイラ
ンド１２８の下に位置する下地膜が回り込みによりエッ
チングされることなく、なおかつ半導体膜の側面をテー
パー形状にすることができる。半導体膜の側面がテーパ
ー形状だと、後の工程において形成される絶縁膜やゲー
ト電極が膜切れを起こすのを防ぐことができる。またウ
ェットエッチングを用いた場合、半導体膜の上面がエッ
チングされることなく下地膜の凸部を除去することがで
きる。

【００６３】なお、凸部１２４が完全に除去されずに、
チャネル形成領域と一部が接する状態で残っていても良
い。また、下地膜１２０のうち、凸部１２４以外の部分
も多少エッチングされることも有り得る。また、凸部１
２４のうち、後に形成されるチャネル形成領域となる部
分と接していない部分も除去するようにしても良いし、
凸部１２４を全て除去するようにしても良い。本実施例
では、凸部１２４を一部除去することで、第４の下地膜
１２９が形成される。

【００６４】上述した一連の工程によって得られたアイ
ランドをＴＦＴの活性層として用いる。なお、本発明は
必ずしも以下の工程及び構造に限定されるわけではな
い。互いに分離した複数のチャネル形成領域を有するＴ
ＦＴの作製工程及びその具体的な構造は様々である。

【００６５】次に、図１０（Ａ）に示すように、アイラ
ンド１２８を用いてＴＦＴを作製する。図１０（Ｂ）
は、図１０（Ａ）の破線Ａ−Ａ’における断面図に相当
し、図１０（Ｃ）は、図１０（Ａ）の破線Ｂ−Ｂ’にお
ける断面図に相当し、図１１（Ａ）は、図１０（Ａ）の
破線Ｃ−Ｃ’における断面図に相当し、図１１（Ｂ）
は、図１０（Ａ）の破線Ｄ−Ｄ’における断面図に相当
する。ただし、図１０、図１１においては、第２の層間
絶縁膜１１１以下は省略して示している。

【００６６】アイランド１２８が有するチャネル形成領
域１３０は、ゲート絶縁膜１３１を間に挟んでゲート電
極１３２と重なっている。またチャネル形成領域１３０
は、同じくアイランド１２８が有する２つの不純物領域
１３３に挟まれている。なお、２つの不純物領域１３３
はソース領域又はドレイン領域として機能する。

【００６７】そして、アイランド１２８、ゲート絶縁膜
１３１及びゲート電極１３２を覆って、第３の層間絶縁
膜１３４が形成されている。そして第３の層間絶縁膜１
３４を覆って、第４の層間絶縁膜１３５が形成されてい
る。なお、第３の層間絶縁膜１３４は無機の絶縁膜であ
り、第４の層間絶縁膜１３５が有する炭素等の不純物が
アイランド１２８に入るのを防ぐことができる。また第
４の層間絶縁膜１３５は有機樹脂膜であり、後に形成さ
れる配線が断線されないように、表面を平坦化する効果
がある。

【００６８】そして、ゲート絶縁膜１３１、第３の層間
絶縁膜１３４及び第４の層間絶縁膜１３５に形成された
コンタクトホールを介して、不純物領域１３３に接続さ
れた配線１３６が、第４の層間絶縁膜１３５上に形成さ
れている。

【００６９】上記作製工程によって、互いに分離した複
数のチャネル形成領域を有するＴＦＴが完成する。各チ
ャネル形成領域の側面と上面とが、ゲート絶縁膜を間に
挟んでゲート電極と重なるような構成にすることで、ゲ
ート絶縁膜を間に挟んでゲート電極と重なるチャネル形
成領域の面積を、チャネル幅の長さの割りに大きくする
ことができ、オン電流を大きくすることができる。

【００７０】本発明においてチャネル形成領域の数は４
つに限定されず、１つまたは４以外の数のチャネル形成
領域を有していても良い。

【００７１】またソース領域またはドレイン領域となる
不純物領域と、チャネル形成領域との間にＬＤＤ領域や
オフセット領域を有していてもよい。ＬＤＤ領域やオフ
セット領域は、互いに分離していても良いし、ソース又
はドレイン領域と同様に、複数のチャネル形成領域で共
有していても良い。

【００７２】なお、上記工程において、レーザー光の照
射後または結晶質半導体膜を下地膜の凸部が露出する程
度にエッチングした後において、５００〜６００℃で１
分から６０分程度加熱することで、半導体膜内において
生じている応力を緩和することができる。

【００７３】また、３層目の半導体素子を形成する場
合、再び第２の層間絶縁膜１１１のような、レーザー光
を遮ることができる絶縁性の平坦化膜を形成し、２層目
と同様の作製工程を用いて、アイランドを形成し、半導
体素子を作製する。

【００７４】なお、最下層の半導体素子と、上層の半導
体素子との電気的な接続は、ダマシンプロセス等によっ
て作製された配線（プラグ）によって行なう。図１２
（Ａ）に、最下層の半導体素子７００と、２層目の半導
体素子７０１とをプラグ７０３で電気的に接続している
図を示す。７０４は第２の層間絶縁膜であり、７０５は
２層目の下地膜であり、７０６は第３及び第４の層間絶
縁膜である。

【００７５】本発明の三次元回路素子で、例えばＬＳＩ
を用いたＣＰＵ、各種ロジック回路の記憶素子（例えば
ＳＲＡＭ）、カウンタ回路、分周回路ロジック等を形成
することができる。このように三次元化された半導体装
置は高集積化が可能であり、また各素子間を電気的に接
続する配線を短くすることができるので、配線の容量に
よる信号の遅延を防ぎ、より高速な動作が可能になる。

【００７６】なお本発明を用いたＴＦＴは、第４回新機
能素子技術シンポジウム予稿集、１９８５年７月ｐ２０
５．に記載されている、ＣＡＭ、ＲＡＭ共存チップにも
用いることができる。図１２（Ｂ）は、メモリ（ＲＡ
Ｍ）に対応するプロセッサを配置した連想メモリ（ＣＡ
Ｍ）と、ＲＡＭの共存チップ化を図ったモデルである。
第１層目はワード処理系の回路が形成された層であり、
第２層目は３層目のＲＡＭに対応したプロセッサが各種
論理回路によって形成された層であり、第３層目はＲＡ
Ｍセルが形成された層である。第２層目のプロセッサと
３層目のＲＡＭセルとによって連想メモリ（ＣＡＭ）が
形成される。さらに、第４層目はデータ用のＲＡＭ（デ
ータＲＡＭ）であり、２層目及び３層目で形成される連
想メモリと共存している。

【００７７】このように、本発明の三次元回路素子は、
様々な半導体装置に応用することが可能である。

【００７８】また、凸部１２４を除去せずに、ＴＦＴを
作製しても良い。図１３（Ａ）に、図８（Ａ）で得られ
たアイランド１２８を用いて作製したＴＦＴの上面図を
示す。なお図１３（Ｂ）は図１３（Ａ）のＡ−Ａ’にお
ける断面図に相当し、図１３（Ｃ）は図１３（Ａ）のＢ
−Ｂ’における断面図に相当する。

【００７９】アイランド１２８が有するチャネル形成領
域６１３０は、ゲート絶縁膜６１３１を間に挟んでゲー
ト電極６１３２と重なっている。またチャネル形成領域
６１３０は、同じくアイランド１２８が有する２つの不
純物領域６１３３に挟まれている。なお、２つの不純物
領域６１３３はソース領域又はドレイン領域として機能
する。

【００８０】そして、アイランド１２８、ゲート絶縁膜
６１３１及びゲート電極６１３２を覆って、第３の層間
絶縁膜６１３４が形成されている。そして第３の層間絶
縁膜６１３４を覆って、第４の層間絶縁膜６１３５が形
成されている。なお、第３の層間絶縁膜６１３４は無機
の絶縁膜であり、第４の層間絶縁膜６１３５が有する炭
素等の不純物がアイランド１２８に入るのを防ぐことが
できる。また第４の層間絶縁膜６１３５は有機樹脂膜で
あり、後に形成される配線が断線されないように、表面
を平坦化する効果がある。

【００８１】そして、ゲート絶縁膜６１３１、第３の層
間絶縁膜６１３４及び第４の層間絶縁膜６１３５に形成
されたコンタクトホールを介して、不純物領域６１３３
に接続された配線６１３６が、第４の層間絶縁膜６１３
５上に形成されている。このような構成にすることで、
ＴＦＴを駆動させることで発生した熱を効率的に放熱す
ることができる。

【００８２】また、最下層に形成されるＴＦＴも、その
チャネル形成領域の厚さＷｔとチャネル幅Ｗｓを設計者
が適宜設定することができる。図２７（Ａ）に、ゲート
電極を作製した時点での、最下層に形成されたＴＦＴの
斜視図を示す。図２７（Ａ）のＡ−Ａ’における断面図
が図２７（Ｂ）に相当する。図２７（Ａ）に示したＴＦ
Ｔは、アイランド７７０に接してゲート絶縁膜７７１が
形成されており、ゲート絶縁膜７７１に接してゲート電
極７７２が形成されている。ゲート電極７７２はアイラ
ンド７７０が有するチャネル形成領域７７３と、ゲート
絶縁膜７７１を間に挟んで重なっている。図２７に示し
たＴＦＴは、チャネル幅Ｗｓが０．０５〜０．２μｍで
あり、チャネル形成領域の厚さＷｔは２〜５μm程度で
ある。このようにチャネル幅Ｗｓ対して厚さＷｔを１０
倍以上とすることで、チャネル形成領域における空乏層
がチャネル形成領域の両側面の破線７７４に示す領域に
形成することができる。

【００８３】このように本発明では、絶縁膜の凹部上に
位置する半導体膜を、ＴＦＴの活性層として積極的に用
いることで、ＴＦＴのチャネル形成領域に粒界が形成さ
れるのを防ぐことができ、粒界によってＴＦＴの移動度
が著しく低下したり、オン電流が低減したり、オフ電流
が増加したりするのを防ぐことができ、ＴＦＴの特性の
バラツキを抑えることができる。

【００８４】また三次元回路素子において、上層のみな
らず最下層にもマルチチャネル型ＴＦＴを用いること
で、各半導体素子から発せられる熱を効率的に逃がすこ
とができ、チップ温度が上昇し、熱雑音が発生するのを
防ぐことができる。

【００８５】

【実施例】以下、本発明の実施例について説明する。

【００８６】（実施例１）本実施例では、最下層にレベ
ルシフタを、２層目にインバーターとアナログスイッチ
を有する、本発明の三次元回路素子について説明する。

【００８７】図１４に示す本発明の三次元回路素子は、
最下層にレベルシフタ７５０が形成されている。このレ
ベルシフタ７５０を構成するＴＦＴは、７５３に示すよ
うな、ソース領域またはドレイン領域となる２つの不純
物領域と、単結晶からなる複数のチャネル形成領域とを
有している。そして、該複数のチャネル形成領域は、互
いにゲート絶縁膜及びゲート電極を間に挟んで分離して
いる。なお、Ｖｉｎはレベルシフタに入力された信号で
あり、ＶｉｎｂはＶｉｎの極性を反転させた信号であ
る。

【００８８】入力されたＶｉｎは、その電圧の振幅の幅
を変えられて、２層目のインバーター７５１及びアナロ
グスイッチ７５２に入力される。

【００８９】２層目のインバーター７５１及びアナログ
スイッチ７５２を構成するＴＦＴは、７５４に示すよう
に、ソース領域またはドレイン領域となる２つの不純物
領域と、レーザー光で結晶化された結晶質半導体膜から
なる複数のチャネル形成領域を有しいる。そして、該複
数のチャネル形成領域は、互いにゲート絶縁膜及びゲー
ト電極を間に挟んで分離している。また、ＴＦＴ７５４
は凸部を有する下地膜上に形成されているが、該凸部
は、ソース領域またはドレイン領域となる２つの不純物
領域と、複数のチャネル形成領域とで囲まれている領域
の一部に存在している。

【００９０】レベルシフタ７５０からインバーター７５
１に入力された信号は、その極性が反転されてアナログ
スイッチ７５２に入力される。アナログスイッチ７５２
では、インバーター７５１から入力された信号とレベル
シフタ７５０から入力された反転された信号とに同期し
て、入力された信号Ｉｎをサンプリングし、出力の信号
Ｏｕｔを生成する。

【００９１】なお本実施例で示した三次元回路素子はほ
んの一例であり、その他の回路を形成することは無論可
能である。

【００９２】（実施例２）スマートカット法とは、水素
イオン注入により形成された微小ボイドの熱処理による
成長を利用してＳｉ基板を劈開する方法であり、フラン
スのSOITEC社から提案され、貼り合わせＳＯＩ基板の作
製に応用されている。本実施例では、スマートカット法
を用いてＳＯＩ基板を形成し、該ＳＯＩ基板を用いて最
下層のアイランドを形成する例について説明する。

【００９３】

【００９４】スマートカット法（1996年、フランスのSO
ITEC社が発表）とは貼り合わせＳＯＩ技術の一つであ
り、水素脆化を積極的に利用するものである。ここでス
マートカット法の簡単な手順を図２に説明する。

【００９５】まず、ボンドウェハ２０１を熱酸化するこ
とで熱酸化膜２０２を形成し、その後、イオンインプラ
ンテーション法により水素イオン（Ｈ^(+ )）を添加す
る。水素イオンの添加工程によってボンドウェハ２０１
内には、水素で終端された微小な空洞（micro cavity）
２０３が形成される。本明細書では、この微小な空洞２
０３を水素打ち込み層と呼ぶことにする。（図２
（Ａ））

【００９６】次に、上記処理を終えたボンドウェハ２０
１と、後に薄膜の支持基板となるベースウェハ２０４と
を室温で貼り合わせ、500 ℃程度の加熱処理を施す。こ
の加熱処理によって上述の水素打ち込み層では水素脆化
が生じ、水素脆化による破断層２０５が形成される。
（図２（Ｂ））

【００９７】こうして水素脆化によ破断層２０５が形成
されると単結晶シリコン薄膜２０６のみを残して容易に
ボンドウェハ２０１が剥がれる。（図２（Ｃ））

【００９８】従って、ベースウェハ２０４上には下地と
なる熱酸化膜２０２と単結晶シリコン薄膜２０６が形成
される。なお、この時の単結晶シリコン薄膜２０６の膜
厚は図２（Ａ）における熱酸化膜２０２の膜厚と水素イ
オン注入の打ち込み深さによって決定される。

【００９９】こうして図２（Ｃ）の状態が得られたら、
10nmオーダーの浅い研摩（タッチポリッシュ）を行い、
さらに1000〜1100℃程度の温度で２時間ぐらいの加熱処
理を行って結合力の強い単結晶シリコン薄膜２０７を得
る。（図２（Ｄ））

【０１００】以上の様に、スマートカット法は非常に簡
易な手段で単結晶シリコン薄膜を得られるという利点を
有している。また、これまでの貼り合わせＳＯＩ基板ほ
ど単結晶シリコン層の膜厚が研摩精度に影響されないの
で、非常に膜厚の均一性が高い。

【０１０１】また、最近ではこのスマートカット法を利
用して合成石英の上に単結晶シリコン薄膜を形成する試
みもなされている。（阿部孝夫：第24回アモルファス物
質の物性と応用セミナーテキスト，p.25-32,1997）

【０１０２】しかしながら、この報告によると合成石英
とシリコンウェハ（ボンドウェハ）とを貼り合わせると
熱膨張係数の差が大きいため300 ℃程度の加熱で破壊が
起こる。従って、同報告ではボンドウェハを200 ℃前後
で貼り合わせた後、50μｍまで平面研摩（またはエッチ
ング）して、その後で500 ℃の加熱処理を施して貼り合
わせを完了している。まず、図１５（Ａ）に示すよう
に、単結晶シリコン基板７６０を熱酸化することで熱酸
化膜７６１を形成する。次に、図１５（Ｂ）に示すよう
に水素イオンを注入する。水素イオンのドーズ量は、３
×１０¹⁶〜１×１０¹⁷ｃｍ^-2が一般的である。水素イオ
ンの注入により、水素のピーク濃度付近に微小ボイド
（void）７６２が形成される。微小ボイドは大きさ〜２
０ｎｍ、厚さが〜１ｎｍのものが大多数である。

【０１０３】次に、図１５（Ｃ）に示すように、アイラ
ンドの支持基板となる基板７６３を貼り合わせる。そし
て、５００℃程度の加熱処理を施す。この加熱処理によ
って上述の微小ボイドが成長してサイズが増加する。こ
の微小ボイドのサイズの増加と、残留ストレスとによっ
て、単結晶シリコン基板７６０が劈開（スマートカッ
ト）される。スマートカットが起こる深さはイオン注入
された水素のピーク濃度付近である。このスマートカッ
トにより、熱酸化膜７６１の一部７６１ａと、単結晶シ
リコン基板の一部７６０ａが基板７６３上に残留する
（図１５（Ｄ））。

【０１０４】こうして図１５（Ｄ）の状態が得られた
ら、単結晶シリコン基板の一部７６０ａの表面に１０ｎ
ｍオーダーの浅い研摩（タッチポリッシュ）を行い、さ
らに１０００〜１１００℃程度の温度で２時間ぐらいの
加熱処理を行う。

【０１０５】そして、熱酸化膜７６１の一部７６１ａ
と、単結晶シリコン基板の一部７６０ａをパターニング
し、熱酸化膜７６１の一部７６１ａから形成された絶縁
膜７６４上に、互いに分離した複数のチャネル形成領域
となる領域を有するアイランド７６５を単結晶シリコン
基板の一部７６０ａから形成した。

【０１０６】以上の様に、スマートカット法は非常に簡
易な手段で単結晶からなるアイランドを得られるという
利点を有している。また、これまでの貼り合わせＳＯＩ
基板ほどアイランドの膜厚が研摩精度に影響されないの
で、非常に膜厚の均一性が高い。

【０１０７】本実施例は、実施例１と組み合わせて実施
することが可能である。

【０１０８】（実施例３）本実施例では、実施の形態と
は工程順序が異なる、アイランドの作製方法について説
明する。なお、各工程の詳しい説明については、実施の
形態を参照する。

【０１０９】図１６（Ａ）に示すように、まず矩形状の
凸部３０１を有する下地膜を第２の層間絶縁膜上に形成
し、該下地膜上に非晶質半導体膜３０２を形成する。次
に、該非晶質半導体膜３０２にレーザー光を照射し、結
晶質半導体膜３０３を形成する（図１６（Ｂ））。

【０１１０】次に、結晶質半導体膜３０３を、凸部３０
１の上面が露出する程度まで、その表面から一部を除去
していく。なお、本実施例ではエッチングを用いて除去
を行い、除去後の結晶質半導体膜をここでは結晶質半導
体膜（エッチング後）３０４とする（図１６（Ｃ））。

【０１１１】次に、結晶質半導体膜（エッチング後）３
０４をパターニングし、アイランド３０５を形成する
（図１６（Ｄ））。そして、アイランド３０５のチャネ
ル形成領域となる部分を露出するように、凸部３０１の
一部または全てを除去する。なお、本実施例ではエッチ
ングを用いて凸部３０１の一部のみを除去し、凸部（エ
ッチング後）３０６を形成した（図１６（Ｅ））。

【０１１２】なお、上記工程において、レーザー光の照
射後、結晶質半導体膜を下地膜の凸部が露出する程度に
エッチングした後またはアイランドを形成した後におい
て、５００〜６００℃で１分から６０分程度加熱するこ
とで、半導体膜内において生じている応力を緩和するこ
とができる。

【０１１３】上記工程によって、アイランドを形成する
前に、結晶質半導体膜を下地膜の凸部が露出する程度に
エッチングすることで、アイランドの端部及び側面が一
部エッチングによって除去されてしまうのを防ぐことが
できる。

【０１１４】本実施例は、実施例１または２と組み合わ
せて実施することが可能である。

【０１１５】（実施例４）本実施例では、実施の形態、
実施例１とは工程順序が異なる、アイランドの作製方法
について説明する。なお、各工程の詳しい説明について
は、実施例１を参照する。

【０１１６】図１６（Ａ）に示すように、まず矩形状の
凸部３１１を有する下地膜を第２の層間絶縁膜上に形成
し、該下地膜上に非晶質半導体膜３１２を形成する。

【０１１７】次に、結晶質半導体膜（エッチング後）３
１４をパターニングし、サブアイランド３１３を形成す
る（図１６（Ｂ））。

【０１１８】次に、該サブアイランド３１３にレーザー
光を照射し、結晶化させる。本実施例では結晶化後のサ
ブアイランドをサブアイランド（結晶化後）３１４とす
る（図１６（Ｃ））。

【０１１９】次に、サブアイランド（結晶化後）３１４
を、凸部３１１の上面が露出する程度まで、その表面か
ら一部を除去していく。なお、本実施例ではエッチング
を用いて除去を行い、アイランド３１５を形成する（図
１６（Ｄ））。

【０１２０】そして、アイランド３１５のチャネル形成
領域となる部分を露出するように、凸部３１１の一部ま
たは全てを除去する。なお、本実施例ではエッチングを
用いて凸部３１１の一部のみを除去し、凸部（エッチン
グ後）３１６を形成した（図１６（Ｅ））。

【０１２１】なお、上記工程において、レーザー光の照
射後またはアイランドを形成した後において、５００〜
６００℃で１分から６０分程度加熱することで、半導体
膜内において生じている応力を緩和することができる。

【０１２２】本実施例は、実施例１〜３と自由に組み合
わせて実施することが可能である。

【０１２３】（実施例５）本実施例では、凹凸を有する
下地膜の形成の仕方について説明する。

【０１２４】まず、図１８（Ａ）に示すように、第２の
層間絶縁膜２５０上に絶縁膜からなる第１の下地膜２５
１を成膜する。第１の下地膜２５１は本実施例では酸化
窒化珪素を用いるがこれに限定されず、第２の下地膜と
エッチングにおける選択比が大きい絶縁膜であれば良
い。本実施例では第１の下地膜２５１をＣＶＤ装置でＳ
ｉＨ₄とＮ₂Ｏを用いて５０〜２００ｎｍの厚さになるよ
うに形成した。なお第１の下地膜は単層であっても、複
数の絶縁膜を積層した構造であってもよい。

【０１２５】次に、図１８（Ｂ）に示すように、第１の
下地膜２５１に接するように絶縁膜からなる第２の下地
膜２５２を形成する。第２の下地膜２５２は後の工程に
おいてパターニングし、凹凸を形成したときに、その後
に成膜される半導体膜の表面に凹凸が現れる程度の膜厚
にする必要がある。本実施例では第２の下地膜２５２と
して、プラズマＣＶＤ法を用いて３０ｎｍ〜３００ｎｍ
の酸化珪素を形成する。

【０１２６】次に、図１８（Ｃ）に示すようにマスク２
５３を形成し、第２の下地膜２５２をエッチングする。
なお本実施例では、フッ化水素アンモニウム（ＮＨ₄Ｈ
Ｆ₂）を７．１３％とフッ化アンモニウム（ＮＨ₄Ｆ）を
１５．４％含む混合溶液（ステラケミファ社製、商品名
ＬＡＬ５００）をエッチャントとし、２０℃においてウ
エットエッチングを行う。このエッチングにより、矩形
状の凸部２５４が形成される。本明細書では、第１の下
地膜２５１と凸部２５３とを合わせて１つの下地膜とみ
なす。

【０１２７】なお、第１の下地膜２５１として窒化アル
ミニウム、窒化酸化アルミニウムまたは窒化珪素を用
い、第２の下地膜２５２として酸化珪素膜を用いる場
合、ＲＦスパッタ法を用いて第２の下地膜２５２をパタ
ーニングすることが望ましい。第１の下地膜２５１とし
て窒化アルミニウム、窒化酸化アルミニウムまたは窒化
珪素は熱伝導度が高いので、発生した熱をすばやく拡散
することができ、ＴＦＴの劣化を防ぐことができる。

【０１２８】次に、第１の下地膜２５１と凸部２５３を
覆うように半導体膜を形成する。本実施例では凸部の厚
さが３０ｎｍ〜３００ｎｍであるので、半導体膜の膜厚
を５０〜２００ｎｍとするのが望ましく、ここでは６０
ｎｍとする。なお、半導体膜と下地膜との間に不純物が
混入すると、半導体膜の結晶性に悪影響を与え、作製す
るＴＦＴの特性バラツキやしきい値電圧の変動を増大さ
せる可能性があるため、下地膜と半導体膜とは連続して
成膜するのが望ましい。そこで本実施例では、第１の下
地膜２５１と凸部２５３とからなる下地膜を形成した後
は、酸化珪素膜２５５を薄く該下地膜上に成膜し、その
後大気にさらさないように連続して半導体膜２５６を成
膜する。酸化珪素膜の厚さは設計者が適宜設定すること
ができるが、本実施例では５ｎｍ〜３０ｎｍ程度とし
た。

【０１２９】次に、図１８とは異なる下地膜の形成の仕
方について説明する。まず図１９（Ａ）に示すように第
２の層間絶縁膜２６０上に絶縁膜からなる第１の下地膜
を形成する。第１の下地膜は、酸化珪素膜、窒化珪素
膜、酸化窒化珪素膜などで形成する。

【０１３０】酸化珪素膜を用いる場合には、プラズマＣ
ＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Or
thosilicate：ＴＥＯＳ）とＯ₂とを混合し、反応圧力４
０Pa、基板温度３００〜４００℃とし、高周波（１３．
５６MHz）電力密度０．５〜０．８W/cm²で放電させて形
成することができる。酸化窒化珪素膜を用いる場合に
は、プラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から作
製される酸化窒化珪素膜、またはＳｉＨ₄、Ｎ₂Ｏから作
製される酸化窒化珪素膜で形成すれば良い。この場合の
作製条件は反応圧力２０〜２００Pa、基板温度３００〜
４００℃とし、高周波（６０MHz）電力密度０．１〜
１．０W/cm²で形成することができる。また、ＳｉＨ₄、
Ｎ₂Ｏ、Ｈ₂から作製される酸化窒化水素化珪素膜を適用
しても良い。窒化珪素膜も同様にプラズマＣＶＤ法でＳ
ｉＨ₄、ＮＨ₃から作製することが可能である。

【０１３１】第１の下地膜は２０〜２００nm（好ましく
は３０〜６０nm）の厚さに基板の全面に形成した後、図
１９（Ｂ）に示すように、フォトリソグラフィーの技術
を用いマスク２６２を形成する。そして、エッチングに
より不要な部分を除去して、矩形状の凸部２６３を形成
する。第１の下地膜２６１に対してはフッ素系のガスを
用いたドライエッチング法を用いても良いし、フッ素系
の水溶液を用いたウエットエッチング法を用いても良
い。後者の方法を選択する場合には、例えば、フッ化水
素アンモニウム（ＮＨ₄ＨＦ₂）を７．１３％とフッ化ア
ンモニウム（ＮＨ ₄Ｆ）を１５．４％含む混合溶液（ス
テラケミファ社製、商品名ＬＡＬ５００）でエッチング
すると良い。

【０１３２】次いで、凸部２６２及び第２の層間絶縁膜
２６０を覆うように、絶縁膜からなる第２の下地膜２６
４を形成する。この層は第１の下地膜２６１と同様に酸
化珪素膜、窒化珪素膜、酸化窒化珪素膜などで５０〜３
００nm（好ましくは１００〜２００nm）の厚さに形成す
る。

【０１３３】上記作製工程によって、凸部２６２及び第
２の下地膜２６４からなる下地膜が形成される。なお、
第２の下地膜２６４を形成した後、大気に曝さないよう
に連続して半導体膜を成膜するようにすることで、半導
体膜と下地膜の間に大気中の不純物が混入するのを防ぐ
ことができる。

【０１３４】本実施例は実施例１〜４と自由に組み合わ
せて実施することが可能である。

【０１３５】（実施例６）次に、本発明において用いら
れるレーザー照射装置の構成について、図２０を用いて
説明する。１５１はレーザー発振装置である。図２０で
は４つのレーザー発振装置を用いているが、レーザー照
射装置が有するレーザー発振装置はこの数に限定されな
い。

【０１３６】なお、レーザー発振装置１５１は、チラー
１５２を用いてその温度を一定に保つようにしても良
い。チラー１５２は必ずしも設ける必要はないが、レー
ザー発振装置１５１の温度を一定に保つことで、出力さ
れるレーザー光のエネルギーが温度によってばらつくの
を抑えることができる。

【０１３７】また１５４は光学系であり、レーザー発振
装置１５１から出力された光路を変更したり、そのレー
ザービームの形状を加工したりして、レーザー光を集光
することができる。さらに、図２０のレーザー照射装置
では、光学系１５４によって、複数のレーザー発振装置
１５１から出力されたレーザー光のレーザービームを互
いに一部を重ね合わせることで、合成することができ
る。

【０１３８】なお、レーザー光を一次的に完全に遮蔽す
ることができるＡＯ変調器１５３を、被処理物である基
板１５６とレーザー発振装置１５１との間の光路に設け
ても良い。また、ＡＯ変調器の代わりに、アテニュエイ
ター（光量調整フィルタ）を設けて、レーザー光のエネ
ルギー密度を調整するようにしても良い。

【０１３９】また、被処理物である基板１５６とレーザ
ー発振装置１５１との間の光路に、レーザー発振装置１
５１から出力されたレーザー光のエネルギー密度を測定
する手段（エネルギー密度測定手段）１６５を設け、測
定したエネルギー密度の経時変化をコンピューター１６
０において監視するようにしても良い。この場合、レー
ザー光のエネルギー密度の減衰を補うように、レーザー
発振装置１６０からの出力を高めるようにしても良い。

【０１４０】合成されたレーザービームは、スリット１
５５を介して被処理物である基板１５６に照射される。
スリット１５５は、レーザー光を遮ることが可能であ
り、なおかつレーザー光によって変形または損傷しない
ような材質で形成するのが望ましい。そして、スリット
１５５はスリットの幅が可変であり、該スリットの幅に
よってレーザービームの幅を変更することができる。

【０１４１】なお、スリット１５５を介さない場合の、
レーザー発振装置１５１から発振されるレーザー光の基
板１５６におけるレーザービームの形状は、レーザーの
種類によって異なり、また光学系により成形することも
できる。

【０１４２】基板１５６はステージ１５７上に載置され
ている。図２０では、位置制御手段１５８、１５９が、
被処理物におけるレーザービームの位置を制御する手段
に相当しており、ステージ１５７の位置が、位置制御手
段１５８、１５９によって制御されている。

【０１４３】図２０では、位置制御手段１５８がＸ方向
におけるステージ１５７の位置の制御を行っており、位
置制御手段１５９はＹ方向におけるステージ１５７の位
置制御を行う。

【０１４４】また図２０のレーザー照射装置は、メモリ
等の記憶手段及び中央演算処理装置を兼ね備えたコンピ
ューター１６０を有している。コンピューター１６０
は、レーザー発振装置１５１の発振を制御し、レーザー
光の走査経路を定め、なおかつレーザー光のレーザービ
ームが定められた走査経路にしたがって走査されるよう
に、位置制御手段１５８、１５９を制御し、基板を所定
の位置に移動させることができる。

【０１４５】なお図２０では、レーザービームの位置
を、基板を移動させることで制御しているが、ガルバノ
ミラー等の光学系を用いて移動させるようにしても良い
し、その両方であってもよい。

【０１４６】さらに図２０では、コンピューター１６０
によって、該スリット１５５の幅を制御し、マスクのパ
ターン情報に従ってレーザービームの幅を変更すること
ができる。なおスリットは必ずしも設ける必要はない。

【０１４７】さらにレーザー照射装置は、被処理物の温
度を調節する手段を備えていても良い。また、レーザー
光は指向性およびエネルギー密度の高い光であるため、
ダンパーを設けて、反射光が不適切な箇所に照射される
のを防ぐようにしても良い。ダンパーは、反射光を吸収
させる性質を有していることが望ましく、ダンパー内に
冷却水を循環させておき、反射光の吸収により隔壁の温
度が上昇するのを防ぐようにしても良い。また、ステー
ジ１５７に基板を加熱するための手段（基板加熱手段）
を設けるようにしても良い。

【０１４８】なお、マーカーをレーザーで形成する場
合、マーカー用のレーザー発振装置を設けるようにして
も良い。この場合、マーカー用のレーザー発振装置の発
振を、コンピューター１６０において制御するようにし
ても良い。さらにマーカー用のレーザー発振装置を設け
る場合、マーカー用のレーザー発振装置から出力された
レーザー光を集光するための光学系を別途設ける。なお
マーカーを形成する際に用いるレーザーは、代表的には
ＹＡＧレーザー、ＣＯ₂レーザー等が挙げられるが、無
論この他のレーザーを用いて形成することは可能であ
る。

【０１４９】またマーカーを用いた位置合わせのため
に、ＣＣＤカメラ１６３を１台、場合によっては数台設
けるようにしても良い。なおＣＣＤカメラとは、ＣＣＤ
（電荷結合素子）を撮像素子として用いたカメラを意味
する。

【０１５０】なお、マーカーを設けずに、ＣＣＤカメラ
１６３によって絶縁膜または半導体膜のパターンを認識
し、基板の位置合わせを行うようにしても良い。この場
合、コンピューター１６０に入力されたマスクによる絶
縁膜または半導体膜のパターン情報と、ＣＣＤカメラ１
６３において収集された実際の絶縁膜または半導体膜の
パターン情報とを照らし合わせて、基板の位置情報を把
握することができる。この場合マーカーを別途設ける必
要がない。

【０１５１】また、基板に入射したレーザー光は該基板
の表面で反射し、入射したときと同じ光路を戻る、いわ
ゆる戻り光となるが、該戻り光はレーザの出力や周波数
の変動や、ロッドの破壊などの悪影響を及ぼす。そのた
め、前記戻り光を取り除きレーザの発振を安定させるた
め、アイソレータを設置するようにしても良い。

【０１５２】なお、図２０では、レーザー発振装置を複
数台設けたレーザー照射装置の構成について示したが、
レーザー発振装置は１台であってもよい。図２１にレー
ザー発振装置が１台の、レーザー照射装置の構成を示
す。図２１において、２０１はレーザー発振装置、２０
２はチラーである。また２１５はエネルギー密度測定装
置、２０３はＡＯ変調器、２０４は光学系、２０５はス
リット、２１３はＣＣＤカメラである。基板２０６はス
テージ２０７上に設置し、ステージ２０７の位置はＸ方
向位置制御手段２０８、Ｙ方向位置制御手段２０９によ
って制御されている。そして図２０に示したものと同様
に、コンピューター２１０によって、レーザー照射装置
が有する各手段の動作が制御されており、図２０と異な
るのはレーザー発振装置が１つであることである。また
光学系２０４は図２０の場合と異なり、１つのレーザー
光を集光する機能を有していれば良い。

【０１５３】なお、半導体膜全体にレーザー光を走査し
て照射するのではなく、少なくとも必要不可欠な部分を
最低限結晶化できるようにレーザー光を走査すること
で、半導体膜を結晶化させた後パターニングにより除去
される部分にレーザー光を照射する時間を省くことがで
き、基板１枚あたりにかかる処理時間を大幅に短縮する
ことができる。

【０１５４】本実施例は、実施例１〜５と組み合わせて
実施することが可能である。

【０１５５】（実施例７）本実施例では、複数のレーザ
ービームを重ね合わせることで合成される、レーザービ
ームの形状について説明する。

【０１５６】図２２（Ａ）に、複数のレーザー発振装置
からそれぞれ発振されるレーザー光の、スリットを介さ
ない場合の被処理物におけるレーザービームの形状の一
例を示す。図２２（Ａ）に示したレーザービームは楕円
形状を有している。なお本発明において、レーザー発振
装置から発振されるレーザー光のレーザービームの形状
は、楕円に限定されない。レーザービームの形状はレー
ザーの種類によって異なり、また光学系により成形する
こともできる。例えば、ラムダ社製のＸｅＣｌエキシマ
レーザー（波長３０８ｎｍ、パルス幅３０ｎｓ）Ｌ３３
０８から射出されたレーザー光の形状は、１０ｍｍ×３
０ｍｍ（共にビームプロファイルにおける半値幅）の矩
形状である。また、ＹＡＧレーザーから射出されたレー
ザー光の形状は、ロッド形状が円筒形であれば円状とな
り、スラブ型であれば矩形状となる。このようなレーザ
ー光を光学系により、さらに成形することにより、所望
の大きさのレーザー光をつくることもできる。

【０１５７】図２２（Ｂ）に図２２（Ａ）に示したレー
ザービームの長軸Ｌ方向におけるレーザー光のエネルギ
ー密度の分布を示す。図２２（Ａ）に示すレーザービー
ムは、図２２（Ｂ）におけるエネルギー密度のピーク値
の１／ｅ²のエネルギー密度を満たしている領域に相当
する。レーザービームが楕円形状であるレーザー光のエ
ネルギー密度の分布は、楕円の中心Ｏに向かうほど高く
なっている。このように図２２（Ａ）に示したレーザー
ビームは、中心軸方向におけるエネルギー密度がガウス
分布に従っており、エネルギー密度が均一だと判断でき
る領域が狭くなる。

【０１５８】次に、図２２（Ａ）に示したレーザービー
ムを有するレーザー光を合成したときの、レーザービー
ムの形状を、図２２（Ｃ）に示す。なお図２２（Ｃ）で
は４つのレーザー光のレーザービームを重ね合わせるこ
とで１つの線状のレーザービームを形成した場合につい
て示しているが、重ね合わせるレーザービームの数はこ
れに限定されない。

【０１５９】図２２（Ｃ）に示すように、各レーザー光
のレーザービームは、各楕円の長軸が一致し、なおかつ
互いにレーザービームの一部が重なることで合成され、
１つのレーザービーム３６０が形成されている。なお以
下、各楕円の中心Ｏを結ぶことで得られる直線をレーザ
ービーム３６０の中心軸とする。

【０１６０】図２２（Ｄ）に、図２２（Ｄ）に示した合
成後のレーザービームの、中心軸ｙ方向におけるレーザ
ー光のエネルギー密度の分布を示す。なお、図２２
（Ｃ）に示すレーザービームは、図２２（Ｂ）における
エネルギー密度のピーク値の１／ｅ²のエネルギー密度
を満たしている領域に相当する。合成前の各レーザービ
ームが重なり合っている部分において、エネルギー密度
が加算される。例えば図示したように重なり合ったビー
ムのエネルギー密度Ｌ１とＬ２を加算すると、ビームの
エネルギー密度のピーク値Ｌ３とほぼ等しくなり、各楕
円の中心Ｏの間においてエネルギー密度が平坦化され
る。

【０１６１】なお、Ｌ１とＬ２を加算するとＬ３と等し
くなるのが理想的だが、現実的には必ずしも等しい値に
はならない。Ｌ１とＬ２を加算した値とＬ３との値のず
れの許容範囲は、設計者が適宜設定することが可能であ
る。

【０１６２】レーザービームを単独で用いると、エネル
ギー密度の分布がガウス分布に従っているので、絶縁膜
の平坦な部分に接している半導体膜またはアイランドと
なる部分全体に均一なエネルギー密度のレーザー光を照
射することが難しい。しかし、図２２（Ｄ）からわかる
ように、複数のレーザー光を重ね合わせてエネルギー密
度の低い部分を互いに補い合うようにすることで、複数
のレーザー光を重ね合わせないで単独で用いるよりも、
エネルギー密度が均一な領域が拡大され、半導体膜の結
晶性を効率良く高めることができる。

【０１６３】なお、Ｂ−Ｂ’、Ｃ−Ｃ’におけるエネル
ギー密度の分布は、Ｂ−Ｂ’の方がＣ−Ｃ’よりも弱冠
小さくなっているが、ほぼ同じ大きさとみなすことがで
き、合成前のレーザービームのピーク値の１／ｅ²のエ
ネルギー密度を満たしている領域における、合成された
レーザービームの形状は、線状と言い表すことができ
る。

【０１６４】図２３は、合成されたレーザービームのエ
ネルギー分布を示す図である。３８０で示した領域はエ
ネルギー密度が均一な領域であり、３８１で示した領域
はエネルギー密度が低い領域である。図２３において、
レーザービームの中心軸方向の長さをＷ_TBWとし、エネ
ルギー密度が均一な領域３８０における中心軸方向の長
さをＷ_maxとする。Ｗ_TBWがＷ_maxに比べて大きくなれば
なるほど、結晶化に用いることができるエネルギー密度
が均一な領域３８０に対する、半導体膜の結晶化に用い
ることができないエネルギー密度が均一ではない領域３
８１の割合が大きくなる。エネルギー密度が均一ではな
い領域３８１のみが照射された半導体膜は、微結晶が生
成し結晶性が芳しくない。よって半導体膜のアイランド
となる領域と、領域３８１のみを重ねないように、走査
経路及び絶縁膜の凹凸のレイアウトを定める必要が生
じ、領域３８０に対する領域３８１の比率が高くなると
その制約はさらに大きくなる。よってスリットを用い
て、エネルギー密度が均一ではない領域３８１のみが絶
縁膜の凹部または凸部上に形成された半導体膜に照射さ
れるのを防ぐことは、走査経路及び絶縁膜の凹凸のレイ
アウトの際に生じる制約を小さくするのに有効である。

【０１６５】本実施例は実施例１〜６と組み合わせて実
施することが可能である。

【０１６６】（実施例８）本実施例では、本発明に用い
られるレーザー照射装置の光学系と、各光学系とスリッ
トとの位置関係について説明する。

【０１６７】楕円形状のレーザービームを有するレーザ
ー光は、走査方向と垂直な方向におけるエネルギー密度
の分布がガウス分布に従っているので、エネルギー密度
の低い領域の全体に占める割合が、矩形または線形のレ
ーザービームを有するレーザー光に比べて高い。そのた
め本発明では、レーザー光のレーザービームが、エネル
ギー密度の分布が比較的均一な矩形または線形であるこ
とが望ましい。

【０１６８】図２４は、レーザービームを４つ合成して
１つのレーザービームにする場合の光学系を示してい
る。図２４に示す光学系は、６つのシリンドリカルレン
ズ４１７〜４２２を有している。矢印の方向から入射し
た４つのレーザー光は、４つのシリンドリカルレンズ４
１９〜４２２のそれぞれに入射する。そしてシリンドリ
カルレンズ４１９、４２１において成形された２つのレ
ーザー光は、シリンドリカルレンズ４１７において再び
そのレーザービームの形状が成形されて被処理物４２３
に照射される。一方シリンドリカルレンズ４２０、４２
２において成形された２つのレーザー光は、シリンドリ
カルレンズ４１８において再びそのレーザービームの形
状が成形されて被処理物４２３に照射される。

【０１６９】被処理物４２３における各レーザー光のレ
ーザービームは、互いに一部重なることで合成されて１
つのレーザービームを形成している。

【０１７０】各レンズのｆ値及び入射角は設計者が適宜
設定することが可能であるが、被処理物４２３に最も近
いシリンドリカルレンズ４１７、４１８のｆ値は、シリ
ンドリカルレンズ４１９〜４２２のｆ値よりも小さくす
る。例えば、被処理物４２３に最も近いシリンドリカル
レンズ４１７、４１８のｆ値を２０とし、シリンドリカ
ルレンズ４１９〜４２２のｆ値を１５０とする。そして
シリンドリカルレンズ４１７、４１８から被処理物４０
０へのレーザー光の入射角は、本実施例では２５°と
し、シリンドリカルレンズ４１９〜４２２からシリンド
リカルレンズ４１７、４１８へのレーザー光の入射角を
１０°とするように各レンズを設置する。なお、戻り光
を防ぐためにレーザー光の基板への入射角度を０°より
大きく、望ましくは５〜３０°に保つのが望ましい。

【０１７１】図２４では、４つのレーザービームを合成
する例について示しており、この場合４つのレーザー発
振装置にそれぞれ対応するシリンドリカルレンズを４つ
と、該４つのシリンドリカルレンズに対応する２つのシ
リンドリカルレンズとを有している。合成するレーザー
ビームの数はこれに限定されず、合成するレーザービー
ムの数は２以上８以下であれば良い。ｎ（ｎ＝２、４、
６、８）のレーザービームを合成する場合、ｎのレーザ
ー発振装置にそれぞれ対応するｎのシリンドリカルレン
ズと、該ｎのシリンドリカルレンズに対応するｎ／２の
シリンドリカルレンズとを有している。ｎ（ｎ＝３、
５、７）のレーザービームを合成する場合、ｎのレーザ
ー発振装置にそれぞれ対応するｎのシリンドリカルレン
ズと、該ｎのシリンドリカルレンズに対応する（ｎ＋
１）／２のシリンドリカルレンズとを有している。

【０１７２】そして、レーザービームを５つ以上重ね合
わせるとき、光学系を配置する場所及び干渉等を考慮す
ると、５つ目以降のレーザー光は基板の反対側から照射
するのが望ましく、その場合スリットを基板の反対側に
も設ける必要がある。また、基板は透過性を有している
ことが必要である。

【０１７３】なお、照射面に垂直な平面であって、かつ
前記長いビームの形状を長方形と見立てたときの短辺を
含む面を入射面と定義すると、前記レーザビームの入射
角度φは、前記短辺の長さがＷ、前記照射面に設置さ
れ、かつ、前記レーザビームに対して透光性を有する基
板の厚さがｄであるとき、φ≧arcsin（W/2d）を満たす
のが望ましい。なお、レーザビームの軌跡が、前記入射
面上にないときは、該軌跡を該入射面に射影したものの
入射角度をφとする。この入射角度φでレーザビームが
入射されれば、基板の表面での反射光と、前記基板の裏
面からの反射光とが干渉せず、一様なレーザビームの照
射を行うことができる。

【０１７４】なお本発明に用いられるレーザー照射装置
が有する光学系は、本実施例で示した構成に限定されな
い。

【０１７５】また、複数のレーザービームを組み合わせ
なくとも矩形または線形のレーザービームを得られるガ
スレーザーとして代表的なのはエキシマレーザーがあ
り、固体レーザーとして代表的なのはスラブレーザーで
ある。本発明では、これらのレーザーを用いていても良
い。また光ファイバーを用いて、エネルギー密度が均一
な線状又は矩形状のレーザービームを形成することも可
能である。

【０１７６】本実施例は実施例１〜７と組み合わせて実
施することが可能である。

【０１７７】（実施例９）本発明を用いて作製されるＴ
ＦＴを搭載した半導体装置は、様々な電子機器への適用
が可能である。その一例は、携帯情報端末(電子手帳、
モバイルコンピュータ、携帯電話等)、ビデオカメラ、
デジタルカメラ、パーソナルコンピュータ、テレビ受像
器、携帯電話、投影型表示装置等が挙げられる。それら
電子機器の具体例を図２５に示す。

【０１７８】図２５（Ａ）は表示装置であり、筐体２０
０１、支持台２００２、表示部２００３、スピーカー部
２００４、ビデオ入力端子２００５等を含む。本発明の
半導体装置を表示部２００３に用いることで、本発明の
表示装置が完成する。発光装置は自発光型であるためバ
ックライトが必要なく、液晶ディスプレイよりも薄い表
示部とすることができる。なお、表示装置は、パソコン
用、ＴＶ放送受信用、広告表示用などの全ての情報表示
用表示装置が含まれる。

【０１７９】図２５（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明の半導体装置を表示部２１
０２に用いることで、本発明のデジタルスチルカメラが
完成する。

【０１８０】図２５（Ｃ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明の
半導体装置を表示部２２０３に用いることで、本発明の
ノート型パーソナルコンピュータが完成する。

【０１８１】図２５（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明の半導体装置を表示部２３０２に用いること
で、本発明のモバイルコンピュータが完成する。

【０１８２】図２５（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示する。なお、
記録媒体を備えた画像再生装置には家庭用ゲーム機器な
ども含まれる。本発明の半導体装置を表示部Ａ、Ｂ２４
０３、２４０４に用いることで、本発明の画像再生装置
が完成する。

【０１８３】図２５（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２５０
１、表示部２５０２、アーム部２５０３を含む。本発明
の半導体装置を表示部２５０２に用いることで、本発明
のゴーグル型ディスプレイが完成する。

【０１８４】図２５（Ｇ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９等を含む。本発明の半導体装置を表示部２６
０２に用いることで、本発明のビデオカメラが完成す
る。

【０１８５】ここで図２５（Ｈ）は携帯電話であり、本
体２７０１、筐体２７０２、表示部２７０３、音声入力
部２７０４、音声出力部２７０５、操作キー２７０６、
外部接続ポート２７０７、アンテナ２７０８等を含む。
なお、表示部２７０３は黒色の背景に白色の文字を表示
することで携帯電話の消費電流を抑えることができる。
本発明の半導体装置を表示部２７０３に用いることで、
本発明の携帯電話が完成する。

【０１８６】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例は実施例１〜１２に示したいずれの
構成とも組み合わせて実施することが可能である。

【０１８７】

【発明の効果】本発明では、絶縁膜の凹部上に位置する
半導体膜を、ＴＦＴの活性層として積極的に用いること
で、ＴＦＴのチャネル形成領域に粒界が形成されるのを
防ぐことができ、粒界によってＴＦＴの移動度が著しく
低下したり、オン電流が低減したり、オフ電流が増加し
たりするのを防ぐことができ、ＴＦＴの特性のバラツキ
を抑えることができる。

【０１８８】また本発明では、三次元回路素子の最下層
に、単結晶半導体膜を用いて、互いに分離した複数のチ
ャネル形成領域を有するＴＦＴ（マルチチャネル型ＴＦ
Ｔ）を形成した。このように三次元回路素子において、
上層のみならず最下層にもマルチチャネル型ＴＦＴを用
いることで、各半導体素子から発せられる熱を効率的に
逃がすことができ、チップ温度が上昇し、熱雑音が発生
するのを防ぐことができる。

【０１８９】また本発明のマルチチャネル型ＴＦＴは、
最下層においても上層においても、複数の各チャネル形
成領域間にゲート絶縁膜とゲート電極が存在するように
する。つまり、各チャネル形成領域の側面と上面とが、
ゲート絶縁膜を間に挟んでゲート電極と重なるような構
成にする。上記構成により、特開平１０−０６５１６４
号に開示されているトランジスタに比べて、ゲート絶縁
膜を間に挟んでゲート電極と重なるチャネル形成領域の
面積を、チャネル幅の長さの割りに大きくすることがで
き、オン電流を大きくすることができる。

【図面の簡単な説明】

【図１】 最下層のＴＦＴの作製工程を示す断面図。

【図２】 最下層のＴＦＴの作製工程を示す上面図。

【図３】 最下層のＴＦＴの断面図。

【図４】 チャネル形成領域の幅と厚さの関係を示す
図。

【図５】 上層のＴＦＴの作製工程を示す図。

【図６】 上層のＴＦＴの作製工程を示す図。

【図７】 上層のＴＦＴの作製工程を示す図。

【図８】 上層のＴＦＴの作製工程を示す図。

【図９】 上層のＴＦＴの作製工程を示す図。

【図１０】 上層のＴＦＴの完成図。

【図１１】 上層のＴＦＴの断面図。

【図１２】 下層と上層のＴＦＴの接続を示す図と、各
層に設けられた回路を示す図。

【図１３】 上層のＴＦＴの完成図。

【図１４】 各層に設けられた半導体素子で構成される
三次元回路素子の回路図。

【図１５】 スマートカット法を用いた最下層のアイラ
ンドの作製方法。

【図１６】 上層のＴＦＴの作製工程を示す図。

【図１７】 上層のＴＦＴの作製工程を示す図。

【図１８】 上層の凸部を有する下地膜の作製方法を示
す図。

【図１９】 上層の凸部を有する下地膜の作製方法を示
す図。

【図２０】 レーザー照射装置の図。

【図２１】 レーザー照射装置の図。

【図２２】 レーザービームのエネルギー密度の分布を
示す図。

【図２３】 レーザービームのエネルギー密度の分布を
示す図。

【図２４】 光学系の図。

【図２５】 本発明の半導体装置を用いた電子機器の
図。

【図２６】 凸部を有する下地膜上に形成された半導体
膜にレーザー光を照射して結晶化させた後のＴＥＭの断
面像と、その模式図。

【図２７】 最下層のＴＦＴの構造を示す斜視図及び断
面図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/12 Ｈ０１Ｌ 29/78 ６２６Ｃ ６２７Ｇ ６２７Ｄ ６１６Ａ ６１８Ｃ Ｆターム(参考） 5F048 AA04 AC01 BA09 BA17 BA19 BA20 BC11 BD06 BD07 BG07 CB01 CB10 5F052 AA02 BA01 BA04 BA11 BA18 BB01 BB02 BB04 BB05 BB07 DA01 DA02 DA03 DB02 DB03 DB07 EA11 EA12 FA06 FA13 HA04 JA01 5F110 AA07 AA23 BB01 BB03 BB05 BB07 BB11 CC02 DD05 DD12 DD13 DD14 DD15 DD17 DD21 DD24 GG01 GG02 GG12 GG13 GG22 GG25 GG28 GG29 GG30 GG43 GG45 GG47 HM14 HM15 NN02 NN03 NN22 NN27 PP03 PP04 PP05 PP06 PP07 PP29 PP34 PP38 QQ09 QQ17 QQ19

Claims (15)

【特許請求の範囲】
1. 【請求項１】絶縁表面上に形成された２つの不純物領域
   及び該２つの不純物領域に挟まれている複数のチャネル
   形成領域を有する活性層と、前記活性層に接するゲート
   絶縁膜と、前記ゲート絶縁膜を間に挟んで前記複数のチ
   ャネル形成領域と重なっているゲート電極とを有するＴ
   ＦＴを用いた半導体装置であって、 前記複数のチャネル形成領域は、前記ゲート絶縁膜及び
   前記ゲート電極を間に挟んで互いに分離しており、 前記複数のチャネル形成領域は単結晶であることを特徴
   とする半導体装置。
2. 【請求項２】絶縁表面上に形成された活性層と、前記活
   性層に接するゲート絶縁膜と、前記ゲート絶縁膜を間に
   挟んで前記複数のチャネル形成領域と重なっているゲー
   ト電極とを有するＴＦＴを用いた半導体装置であって、 前記活性層は２つの第１不純物領域と、複数のチャネル
   形成領域と、前記２つの第１不純物領域と前記複数のチ
   ャネル形成領域の間に挟まれた２つの第２不純物領域と
   を有し、 前記複数のチャネル形成領域は、前記ゲート絶縁膜及び
   前記ゲート電極を間に挟んで互いに分離しており、 前記２つの第２の不純物領域における一導電型を付与す
   る不純物の濃度は、前記第１の不純物領域における前記
   一導電型を付与する不純物の濃度よりも低く、 前記複数のチャネル形成領域は単結晶であることを特徴
   とする半導体装置。
3. 【請求項３】絶縁表面上に形成された活性層と、前記活
   性層に接するゲート絶縁膜と、前記ゲート絶縁膜を間に
   挟んで前記複数のチャネル形成領域と重なっているゲー
   ト電極とを有するＴＦＴを用いた半導体装置であって、 前記活性層は２つの第１不純物領域と、複数のチャネル
   形成領域と、前記２つの第１不純物領域と前記複数のチ
   ャネル形成領域の間に挟まれた複数の第２不純物領域と
   を有し、 前記複数のチャネル形成領域は、前記ゲート絶縁膜及び
   前記ゲート電極を間に挟んで互いに分離しており、 前記複数の第２不純物領域は、前記ゲート電極を間に挟
   んで互いに分離しており、 前記複数の第２の不純物領域における一導電型を付与す
   る不純物の濃度は、前記第１の不純物領域における前記
   一導電型を付与する不純物の濃度よりも低く、 前記複数のチャネル形成領域は単結晶であることを特徴
   とする半導体装置。
4. 【請求項４】層間絶縁膜を間に介して積層されている第
   １のＴＦＴ及び第２のＴＦＴを有する半導体装置であっ
   て、 前記第１及び第２のＴＦＴは、２つの不純物領域及び該
   ２つの不純物領域に挟まれている複数のチャネル形成領
   域を有する活性層と、前記活性層に接するゲート絶縁膜
   と、前記ゲート絶縁膜を間に挟んで前記複数のチャネル
   形成領域と重なっているゲート電極とを有し、 前記複数のチャネル形成領域は、前記ゲート絶縁膜及び
   前記ゲート電極を間に挟んで互いに分離しており、 前記第１のＴＦＴの前記複数のチャネル形成領域は単結
   晶であり、 前記層間絶縁膜と前記第２のＴＦＴの間に下地膜が形成
   されており、 前記下地膜は、前記第２のＴＦＴの前記複数の各チャネ
   ル形成領域と、前記２つの不純物領域とで囲まれた領域
   の一部に凸部を有していることを特徴とする半導体装
   置。
5. 【請求項５】層間絶縁膜を間に介して積層されている第
   １のＴＦＴ及び第２のＴＦＴを有する半導体装置であっ
   て、 前記第１及び第２のＴＦＴは、活性層と、前記活性層に
   接するゲート絶縁膜と、前記ゲート絶縁膜を間に挟んで
   前記複数のチャネル形成領域と重なっているゲート電極
   とを有し、 前記活性層は２つの第１不純物領域と、複数のチャネル
   形成領域と、前記２つの第１不純物領域と前記複数のチ
   ャネル形成領域の間に挟まれた２つの第２不純物領域と
   を有し、 前記２つの第２の不純物領域における一導電型を付与す
   る不純物の濃度は、前記第１の不純物領域における前記
   一導電型を付与する不純物の濃度よりも低く、 前記複数のチャネル形成領域は、前記ゲート絶縁膜及び
   前記ゲート電極を間に挟んで互いに分離しており、 前記第１のＴＦＴの前記複数のチャネル形成領域は単結
   晶であり、 前記層間絶縁膜と前記第２のＴＦＴの間に下地膜が形成
   されており、 前記下地膜は、前記第２のＴＦＴの前記複数の各チャネ
   ル形成領域と、前記２つの第１不純物領域とで囲まれた
   領域の一部に凸部を有していることを特徴とする半導体
   装置。
6. 【請求項６】層間絶縁膜を間に介して積層されている第
   １のＴＦＴ及び第２のＴＦＴを有する半導体装置であっ
   て、 前記第１及び第２のＴＦＴは、活性層と、前記活性層に
   接するゲート絶縁膜と、前記ゲート絶縁膜を間に挟んで
   前記複数のチャネル形成領域と重なっているゲート電極
   とを有し、 前記活性層は２つの第１不純物領域と、複数のチャネル
   形成領域と、前記２つの第１不純物領域と前記複数のチ
   ャネル形成領域の間に挟まれた複数の第２不純物領域と
   を有し、 前記複数の第２の不純物領域における一導電型を付与す
   る不純物の濃度は、前記第１の不純物領域における前記
   一導電型を付与する不純物の濃度よりも低く、 前記複数のチャネル形成領域は、前記ゲート絶縁膜及び
   前記ゲート電極を間に挟んで互いに分離しており、 前記複数の第２不純物領域は、前記ゲート電極を間に挟
   んで互いに分離しており、 前記第１のＴＦＴの前記複数のチャネル形成領域は単結
   晶であり、 前記層間絶縁膜と前記第２のＴＦＴの間に下地膜が形成
   されており、 前記下地膜は、前記第２のＴＦＴの前記複数の各チャネ
   ル形成領域と、前記２つの第１不純物領域とで囲まれた
   領域の一部に凸部を有していることを特徴とする半導体
   装置。
7. 【請求項７】層間絶縁膜を間に介して積層されている第
   １のＴＦＴ及び第２のＴＦＴを有する半導体装置であっ
   て、 前記第１及び第２のＴＦＴは、２つの不純物領域及び該
   ２つの不純物領域に挟まれている複数のチャネル形成領
   域を有する活性層と、前記活性層に接するゲート絶縁膜
   と、前記ゲート絶縁膜を間に挟んで前記複数のチャネル
   形成領域と重なっているゲート電極とを有し、 前記複数のチャネル形成領域は、前記ゲート絶縁膜及び
   前記ゲート電極を間に挟んで互いに分離しており、 前記第１のＴＦＴの前記複数のチャネル形成領域は単結
   晶であり、 前記層間絶縁膜と前記第２のＴＦＴの間に下地膜が形成
   されており、 前記下地膜は、前記第２のＴＦＴの前記複数の各チャネ
   ル形成領域間に凸部を有していることを特徴とする半導
   体装置。
8. 【請求項８】層間絶縁膜を間に介して積層されている第
   １のＴＦＴ及び第２のＴＦＴを有する半導体装置であっ
   て、 前記第１及び第２のＴＦＴは、活性層と、前記活性層に
   接するゲート絶縁膜と、前記ゲート絶縁膜を間に挟んで
   前記複数のチャネル形成領域と重なっているゲート電極
   とを有し、 前記活性層は２つの第１不純物領域と、複数のチャネル
   形成領域と、前記２つの第１不純物領域と前記複数のチ
   ャネル形成領域の間に挟まれた２つの第２不純物領域と
   を有し、 前記２つの第２の不純物領域における一導電型を付与す
   る不純物の濃度は、前記第１の不純物領域における前記
   一導電型を付与する不純物の濃度よりも低く、 前記複数のチャネル形成領域は、前記ゲート絶縁膜及び
   前記ゲート電極を間に挟んで互いに分離しており、 前記第１のＴＦＴの前記複数のチャネル形成領域は単結
   晶であり、 前記層間絶縁膜と前記第２のＴＦＴの間に下地膜が形成
   されており、 前記下地膜は、前記第２のＴＦＴの前記複数の各チャネ
   ル形成領域間に凸部を有していることを特徴とする半導
   体装置。
9. 【請求項９】層間絶縁膜を間に介して積層されている第
   １のＴＦＴ及び第２のＴＦＴを有する半導体装置であっ
   て、 前記第１及び第２のＴＦＴは、活性層と、前記活性層に
   接するゲート絶縁膜と、前記ゲート絶縁膜を間に挟んで
   前記複数のチャネル形成領域と重なっているゲート電極
   とを有し、 前記活性層は２つの第１不純物領域と、複数のチャネル
   形成領域と、前記２つの第１不純物領域と前記複数のチ
   ャネル形成領域の間に挟まれた複数の第２不純物領域と
   を有し、 前記複数の第２の不純物領域における一導電型を付与す
   る不純物の濃度は、前記第１の不純物領域における前記
   一導電型を付与する不純物の濃度よりも低く、 前記複数のチャネル形成領域は、前記ゲート絶縁膜及び
   前記ゲート電極を間に挟んで互いに分離しており、 前記複数の第２不純物領域は、前記ゲート電極を間に挟
   んで互いに分離しており、 前記第１のＴＦＴの前記複数のチャネル形成領域は単結
   晶であり、 前記層間絶縁膜と前記第２のＴＦＴの間に下地膜が形成
   されており、 前記下地膜は、前記第２のＴＦＴの前記複数の各チャネ
   ル形成領域間に凸部を有していることを特徴とする半導
   体装置。
10. 【請求項１０】請求項４乃至請求項９のいずれか一項に
    おいて、前記第２のＴＦＴの活性層はレーザー光によっ
    て結晶化されていることを特徴とする半導体装置。
11. 【請求項１１】請求項１０において、前記レーザー光
    は、ＹＡＧレーザー、ＹＶＯ₄レーザー、ＹＬＦレーザ
    ー、ＹＡｌＯ₃レーザー、ガラスレーザー、ルビーレー
    ザー、アレキサンドライドレーザー、Ｔｉ：サファイア
    レーザーまたはＮｄ:ＹＶＯ₄レーザーから選ばれた一種
    または複数種を用いて出力されていることを特徴とする
    半導体装置。
12. 【請求項１２】請求項１０または請求項１１のいずれか
    一項において、前記レーザー光は、スラブレーザーを用
    いて出力されていることを特徴とする半導体装置。
13. 【請求項１３】請求項１０乃至請求項１２のいずれか１
    項において、前記レーザー光は連続発振であることを特
    徴とする半導体装置。
14. 【請求項１４】請求項１０乃至請求項１３のいずれか一
    項において、前記レーザー光は第２高調波であることを
    特徴とする半導体装置。
15. 【請求項１５】請求項１乃至請求項１４のいずれか１項
    において、第１のＴＦＴの活性層はスマートカット法、
    ＳＩＭＯＸ法またはＥＬＴＲＡＮ法を用いて形成されて
    いることを特徴とする半導体装置。