JP2003224205A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 導電性バリア層の酸化膨張応力による変形を
抑制し、優れた特性を有する容量素子を備えた半導体装
置およびその製造方法を提供する。 【解決手段】 半導体能動素子１０５が形成された半導
体基板１０１と、半導体基板１０１上に形成され、半導
体能動素子１０５に到達する開口を有する層間絶縁膜１
０６と、前記開口内に充填するように形成された導電性
プラグ１０７と、導電性プラグ１０７および層間絶縁膜
１０６上に形成された導電性バリア層１０８ａ、１０９
ａと、導電性バリア層１０８ａ、１０９ａ上に形成され
た容量素子１１３とを備えた半導体装置において、少な
くとも導電性バリア層１０８ａの直下の層間絶縁膜１０
６が、導電性バリア層１０８ａの酸化膨張による変形を
防止する変形防止膜１０６ｂで構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、強誘電体材料また
は高誘電率材料からなる容量絶縁膜を有する容量素子を
備えた半導体装置およびその製造方法に関する。

【０００２】

【従来の技術】近年デジタル技術の進展に伴い、大容量
のデータを高速に処理または保存する傾向が高まり、電
子機器に使用される半導体装置の高集積化、高性能化が
要求されている。そこで、半導体記憶装置（ＤＲＡＭ）
の高集積化を実現するために、これを構成する容量素子
の容量絶縁膜として、従来のシリコン酸化物または窒化
物に代えて、高誘電率膜を用いる技術が広く研究開発さ
れている。また、従来にない低電圧かつ高速での書き込
み、読み出し動作が可能な不揮発性ＲＡＭを実現するた
めに、自発分極特性を有する強誘電体膜を容量絶縁膜に
用いる技術も盛んに研究開発されている。

【０００３】これらの高誘電率膜や強誘電体膜の材料と
してはチタン酸バリウムストロンチウムや五酸化タンタ
ル、チタン酸ジルコン酸鉛やタンタル酸ビスマスストロ
ンチウム等のビスマス層状ペロブスカイト構造を有する
化合物が広く用いられている。その堆積方法としては、
ＭＯＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｄｅｐｏｓｉｔ
ｉｏｎ）法、ゾルゲル法、スパッタ法、ＭＯＣＶＤ（Ｍ
ｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等があるが、いずれの
方法においても、高誘電率膜や強誘電体膜を堆積した後
に、６００℃〜８００℃程度の高温酸素雰囲気中で結晶
化させる必要がある。

【０００４】一方、これらの容量絶縁膜を有する容量素
子を備えたＤＲＡＭや不揮発性ＲＡＭのメモリセル構造
としては、半導体装置のさらなる高集積化のために、ス
タック型セル構造が従来から用いられている。スタック
型セル構造は、導電性のコンタクトプラグを用いて、メ
モリセルトランジスタの上方に容量素子を配置した構造
であり、記憶保持に必要な容量の大きさを確保しつつメ
モリセル面積を縮小することができ、半導体装置の高集
積化に必須の構造である。

【０００５】従来の半導体装置およびその製造方法につ
いて、図５および図６を参照しながら説明する。

【０００６】図５は従来の半導体装置の構成を示す断面
図である。図５において、半導体基板１０１に、ゲート
絶縁膜１０２、ゲート電極１０３および不純物拡散層１
０４からなる電界効果型トランジスタ（半導体能動素
子）１０５が形成されている。半導体基板１０１上に
は、層間絶縁膜１０６が形成され、層間絶縁膜１０６の
所定領域に設けられた開口には、開口内に充填するよう
に形成された導電性プラグ１０７が形成されている。

【０００７】導電性プラグ１０７および層間絶縁膜１０
６の上には、第１の導電性バリア層１０８ａおよび第２
の導電性バリア層１０９ａが順次形成されている。その
上には、下部電極１１０ａ、容量絶縁膜１１１および上
部電極１１２ａが積層されて構成されている容量素子１
１３が設置されている。

【０００８】図６は従来の半導体装置の製造方法を示す
断面図である。まず、図６（ａ）に示すように、ゲート
絶縁膜１０２、ゲート電極１０３、不純物拡散層１０４
からなる電界効果型トランジスタ１０５が形成された半
導体基板１０１の上に、ＣＶＤ法等を用いて全面にわた
って層間絶縁膜１０６を堆積する。

【０００９】次に、図６（ｂ）に示すように、層間絶縁
膜１０６の所定領域をエッチングして、下端が電界効果
トランジスタ１０５の不純物拡散層１０４に到達する開
口を形成した後、ＣＶＤ法およびＣＭＰ法等を用いて、
この開口内に充填するように導電性プラグ１０７を形成
する。

【００１０】次に、図６（ｃ）に示すように、導電性プ
ラグ１０７および層間絶縁膜１０６の上に第１の導電性
バリア層となる導電膜１０８、第２の導電性バリア層と
なる導電膜１０９、下部電極となる導電膜１１０、容量
絶縁膜１１１および上部電極となる導電膜１１２をスパ
ッタ法等を用いて順次堆積する。

【００１１】最後に、図６（ｄ）に示すように、上部電
極となる導電膜１１２、容量絶縁膜１１１、下部電極と
なる導電膜１１０、第２の導電性バリア層となる導電膜
１０９および第１の導電性バリア層となる導電膜１０８
を反応性イオンエッチング法等を用いて順次エッチング
した後に、酸素雰囲気中での熱処理により容量絶縁膜１
１１を結晶化させる。こうして、第２の導電性バリア層
１０９ａの上に下部電極１１０ａ、容量絶縁膜１１１お
よび上部電極１１２ａからなる容量素子１１３が形成さ
れる。

【００１２】この半導体装置は、容量素子１１３が電界
効果型トランジスタ１０５の上方に配置されたスタック
型構成であり、電界効果型トランジスタ１０５と容量素
子１１３は、導電性プラグ１０７、第１の導電性バリア
層１０８ａおよび第２の導電性バリア層１０９ａを介し
て電気的に接続されている。

【００１３】ここで、第１の導電性バリア層１０８ａ
は、容量絶縁膜１１１の結晶化熱処理工程において、導
電性プラグ１０７の構成材料が容量素子に拡散すること
を防止するために設けられており、例えば、窒化チタ
ン、窒化タンタル、窒化チタンアルミニウム等の導電性
窒化物系材料がよく用いられる。

【００１４】一方、第２の導電性バリア層１０９ａは、
酸素雰囲気中での容量絶縁膜１１１の結晶化熱処理工程
において、第１の導電性バリア層１０８ａや導電性プラ
グ１０７に上方から酸素が拡散することを防止し、酸化
することで生じるコンタクト抵抗の上昇を防止するため
に設けられており、例えば、イリジウム、酸化イリジウ
ム、ルテニウム、酸化ルテニウム等からなる膜もしくは
それらの積層膜がよく用いられる。

【００１５】また、層間絶縁膜１０６の材料としては、
表面の平坦化やエッチング等の加工の容易性から、例え
ば、数モル％のホウ素や燐を含むシリコン酸化膜（以下
ＢＰＳＧ膜と称する）がよく用いられる。

【００１６】

【発明が解決しようとする課題】しかしながら、従来の
半導体装置およびその製造方法においては、第１の導電
性バリア層１０８ａと第２の導電性バリア層１０９ａと
の間に頻繁に剥離が発生することで、導電性プラグ１０
７と容量素子１１３との間に生じるコンタクト抵抗が増
加するという問題があった。そこで、この剥離状態を詳
細に分析した結果、剥離の根本原因として、以下に説明
する問題点があることを見出した。問題点を図７を参照
して説明する。

【００１７】従来の半導体装置およびその製造方法にお
いて、第２の導電性バリア層１０９ａによって第１の導
電性バリア層１０８ａへの酸素の縦方向拡散は極めて効
果的に防止されている。しかし、図７（ａ）に示すよう
に、第１の導電性バリア層１０８ａの側壁は第２の導電
性バリア層１０９ａで被覆されずに露出しているため、
この側壁からの酸素（Ｏ₂）の横方向拡散によって第１
の導電性バリア層１０８ａの外周領域の酸化が若干進行
する。

【００１８】一般に、金属系材料は酸化されると体積が
膨張する性質を有する。そのため、図７（ｂ）に示すよ
うに、第１の導電性バリア層１０８ａの外周領域には、
局所的な膜厚増加が生じる。この局所的な膜厚増加によ
って第１の導電性バリア層１０８ａには大きな内部応力
が発生し、これを緩和するために第１の導電性バリア層
１０８ａは湾曲して変形しようとする。

【００１９】第１の導電性バリア層１０８ａの上方には
第２の導電性バリア層１０９ａや下部電極１１０ａなど
の金属や金属酸化物という比較的高硬度の材料で構成さ
れた膜が存在する。そのため、第１の導電性バリア層１
０８ａが上方向に湾曲変形することは抑制される。しか
しながら、第１の導電性バリア層１０８ａの下方に存在
する層間絶縁膜１０６には硬度の低いＢＰＳＧ等を用い
ているため、それ自身が外部からの押し込み応力に対し
て変形しやすい。したがって、第１の導電性バリア層１
０８ａが下方向に湾曲変形することを抑制することがで
きない。

【００２０】その結果、図７（ｃ）に示すように、第１
の導電性バリア層１０８ａは層間絶縁膜１０６を押し込
むように下方向に湾曲変形し、第１の導電性バリア層１
０８ａと第２の導電性バリア層１０９ａとの間に剥離が
発生する。容量絶縁膜１１１の結晶化工程においてこの
ような剥離が生ずると、酸素が剥離部分に沿って中央部
へと急速に拡散し、第１の導電性バリア層１０８ａのう
ちの導電性プラグ１０７に接する部分にまで容易に到達
し、この部分が酸化して導電性プラグ１０７と容量素子
１１３間のコンタクト抵抗が上昇する。つまり、層間絶
縁膜１０６の硬度が低いために、第１の導電性バリア層
１０８ａの外周領域の酸化に起因した応力変形を抑制で
きないという根本的問題点があり、このために剥離が発
生してコンタクト抵抗が上昇していた。

【００２１】本発明は、かかる事情に鑑みなされたもの
であり、導電性バリア層の酸化膨張応力による変形を抑
制し、優れた特性を有する容量素子を備えた半導体装置
およびその製造方法を提供することを目的とする。

【００２２】

【課題を解決するための手段】本発明の半導体装置は、
半導体能動素子が形成された半導体基板と、前記半導体
基板上に形成され、前記半導体能動素子に到達する開口
を有する層間絶縁膜と、前記半導体能動素子に電気的に
接続されるとともに、前記開口内に充填するように形成
された導電性プラグと、前記導電性プラグと電気的に接
続されるとともに、前記導電性プラグおよび前記層間絶
縁膜上に形成された導電性バリア層と、前記導電性バリ
ア層上に形成され、下部電極、容量絶縁膜および上部電
極が積層されて構成された容量素子とを備えた半導体装
置において、少なくとも前記導電性バリア層の直下の前
記層間絶縁膜が、前記導電性バリア層の酸化膨張による
変形を防止する変形防止膜で構成されている。それによ
り、導電性バリア層の外周領域の酸化膨張応力に起因し
た下方向への湾曲変形を抑制することができ、導電性バ
リア層の剥離を防止して、導電性プラグと容量素子との
間のコンタクト抵抗の上昇を防ぐことができる。

【００２３】また、好ましくは、前記変形防止膜は、２
０００ｇＮ／ｍｍ²以上（ただし、ｇは重力加速度であ
る）のビッカース硬度を有する膜とする。それにより、
変形防止膜は押し込み応力に対する十分な耐性を有す
る。

【００２４】また、本発明の半導体装置の製造方法は、
半導体能動素子が形成された半導体基板上に層間絶縁膜
を堆積する工程と、前記層間絶縁膜に前記半導体能動素
子に到達する開口を形成した後、前記開口内に充填する
ように導電性プラグを形成する工程と、前記導電性プラ
グおよび層間絶縁膜の上に導電性バリア層と、下部電
極、容量絶縁膜および上部電極からなる容量素子を形成
する工程とを有する半導体装置の製造方法において、少
なくとも前記導電性バリア層の直下の前記層間絶縁膜
を、前記導電性バリア層の酸化膨張による変形を防止す
る変形防止膜で形成する工程を備えている。それによ
り、半導体装置の製造時に起こる導電性バリア層の外周
領域の酸化膨張応力に起因した下方向への湾曲変形を抑
制することができ、導電性バリア層が剥離しないため、
導電性プラグと容量素子との間のコンタクト抵抗の上昇
を防いで、半導体装置を製造することができる。

【００２５】また、好ましくは、前記変形防止膜を形成
する工程では、前記導電性バリア層の直下の前記層間絶
縁膜を、高密度プラズマＣＶＤ法を用いて堆積する。そ
れにより、押し込み応力に対する十分な耐性を有する変
形防止膜を、容易に形成することができる。

【００２６】

【発明の実施の形態】本発明の実施の形態にかかる半導
体装置およびその製造方法ついて説明する。

【００２７】図１は本実施の形態における半導体装置の
構成を示す断面図である。半導体基板１０１に、ゲート
絶縁膜１０２、ゲート電極１０３および不純物拡散層１
０４からなる電界効果型トランジスタ（半導体能動素
子）１０５が形成されている。半導体基板１０１上に
は、ＢＰＳＧからなる絶縁膜１０６ａおよび絶縁膜１０
６ａの上に形成されたシリコン酸化膜からなる変形防止
膜１０６ｂの積層膜からなる層間絶縁膜１０６が形成さ
れている。また、層間絶縁膜１０６の所定領域に設けら
れた開口には、開口内に充填するようにタングステンか
らなる導電性プラグ１０７が形成されている。

【００２８】さらに、導電性プラグ１０７および層間絶
縁膜１０６の上には、窒化チタンアルミニウムからなる
第１の導電性バリア層１０８ａおよびイリジウムと酸化
イリジウムの積層膜からなる第２の導電性バリア層１０
９ａが順次形成されている。さらに、白金からなる下部
電極１１０ａ、Ｓｒ₂Ｂｉ₂（Ｔａ_2-XＮｂ_X）Ｏ₉（２≧
Ｘ≧０）からなる容量絶縁膜１１１および白金からなる
上部電極１１２ａが順次形成されて構成されている容量
素子１１３が、第２の導電性バリア層１０９ａの上に設
置されている。

【００２９】図２は本実施の形態における半導体装置の
製造工程を示す断面図である。まず、図２（ａ）に示す
ように、ゲート絶縁膜１０２、ゲート電極１０３、不純
物拡散層１０４からなる電界効果型トランジスタ１０５
が形成された半導体基板１０１の上に全面にわたってＢ
ＰＳＧからなる絶縁膜１０６ａをＣＶＤ法等を用いて堆
積する。引き続き、絶縁膜１０６ａ上に、シリコン酸化
膜からなる高硬度の変形防止膜１０６ｂを、例えば、反
応ガスとしてＳｉＨ₄およびＯ₂を用い、圧力０．８Ｐ
ａ、パワー１３００Ｗの条件で、高密度プラズマＣＶＤ
法を用いて４５０ｎｍ堆積し、層間絶縁膜１０６を形成
する。

【００３０】次に、図２（ｂ）に示すように、層間絶縁
膜１０６の所定領域をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏ
ｎ Ｅｔｃｈｉｎｇ）法等を用いてエッチングして、下
端が電界効果トランジスタ１０５の不純物拡散層１０４
に到達する開口を形成した後、ＣＶＤ法およびＣＭＰ法
等を用いて、この開口内に充填するようにタングステン
からなる導電性プラグ１０７を形成する。

【００３１】次に、図２（ｃ）に示すように、導電性プ
ラグ１０７および層間絶縁膜１０６上の全面にわたっ
て、第１の導電性バリア層となる窒化チタンアルミニウ
ムからなる導電膜１０８、第２の導電性バリア層となる
イリジウムと酸化イリジウム積層膜からなる導電膜１０
９、下部電極となる白金からなる導電膜１１０、Ｓｒ₂
Ｂｉ₂（Ｔａ_2-XＮｂ_X）Ｏ₉（２≧Ｘ≧０）からなる容量
絶縁膜１１１および上部電極となる白金からなる導電膜
１１２をＣＶＤ法やスパッタ法等を用いて順次堆積す
る。

【００３２】最後に、図２（ｄ）に示すように、上部電
極となる導電膜１１２、容量絶縁膜１１１、下部電極と
なる導電膜１１０、第２の導電性バリア層となる導電膜
１０９および第１の導電性バリア層となる導電膜１０８
をＲＩＥ法等を用いて順次エッチングした後に、酸素雰
囲気中で７００℃〜８００℃の熱処理を行って、容量絶
縁膜１１１を結晶化させる。こうして、第２の導電性バ
リア層１０９ａの上に下部電極１１０ａ、容量絶縁膜１
１１および上部電極１１２ａからなる容量素子１１３が
形成される。

【００３３】以上説明した本実施の形態における半導体
装置および半導体装置の製造方法によれば、導電性バリ
ア層１０８ａの直下の層間絶縁膜１０６が、高密度プラ
ズマＣＶＤ法を用いて堆積された高硬度の変形防止膜１
０６ｂで構成されている。変形防止膜１０６ｂは、上方
に位置する第１の導電性バリア層１０８ａが変形しよう
とした時の下方向への押し込み応力に対して十分な耐性
を有している。

【００３４】それにより、酸素雰囲気中での容量絶縁膜
１１１の結晶化熱処理において、第１の導電性バリア層
１０８ａの外周領域が酸化膨張した場合でも、その応力
に起因した第１の導電性バリア層１０８ａの下方向への
湾曲変形を抑制することができる。そのため、第１の導
電性バリア層１０８ａと第２の導電性バリア層１０９ａ
との間の剥離を防止することができ、導電性プラグ１０
７と容量素子１１３との間のコンタクト抵抗の上昇を防
止することができる。

【００３５】次に、本実施の形態における半導体装置と
従来の半導体装置とを具体的な測定値をもとに比較した
結果について説明する。

【００３６】図３は本実施の形態における半導体装置と
従来の半導体装置とで導電性プラグ１０７と容量素子１
１３の間のコンタクト抵抗値の測定結果分布を示した図
である。なお、本実施の形態における半導体装置のビッ
カース硬度は２０００ｇＮ／ｍｍ²であり、従来の半導
体装置のビッカース硬度は１０００ｇＮ／ｍｍ²であ
る。図３からわかるように、従来の半導体装置ではコン
タクト抵抗が８００〜１６００Ω（平均１０００Ω）と
いう高い値に分布している。上述したように、これは、
第１の導電性バリア層１０８ａがその外周領域の酸化膨
張応力によって下方向へ湾曲変形することにより剥離が
発生し、それによって第１の導電性バリア層１０８ａの
うちの導電性プラグ１０７に接する部分までもが酸化さ
れてしまうからである。

【００３７】これに対して本実施の形態における半導体
装置では、コンタクト抵抗が１００Ω前後（平均８０
Ω）の低い値となり、ばらつきも大幅に低減している。
第１の導電性バリア層１０８ａの直下の層間絶縁膜１０
６を高硬度の変形防止膜１０６ｂで構成したことによっ
て第１の導電性バリア層１０８ａの変形による剥離が防
止され、それにより、コンタクト抵抗の上昇が抑制され
たためである。

【００３８】次に、本実施の形態における半導体装置の
変形防止膜の硬度とコンタクト抵抗値との関係を測定値
をもとに説明する。

【００３９】図４は本実施の形態における半導体装置の
変形防止膜１０６ｂのビッカース硬度と導電性プラグ１
０７と容量素子１１３の間のコンタクト抵抗値との関係
を示した図である。なお、変形防止膜１０６ｂのビッカ
ース硬度を変化させるには、変形防止膜１０６ｂの材料
であるシリコン酸化膜中に異なる濃度の燐を不純物とし
て含有させた。例えば、ビッカース硬度を２０００ｇＮ
／ｍｍ²以上とするためには、燐の濃度は０．５モル％
以下である。また、コンタクト抵抗値は測定値のばらつ
きの平均値である。

【００４０】図４からわかるように、コンタクト抵抗値
は変形防止層１０６ｂのビッカース硬度と密接に関係し
ている。ただし、ｇは重力加速度である。ビッカース硬
度が約１６００ｇＮ／ｍｍ²以上になると急激に低下し
はじめ、２０００ｇＮ／ｍｍ²以上で安定的に低いコン
タクト抵抗が得られることがわかる。変形防止膜１０６
ｂの硬度が大きいほど、第１の導電性バリア層１０８ａ
の酸化膨張による下方向への押し込み応力に対する耐性
が強くなり、変形防止効果が大きくなるからである。

【００４１】以上からわかるように、変形防止膜１０６
ｂとしては２０００ｇＮ／ｍｍ²以上のビッカース硬度
を有する膜を用いることが好ましい。本実施の形態にお
ける半導体装置では、高密度プラズマＣＶＤ法を用いて
シリコン酸化膜からなる変形防止膜１０６ｂを堆積させ
ているが、高密度プラズマＣＶＤ法によれば非常に緻密
で高硬度の膜を堆積することが可能で、２０００ｇＮ／
ｍｍ²を越えるビッカース硬度を有する変形防止層膜１
０６ｂをきわめて容易に堆積することができる。

【００４２】なお、本実施の形態における半導体装置お
よびその製造方法では、層間絶縁膜１０６を絶縁膜１０
６ａと変形防止膜１０６ｂの積層構成としたが、変形防
止膜１０６ｂは、少なくとも第１の導電性バリア層１０
８ａの直下に形成されておれば、同様の効果が得られ、
また、層間絶縁膜１０６の全体を変形防止膜１０６ｂで
構成した単層構成をとっても全く同様の効果が得られ
る。また、変形防止層膜１０６ｂの材料としてはシリコ
ン酸化膜を用いたが、シリコン窒化膜、アルミニウム酸
化膜またはジルコニウム酸化膜等を用いても同様の効果
が得られる。

【００４３】また、第１の導電性バリア層１０８ａの材
料として窒化チタンアルミニウムを用いているが、窒化
チタンや窒化タンタル等のその他の窒化物系導電性材料
を用いてもよい。

【００４４】また、第２の導電性バリア層１０９ａの材
料としてイリジウムと酸化イリジウムの積層膜を用いて
いるが、酸素の拡散を防止する能力のある材料であれ
ば、他のいかなる材料からなる単層膜もしくは積層膜を
用いてもよく、さらに下部電極１１０ａに酸素拡散防止
機能を持たせた場合等では、第２の導電性バリア層１０
９ａが存在しなくてもよい。

【００４５】また、容量絶縁膜１１１の材料としてＳｒ
₂Ｂｉ₂（Ｔａ_2-XＮｂ_X）Ｏ₉（２≧Ｘ≧０）を用いた
が、他のビスマス層状ペロブスカイト構造を有する化合
物、またはチタン酸ジルコン酸鉛、チタン酸バリウムス
トロンチウム、酸化タンタル等を用いてもよい。

【００４６】さらに、本実施の形態において、第１の導
電性バリア層１０８ａ、第２の導電性バリア層１０９
ａ、下部電極１１０ａ、容量絶縁膜１１１および上部電
極１１２ａのお互いの大きさや配置関係は単なる一例を
示しているに過ぎない。したがって、本発明の効果は、
本実施の形態に何ら限定されることはない。

【００４７】

【発明の効果】本発明の半導体装置およびその製造方法
によれば、導電性バリア層の外周領域の酸化膨張応力に
起因した下方向への湾曲変形が抑制され、導電性バリア
層の剥離が防止されるため、導電性プラグと容量素子と
の間のコンタクト抵抗の上昇を防ぐことができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態にかかる半導体装置の構
成を示す断面図

【図２】 本発明の実施の形態にかかる半導体装置の製
造方法を示す断面図

【図３】 本発明の実施の形態にかかる半導体装置と従
来の半導体装置とのコンタクト抵抗値の分布図

【図４】 本発明の実施の形態にかかる半導体装置のビ
ッカース硬度とコンタクト抵抗値との関係図

【図５】 従来の半導体装置の構成を示す断面図

【図６】 従来の半導体装置の製造方法を示す断面図

【図７】 従来の半導体装置の問題点の説明図

【符号の説明】

１０１ 半導体基板 １０２ ゲート絶縁膜 １０３ ゲート電極 １０４ 不純物拡散層 １０５ 電界効果型トランジ
スタ １０６ 層間絶縁膜 １０６ａ 絶縁膜 １０６ｂ 変形防止膜 １０７ 導電性プラグ １０８、１０９、１１０、１１２ 導電層 １０８ａ 第１の導電性バリア
層 １０９ａ 第２の導電性バリア
層 １１０ａ 下部電極 １１１ 容量絶縁膜 １１２ａ 上部電極 １１３ 容量素子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体能動素子が形成された半導体基板
   と、前記半導体基板上に形成され、前記半導体能動素子
   に到達する開口を有する層間絶縁膜と、前記半導体能動
   素子に電気的に接続されるとともに、前記開口内に充填
   するように形成された導電性プラグと、前記導電性プラ
   グと電気的に接続されるとともに、前記導電性プラグお
   よび前記層間絶縁膜上に形成された導電性バリア層と、
   前記導電性バリア層上に形成され、下部電極、容量絶縁
   膜および上部電極が積層されて構成された容量素子とを
   備えた半導体装置において、少なくとも前記導電性バリ
   ア層の直下の前記層間絶縁膜が、前記導電性バリア層の
   酸化膨張による変形を防止する変形防止膜で構成された
   ことを特徴とする半導体装置。
2. 【請求項２】 前記変形防止膜は、２０００ｇＮ／ｍｍ
   ²以上（ただし、ｇは重力加速度である）のビッカース
   硬度を有する膜であることを特徴とする請求項１に記載
   の半導体装置。
3. 【請求項３】 半導体能動素子が形成された半導体基板
   上に層間絶縁膜を堆積する工程と、前記層間絶縁膜に前
   記半導体能動素子に到達する開口を形成した後、前記開
   口内に充填するように導電性プラグを形成する工程と、
   前記導電性プラグおよび層間絶縁膜の上に導電性バリア
   層と、下部電極、容量絶縁膜および上部電極からなる容
   量素子を形成する工程とを有する半導体装置の製造方法
   において、 少なくとも前記導電性バリア層の直下の前記層間絶縁膜
   を、前記導電性バリア層の酸化膨張による変形を防止す
   る変形防止膜で形成する工程を備えることを特徴とする
   半導体装置の製造方法。
4. 【請求項４】 前記変形防止膜を形成する工程は、前記
   導電性バリア層の直下の前記層間絶縁膜を、高密度プラ
   ズマＣＶＤ法を用いて堆積することを特徴とする請求項
   ３に記載の半導体装置の製造方法。