JP2003218809A - 電界強度情報の取得方法 - Google Patents
電界強度情報の取得方法Info
- Publication number
- JP2003218809A JP2003218809A JP2002354119A JP2002354119A JP2003218809A JP 2003218809 A JP2003218809 A JP 2003218809A JP 2002354119 A JP2002354119 A JP 2002354119A JP 2002354119 A JP2002354119 A JP 2002354119A JP 2003218809 A JP2003218809 A JP 2003218809A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- operational amplifier
- signal
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/08—Measuring electromagnetic field characteristics
- G01R29/0864—Measuring electromagnetic field characteristics characterised by constructional or functional features
- G01R29/0892—Details related to signal analysis or treatment; presenting results, e.g. displays; measuring specific signal features other than field strength, e.g. polarisation, field modes, phase, envelope, maximum value
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R25/00—Fittings or systems for preventing or indicating unauthorised use or theft of vehicles
- B60R25/20—Means to switch the anti-theft system on or off
- B60R25/24—Means to switch the anti-theft system on or off using electronic identifiers containing a code not memorised by the user
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/30—Monitoring; Testing of propagation channels
- H04B17/309—Measuring or estimating channel quality parameters
- H04B17/318—Received signal strength
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
- G07C9/00—Individual registration on entry or exit
- G07C9/00174—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys
- G07C9/00309—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys operated with bidirectional data transmission between data carrier and locks
- G07C2009/00555—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys operated with bidirectional data transmission between data carrier and locks comprising means to detect or avoid relay attacks
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
- G07C2209/00—Indexing scheme relating to groups G07C9/00 - G07C9/38
- G07C2209/60—Indexing scheme relating to groups G07C9/00174 - G07C9/00944
- G07C2209/63—Comprising locating means for detecting the position of the data carrier, i.e. within the vehicle or within a certain distance from the vehicle
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Mechanical Engineering (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 受信ユニットにおいて受信された信号ＵＩＮ
から入力抵抗Ｒ１を用いて、固定の増幅係数を有してい
る演算増幅器Ｖ１に対する入力電圧ＩＮが発生され、出
力電圧ＵＯＵＴに対する比が決定されるという受信され
た電磁信号から受信ユニットＳＥ１を用いて電界情報を
得るための有利な方法。 【解決手段】 演算増幅器の出力電圧を基準電圧ＵＲＥ
Ｆと比較し、演算増幅器の入力電圧ＩＮを入力抵抗の変
化を用いて変えて出力電圧が、基準電圧の値を内包して
いる所定領域内にくるようにし、変えられた入力抵抗の
値を、値フィールドにファイルされている値と比較し
て、受信信号の電界強度値を突き止める。
から入力抵抗Ｒ１を用いて、固定の増幅係数を有してい
る演算増幅器Ｖ１に対する入力電圧ＩＮが発生され、出
力電圧ＵＯＵＴに対する比が決定されるという受信され
た電磁信号から受信ユニットＳＥ１を用いて電界情報を
得るための有利な方法。 【解決手段】 演算増幅器の出力電圧を基準電圧ＵＲＥ
Ｆと比較し、演算増幅器の入力電圧ＩＮを入力抵抗の変
化を用いて変えて出力電圧が、基準電圧の値を内包して
いる所定領域内にくるようにし、変えられた入力抵抗の
値を、値フィールドにファイルされている値と比較し
て、受信信号の電界強度値を突き止める。
Description
【０００１】
【発明の属する技術分野】本発明は、請求項１の上位概
念に記載の電界強度情報を取得するための方法および請
求項６の上位概念に記載のこの方法を実施するための回
路装置に関する。
念に記載の電界強度情報を取得するための方法および請
求項６の上位概念に記載のこの方法を実施するための回
路装置に関する。
【０００２】
【従来の技術】この形式の方法は刊行物“Datenbuch AT
MEL 2001 S. 233（第２３３頁）”から公知である。こ
の場合所謂“ＲＳＳＩ（Received Signal Strength Ind
icator）増幅器”を用いて、受信アンテナの入力信号に
比例している出力電圧が生成される。この出力電圧はひ
いては受信した電界強度を表している。このことは通
例、個々の増幅器段のカスケード接続によって実現さ
れ、これら増幅器段によって、入力信号の高さが上昇す
るに従ってますます多くの段が飽和状態に制御される。
増幅器段の出力電流の加算値から、受信した信号の電界
強度に比例する信号が導出される。ＲＳＳＩ増幅器の使
用の際に不都合なのは、この方法の電流消費が高いこと
である。更にこの形式の増幅器は、入力信号の高さが迅
速に変化する場合にはまさに、長い立上がりおよび立ち
下がり振動時間を有し、このことでパルス−パルス休止
時間変調される信号の場合には電界ギャップの長さを入
力信号中の生じ得る最大の振幅高さに整合させて、確実
なデータ伝送が保証されるようにすることが必要になっ
てくる。これによりデータレートは著しく低減される。
MEL 2001 S. 233（第２３３頁）”から公知である。こ
の場合所謂“ＲＳＳＩ（Received Signal Strength Ind
icator）増幅器”を用いて、受信アンテナの入力信号に
比例している出力電圧が生成される。この出力電圧はひ
いては受信した電界強度を表している。このことは通
例、個々の増幅器段のカスケード接続によって実現さ
れ、これら増幅器段によって、入力信号の高さが上昇す
るに従ってますます多くの段が飽和状態に制御される。
増幅器段の出力電流の加算値から、受信した信号の電界
強度に比例する信号が導出される。ＲＳＳＩ増幅器の使
用の際に不都合なのは、この方法の電流消費が高いこと
である。更にこの形式の増幅器は、入力信号の高さが迅
速に変化する場合にはまさに、長い立上がりおよび立ち
下がり振動時間を有し、このことでパルス−パルス休止
時間変調される信号の場合には電界ギャップの長さを入
力信号中の生じ得る最大の振幅高さに整合させて、確実
なデータ伝送が保証されるようにすることが必要になっ
てくる。これによりデータレートは著しく低減される。
【０００３】電界強度情報を得るための方法はとりわけ
無接触データ伝送に対するシステムで使用される。重要
な適用分野は、例えば自動車でアクセスコントロールに
おいて使用される識別システムである。この形式の識別
システムはベースユニットと１つまたは複数のトランス
ポンダとから成っている。この場合電界強度情報を用い
て送信機と受信機との間の距離決定が実施されかつデー
タ伝送の際の、不正な信号ないし情報の先送りに対する
安全性が高められる。
無接触データ伝送に対するシステムで使用される。重要
な適用分野は、例えば自動車でアクセスコントロールに
おいて使用される識別システムである。この形式の識別
システムはベースユニットと１つまたは複数のトランス
ポンダとから成っている。この場合電界強度情報を用い
て送信機と受信機との間の距離決定が実施されかつデー
タ伝送の際の、不正な信号ないし情報の先送りに対する
安全性が高められる。
【０００４】
【非特許文献１】Datenbuch ATMEL 2001 S. 233（第２
３３頁）
３３頁）
【０００５】
【発明が解決しようとする課題】従って本発明の課題
は、従来技術の有する欠点が回避された、入力信号の電
界強度を決定する方法を提供することである。本発明の
別の課題は、この方法を実施するための回路装置を提供
することである。
は、従来技術の有する欠点が回避された、入力信号の電
界強度を決定する方法を提供することである。本発明の
別の課題は、この方法を実施するための回路装置を提供
することである。
【０００６】
【課題を解決するための手段、実施の形態、発明の効
果】この課題は請求項１の特徴部分に記載の構成によっ
て解決される。第２の課題は請求項６の特徴部分に記載
の構成によって解決される。有利な実施の形態は従属請
求項の対象である。
果】この課題は請求項１の特徴部分に記載の構成によっ
て解決される。第２の課題は請求項６の特徴部分に記載
の構成によって解決される。有利な実施の形態は従属請
求項の対象である。
【０００７】本発明の本質は、電磁信号の電界強度が入
力抵抗の大きさから決定される点にある。このために、
受信された電磁信号において、受信ユニットにおいて受
信された信号から入力抵抗を用いて、固定の増幅係数を
有している演算増幅器に対する入力電圧が発生されかつ
該入力電圧の、出力電圧に対する比が決定され、演算増
幅器の出力電圧が基準電圧と比較される。更に、演算増
幅器の入力電圧が入力抵抗の変化を用いて変えられて、
出力電圧が、基準電圧の周辺の前以て決められている間
隔領域内にくるようにされる。次いで、変えられた入力
抵抗の値を、値フィールドにファイルされている値を比
較することによって、受信された信号に電界強度値が対
応付られる。
力抵抗の大きさから決定される点にある。このために、
受信された電磁信号において、受信ユニットにおいて受
信された信号から入力抵抗を用いて、固定の増幅係数を
有している演算増幅器に対する入力電圧が発生されかつ
該入力電圧の、出力電圧に対する比が決定され、演算増
幅器の出力電圧が基準電圧と比較される。更に、演算増
幅器の入力電圧が入力抵抗の変化を用いて変えられて、
出力電圧が、基準電圧の周辺の前以て決められている間
隔領域内にくるようにされる。次いで、変えられた入力
抵抗の値を、値フィールドにファイルされている値を比
較することによって、受信された信号に電界強度値が対
応付られる。
【０００８】この方法の利点は、抵抗値の高さから簡単
な手法で、受信された電磁信号の電界強度が決定、すな
わち突き止められることである。この場合、演算増幅器
の出力電圧が間隔範囲によって決められている電圧領域
の下方ないし上方にあるとき、入力抵抗が高められるな
いし低減される。演算増幅器の増幅度は一定にとどまっ
ているので、演算増幅器の出力電圧は入力電圧に対して
固定の比を有している。これにより、入力電圧が小さい
場合にも大きい場合にも、増幅度が高められかつ信号電
圧の、雑音電圧に対する比は全体の増幅度領域において
僅かにとどまる。更に、信号高さが変化する場合殊に、
演算増幅器の出力側における迅速な立上がりおよび立ち
下がり振動が実現される。というのは演算増幅器の出力
電圧および入力電圧が僅かしか変動せずかつ演算増幅器
の入力側ないし出力側に存在している容量は充放電され
ずかつ電流消費が低減されるからである。殊にパルス−
パルス休止において変調される信号の場合、短い立上が
りおよび立ち下がり振動によって電界ギャップが低減さ
れかつデータレートが高められる。固定の増幅係数の別
の利点は、高オーミックな負帰還結合を用いた演算増幅
器において増幅度が僅かな電流消費で精確に調整設定可
能であることである。
な手法で、受信された電磁信号の電界強度が決定、すな
わち突き止められることである。この場合、演算増幅器
の出力電圧が間隔範囲によって決められている電圧領域
の下方ないし上方にあるとき、入力抵抗が高められるな
いし低減される。演算増幅器の増幅度は一定にとどまっ
ているので、演算増幅器の出力電圧は入力電圧に対して
固定の比を有している。これにより、入力電圧が小さい
場合にも大きい場合にも、増幅度が高められかつ信号電
圧の、雑音電圧に対する比は全体の増幅度領域において
僅かにとどまる。更に、信号高さが変化する場合殊に、
演算増幅器の出力側における迅速な立上がりおよび立ち
下がり振動が実現される。というのは演算増幅器の出力
電圧および入力電圧が僅かしか変動せずかつ演算増幅器
の入力側ないし出力側に存在している容量は充放電され
ずかつ電流消費が低減されるからである。殊にパルス−
パルス休止において変調される信号の場合、短い立上が
りおよび立ち下がり振動によって電界ギャップが低減さ
れかつデータレートが高められる。固定の増幅係数の別
の利点は、高オーミックな負帰還結合を用いた演算増幅
器において増幅度が僅かな電流消費で精確に調整設定可
能であることである。
【０００９】本発明の方法の発展形態において、入力抵
抗はディスクレートな段階において変えられる。この場
合入力抵抗を変えるための回路コストは入力抵抗をスラ
イド式に変えることに比べて著しく低減される。更に、
入力電圧を演算増幅器に分圧器として形成されている入
力抵抗の分圧器ノードから供給しかつこの場合分圧器
の、基準電位に接続されている部分の抵抗値を変えると
有利である。抵抗を用いた受動的な構成によって、演算
増幅器の入力電圧は、入力回路の僅かな電流消費を変え
ることなく、ほぼ一定に保持される。更に、受信ユニッ
トと送信ユニットとの間の空間距離を決定するための方
法は、値テーブルにおいてそれぞれの抵抗値に割り当て
られている電界強度値を距離値と結び付けることによっ
て使用される。この場合値テーブルからの値によって、
データ伝送が許容されている距離領域が確定される。更
に、電界ギャップが小さいことでデータレートが高めら
れる。更にこの方法は僅かな電流消費によって、トラン
スポンダにおいて電界強度情報を得るために特別適して
いる。
抗はディスクレートな段階において変えられる。この場
合入力抵抗を変えるための回路コストは入力抵抗をスラ
イド式に変えることに比べて著しく低減される。更に、
入力電圧を演算増幅器に分圧器として形成されている入
力抵抗の分圧器ノードから供給しかつこの場合分圧器
の、基準電位に接続されている部分の抵抗値を変えると
有利である。抵抗を用いた受動的な構成によって、演算
増幅器の入力電圧は、入力回路の僅かな電流消費を変え
ることなく、ほぼ一定に保持される。更に、受信ユニッ
トと送信ユニットとの間の空間距離を決定するための方
法は、値テーブルにおいてそれぞれの抵抗値に割り当て
られている電界強度値を距離値と結び付けることによっ
て使用される。この場合値テーブルからの値によって、
データ伝送が許容されている距離領域が確定される。更
に、電界ギャップが小さいことでデータレートが高めら
れる。更にこの方法は僅かな電流消費によって、トラン
スポンダにおいて電界強度情報を得るために特別適して
いる。
【００１０】
【実施例】次に本発明を図示の実施例につき図面を用い
て詳細に説明する。
て詳細に説明する。
【００１１】図１の回路装置の課題は、受信アンテナ
（図示されていない）から受信された電磁信号の電界強
度に比例している交番電圧形状の入力信号ＵＩＮを演算
増幅器Ｖ１を用いて固定の係数だけ増幅し、この際出力
信号ＵＯＵＴを、分圧器として形成されている入力抵抗
ＲＩの抵抗値を変える調整素子ＳＴＧを用いて前以て決
められている間隔範囲内に保持しかつ電界強度情報の抵
抗値に対応付けることである。次に回路装置について詳
細に説明する。
（図示されていない）から受信された電磁信号の電界強
度に比例している交番電圧形状の入力信号ＵＩＮを演算
増幅器Ｖ１を用いて固定の係数だけ増幅し、この際出力
信号ＵＯＵＴを、分圧器として形成されている入力抵抗
ＲＩの抵抗値を変える調整素子ＳＴＧを用いて前以て決
められている間隔範囲内に保持しかつ電界強度情報の抵
抗値に対応付けることである。次に回路装置について詳
細に説明する。
【００１２】分圧器ＲＩは抵抗ＲＵと基準電位ａｌに接
続されている制御可能な抵抗値ＲＶとから成っている。
更に、分圧器は、演算増幅器Ｖ１の非反転入力側に接続
されているノードＫ１を有している。
続されている制御可能な抵抗値ＲＶとから成っている。
更に、分圧器は、演算増幅器Ｖ１の非反転入力側に接続
されているノードＫ１を有している。
【００１３】更に演算増幅器Ｖ１の出力側には出力電圧
ＵＯＵＴが現れる。演算増幅器Ｖ１の出力側は抵抗ＲＫ
１と調整素子ＳＴＧとに接続されている。更に抵抗ＲＫ
１は演算増幅器Ｖ１の反転入力側と抵抗ＲＫ２とに接続
されている。この抵抗は基準電位に接続されている。更
に調整素子ＳＴＧは制御線路Ｇを用いて抵抗ＲＶの制御
入力側に接続されており、かつ線路ＣＬＫおよび線路Ｄ
ＡＴＡを用いてプロセッサＰＣに接続されている。更に
調整素子は、電圧ＵＲＥＦが加わる入力側を有してい
る。プロセッサＰＣは更にメモリユニットＭ１に接続さ
れている。
ＵＯＵＴが現れる。演算増幅器Ｖ１の出力側は抵抗ＲＫ
１と調整素子ＳＴＧとに接続されている。更に抵抗ＲＫ
１は演算増幅器Ｖ１の反転入力側と抵抗ＲＫ２とに接続
されている。この抵抗は基準電位に接続されている。更
に調整素子ＳＴＧは制御線路Ｇを用いて抵抗ＲＶの制御
入力側に接続されており、かつ線路ＣＬＫおよび線路Ｄ
ＡＴＡを用いてプロセッサＰＣに接続されている。更に
調整素子は、電圧ＵＲＥＦが加わる入力側を有してい
る。プロセッサＰＣは更にメモリユニットＭ１に接続さ
れている。
【００１４】以下に動作について説明する。演算増幅器
Ｖ１に入力信号ＵＩＮから抵抗値Ｒ１を介して電圧ＩＮ
が供給され、その際ノードＫ１における電圧の高さは抵
抗値ＲＶによって決められる。この場合演算増幅器Ｖ１
の増幅度は２つの抵抗ＲＫ１およびＲＫ２によって決め
られる。これら抵抗を用いて反転入力側の電位が調整設
定される。出願人の研究によれば、これら２つの抵抗Ｒ
Ｋ１およびＲＫ２に対して、増幅度を精確に調整設定し
かつ同時に回路装置の電流消費を低減させる高オーミッ
ク抵抗値を使用すると特別有利であることが分かってい
る。更に、調整素子ＳＴＧに加わる基準電圧ＵＲＥＦを
用いて調整素子ＳＴＧにおいて、基準電圧ＵＲＥＦの周
辺にある電圧間隔範囲が発生される。出力電圧ＵＯＵＴ
がこの電圧間隔の上方にあると、調整素子ＳＴＧによっ
て制御線路Ｇを用いて抵抗ＲＶの抵抗値が低減される。
出力電圧ＵＯＵＴがこの電圧間隔の下方にあると、調整
素子ＳＴＧによって抵抗ＲＶの抵抗値が高められる。更
に、調整素子ＳＴＧによって調整設定された抵抗値はデ
ータ線路ＤＡＴＡを用いてプロセッサＰＣに通報され、
その際データの読み出しはクロック線路ＣＬＫを用いて
プロセッサによって同期される。続いてプロセッサは抵
抗値ＲＶの値とメモリユニットＭＥＭに格納されている
抵抗値との比較に基づいて入力電圧の高さを決定する。
メモリユニットに格納されている値には電界強度情報が
対応付けられている。
Ｖ１に入力信号ＵＩＮから抵抗値Ｒ１を介して電圧ＩＮ
が供給され、その際ノードＫ１における電圧の高さは抵
抗値ＲＶによって決められる。この場合演算増幅器Ｖ１
の増幅度は２つの抵抗ＲＫ１およびＲＫ２によって決め
られる。これら抵抗を用いて反転入力側の電位が調整設
定される。出願人の研究によれば、これら２つの抵抗Ｒ
Ｋ１およびＲＫ２に対して、増幅度を精確に調整設定し
かつ同時に回路装置の電流消費を低減させる高オーミッ
ク抵抗値を使用すると特別有利であることが分かってい
る。更に、調整素子ＳＴＧに加わる基準電圧ＵＲＥＦを
用いて調整素子ＳＴＧにおいて、基準電圧ＵＲＥＦの周
辺にある電圧間隔範囲が発生される。出力電圧ＵＯＵＴ
がこの電圧間隔の上方にあると、調整素子ＳＴＧによっ
て制御線路Ｇを用いて抵抗ＲＶの抵抗値が低減される。
出力電圧ＵＯＵＴがこの電圧間隔の下方にあると、調整
素子ＳＴＧによって抵抗ＲＶの抵抗値が高められる。更
に、調整素子ＳＴＧによって調整設定された抵抗値はデ
ータ線路ＤＡＴＡを用いてプロセッサＰＣに通報され、
その際データの読み出しはクロック線路ＣＬＫを用いて
プロセッサによって同期される。続いてプロセッサは抵
抗値ＲＶの値とメモリユニットＭＥＭに格納されている
抵抗値との比較に基づいて入力電圧の高さを決定する。
メモリユニットに格納されている値には電界強度情報が
対応付けられている。
【００１５】この装置の利点は、固定の増幅係数と結び
受けられて、入力抵抗の変化によって、演算増幅器の入
力側および出力側における電圧の高さが入力信号ないし
電界強度が著しく変動した場合にも僅かしか変化しない
ことである。これにより演算増幅器の出力側および入力
側にて存在している容量はより迅速に充放電されかつ回
路装置は僅かな立ち上がりおよび立ち下がり振動時間し
か有しない。分圧器を用いて回路装置を入力信号の高さ
に整合することによって、回路装置は僅かな電流消費し
か有しない。これにより、トランポンダに使用する場合
バッテリーはあまり迅速に放電されない。更に、例えば
１２５ＫＨｚの振動における電界ギャップは低減されか
つデータレートは高められる。
受けられて、入力抵抗の変化によって、演算増幅器の入
力側および出力側における電圧の高さが入力信号ないし
電界強度が著しく変動した場合にも僅かしか変化しない
ことである。これにより演算増幅器の出力側および入力
側にて存在している容量はより迅速に充放電されかつ回
路装置は僅かな立ち上がりおよび立ち下がり振動時間し
か有しない。分圧器を用いて回路装置を入力信号の高さ
に整合することによって、回路装置は僅かな電流消費し
か有しない。これにより、トランポンダに使用する場合
バッテリーはあまり迅速に放電されない。更に、例えば
１２５ＫＨｚの振動における電界ギャップは低減されか
つデータレートは高められる。
【００１６】図２には、抵抗値ＲＶと調整素子ＳＴＧと
の実施例が図示されている。抵抗ＲＶおよび調整素子Ｓ
ＴＧの外部の接続形成は図１の関連で説明したことが当
てはまる。以下に回路の構成について詳細に説明する。
抵抗ＲＶは同形式の構成部分から成る複数の回路分岐を
有している。しかし抵抗ＲＶのすべての回路分岐はノー
ドＫ１と共通に、だが調整素子ＳＴＧに個々に接続され
ておりかつスイッチング素子、例えば個々の回路分岐に
集積されているトランジスタを用いて電気的につなげら
れまたは切り離される。以下に、その他の回路分岐の代
表として第１の回路分岐について説明する。第１の回路
分岐はノードＫ１に接続されている抵抗Ｒ１と基準電位
に接続形成されているトランジスタＴ１との直列接続を
有している。この場合トランジスタＴ１の制御入力側は
調整素子ＳＴＧの出力側に接続されている。回路分岐の
数および個々の抵抗Ｒ１ないしＲＮの値は、ノードＫ１
における電位が変えられる領域の大きさから決まってく
る。更に抵抗ＲＶの回路分岐の数が調整素子ＳＴＧの出
力側Ｇ１ないしＧＮの数を決定する。
の実施例が図示されている。抵抗ＲＶおよび調整素子Ｓ
ＴＧの外部の接続形成は図１の関連で説明したことが当
てはまる。以下に回路の構成について詳細に説明する。
抵抗ＲＶは同形式の構成部分から成る複数の回路分岐を
有している。しかし抵抗ＲＶのすべての回路分岐はノー
ドＫ１と共通に、だが調整素子ＳＴＧに個々に接続され
ておりかつスイッチング素子、例えば個々の回路分岐に
集積されているトランジスタを用いて電気的につなげら
れまたは切り離される。以下に、その他の回路分岐の代
表として第１の回路分岐について説明する。第１の回路
分岐はノードＫ１に接続されている抵抗Ｒ１と基準電位
に接続形成されているトランジスタＴ１との直列接続を
有している。この場合トランジスタＴ１の制御入力側は
調整素子ＳＴＧの出力側に接続されている。回路分岐の
数および個々の抵抗Ｒ１ないしＲＮの値は、ノードＫ１
における電位が変えられる領域の大きさから決まってく
る。更に抵抗ＲＶの回路分岐の数が調整素子ＳＴＧの出
力側Ｇ１ないしＧＮの数を決定する。
【００１７】調整素子ＳＴＧは制御ユニットＣＵを有し
ている。このユニットは、出力電圧ＵＯＵＴに接続され
ている第１の入力側および基準電圧ＵＲＥＦに接続され
ている第２の入力側を備えている。更に制御ユニットは
第１の出力側ＵＰおよび第２の出力側ＤＯＷＮを有して
いる。これらは回路ユニットＺ１に接続されている。回
路ユニットＺ１は個々のスイッチングブロックＱ１ない
しＱＮを有している。これらは制御出力側Ｇ１ないしＧ
Ｎに接続されている。更に、スイッチングブロックＱ１
ないしＱＮのそれぞれはシフトレジスタＳＲのブロック
Ｓ１ないしＳＮに接続されている。シフトレジスタはと
いうとクロック線路ＣＬＫおよびデータ線路ＤＡＴＡに
接続されている。
ている。このユニットは、出力電圧ＵＯＵＴに接続され
ている第１の入力側および基準電圧ＵＲＥＦに接続され
ている第２の入力側を備えている。更に制御ユニットは
第１の出力側ＵＰおよび第２の出力側ＤＯＷＮを有して
いる。これらは回路ユニットＺ１に接続されている。回
路ユニットＺ１は個々のスイッチングブロックＱ１ない
しＱＮを有している。これらは制御出力側Ｇ１ないしＧ
Ｎに接続されている。更に、スイッチングブロックＱ１
ないしＱＮのそれぞれはシフトレジスタＳＲのブロック
Ｓ１ないしＳＮに接続されている。シフトレジスタはと
いうとクロック線路ＣＬＫおよびデータ線路ＤＡＴＡに
接続されている。
【００１８】次に動作について説明する。制御ユニット
ＣＵは、出力電圧ＵＯＵＴが基準電圧ＵＲＥＦによって
与えられる領域外にある場合に、制御可能な抵抗ＲＶ
を、それが出力側ＵＰおよびＤＯＷＮを用いてスイッチ
ングブロックＱ１ないしＱＮを制御することによって変
える。例えば回路ブロックＱ１が信号ＵＰによって制御
されると、出力側Ｇ１を用いてトランジスタＴ１が導通
される。これにより抵抗Ｒ１は基準電位に接続されかつ
抵抗ＲＶの値は低減される。回路ブロックＱ１が信号Ｄ
ＯＷＮによって制御されると、トランジスタＴ１は阻止
されかつ抵抗値ＲＶの値は高められる。回路ブロックＱ
１の状態の変化はその都度ブロックＳ１においてデジタ
ル情報として記憶される。抵抗ＲＶの別の回路分岐は出
力側Ｇ２〜ＧＮを用いて制御される。抵抗ＲＶのすべて
の回路分岐が基準電位と接続されると、抵抗ＲＶはその
最小の値を有する。抵抗Ｒ１ないしＲＮの値の適当な選
択によって、入力信号ＵＩＮのデジタルコード化が実施
される。シフトレジスタＳＲの個々のブロックＳ１ない
しＳＮに記憶される、それぞれの回路分岐の状態の情
報、これにより抵抗ＲＶの値ないし入力信号ＵＩＮの高
さはプロセッサＰＣによって線路ＤＡＴＡを介して読み
出される。
ＣＵは、出力電圧ＵＯＵＴが基準電圧ＵＲＥＦによって
与えられる領域外にある場合に、制御可能な抵抗ＲＶ
を、それが出力側ＵＰおよびＤＯＷＮを用いてスイッチ
ングブロックＱ１ないしＱＮを制御することによって変
える。例えば回路ブロックＱ１が信号ＵＰによって制御
されると、出力側Ｇ１を用いてトランジスタＴ１が導通
される。これにより抵抗Ｒ１は基準電位に接続されかつ
抵抗ＲＶの値は低減される。回路ブロックＱ１が信号Ｄ
ＯＷＮによって制御されると、トランジスタＴ１は阻止
されかつ抵抗値ＲＶの値は高められる。回路ブロックＱ
１の状態の変化はその都度ブロックＳ１においてデジタ
ル情報として記憶される。抵抗ＲＶの別の回路分岐は出
力側Ｇ２〜ＧＮを用いて制御される。抵抗ＲＶのすべて
の回路分岐が基準電位と接続されると、抵抗ＲＶはその
最小の値を有する。抵抗Ｒ１ないしＲＮの値の適当な選
択によって、入力信号ＵＩＮのデジタルコード化が実施
される。シフトレジスタＳＲの個々のブロックＳ１ない
しＳＮに記憶される、それぞれの回路分岐の状態の情
報、これにより抵抗ＲＶの値ないし入力信号ＵＩＮの高
さはプロセッサＰＣによって線路ＤＡＴＡを介して読み
出される。
【００１９】図３には制御される抵抗ＲＶの別の実施例
が図示されている。ここでは、図２に図示の実施例とは
異なって、それぞれの回路分岐の抵抗Ｒ１ないしＲＮは
設けられておらず、すなわち個々の回路分岐の抵抗はト
ランジスタＴ１ないしＴＮによって決められ、その際飽
和抵抗またはトランジスタＴ１ないしＴＮの制御電圧の
高さが回路分岐の抵抗値の大きさを決める。トランジス
タＴ１ないしＴＮの前以て決められている大きさの比に
よって簡単な手法で入力信号ないし電界強度のコード化
が実施される。
が図示されている。ここでは、図２に図示の実施例とは
異なって、それぞれの回路分岐の抵抗Ｒ１ないしＲＮは
設けられておらず、すなわち個々の回路分岐の抵抗はト
ランジスタＴ１ないしＴＮによって決められ、その際飽
和抵抗またはトランジスタＴ１ないしＴＮの制御電圧の
高さが回路分岐の抵抗値の大きさを決める。トランジス
タＴ１ないしＴＮの前以て決められている大きさの比に
よって簡単な手法で入力信号ないし電界強度のコード化
が実施される。
【００２０】図４に図示の、制御される抵抗ＲＶの実施
例では、個々の回路分岐は電流源Ｑ１ないしＱＮを有し
ている。これらは共通に給電電圧ＶＳに接続形成されて
いる。以下の説明において図２に関連した形態が参照さ
れる。個々の電流源Ｉ１ないしＩＮは、トランジスタＴ
１ないしＴＮがオン制御される場合には、これらトラン
ジスタＴ１ないしＴＮを用いて線路ＩＧに接続される。
線路ＩＧはこれにより常に、トランジスタがオン制御さ
れる回路分岐の電流源Ｉ１ないしＩＮの和電流を運ぶ。
更に、線路ＩＧはダイオードとして接続形成されている
トランジスタＴＳおよびトランジスタＴＲの制御入力側
に接続されている。更に、トランジスタＴＳは基準電位
に接続形成されている。また、トランジスタＴＲはノー
ドＫ１および基準電位に接続されている。トランジスタ
ＴＲおよびＴＳはこの装置では電流ミラーを形成し、す
なわち線路ＩＧの和電流が高ければ高い程、トランジス
タＴＳにおける電圧降下およびこれによりトランジスタ
ＴＲの制御入力側における制御電圧は高くなる。従って
トランジスタＴＲの抵抗および抵抗ＲＶの値は低減され
る。
例では、個々の回路分岐は電流源Ｑ１ないしＱＮを有し
ている。これらは共通に給電電圧ＶＳに接続形成されて
いる。以下の説明において図２に関連した形態が参照さ
れる。個々の電流源Ｉ１ないしＩＮは、トランジスタＴ
１ないしＴＮがオン制御される場合には、これらトラン
ジスタＴ１ないしＴＮを用いて線路ＩＧに接続される。
線路ＩＧはこれにより常に、トランジスタがオン制御さ
れる回路分岐の電流源Ｉ１ないしＩＮの和電流を運ぶ。
更に、線路ＩＧはダイオードとして接続形成されている
トランジスタＴＳおよびトランジスタＴＲの制御入力側
に接続されている。更に、トランジスタＴＳは基準電位
に接続形成されている。また、トランジスタＴＲはノー
ドＫ１および基準電位に接続されている。トランジスタ
ＴＲおよびＴＳはこの装置では電流ミラーを形成し、す
なわち線路ＩＧの和電流が高ければ高い程、トランジス
タＴＳにおける電圧降下およびこれによりトランジスタ
ＴＲの制御入力側における制御電圧は高くなる。従って
トランジスタＴＲの抵抗および抵抗ＲＶの値は低減され
る。
【００２１】これまで説明した実施例において図示のＭ
ＯＳトランジスタはバイポーラトランジスタによって置
換される。バイポーラトランジスタを有する実施例では
電流消費が比較的高いことが不都合である。
ＯＳトランジスタはバイポーラトランジスタによって置
換される。バイポーラトランジスタを有する実施例では
電流消費が比較的高いことが不都合である。
【図１】調整素子を用いて分圧器の抵抗値が変えられ
る、入力側に分圧器を持った増幅器回路の略図である。
る、入力側に分圧器を持った増幅器回路の略図である。
【図２】調整素子を用いて抵抗値がディスクレートに変
えられる分圧器の略図である。
えられる分圧器の略図である。
【図３】制御されるトランジスタを有する分圧器の実施
例の略図である。
例の略図である。
【図４】重み付けられた電流源を備えている分圧器の別
の実施例の略図である。
の実施例の略図である。
ＳＥ１ 入力ユニット、 ＵＩＮ 入力信号、 ＵＮ
入力電圧、 Ｖ１ 演算増幅器、 ＵＯＵＴ 出力電
圧、 ＵＲＥＦ 基準電圧、 ＲＩ 入力抵抗、ＲＶ
制御可能な抵抗、 Ｔ１〜ＴＮ スイッチング素子、
ＰＣ プロセッサユニット、 ＲＫ１，ＲＫ２ 分圧
器、 ＳＴＧ 調整素子、Ｚ１ 回路ユニと、 Ｑ１〜
ＱＮ スイッチングブロック、 Ｉ１からＩＮ 電流源
入力電圧、 Ｖ１ 演算増幅器、 ＵＯＵＴ 出力電
圧、 ＵＲＥＦ 基準電圧、 ＲＩ 入力抵抗、ＲＶ
制御可能な抵抗、 Ｔ１〜ＴＮ スイッチング素子、
ＰＣ プロセッサユニット、 ＲＫ１，ＲＫ２ 分圧
器、 ＳＴＧ 調整素子、Ｚ１ 回路ユニと、 Ｑ１〜
ＱＮ スイッチングブロック、 Ｉ１からＩＮ 電流源
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ヘルムート モーザー
ドイツ連邦共和国 ハイルブロン マリー
エンブルガーシュトラーセ 94
Ｆターム(参考） 5J090 AA01 AA47 CA00 CA36 CA88
CA98 DN02 FA09 HA10 HA19
HA25 HA26 HA39 KA00 KA05
KA33 MA11 SA15 TA01
5J100 AA00 BA01 BB08 BC07 CA02
CA03 CA05 CA11 CA18 CA19
CA29 DA01 DA06 DA10 EA02
FA02
5K042 CA02 CA12 DA16 EA15 GA01
GA12
Claims (10)
- 【請求項１】 受信された電磁信号から受信ユニット
（ＳＥ１）を用いて電界強度情報を得るための方法であ
って、該受信ユニットにおいて受信された信号（ＵＩ
Ｎ）から入力抵抗（Ｒ１）を用いて、固定の増幅係数を
有している演算増幅器（Ｖ１）に対する入力電圧（Ｉ
Ｎ）が発生されかつ該入力電圧（ＩＮ）の、出力電圧
（ＵＯＵＴ）に対する比が決定される形式の方法におい
て、前記演算増幅器（Ｖ１）の出力電圧（ＵＯＵＴ）を
基準電圧（ＵＲＥＦ）と比較し、かつ演算増幅器（Ｖ
１）の入力電圧（ＩＮ）を入力抵抗（ＲＩ）の変化を用
いて変えて、前記出力電圧（ＵＯＵＴ）が、前記基準電
圧（ＵＲＥＦ）の値を内包している、前以て決められて
いる間隔領域内にくるようにし、かつ前記変えられた入
力抵抗（ＲＩ）の値を、値フィールドにファイルされて
いる値と比較することによって、前記受信された信号に
電界強度値を割り当てることを特徴とする方法。 - 【請求項２】 入力抵抗（ＲＩ）をディスクレートな段
階において変える請求項１記載の方法。 - 【請求項３】 入力電圧（ＩＮ）を演算増幅器（Ｖ１）
に分圧器として形成されている入力抵抗（ＲＩ）の分圧
器ノード（Ｋ１）から供給する請求項１または２記載の
方法。 - 【請求項４】 分圧器の、基準電位に接続されている部
分の抵抗値（ＲＶ）を変える請求項３記載の方法。 - 【請求項５】 受信ユニットと送信ユニットとの間の空
間距離を決定するための、請求項１から４までのいずれ
か１項記載の方法の使用。 - 【請求項６】 請求項１から４までのいずれか１項記載
の方法を実施するための回路装置であって、信号入力側
（ＵＩＮ）と、信号出力側（ＵＯＵＴ）と、第１入力
側、第２入力側および出力側を有している演算増幅器
（Ｖ１）と、プロセッサユニット（ＰＣ）と、該プロセ
ッサユニット（ＰＣ）に接続されているメモリユニット
（Ｍ１）とを備え、増幅度を確定するために前記第１の
入力側が第１の分圧器（ＲＫ１，ＲＫ２）の分圧器ノー
ドに接続されておりかつ該分圧器の第１の接続端子が出
力側に接続されておりかつ分圧器（ＲＫ１，ＲＫ２）の
第２の接続端子が基準電位に接続されており、前記第２
の入力側が第２の分圧器（Ｒ１：ＲＵ，ＲＶ）の分圧器
ノードに接続されておりかつ該第２の分圧器が、信号入
力側に接続されている第１の抵抗（ＲＵ）と基準電位に
接続されている制御可能な第２の抵抗（ＲＶ）との直列
接続として形成されており、演算増幅器（Ｖ１）の出力
側が信号出力側（ＵＯＵＴ）に接続されている形式のも
のにおいて、基準電圧（ＵＲＥＦ）に接続されている調
整素子（ＳＴＧ）は前記演算増幅器（Ｖ１）の出力側に
接続されており、かつ該調整素子（ＳＴＧ）は第２の抵
抗（ＲＶ）の制御入力側（Ｇ）に接続されており、かつ
該調整素子（ＳＴＧ）は前記プロセッサユニット（Ｐ
Ｃ）に接続されているデータ出力側（ＤＡＴＡ）および
プロセッサユニット（ＰＣ）に接続されているクロック
入力側（ＣＬＫ）を有していることを特徴とする回路装
置。 - 【請求項７】 前記制御可能な抵抗（ＲＶ）は少なくと
も２つの並列な回路分岐から形成されておりかつそれぞ
れの回路分岐は抵抗（Ｒ１〜ＲＮ）と制御可能なスイッ
チング素子（Ｔ１〜ＴＮ）との直列接続として実現され
ており、かつそれぞれのスイッチング素子（Ｔ１〜Ｔ
Ｎ）の制御入力側は前記調整素子（ＳＴＧ）の制御出力
側（Ｇ１〜ＧＮ）にそれぞれ接続されている請求項６記
載の回路装置。 - 【請求項８】 制御可能な抵抗（ＲＶ）は少なくとも２
つの並列な回路分岐を含んでおりかつそれぞれの回路分
岐はトランジスタ（Ｔ１〜ＴＮ）として構成されてお
り、かつそれぞれのトランジスタ（Ｔ１〜ＴＮ）の制御
入力側は前記調整素子（ＳＴＧ）の制御出力側（Ｇ１〜
ＧＮ）にそれぞれ接続されている請求項６記載の回路装
置。 - 【請求項９】 制御可能な抵抗（ＲＶ）は少なくとも２
つの並列な回路分岐によって形成されておりかつそれぞ
れの回路分岐は制御可能な電流源（Ｉ１〜ＩＮ）と制御
可能なスイッチング素子（Ｔ１〜ＴＮ）とから実現され
ており、かつそれぞれのスイッチング素子（Ｔ１〜Ｔ
Ｎ）の制御入力側は前記調整素子（ＳＴＧ）の制御出力
側（Ｇ１〜ＧＮ）にそれぞれ接続形成されている請求項
６記載の回路装置。 - 【請求項１０】 前記スイッチング素子（Ｔ１〜ＴＮ）
はトランジスタ、有利にはＭＯＳトランジスタとして実
現されている請求項７または９記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10159551.4 | 2001-12-05 | ||
| DE10159551A DE10159551A1 (de) | 2001-12-05 | 2001-12-05 | Verfahren zur Gewinnung einer Feldstärkeinformation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218809A true JP2003218809A (ja) | 2003-07-31 |
| JP4031980B2 JP4031980B2 (ja) | 2008-01-09 |
Family
ID=7708012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002354119A Expired - Fee Related JP4031980B2 (ja) | 2001-12-05 | 2002-12-05 | 電界強度情報の取得方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6922553B2 (ja) |
| EP (1) | EP1318623B1 (ja) |
| JP (1) | JP4031980B2 (ja) |
| DE (2) | DE10159551A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008111783A (ja) * | 2006-10-31 | 2008-05-15 | Nec Electronics Corp | 電界検出回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006020423B3 (de) | 2006-04-25 | 2007-10-25 | Atmel Germany Gmbh | Verfahren sowie Schaltungsanordnung zur Feldstärkebestimmung |
| DE102006020422B4 (de) | 2006-04-25 | 2008-05-15 | Atmel Germany Gmbh | Passive-Entry- und/oder Passive-Go-System sowie zugehöriges Betriebsverfahren |
| DE102009021153A1 (de) | 2009-05-13 | 2010-11-18 | Atmel Automotive Gmbh | Verfahren zur Gewinnung einer Feldstärkeinformation |
| DE102009021152B4 (de) | 2009-05-13 | 2012-04-26 | Atmel Automotive Gmbh | Verfahren und Schaltungsanordnung zur Gewinnung einer Feldstärkeinformation |
| US8634766B2 (en) | 2010-02-16 | 2014-01-21 | Andrew Llc | Gain measurement and monitoring for wireless communication systems |
| KR102134713B1 (ko) * | 2012-12-21 | 2020-07-16 | 니다 테크 스웨덴 에이비 | 동력 공구를 언락킹 및 락킹시킬 수 있는 방법, 공구 제어 노드, 컴퓨터 판독가능 기록 매체 및 동력 공구 디바이스 |
| US9729119B1 (en) | 2016-03-04 | 2017-08-08 | Atmel Corporation | Automatic gain control for received signal strength indication |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2639122B1 (fr) * | 1988-11-14 | 1991-04-12 | Delcourt Gilles | Procede et appareil pour la detection d'impulsions dues a des decharges electrostatiques |
| US5239701A (en) * | 1989-11-15 | 1993-08-24 | Sanyo Electric Co., Ltd. | Radio receiver with improved channel selection and reception |
| US5168265A (en) * | 1991-06-27 | 1992-12-01 | Narda Microwave Corp. | Personal electromagnetic radiation monitor |
| US5773974A (en) * | 1995-04-13 | 1998-06-30 | Credence Technologies, Inc. | Portable electro-magnetic field detection and measurement apparatus for near-field test and measurements |
| US5581213A (en) * | 1995-06-07 | 1996-12-03 | Hughes Aircraft Company | Variable gain amplifier circuit |
| KR100212055B1 (ko) * | 1996-06-24 | 1999-08-02 | 윤종용 | 이동체 통신시스템의 수신신호세기 검출회로 |
| DE19637357C1 (de) * | 1996-09-13 | 1998-05-20 | Telefunken Microelectron | Vorrichtung zum Schutz vor elektromagnetischer Störstrahlung |
| DE19753186C2 (de) * | 1997-11-21 | 1999-10-14 | Hans-Peter Geromiller | Verfahren und Anordnung zur Feststellung der elektrischen Feldstärke in TEM-Zellen |
| US6219543B1 (en) * | 1998-06-03 | 2001-04-17 | Howard M. Myers | Energy detection device |
| DE19852525A1 (de) * | 1998-11-06 | 2000-05-11 | Bos Berlin Oberspree Sondermas | Vorrichtung zum Nachweis von Mikrowellen |
-
2001
- 2001-12-05 DE DE10159551A patent/DE10159551A1/de not_active Withdrawn
-
2002
- 2002-10-18 DE DE50205822T patent/DE50205822D1/de not_active Expired - Lifetime
- 2002-10-18 EP EP02023325A patent/EP1318623B1/de not_active Expired - Fee Related
- 2002-12-02 US US10/308,249 patent/US6922553B2/en not_active Expired - Lifetime
- 2002-12-05 JP JP2002354119A patent/JP4031980B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008111783A (ja) * | 2006-10-31 | 2008-05-15 | Nec Electronics Corp | 電界検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1318623B1 (de) | 2006-02-15 |
| DE50205822D1 (de) | 2006-04-20 |
| US6922553B2 (en) | 2005-07-26 |
| EP1318623A3 (de) | 2005-03-30 |
| DE10159551A1 (de) | 2003-06-12 |
| JP4031980B2 (ja) | 2008-01-09 |
| EP1318623A2 (de) | 2003-06-11 |
| US20030104795A1 (en) | 2003-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101592617B1 (ko) | 고속 정밀 차지 펌프 | |
| US9503031B2 (en) | Electronic system and auto configuration method for an operational amplifier in the electronic system | |
| US9654181B1 (en) | Dynamic transmitter signal envelope shaping control for NFC or RFID devices | |
| US20160329638A1 (en) | Non-contact communication device and antenna resonance frequency control method | |
| US20050253646A1 (en) | Global Automatic RC Time Constant Tuning Circuit and Method for on Chip RC Filters | |
| US20120208459A1 (en) | Near field communication device | |
| US7552353B2 (en) | Controlling circuit for automatically adjusting clock frequency of a central processing unit | |
| JP2003218809A (ja) | 電界強度情報の取得方法 | |
| JP2004343539A (ja) | 可変ゲインアンプ及びａｍ変調信号受信回路及び検波回路 | |
| US5444421A (en) | Low power consumption oscillator using multiple transconductance amplifiers | |
| US20040124905A1 (en) | Circuit configuration for signal balancing in antiphase bus drivers | |
| US5994927A (en) | Circuit for comparison of signal voltage with reference voltage | |
| US20050242873A1 (en) | Frequency tuning loop for active RC filters | |
| EP0732807A2 (en) | Controllable filter arrangement | |
| US7102409B2 (en) | DC level wandering cancellation circuit | |
| JP2002026670A (ja) | 抵抗ラダー型電子ボリューム | |
| JP2006135888A (ja) | データ通信装置、データ通信システム及びデータ通信方法 | |
| US7009420B2 (en) | Input circuit for receiving a signal at an input on an integrated circuit | |
| US4795919A (en) | Zero signal state detecting circuit | |
| US7760211B2 (en) | System and method for light control | |
| US6201929B1 (en) | Multistage rotating speed control circuit for DC motor | |
| JP2001022902A (ja) | Ｉｄタグ用リーダライタ | |
| JPH10190463A (ja) | 信号処理装置 | |
| US10135497B2 (en) | Near field communication device | |
| US5942930A (en) | Shaping and level adjusting filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050818 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071011 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |