JP2003204010A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JP2003204010A JP2003204010A JP2003014282A JP2003014282A JP2003204010A JP 2003204010 A JP2003204010 A JP 2003204010A JP 2003014282 A JP2003014282 A JP 2003014282A JP 2003014282 A JP2003014282 A JP 2003014282A JP 2003204010 A JP2003204010 A JP 2003204010A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- hybrid integrated
- circuit device
- metal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
慮して一般にはプレスで切断している。しかし切断の際
に基板の周辺にはバリが生じ、このバリが脱落して、基
板上に載り、歩留まりの低下を来す問題があった。本発
明はこれを解決するものである。 【解決手段】基板1周辺には、ショートや作業性を考え
て、配線が設けられる領域の周辺に、マージンが設けら
れるが、この領域に導電手段と同一材料、例えばCu、
Ni等を設け、この膜14が樹脂劣化のマスクとなった
り、劣化した樹脂と一体で成るため、樹脂や金属のバリ
の脱落を防止することができる。
Description
し、特に、金属基板のプレスの際に生じる基板周辺のバ
リを抑制する構造に関するものである。
成される。この公知例として例えば特開平02−244
667号公報が詳しい。この混成集積回路装置は、例え
ばAl等の金属基板の上に所望形状の導電手段が形成さ
れ、この導電手段の中の導電路に印刷抵抗等の受動素
子、半導体素子およびICが電気的に固着され、所定の
機能を有するものである。
えば図3右側の平面図のように、先ず短冊状の金属基板
1を用意する。ここでは予め酸化膜2(陽極酸化膜)が
両面に形成されている。ここで図3乃至図8は、本発明
の製造方法を説明する図であり、左側断面図は、最終分
割基板1に於いてどのように形成されるかを説明し、右
側平面図は、大板30からどのようにプレスカットされ
て最終の金属基板1になるかを説明したものである。
を介して銅箔4を貼着し更にその上にNi層を被着す
る。続いて図5の断面図のように、銅箔4およびNi層
5を所定の形状にパターニングする。つまり銅箔は、導
電路、半導体素子やICが固着されるランド、外部リー
ドが接続されるパッドおよび半導体素子との接続に用い
る金属細線のボンデイングパッド等にエッチングされ、
ボンデイング性が考慮されてボンデイングパッド上には
Ni層が残されている。
5の右側平面図の如く、プレス打ち抜きされて分割され
る。つまり図3平面図の点線(プレスライン)の外周L
に沿って打ち抜かれる。この外周が図5の実線で示され
た外周Lである。続いて、図6断面図に示すように、前
記導電路間に抵抗6が印刷され、基板のサイズによって
は図5のカットラインMに沿ってプレス打ち抜きされる
場合もある。
た後に、チップ抵抗、チップコンデンサおよび半導体ベ
アチップ等の回路素子が半田付けされ、ワイヤーボンデ
イングされる。この後、図6のプレスラインNに沿って
打ち抜かれ、図8に示すように外部リード付け、ケース
付けおよび樹脂封止が行われて完成する。従って短冊状
の大板30から何枚取るかで異なるが、少なくとも最終
の基板の一側辺は必ずプレスラインとなる。
したものが、図10および図11で有り、前者はプレス
前、後者はプレス後のものであり、金型と混成集積回路
基板1との関係を説明したものである。つまりダイ50
に金属基板1が配置され、ストリッパー51とダイ50
とが挟み込まれた状態で、パンチ52で、斜線領域が打
ち抜かれる。
面、そしで若干凹んで示されている部分が破断面を示し
ている。一般に金属基板は、熱伝導率に優れ、裏面に放
熱板やシャーシーが当接されるため、裏面からパンチが
当てられ打ち抜かれる。理由は、打ち抜きの結果、ダイ
50が当接する金属基板面にバリが生じ、このバリが前
記放熱板との密着性を妨げるからである。ここで、図1
0に示すように、パンチの幅をW2、ダイとの間隔をW
2とすると、(W1−W2)/2(クリアランスとい
う)が適切でないと切断がうまく行かず、バリが生じ、
クリアランス=(0.07〜0.1)t、ここでtは基
板の厚さである、が大きくても小さくてもバリが生じ
る。
を打ち抜くとバリBが生じ、このバリBは、金属基板の
Al、陽極酸化膜2および接着性樹脂3から構成され
る。前述したように打ち抜き工程が少なくとも一回以上
有るため、この状態で、製造ラインに導入した場合、例
えば図9に示すような搬送装置、例えばベルトの上に金
属基板が載せられる。各工程に移動する際、金属基板1
の位置決めのためにガイド53や位置決め手段54が用
いられ、前述の混成集積回路装置基板を完成するための
回路部品の搭載時、またはそのための基板の移動時にこ
れらと接触するなどして金属基板周辺の点線領域に生じ
るバリが落とされる。また金属基板のマニュピレートの
際にもこの点線領域を使うためバリが落とされる。
置し、一定部分まではクラックが入るため、樹脂の結合
が破壊され、脱落しやすい状態となる。そのため、接着
樹脂と一緒に陽極酸化膜やAlが一緒に取れたり、それ
ぞれがバラバラで取れたりして、前記搬送装置の上に塵
として落ちたものが基板上に何らかの原因で付着した
り、直接付着したりする。
の抵抗値の変動、チップの固着面上では、フラットに固
着できない等の問題を生じ、絶縁性の塵は、抵抗値の変
動や素子がフラットに付かない等の問題を生ぜしめてい
た。
みて成され、第1に、金属基板の少なくとも一側辺に
は、基板裏面から表面に向かって打ち抜いた打ち抜き面
を有し、この金属基板の前記一側辺に対応する周面に、
前記導電手段と同一材料の膜を設けた混成集積回路装置
により解決するものである。
設けて露出された前記金属基板と前記導電手段が金属細
線により電気的に接続され、前記ザグリ穴周辺には、前
記導電手段と同一材料の膜が設けられている混成集積回
路装置により解決するものである。
ディングポイントに設けられるNiを設ける混成集積回
路装置により解決するものである。
れたアルミニウムよりなる基板を用いる混成集積回路装
置により解決するものである。
ついて図2を参照して説明する。
けられ、表面に接着樹脂3を介して貼着された導電手段
10が設けられている。この導電手段10は、図2に示
した平面図からも判るように、配線40、チップが載せ
られるランド41、配線と一体のランド42、ボンディ
ングパッド43および外部リードが半田付けされるパッ
ド44等でなり、ベアチップ状のトランジスタやICチ
ップ等の半導体素子45、チップ抵抗、印刷抵抗6およ
びチップコンデンサ等の回路素子が半田等を介して固着
されている。
と導電手段10間に、また必要によってはクロスオーバ
ーのために導電手段間に金属細線12がボンディングさ
れている。更に接着材を介してケースが金属基板1に固
着され、金属基板を底面、ケースが側面となる封止空間
が設けられ、この中に封止樹脂が注入されている。本発
明の特徴は、前記金属基板1の周面に導電手段と同一材
料の膜14を設けることにある。後述した製造フローで
打ち抜いてもバリは抑制されており、更には、従来ボロ
ボロとなっている絶縁性接着材を前記膜で固定できるた
めに、後述した搬送装置(図9)の構成要素に接触した
り、衝撃が基板に加わってもこの接着材は塵として発生
しずらい。また複数の打ち抜き工程があり、従来では絶
縁樹脂や陽極酸化膜にクラックを誘発させていたが、前
記膜を設けることでこの誘発を抑制できるため、湿気等
の浸入の抑制が可能となり、ケース内に封止される回路
素子の劣化を防止できる。
の抑制のために、図2に示すように金属基板を露出させ
るザグリ穴46を設けることがある。このザグリ穴46
の周囲に、導電手段と同一材料の膜47を設ければ、ザ
グリ穴に発生するバリの落下を防止できる。つまり導電
手段のパターニング時に同時に形成し、この後のどこで
ザグリ穴46を形成するかは任意であるが、この穴が形
成された状態で搬送装置に送られる限り有効である。
成集積回路装置の製造方法を説明する。左に示した断面
は、最終の分割された金属基板に基づいてフローを説明
するものであり、所々に右に示す平面図は、大板30が
どこの工程で切断されてゆくかを説明するものである。
さのAl金属基板1を用意し、両面に陽極酸化膜2を形
成する第1の工程がある。ここで陽極酸化膜2は、10
〜20μm程度であり、前もって酸化されたものを用意
しても良い。この時大板30には、漢字田の形状の4枚
基板が左右に配列されている。ここで点線はプレスライ
ンを示すものであるり、この後の工程でプレスされてゆ
く。また最終の分割される基板のサイズによりこのプレ
スラインは変わる。
シ樹脂等の接着樹脂3を大板全面に塗布し、この上に1
8〜105μm程度の銅箔4を全面に貼り、ホットプレ
スする第2の工程があり、その結果接着樹脂3は、20
〜100μmの厚さとなる。ホットプレスは、圧力約1
00kg/平方センチ、170度で、ポリイミドやエポ
キシの場合、約30分の間加圧されている。この後必要
により、ボンディングポイント部のNiメッキ5工程が
入るがここでは全面にメッキしている。また予めメッキ
された前記銅箔を貼れば、前記メッキ工程は省略でき
る。
有れば、塩化第2鉄等のエッチング液で所定のパターン
に導電手段10を形成する第3の工程があり、全面にN
iが被着されている場合は、Niを所定の部分(例えば
ボンデイングポイント)11に残すようにエッチング
し、この後前記Cuのエッチング液で導電手段をパター
ン化する第3の工程がある。
程が入り、図3右のプレスラインの周囲、漢字「田」の
字の周囲ラインL沿ってプレスが入り、図5の右側の図
のように、2枚の中板31に分割される。もちろんここ
では、大板は、長く形成されているので、2個ではな
く、3個以上であることも考えられる。この後、図面で
は省略しているが、印刷抵抗の安定性を考え、印刷部に
1〜2μm程度の樹脂がアンダーコートされ、また印刷
抵抗のコンタクト抵抗を考え、導電パーターンのコンタ
クト部に1〜2μm程度の銀ペーストが塗布され、両者
とも約150度程度で焼結される第4の工程がある。
刷抵抗6が印刷され、約200度で焼成される第5の工
程があり、更には後の工程での半田ショート等や導電手
段の表面劣化等を考慮し、半田印刷する部分を残して、
1〜2μm程度の樹脂(図面では省略する)がオーバー
コートされ、約150度で焼成される第6の工程があ
る。
に沿ってプレス打ち抜きがされ、4枚の小板32に分割
される。更に半田クリームが印刷された後、チップ抵
抗、チップコンデンサおよび半導体チップ等の素子25
が約200度で半田付けされ、この後図7のようにワイ
ヤ12をボンディングする第7の工程がある。
8枚の最終基板33に分割する工程がある。最後に外部
フレーム13が半田付けされ、ケースが取り付けられ、
封止樹脂が注入され、エポキシ樹脂の場合、150度で
硬化されて本混成集積回路装置が完成される。
積回路装置の金属基板1は、全周に渡りバリが生ずるこ
とになる。ただし前述したように、フローが小板32か
ら始まるようで有れば、プレスラインは1つの側辺であ
り、小板がエッチングで抜いて有れば、この1つの側辺
にしかバリは発生せず、ただし小板32の周囲がプレス
で打ち抜かれていれば、やはり全周に渡りバリが発生し
ている。また中板31で供給され、前記フローに流すの
で有れば、仮に前述したエッチングでフレームが抜いて
有れば、互いに直行し隣接する2つの側辺にバリが発生
することになる。しかしコストを考えるとプレスが好ま
しく普通は全周に渡りバリが発生することになる。
で説明した第3の工程のパターニングに先ず有り、図2
で示した点でハッチングした領域14に前記導電手段の
材料であるCuを帯状に被着する事にあり、またはこの
Cu膜の上にボンディングポイントのNi膜も含めて被
着する事にあり、更にはこの状態で、図1に示すように
ダイ50と金属基板1表面が隙間が無い状態でプレス打
ち抜きすることにある。2本の点線の間が打ち抜き領域
であり、2本の内、右側の点線が最終基板の周辺とな
る。図からも判るように、ダイ50とストリッパ51の
間には、金属基板1、陽極酸化膜2、接着樹脂3および
膜14が設けられているために、隙間は実質発生せず、
パンチ52が基板裏面から当たり打ち抜かれても、ダイ
50とストリッパ51で完全に押さえているので、バリ
の発生抑制が可能となる。
けてから加熱工程にはいると、樹脂の劣化は防止でき、
塵の発生となる樹脂の劣化を防止できる。例えば、絶縁
性接着樹脂層3とダイ50の間には、アンダーコート膜
2μm、銅箔35μm、Ni2μmおよびオバーコート
膜2μmが設けられ、全体では41μmとなり、Cuと
Niの総和37μmで約90%を占めることができる。
従って、正確に算出すると1割以下となり、バリは殆ど
発生しない。
てきたが、金属基板はCuや鉄でも効果の大小はあるが
適用できるもので、また酸化膜は陽極酸化膜以外に、熱
酸化膜、蒸着等のデポジーション等でも適用できるもの
である。更に、放熱板やシャーシーの当接の関係で、パ
ンチは基板裏面から当てられるが、特にこれらの考慮が
不必要な場合、当然基板表面からパンチ52を当てても
良い。この場合、第2の工程で両面に銅箔をはり、基板
の裏面周囲に図2のような膜14を設けてもバリの発生
は抑制できる。更に、上述の説明においては、プレスで
説明してきたが、カッティングでも応用できるものであ
る。
辺は、搬送時のノイズの浸入防止、プレス時の導電手段
の破壊等が考慮されて、実回路がある部分は基板周辺よ
り若干のマージンが設けられている。またダイの形状や
位置関係によっては、ダイ50と金属基板1周辺を見る
と、隙間がありこの隙間はプレス時に、Al基板1やこ
の上に設けられた膜2,3等の移動を容易とするため、
バリがより以上発生しやすい関係となっていた。従って
絶縁性樹脂はボロボロであり、接触や衝撃等で塵状にな
って取れる。
を、このボロボロとなる絶縁性接着材の上に設る事で、
前記膜と一緒に前記絶縁性樹脂が貼り合わされているた
め、塵として脱落することがない。また接着樹脂は加熱
されることでもろくなる。その状態でプレスされると更
にもろくなりバリが脱落しやすくなるので、この部分を
金属で覆うと、前記樹脂の結合力はほぼ維持され、脱落
しにくくなる。
合、Al基板の場合は陽極酸化膜2と絶縁樹脂を取り除
く必要があり、またCuや鉄基板の場合、若干の酸化膜
はあるがこの上に絶縁性接着材が全面に貼着されている
ため、この接着材や酸化膜を取り除く必要がある。例え
ば機械的削除(フライス盤やドリル等)で実施するとや
はりバリが生じるため、前述した説明と同様に、このザ
グリ穴の周辺を前記導電手段と同一材料の膜を設けるこ
とで、樹脂の結合の破壊を防止できる。
にこのNiを設けることで、硬質であるが故に前記膜
2,3のバリの発生を防止できる。また第2の構成に於
いて、Ni膜を設けることでよりバリの発生部の接着性
を向上できバリの脱落の抑制を実現できる。
面には優れた絶縁性を有する陽極酸化膜が形成でき、絶
縁手段を用いなくとも直接シャーシーに取り付けできる
熱伝導率の優れた金属基板を達成できる。
るが、できるだけ混成集積回路装置の構成要素を活用す
れば良く、プレス時に一番厚みのあるものである導電手
段と同一材料を設けることで、前記隙間を実質埋めるこ
とができ、プレスの際に前記Al基板、この上の膜2,
3の移動を防止できる。
にこのNiを設けることで、前記隙間をより完全に埋め
ることができ、前記膜2,3の移動を押さえることがで
き、バリの発生を防止できる。またプレス時の衝撃によ
る樹脂の結合の破壊を抑えることもできる。
基板裏面から表面に向かって打ち抜き面を有する金属基
板表面の周囲に、導電手段と同一材料の膜を設けること
で、バリの発生を抑制でき、配線間のショート防止、印
刷抵抗の抵抗値変動の抑制およびチップが固着ランドに
フラットに付けられる等を達成できるため、混成集積回
路装置として大幅に歩留まりを向上させることができ
る。
設けた際も、この穴に発生するバリの剥離を防止でき、
前述と同様な効果をしょうぜしめる事ができる。
一材料の膜の上に設けることで、この領域の機械的強度
を向上を向上でき、バリの発生やここを構成する膜のク
ラックを防止できる。
で、両面に硬質で絶縁性の優れた陽極酸化膜を形成でき
るため、歩留まりの高い放熱性および絶縁性の優れた混
成集積回路装置を達成できる。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
る図である。
Claims (4)
- 【請求項1】 金属基板上に絶縁性接着材を介して貼
着された導電手段と、この導電手段と電気的に接続され
た半導体素子または受動素子の回路素子とを少なくとも
有することで混成集積回路を構成する混成集積回路装置
に於いて、前記金属基板の少なくとも一側辺は、基板裏
面から表面に向かって打ち抜いた打ち抜き面を有し、こ
の金属基板の前記一側辺に対応する周面には、前記導電
手段と同一材料の膜が設けられていることを特徴とした
混成集積回路装置。 - 【請求項2】 前記絶縁性接着材層表面にザグリ穴を
設けて露出された前記金属基板と前記導電手段が金属細
線により電気的に接続され、前記ザグリ穴周辺には、前
記導電手段と同一材料の膜が設けられていることを特徴
とする請求項1記載の混成集積回路装置。 - 【請求項3】 前記膜の上には、前記導電手段のボン
ディングポイントに設けられるNiが設けられている請
求項1記載の混成集積回路装置。 - 【請求項4】 前記金属基板は、少なくとも表面に酸
化膜が設けられアルミニウムよりなる基板である請求項
1記載の混成集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003014282A JP3889710B2 (ja) | 2003-01-23 | 2003-01-23 | 混成集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003014282A JP3889710B2 (ja) | 2003-01-23 | 2003-01-23 | 混成集積回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26759794A Division JP3448372B2 (ja) | 1994-10-31 | 1994-10-31 | 混成集積回路装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003204010A true JP2003204010A (ja) | 2003-07-18 |
JP3889710B2 JP3889710B2 (ja) | 2007-03-07 |
Family
ID=27656111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003014282A Expired - Lifetime JP3889710B2 (ja) | 2003-01-23 | 2003-01-23 | 混成集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3889710B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005088745A1 (ja) * | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | 磁気抵抗素子及びその製造方法 |
-
2003
- 2003-01-23 JP JP2003014282A patent/JP3889710B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005088745A1 (ja) * | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | 磁気抵抗素子及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3889710B2 (ja) | 2007-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5167516B1 (ja) | 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体 | |
WO2004105454A1 (ja) | 配線基板の製造方法 | |
JP2958692B2 (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
US9514867B2 (en) | Chip resistor and method for making the same | |
JP2010250467A (ja) | デュアルインターフェイスicカードの製造方法及びアンテナ内蔵カード | |
US11749589B2 (en) | Module | |
JP2008177461A (ja) | 電子装置およびその製造方法 | |
US7183190B2 (en) | Semiconductor device and fabrication method therefor | |
JP2005286057A (ja) | 回路装置およびその製造方法 | |
KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
US20050161781A1 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
US8603858B2 (en) | Method for manufacturing a semiconductor package | |
JP3448372B2 (ja) | 混成集積回路装置およびその製造方法 | |
JP7239342B2 (ja) | 電子装置及び電子装置の製造方法 | |
JP3724061B2 (ja) | 金属基板及びその製造方法 | |
CN110972413B (zh) | 复合电路板及其制作方法 | |
JP4638657B2 (ja) | 電子部品内蔵型多層基板 | |
JP2004119730A (ja) | 回路装置の製造方法 | |
JP2003204010A (ja) | 混成集積回路装置 | |
JP2740977B2 (ja) | 半導体装置 | |
JP2004207278A (ja) | 回路装置およびその製造方法 | |
JP2002343927A (ja) | 半導体モジュール及びその製造方法 | |
US6755229B2 (en) | Method for preparing high performance ball grid array board and jig applicable to said method | |
US20060281293A1 (en) | Semiconductor device and method for manufacturing the same | |
KR101067063B1 (ko) | 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061130 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |