JP2003203945A - Wiring base board and indication device utilizing the same - Google Patents

Wiring base board and indication device utilizing the same

Info

Publication number
JP2003203945A
JP2003203945A JP2002002723A JP2002002723A JP2003203945A JP 2003203945 A JP2003203945 A JP 2003203945A JP 2002002723 A JP2002002723 A JP 2002002723A JP 2002002723 A JP2002002723 A JP 2002002723A JP 2003203945 A JP2003203945 A JP 2003203945A
Authority
JP
Japan
Prior art keywords
driving
circuit board
opening
wiring
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002002723A
Other languages
Japanese (ja)
Inventor
Motoji Shioda
素二 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002002723A priority Critical patent/JP2003203945A/en
Publication of JP2003203945A publication Critical patent/JP2003203945A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

<P>PROBLEM TO BE SOLVED: To permit highly reliable electrical connection between a wiring base board and a drive IC 6a, by preventing the corrosion of a terminal 9a due to moisture infiltrate from the peripheral rim of an ACF 14. <P>SOLUTION: The terminal 9a on the wiring base board is provided with an opening unit 15 formed on an insulation layer. The shape of the plane of the opening unit 15 is a pentagon, having a chamfer 100 beveled at a corner. When the ACF (amorphous conductive film) 14 is heated via the drive IC 6a, a peripheral rim 141 of a thermosetting region near the corner 61 of the drive IC 6a becomes an arced shape. The size of the opening unit 15 is set so that a distance M, from the peripheral rim 141 of the thermosetting area to the chamfer 100 of the opening unit 15, is longer than a distance L from the other side 101 of the opening unit 15 to the peripheral rim 141 of the thermosetting region. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、表示パネルなどに
用いられ得る配線基板に関する。また、本発明は、液晶
表示パネルや有機EL(Electoro Luminescence )のよ
うな表示パネルと、表示パネルを駆動するための駆動用
IC(集積回路)とが電気的に接続された表示装置に関
する。
TECHNICAL FIELD The present invention relates to a wiring board that can be used for a display panel or the like. The present invention also relates to a display device in which a display panel such as a liquid crystal display panel or an organic EL (Electoro Luminescence) panel and a driving IC (integrated circuit) for driving the display panel are electrically connected.

【0002】[0002]

【従来の技術】従来の表示装置として液晶表示装置の場
合について説明すると、液晶表示装置は、一対の基板の
間に液晶層が挟持された液晶パネルに駆動用集積回路基
板(以下「駆動用IC」という)が実装される。この実
装構造として、従来は、TCP(Tape Carrier Packag
e)を用いた構造が一般に知られているが、近年では、
低コスト、高信頼性、薄型化等の観点から、駆動用IC
を液晶パネルにベアチップ実装したCOG(Chip On Gl
ass )方式も見られるようになってきている。
2. Description of the Related Art A liquid crystal display device will be described as a conventional display device. In a liquid crystal display device, a liquid crystal panel in which a liquid crystal layer is sandwiched between a pair of substrates is mounted on a driving integrated circuit substrate (hereinafter referred to as "driving IC"). Will be implemented). Conventionally, as this mounting structure, TCP (Tape Carrier Packag
Although the structure using e) is generally known, in recent years,
From the viewpoints of low cost, high reliability, thinness, etc., drive ICs
COG (Chip On Gl
The ass) method is also becoming popular.

【0003】その中でも、駆動用ICの電極に突起状の
バンプを形成し、液晶パネルと駆動用ICとをフェイス
ダウンボンディング接続する接続方式が一般的である。
なお、フェイスダウンボンディング接続とは、駆動用I
Cの電極を基板方向に向けた状態で、駆動用ICを基板
上へ直接実装することを指す。
Among them, a connecting method is generally used in which bumps are formed on the electrodes of the driving IC to form a face-down bonding connection between the liquid crystal panel and the driving IC.
The face-down bonding connection is a drive I
It refers to mounting the driving IC directly on the substrate with the electrode C facing the substrate.

【0004】COG方式を採用した液晶表示装置におい
て、駆動用ICが接続される液晶パネルの領域には、表
示部へデータ信号および走査信号を供給するための配線
と、前記配線に接続された出力ボンディングパッドと、
駆動用ICへ信号および電力を入力するための入力配線
と、前記入力配線に接続された入力ボンディングパッド
と、前記入力配線に接続されたフレキシブルプリント回
路基板(以下「FPC」という)入力端子とが形成され
る。これにより、前記FPC入力端子を介して、外部回
路との結線を行なうFPCが前記液晶パネルに接続され
て、前記外部回路から前記入力配線へ信号および電力が
供給される。
In a liquid crystal display device adopting the COG method, a wiring for supplying a data signal and a scanning signal to a display portion is provided in an area of a liquid crystal panel to which a driving IC is connected, and an output connected to the wiring. Bonding pads,
An input wiring for inputting signals and power to the driving IC, an input bonding pad connected to the input wiring, and a flexible printed circuit board (hereinafter referred to as “FPC”) input terminal connected to the input wiring are provided. It is formed. As a result, the FPC for connecting to an external circuit is connected to the liquid crystal panel via the FPC input terminal, and signals and power are supplied from the external circuit to the input wiring.

【0005】COG方式の接続手段としては、駆動用I
Cに半田にてボンディング用バンプ電極を形成し、その
半田を溶融して接続する方法や、Au等の金属によりボ
ンディング用バンプ電極を形成し、導電性ペーストによ
り、または絶縁性接着剤中に導電性粒子を拡散させて混
在させた異方性導電接着剤により接続する方法等が知ら
れている。
As a connecting means of the COG system, a driving I
A method of forming a bonding bump electrode with solder on C and melting and connecting the solder, or a method of forming a bonding bump electrode with a metal such as Au and conducting with a conductive paste or in an insulating adhesive. There is known a method of connecting with an anisotropic conductive adhesive in which functional particles are diffused and mixed.

【0006】特に、この異方性導電接着剤を用いた接続
方法によれば、異方性導電接着剤中の導電粒子が、駆動
用ICに設けられたボンディング用バンプ電極と、液晶
パネル上に設けられた入力および出力ボンディングパッ
ドとの間に挟み込まれることにより、駆動用ICと液晶
パネルとの間の導通が生まれる。したがって、その接続
ピッチが駆動用ICのバンプ電極の大きさのみに依存す
ること、および各電極の間に絶縁性接着剤が充填される
ので、各電極の間に充分な絶縁性を容易に確保できるこ
と等の利点を有している。このような利点から、異方性
導電接着剤を用いた接続方法は、COG方式において主
流となっている。
Particularly, according to the connection method using this anisotropic conductive adhesive, the conductive particles in the anisotropic conductive adhesive are adhered to the bonding bump electrodes provided on the driving IC and the liquid crystal panel. By being sandwiched between the provided input and output bonding pads, conduction is established between the driving IC and the liquid crystal panel. Therefore, the connection pitch depends only on the size of the bump electrodes of the driving IC, and the insulating adhesive is filled between the electrodes, so that sufficient insulation can be easily ensured between the electrodes. It has advantages such as being able to do so. Due to these advantages, the connection method using the anisotropic conductive adhesive has become the mainstream in the COG method.

【0007】以下に、異方性導電接着剤の中でも特にA
CF(Anisotoropic Conductive Fil m )と呼ばれる異
方性導電膜を用いて、液晶パネルと駆動用ICとをフェ
イスダウンボンディング接続させた従来の液晶表示装置
について説明する。このような液晶表示装置は、例えば
特開平9−26586号公報に開示されている。
Among the anisotropic conductive adhesives, especially A
A conventional liquid crystal display device in which a liquid crystal panel and a driving IC are connected by face-down bonding using an anisotropic conductive film called CF (Anisotoropic Conductive Film) will be described. Such a liquid crystal display device is disclosed, for example, in Japanese Patent Laid-Open No. 9-26586.

【0008】図5は、従来の液晶表示装置の概略平面図
であり、図6は、駆動用ICおよびFPCが接続されて
いない液晶パネルの概略平面図である。駆動用IC6が
接続される液晶パネル21の領域2には、表示部3へデ
ータ信号および走査信号を供給するための配線4と、配
線4に接続された出力ボンディングパッド8と、駆動用
IC6へ信号および電力を入力するための入力配線5
と、入力配線5に接続された入力ボンディングパッド9
と、入力配線5に接続されたFPC入力端子10とが形
成される。これにより、FPC入力端子10を介して、
外部回路(不図示)との結線を行なうFPC7が液晶パ
ネルに接続されて、外部回路(不図示)から入力配線5
へ信号および電力が供給される。
FIG. 5 is a schematic plan view of a conventional liquid crystal display device, and FIG. 6 is a schematic plan view of a liquid crystal panel to which a driving IC and an FPC are not connected. In the area 2 of the liquid crystal panel 21 to which the driving IC 6 is connected, the wiring 4 for supplying the data signal and the scanning signal to the display unit 3, the output bonding pad 8 connected to the wiring 4, and the driving IC 6 are connected. Input wiring 5 for inputting signals and power
And the input bonding pad 9 connected to the input wiring 5.
And the FPC input terminal 10 connected to the input wiring 5 is formed. As a result, via the FPC input terminal 10,
The FPC 7 for connection with an external circuit (not shown) is connected to the liquid crystal panel, and the input wiring 5 is connected from the external circuit (not shown).
Signal and power are supplied to.

【0009】図7は、図5に示すBで囲まれた部分の拡
大図であり、図8は、図7のVIII−VIII線断面図であ
る。出力および入力ボンディングパッド8,9、FPC
入力端子(不図示)、出力および入力配線4,5は、表
示部3に形成されたパネル電極配線と同じ導電体により
形成されている。
FIG. 7 is an enlarged view of a portion surrounded by B shown in FIG. 5, and FIG. 8 is a sectional view taken along line VIII-VIII of FIG. Output and input bonding pads 8 and 9, FPC
The input terminals (not shown) and the output and input wirings 4 and 5 are formed of the same conductor as the panel electrode wiring formed in the display section 3.

【0010】これらの接続プロセスは次の通りである。
まず、出力および入力ボンディングパッド8,9上に、
ACF14および駆動用IC6を順次配置し、駆動用I
C6の背面(バンプ電極13が形成された面と反対側
面)にツールヘッドを当接させる。このツールは、液晶
パネル1の方向へ加圧する加圧機構と、当接する駆動用
IC6を介して、ACF14中の絶縁性接着剤を加熱す
る加熱機構とを備えている。ツールヘッドを駆動用IC
6の背面に押し当てて、加熱圧着することにより、駆動
用IC6のバンプ電極13と出力および入力ボンディン
グパッド8,9との電気的な接続が図られる。このと
き、バンプ電極13と出力および入力ボンディングパッ
ド8,9とは、その間にACF14中の導電性粒子を挟
みこむことにより、電気的な接続が図られている。な
お、ACF14は駆動用IC6の周縁を囲む平面形状を
有している。
These connection processes are as follows.
First, on the output and input bonding pads 8 and 9,
The ACF 14 and the driving IC 6 are sequentially arranged, and the driving I
The tool head is brought into contact with the back surface of C6 (the side surface opposite to the surface on which the bump electrodes 13 are formed). This tool is provided with a pressurizing mechanism for applying pressure in the direction of the liquid crystal panel 1, and a heating mechanism for heating the insulating adhesive in the ACF 14 via the abutting drive IC 6. IC for driving the tool head
The bump electrodes 13 of the driving IC 6 and the output and input bonding pads 8 and 9 are electrically connected to each other by pressing them against the back surface of the driving IC 6 and thermocompression bonding. At this time, the bump electrodes 13 and the output / input bonding pads 8 and 9 are electrically connected by sandwiching the conductive particles in the ACF 14 therebetween. The ACF 14 has a planar shape that surrounds the peripheral edge of the driving IC 6.

【0011】加熱によって、ACF14中の絶縁性接着
剤が熱硬化し、熱硬化領域141を形成する。熱硬化領
域141は、駆動用IC6の周縁を囲むように形成され
る。このとき、ツールによってACF14に加えられる
熱は、駆動用IC6を介して間接的に伝わるので、均一
に伝わらず、駆動用IC6のコーナー部は熱伝導が悪
い。したがって、駆動用IC6の周縁を囲むACF14
は、駆動用IC6のコーナー部近傍において、未硬化領
域が多くなり、熱硬化領域141の周縁が略円弧状とな
る。これにより、熱硬化領域141における略円弧状の
周縁から入力ボンディングパッド9までの最短距離R
は、略円弧状の周縁以外の周縁から入力ボンディングパ
ッド9までの最短距離Pよりも短くなる。
By heating, the insulative adhesive in the ACF 14 is thermoset, and the thermoset region 141 is formed. The thermosetting region 141 is formed so as to surround the peripheral edge of the driving IC 6. At this time, the heat applied to the ACF 14 by the tool is indirectly transmitted through the driving IC 6, so that the heat is not evenly transmitted and the corner portion of the driving IC 6 has poor heat conduction. Therefore, the ACF 14 surrounding the periphery of the driving IC 6
In the vicinity of the corner portion of the driving IC 6, the uncured region increases, and the peripheral edge of the thermosetting region 141 becomes a substantially arc shape. As a result, the shortest distance R from the substantially arc-shaped peripheral edge of the thermosetting region 141 to the input bonding pad 9 is obtained.
Is shorter than the shortest distance P from the peripheral edge other than the substantially arcuate peripheral edge to the input bonding pad 9.

【0012】なお、出力および入力配線4,5は、露出
状態にあるので、樹脂モールド17にて露出部の腐食を
防止している。また、透過型の液晶表示装置において、
ACF14は、駆動用IC6への光起電力による誤動作
を防止する遮光膜の役目も担っている。
Since the output and input wirings 4 and 5 are exposed, the resin mold 17 prevents corrosion of the exposed portions. In a transmissive liquid crystal display device,
The ACF 14 also plays the role of a light-shielding film that prevents malfunction of the driving IC 6 due to photoelectromotive force.

【0013】[0013]

【発明が解決しようとする課題】上述の通り、COG方
式において、ツールによってACF14が熱硬化した場
合、熱硬化領域141における略円弧状の周縁から入力
ボンディングパッド9までの最短距離Rは、略円弧状の
周縁以外の周縁から入力ボンディングパッド9までの最
短距離Pよりも短くなる。このため、ACF14のコー
ナー部近傍では、ACF14のコーナー部以外の箇所よ
りも、出力および入力ボンディングパッド8,9、出力
および入力配線4,5は、耐腐食性が充分に確保できな
い問題が発生する。この対策として、駆動用IC6のコ
ーナー部近傍のACF14を充分加熱するために、ツー
ルによる加熱温度を高くすることが考えられる。しか
し、この場合、駆動用IC6が過剰に加熱されて、素子
破壊が生じる。もしくは、駆動用IC6とガラス基板と
の熱膨張ひずみが大きくなるので、逆に出力および入力
ボンディングパッド8,9とバンプ電極13との接続信
頼性の劣化を招くおそれが生じる。
As described above, in the COG method, when the ACF 14 is heat-cured by the tool, the shortest distance R from the substantially arc-shaped peripheral edge in the heat-cured region 141 to the input bonding pad 9 is substantially a circle. It is shorter than the shortest distance P from the peripheral edge other than the arcuate peripheral edge to the input bonding pad 9. Therefore, in the vicinity of the corner of the ACF 14, there is a problem that the output and input bonding pads 8 and 9 and the output and the input wirings 4 and 5 cannot have sufficient corrosion resistance as compared with the portions other than the corner of the ACF 14. . As a countermeasure against this, in order to sufficiently heat the ACF 14 near the corner of the driving IC 6, it is conceivable to raise the heating temperature by the tool. However, in this case, the driving IC 6 is excessively heated, resulting in element destruction. Alternatively, since the thermal expansion strain between the driving IC 6 and the glass substrate becomes large, the connection reliability between the output / input bonding pads 8 and 9 and the bump electrode 13 may be deteriorated.

【0014】本発明の目的は、ACFなどの接着層を介
して、配線基板上に設けられた端子と、駆動用ICなど
の駆動用回路基板上に設けられたバンプ電極とが接続さ
れる表示装置において、端子とバンプ電極との接続信頼
性を確保することにある。
An object of the present invention is to provide a display in which terminals provided on a wiring board and bump electrodes provided on a driving circuit board such as a driving IC are connected via an adhesive layer such as ACF. In the device, it is to ensure the connection reliability between the terminal and the bump electrode.

【0015】[0015]

【課題を解決するための手段】本発明の配線基板は、複
数の電極と、前記複数の電極に信号を出力する複数の出
力配線と、前記複数の出力配線にそれぞれ接続された複
数の出力端子と、前記複数の出力端子に信号を出力する
多角形状の駆動用回路基板と、前記駆動用回路基板に信
号を入力する複数の入力端子とを有する配線基板であっ
て、前記複数の出力端子および前記複数の入力端子は、
多角形状の開口部を有する絶縁層が積層された導電層を
有し、それぞれに対応するバンプ電極が複数設けられた
前記駆動用回路基板と、接着剤層を介して接続され、前
記接着剤層は、前記駆動用回路基板の領域を含む大きさ
を有し、かつ導電性粒子が分散された多角形状の接着剤
層であり、前記駆動用回路基板を介した加熱によって硬
化され、前記出力端子および/または前記入力端子のう
ち、前記駆動用回路基板の角部近傍における端子の前記
開口部は、前記駆動用回路基板の角部近傍における角部
が切り欠けられた切欠き辺を有し、前記接着剤層を加熱
した後の前記接着剤層の硬化領域は、前記開口部の形成
領域を少なくとも含み、前記駆動用回路基板の角部近傍
における前記硬化領域の周縁から前記開口部の前記切欠
き辺までの距離が、前記開口部の前記切欠き辺以外の一
辺から前記硬化領域の周縁までの距離以上である。
A wiring board according to the present invention comprises a plurality of electrodes, a plurality of output wirings for outputting signals to the plurality of electrodes, and a plurality of output terminals respectively connected to the plurality of output wirings. A wiring board having a polygonal driving circuit board for outputting a signal to the plurality of output terminals, and a plurality of input terminals for inputting a signal to the driving circuit board, wherein the plurality of output terminals and The plurality of input terminals,
The adhesive layer is connected to the driving circuit board having a conductive layer in which insulating layers having a polygonal opening are laminated, and a plurality of bump electrodes corresponding to the conductive layers are provided through an adhesive layer. Is a polygonal adhesive layer having a size including the region of the drive circuit board and having conductive particles dispersed therein, and being cured by heating through the drive circuit board, the output terminal And / or among the input terminals, the opening of the terminal in the vicinity of the corner of the driving circuit board has a notched side in which the corner in the vicinity of the corner of the driving circuit board is notched, The cured region of the adhesive layer after heating the adhesive layer includes at least the formation region of the opening portion, and the cutting of the opening portion from the peripheral edge of the cured region in the vicinity of the corner of the driving circuit board. The distance to the missing side Is distance or more from one side than the notch edge of the opening to the periphery of said curing zone.

【0016】ここで「多角形」は、正方形、菱形、矩形
などの四角形を含み、辺と辺とが交わる角が鈍角または
鋭角をなす場合のみならず、丸まっている場合も含む。
The term "polygon" includes squares such as squares, diamonds, and rectangles, and includes not only the case where the sides intersect with each other at an obtuse angle or an acute angle, but also the case where the sides are rounded.

【0017】本発明の表示装置は、本発明の配線基板
と、前記配線基板に対向する対向電極と、前記配線基板
に形成された複数の電極および前記対向電極間に介在す
る表示媒体層とを有する。表示媒体層は、入射する外光
の透過率を変化させ得る液晶層などの光変調層だけでな
く、それ自体が発光する有機EL材料からなる層を包含
する。
The display device of the present invention comprises the wiring board of the present invention, a counter electrode facing the wiring board, a plurality of electrodes formed on the wiring board, and a display medium layer interposed between the counter electrodes. Have. The display medium layer includes not only a light modulation layer such as a liquid crystal layer that can change the transmittance of incident external light, but also a layer made of an organic EL material that itself emits light.

【0018】[0018]

【発明の実施の形態】以下、図面を参照しながら本発明
による実施形態を説明する。なお、以下の実施形態で
は、配線基板として、信号線および走査線に接続された
薄膜トランジスタ(TFT:Thin Film Transister)が
マトリクス状に設けられたアクティブマトリクス配線基
板を例に説明するが、本発明の配線基板は、MIM(Me
tal Insulator Metal )などの2端子素子が基板上に形
成された配線基板に適用することができる。また、本発
明の表示装置は、光変調層を挟む一対の基板のそれぞれ
に設けられた電極が互いに交差する単純マトリックス駆
動の表示装置に適用することもできる。
DETAILED DESCRIPTION OF THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. In the following embodiments, an active matrix wiring substrate in which thin film transistors (TFTs) connected to signal lines and scanning lines are provided in a matrix as a wiring substrate will be described as an example. The wiring board is MIM (Me
A two-terminal element such as a tal insulator (metal insulator) can be applied to the wiring board formed on the board. The display device of the present invention can also be applied to a simple matrix drive display device in which electrodes provided on each of a pair of substrates sandwiching a light modulation layer intersect with each other.

【0019】図1は、本実施形態のアクティブマトリク
ス配線基板を用いた液晶パネル1を模式的に示す平面図
であり、液晶パネル1はアクティブマトリクス配線基
板、後述の対向基板および液晶層を有する。アクティブ
マトリクス配線基板は絶縁性基板上に形成された接続領
域2と表示領域3と有する。アクティブマトリクス配線
基板の表示領域3には、互いに平行な複数の走査配線
(ゲートバスライン)と、走査配線に交差し、互いに平
行な複数の信号配線(ソースバスライン)とが設けられ
ており、走査配線と信号配線とがそれぞれ交差する付近
に複数のTFTが形成されている。また、表示領域3に
は、TFTを介して信号配線に接続された絵素電極がマ
トリクス状に形成されている。
FIG. 1 is a plan view schematically showing a liquid crystal panel 1 using the active matrix wiring substrate of this embodiment. The liquid crystal panel 1 has an active matrix wiring substrate, a counter substrate described later, and a liquid crystal layer. The active matrix wiring substrate has a connection region 2 and a display region 3 formed on an insulating substrate. In the display region 3 of the active matrix wiring substrate, a plurality of scanning lines (gate bus lines) parallel to each other and a plurality of signal lines (source bus lines) intersecting the scanning lines and parallel to each other are provided. A plurality of TFTs are formed near the intersections of the scanning wirings and the signal wirings. Further, in the display area 3, pixel electrodes connected to signal lines via TFTs are formed in a matrix.

【0020】アクティブマトリクス配線基板に対向する
対向基板20は、シール材を介してアクティブマトリク
ス配線基板に貼り合わされる。対向基板20には、赤、
緑、青の各色がストライプ状に配列されたカラーフィル
ター層と、共通電極とが積層されている。さらに、アク
ティブマトリクス配線基板と対向基板20との間には、
液晶材料が注入され、液晶層が形成されている。
The counter substrate 20 facing the active matrix wiring substrate is attached to the active matrix wiring substrate via a sealing material. The counter substrate 20 has red,
A color filter layer in which green and blue colors are arranged in stripes and a common electrode are stacked. Furthermore, between the active matrix wiring substrate and the counter substrate 20,
A liquid crystal material is injected to form a liquid crystal layer.

【0021】アクティブマトリクス配線基板と対向基板
20との間に介在する液晶層は、以下の動作により絵素
領域ごとに光透過率が変調され得る。アクティブマトリ
クス配線基板の表示領域3における絵素電極は、データ
信号(信号電圧)が与えられる信号配線(ソース電極を
含む)に半導体層を介して接続されている。信号配線と
絵素電極との間の半導体層中のチャネル領域は、走査配
線(ゲート電極を含む)から与えられる走査信号によっ
て開閉制御される。走査信号によってTFTのチャネル
領域がON状態とされ、絵素電極に信号電圧が印加され
る。信号電圧が印加された絵素電極と共通電極との間に
電界が生じることによって、液晶層中の液晶分子の配列
が変化して、液晶層の光透過率が変調される。
The light transmittance of the liquid crystal layer interposed between the active matrix wiring substrate and the counter substrate 20 can be modulated for each picture element region by the following operation. The pixel electrodes in the display region 3 of the active matrix wiring substrate are connected to the signal wiring (including the source electrode) to which the data signal (signal voltage) is applied via the semiconductor layer. A channel region in the semiconductor layer between the signal wiring and the pixel electrode is controlled to be opened / closed by a scanning signal supplied from the scanning wiring (including the gate electrode). The channel region of the TFT is turned on by the scanning signal, and the signal voltage is applied to the pixel electrode. An electric field is generated between the pixel electrode to which the signal voltage is applied and the common electrode, whereby the alignment of the liquid crystal molecules in the liquid crystal layer is changed and the light transmittance of the liquid crystal layer is modulated.

【0022】アクティブマトリクス配線基板の接続領域
2のうち表示領域3の下側(図1参照)には、ソース電
極(不図示)にデータ信号を出力する信号配線4aが延
びており、この信号配線4aに接続されたソース出力端
子8aが形成されている。また、表示領域3の右側(図
1参照)には、ゲート電極(不図示)に走査信号を出力
する走査配線4bが延びており、この走査配線4bに接
続されたゲート出力端子8bが形成されている。
A signal wiring 4a for outputting a data signal to a source electrode (not shown) extends below the display area 3 (see FIG. 1) of the connection area 2 of the active matrix wiring board. A source output terminal 8a connected to 4a is formed. On the right side of the display area 3 (see FIG. 1), a scanning wiring 4b for outputting a scanning signal to a gate electrode (not shown) extends, and a gate output terminal 8b connected to the scanning wiring 4b is formed. ing.

【0023】ソース出力端子8aの近傍には、複数のソ
ース入力端子9aが設けられ、同様に、ゲート出力端子
8bの近傍には、複数のゲート入力端子9bが設けられ
ている。ソース入力端子9aおよびゲート入力端子9b
から、後述する駆動用ICへ電力や制御信号が入力さ
れ、駆動用IC内の回路によってソース出力端子8aお
よびゲート出力端子8bへ出力する信号が制御される。
A plurality of source input terminals 9a are provided near the source output terminal 8a, and similarly, a plurality of gate input terminals 9b are provided near the gate output terminal 8b. Source input terminal 9a and gate input terminal 9b
From this, electric power and control signals are input to the driving IC described later, and the signals output to the source output terminal 8a and the gate output terminal 8b are controlled by the circuit in the driving IC.

【0024】アクティブマトリクス配線基板の下方端に
は、複数のFPC入力端子10が設けられており、それ
ぞれのFPC入力端子10は、ソース入力端子9aおよ
びゲート入力端子9bに、それぞれのソース入力配線5
aおよびゲート入力配線5bを介して接続されている。
A plurality of FPC input terminals 10 are provided at the lower end of the active matrix wiring board, and each FPC input terminal 10 is connected to a source input terminal 9a and a gate input terminal 9b.
a and the gate input wiring 5b.

【0025】本実施形態のアクティブマトリクス配線基
板には、駆動用ICおよびFPCが接続される。図2
は、駆動用ICおよびFPCが接続された状態の液晶パ
ネル1を模式的に示す平面図である。駆動用ICは、ソ
ース電極またはゲート電極を駆動させるための回路が形
成されたシリコンチップなどの半導体集積回路基板であ
り、駆動用ICの一方面には、ソース出力端子8a(ま
たはゲート出力端子8b)およびソース入力端子9a
(またはゲート入力端子9b)と接触する複数のバンプ
電極(不図示)が設けられている。本実施形態では、表
示領域3の下側に、ソース電極駆動用のIC6aが設け
られ、表示領域3の右側に、ゲート電極駆動用のIC6
bが設けられる。ソース電極駆動およびゲート電極駆動
用の各IC6a,6bは、それぞれ平面形状が矩形状で
ある。
A driving IC and an FPC are connected to the active matrix wiring substrate of this embodiment. Figure 2
FIG. 3 is a plan view schematically showing the liquid crystal panel 1 in a state where a driving IC and an FPC are connected. The driving IC is a semiconductor integrated circuit substrate such as a silicon chip on which a circuit for driving the source electrode or the gate electrode is formed, and the source output terminal 8a (or the gate output terminal 8b) is provided on one surface of the driving IC. ) And source input terminal 9a
A plurality of bump electrodes (not shown) that are in contact with (or the gate input terminal 9b) are provided. In this embodiment, the source electrode driving IC 6a is provided below the display region 3, and the gate electrode driving IC 6 is provided on the right side of the display region 3.
b is provided. Each of the ICs 6a and 6b for driving the source electrode and the gate electrode has a rectangular planar shape.

【0026】駆動用IC6a,6bのバンプ電極は、出
力端子8a,8bおよび入力端子9a,9bと異方性導
電膜(ACF)14を介して電気的に接続される。AC
F14は、表面に金メッキが施されたプラスチック粒子
および硬化剤をエポキシ系の樹脂内に分散させた矩形状
のシートであり、駆動用ICが配置される領域を含む程
度の大きさを有する。バンプ電極と、出力端子8a,8
bおよび入力端子9a,9bとの間にACFを介在さ
せ、駆動用IC6の背面(バンプ電極13が形成された
面と反対側面)にツールヘッドを当接させる。このツー
ルは、液晶パネル1の方向へ加圧する加圧機構と、当接
する駆動用IC6を介して、ACF14中の絶縁性接着
剤を加熱する加熱機構とを備えている。ツールヘッドを
駆動用IC6の背面に押し当てて、加熱圧着することに
より、ACF14中の絶縁性接着剤が硬化する。また、
駆動用IC6のバンプ電極13と出力および入力ボンデ
ィングパッド8,9との間に介在するACF14中の導
電性粒子が凝集し、一部が潰れた状態となることによっ
て、バンプ電極13と出力および入力ボンディングパッ
ド8,9との電気的な接続が図られる。なお、加熱によ
りACF中の絶縁性接着剤が熱硬化して、出力端子8
a,8bと入力端子9a,9bとの接続が強固となる。
硬化領域の周縁、すなわち硬化領域と未硬化領域との境
界は、例えば顕微鏡などにより確認することができる。
The bump electrodes of the driving ICs 6a and 6b are electrically connected to the output terminals 8a and 8b and the input terminals 9a and 9b through the anisotropic conductive film (ACF) 14. AC
F14 is a rectangular sheet in which plastic particles having a gold-plated surface and a curing agent are dispersed in an epoxy resin, and has a size including a region where a driving IC is arranged. Bump electrodes and output terminals 8a, 8
The tool head is brought into contact with the back surface (side surface opposite to the surface on which the bump electrodes 13 are formed) of the driving IC 6 with the ACF interposed between the input terminal 9b and the input terminals 9a and 9b. This tool is provided with a pressurizing mechanism for applying pressure in the direction of the liquid crystal panel 1, and a heating mechanism for heating the insulating adhesive in the ACF 14 via the abutting drive IC 6. The insulating adhesive in the ACF 14 is hardened by pressing the tool head against the back surface of the driving IC 6 and thermocompression bonding. Also,
The conductive particles in the ACF 14 interposed between the bump electrode 13 of the driving IC 6 and the output / input bonding pads 8 and 9 are agglomerated and partially crushed, so that the bump electrode 13 and the output / input are input. Electrical connection with the bonding pads 8 and 9 is achieved. The insulating adhesive in the ACF is thermally cured by heating, and the output terminal 8
The connection between a and 8b and the input terminals 9a and 9b becomes strong.
The periphery of the cured region, that is, the boundary between the cured region and the uncured region can be confirmed by, for example, a microscope.

【0027】本実施形態において、ACF14中の絶縁
性接着剤は、熱硬化性樹脂に限らず、硬化剤が分散され
た熱可塑性の樹脂であっても良い。
In the present embodiment, the insulating adhesive in the ACF 14 is not limited to the thermosetting resin, but may be a thermoplastic resin in which the curing agent is dispersed.

【0028】アクティブマトリクス配線基板のFPC入
力端子10には、信号および電力を供給する外部回路
(不図示)と結線されたFPC7が接続されている。F
PC7の一方面には回路配線が設けられ、回路配線の一
部が露出した電極とFPC入力端子10とがACFを介
して導通される。これにより、外部回路からFPC7を
介してソース入力配線5aおよびゲート入力配線5bへ
信号および電力が供給される。
An FPC 7 connected to an external circuit (not shown) for supplying signals and power is connected to the FPC input terminal 10 of the active matrix wiring board. F
Circuit wiring is provided on one surface of the PC 7, and the electrode where a part of the circuit wiring is exposed and the FPC input terminal 10 are electrically connected via the ACF. As a result, signals and power are supplied from the external circuit to the source input wiring 5a and the gate input wiring 5b via the FPC 7.

【0029】次に、ソース入力端子9aを例にして、端
子9aの構造を説明するが、ソース出力端子8a、ゲー
ト出力端子8bおよびゲート入力端子9bも同様の構造
を有していても良い。図3は、図2に示す液晶パネル1
においてAで囲まれた部分の拡大図であり、図4は、図
3のIV−IV線断面図である。入力端子9aは、絶縁性基
板上に形成されたタンタル(Ta)やアルミニウム(A
l)などの導電層11と、導電層11を覆う窒化シリコ
ンなどからなる絶縁層12とを有する。なお、絶縁層1
2は、入力端子9aの領域以外の基板上の領域に形成さ
れている。
Next, the structure of the terminal 9a will be described by taking the source input terminal 9a as an example, but the source output terminal 8a, the gate output terminal 8b and the gate input terminal 9b may have the same structure. FIG. 3 shows the liquid crystal panel 1 shown in FIG.
4 is an enlarged view of a portion surrounded by A in FIG. 4, and FIG. 4 is a sectional view taken along line IV-IV of FIG. 3. The input terminal 9a is made of tantalum (Ta) or aluminum (A) formed on an insulating substrate.
1) and the like, and an insulating layer 12 made of silicon nitride or the like for covering the conductive layer 11. The insulating layer 1
2 is formed in a region on the substrate other than the region of the input terminal 9a.

【0030】絶縁層12には、所定の大きさの開口部1
5が設けられており、開口部15により露出した導電層
11は、島状パターンのITO(Indium Tin Oxide)や
アルミニウム(Al)などからなる金属層16で覆われ
ている。開口部15の平面形状は、駆動用IC6のコー
ナー部61近傍において角部が切り欠けられた切欠き辺
100を有する五角形の形状である。入力端子9aの導
電層11は、ソース入力配線5aと電気的に接続されて
おり、通常は、ソース入力配線5aと同じ膜から形成さ
れ得る。また、露出した導電層11を覆う金属層16
も、開口部15と略相似する平面形状を有しており、金
属層16の平面形状は、角部が切り欠けられた切欠き辺
200を有する五角形の形状である。これにより、金属
層16は、導電層11を介してソース入力配線5aと電
気的に接続される。
The insulating layer 12 has an opening 1 of a predetermined size.
5 is provided, and the conductive layer 11 exposed by the opening 15 is covered with a metal layer 16 made of ITO (Indium Tin Oxide) or aluminum (Al) having an island pattern. The planar shape of the opening 15 is a pentagonal shape having a cutout side 100 in which a corner is cut out near the corner 61 of the driving IC 6. The conductive layer 11 of the input terminal 9a is electrically connected to the source input wiring 5a, and usually can be formed of the same film as the source input wiring 5a. In addition, the metal layer 16 that covers the exposed conductive layer 11
Also has a planar shape that is substantially similar to the opening 15, and the planar shape of the metal layer 16 is a pentagonal shape having a notched side 200 with a corner cut out. As a result, the metal layer 16 is electrically connected to the source input wiring 5a via the conductive layer 11.

【0031】なお、露出した導電層11をITOやAl
などからなる金属層16で覆う理由は、ACFを用いた
バンプ電極との接続を確実に行うためである。具体的に
説明すると、導電層11にTaを用いた場合、その表面
に酸化膜が形成される。Taの酸化膜は強固なので、A
CF中の粒子がその酸化膜を突き破ることができず、電
気的な導通が生じないおそれがある。一方、ITOは表
面酸化が生じない安定した導電膜である。また、Alは
表面酸化が生じるが、その酸化膜は柔らかいので、AC
F中の粒子で容易に突き破ることができ、電気的な導通
を図ることができる。したがって、最上導通膜としてI
TOやAlなどからなる金属層16でTaなどの導電層
11を覆うことによって、ACFを介したバンプ電極と
の接続を確実に生じさせている。
The exposed conductive layer 11 is replaced with ITO or Al.
The reason for covering with the metal layer 16 made of, for example, is to ensure connection with the bump electrode using ACF. Specifically, when Ta is used for the conductive layer 11, an oxide film is formed on the surface thereof. Since the oxide film of Ta is strong, A
The particles in CF may not be able to break through the oxide film and electrical conduction may not occur. On the other hand, ITO is a stable conductive film that does not cause surface oxidation. Further, although Al is surface-oxidized, its oxide film is soft, so AC
The particles in F can be easily broken through, and electrical conduction can be achieved. Therefore, as the uppermost conductive film, I
By covering the conductive layer 11 made of Ta or the like with the metal layer 16 made of TO or Al, the connection with the bump electrode via the ACF is surely made.

【0032】本実施形態のACF14は、駆動用IC6
aが配置される領域を含む大きさを有している。言い換
えれば、駆動用IC6aの周縁を囲む大きさを有してい
る。1つのACF14は、1つの駆動用IC6aの周縁
を囲む大きさを有していてもよく、あるいは複数の駆動
用IC6a,6bの周縁を囲む程度の大きさを有してい
ても良い。
The ACF 14 of this embodiment is a driving IC 6
It has a size including the region where a is arranged. In other words, it has a size that surrounds the periphery of the driving IC 6a. One ACF 14 may have a size that surrounds the periphery of one driving IC 6a, or may have a size that surrounds the periphery of a plurality of driving ICs 6a and 6b.

【0033】本実施形態では、入力端子9aの開口部1
5は、駆動用IC6aに設けられた複数のバンプ電極1
3が開口部15内の金属層16に当接する程度の大きさ
を有する。開口部15を複数のバンプ電極13が当接す
る程度の大きさにすることによって、バンプ電極の配置
される間隔が異なる駆動用ICや、複数のバンプ電極か
らなるバンプ電極群間の距離が異なる駆動用ICをアク
ティブマトリクス配線基板に接続する場合でも、出力お
よび入力端子8a,9aの位置を変更する必要がない。
したがって、新たなアクティブマトリクス配線基板を設
計する必要がなく、部材コストの低減による製造コスト
の削減を図ることができる。
In this embodiment, the opening 1 of the input terminal 9a is formed.
5 is a plurality of bump electrodes 1 provided on the driving IC 6a
3 has such a size that it abuts the metal layer 16 in the opening 15. The size of the opening 15 is set so that the plurality of bump electrodes 13 come into contact with each other, so that the driving ICs in which the intervals of the bump electrodes are different and the distances between the bump electrode groups including the plurality of bump electrodes are different. It is not necessary to change the positions of the output and input terminals 8a and 9a even when connecting the IC for use with the active matrix wiring substrate.
Therefore, it is not necessary to design a new active matrix wiring substrate, and the manufacturing cost can be reduced by reducing the member cost.

【0034】また、出力および入力端子8a,9aの各
開口部15内の導電層11に、駆動用IC6aの複数の
バンプ電極13を当接させることができるので、バンプ
電極13と導電層11との接続抵抗を小さくすることが
できる。特に、入力端子9aに接するバンプ電極13
は、電力が供給され、低抵抗であることが要求されるの
で、図3に示すように、複数のバンプ電極13を入力端
子9aの開口部15内に配置させることが好ましい。
Further, since the plurality of bump electrodes 13 of the driving IC 6a can be brought into contact with the conductive layer 11 in each opening 15 of the output and input terminals 8a and 9a, the bump electrode 13 and the conductive layer 11 can be separated from each other. The connection resistance of can be reduced. In particular, the bump electrode 13 in contact with the input terminal 9a
Is required to be supplied with power and to have low resistance, it is preferable to dispose a plurality of bump electrodes 13 in the opening 15 of the input terminal 9a as shown in FIG.

【0035】本実施形態のアクティブマトリクス配線基
板は、例えば以下の方法により製造することができる。
なお、表示領域3に形成されるTFTの製造工程の説明
は省略する。まず、絶縁性基板上に、スパッタリングな
どによってタンタル(Ta)やアルミニウム(Al)な
どの導電性金属膜(膜厚500nm)を形成する。導電
性金属膜をパターニングして、各配線4a,4b,5
a,5bおよび各端子8a,8b,9a,9bの導電層
11を形成する。絶縁性基板の全面に、CVD法などに
よって窒化シリコンなどからなる絶縁膜12(膜厚30
0nm)を形成する。各端子8a,8b,9a,9bに
形成する開口部15の領域の絶縁膜12をエッチング除
去する。絶縁性基板の全面に、ITOやアルミニウム
(Al)などからなる金属膜(膜厚150nm)を形成
した後、開口部15の領域以外の金属膜を除去して、開
口部15内の導電層11上に金属層16を形成する。
The active matrix wiring substrate of this embodiment can be manufactured, for example, by the following method.
The description of the manufacturing process of the TFT formed in the display region 3 is omitted. First, a conductive metal film (thickness: 500 nm) such as tantalum (Ta) or aluminum (Al) is formed on an insulating substrate by sputtering or the like. By patterning the conductive metal film, each wiring 4a, 4b, 5
A conductive layer 11 of a, 5b and terminals 8a, 8b, 9a, 9b is formed. On the entire surface of the insulating substrate, the insulating film 12 (thickness 30
0 nm) is formed. The insulating film 12 in the region of the opening 15 formed in each terminal 8a, 8b, 9a, 9b is removed by etching. After forming a metal film (film thickness: 150 nm) made of ITO, aluminum (Al), or the like on the entire surface of the insulating substrate, the metal film other than the region of the opening 15 is removed, and the conductive layer 11 in the opening 15 is formed. A metal layer 16 is formed on top.

【0036】次に、本実施形態のアクティブマトリクス
配線基板へ駆動用ICを実装する工程について説明す
る。なお、駆動用ICの実装に先立って、アクティブマ
トリクス配線基板の表示領域3には、対向基板が貼り合
わせられ、両基板間に液晶材料が注入されて、液晶パネ
ルが形成される。
Next, a process of mounting the driving IC on the active matrix wiring substrate of this embodiment will be described. Prior to mounting the driving IC, a counter substrate is bonded to the display area 3 of the active matrix wiring substrate, and a liquid crystal material is injected between both substrates to form a liquid crystal panel.

【0037】まず、端子8a,8b,9a,9b上にA
CF14を配置し、さらにACF14上に駆動用IC6
a,6bを重畳させる。予め設けられたアライメントマ
ークを画像処理装置により自動アライメントして、各端
子8a,8b,9a,9bと、駆動用IC6a,6bと
の位置合わせを行なう。このとき、各端子8a,8b,
9a,9bに設けられた開口部15の領域内に、各駆動
用IC6a,6bにそれぞれ設けられた複数のバンプ電
極13(バンプ電極13群)が位置するようにアライメ
ントを行なう。
First, A is placed on the terminals 8a, 8b, 9a, 9b.
CF14 is arranged, and drive IC6 is further mounted on ACF14.
Superimpose a and 6b. The alignment marks provided in advance are automatically aligned by the image processing device to align the terminals 8a, 8b, 9a, 9b with the driving ICs 6a, 6b. At this time, the terminals 8a, 8b,
Alignment is performed so that the plurality of bump electrodes 13 (group of bump electrodes 13) provided in each of the driving ICs 6a and 6b are located in the region of the opening 15 provided in 9a and 9b.

【0038】ソースおよびゲート入力端子9a,9bは
300μm×310μmであり、その開口部15は長辺
(図3の103)が300μm、短辺(図3の102)
が140μmであって、切欠き辺100に連なる長辺
(図3の101)が250μm、切欠き辺100に連な
る短辺(図3の104)が90μmである。さらに、各
端子8a,8b,9a,9bの金属層16は、各開口部
15と相似形であり、例えばソース入力端子9aの金属
層16は、開口部15が10μm拡大した五角形の形状
である。
The source and gate input terminals 9a and 9b are 300 μm × 310 μm, and the opening 15 has a long side (103 in FIG. 3) of 300 μm and a short side (102 in FIG. 3).
Is 140 μm, the long side (101 in FIG. 3) connected to the cutout side 100 is 250 μm, and the short side (104 in FIG. 3) connected to the cutout side 100 is 90 μm. Further, the metal layer 16 of each terminal 8a, 8b, 9a, 9b has a similar shape to each opening 15, for example, the metal layer 16 of the source input terminal 9a has a pentagonal shape in which the opening 15 is enlarged by 10 μm. .

【0039】駆動用IC6a,6bに設けられたバンプ
電極13は、ソースおよびゲート入力端子9a,9bに
接触させるバンプ電極13が120μm×50μmであ
り、ソースおよびゲート出力端子8a,8bに接触させ
るバンプ電極13が40μm×80μmである。
The bump electrodes 13 provided on the driving ICs 6a and 6b have bump electrodes 13 of 120 μm × 50 μm which come into contact with the source and gate input terminals 9a and 9b, and bumps which come into contact with the source and gate output terminals 8a and 8b. The electrode 13 is 40 μm × 80 μm.

【0040】本実施形態では、接触抵抗の小さい金(A
u)からなる多角柱のバンプ電極13を用いるが、バン
プ電極13の材料は導電性材料であれば、特に制限され
ない。また、バンプ電極13の形状は、多角柱状に限ら
ず、球状、半球状、円柱状、楕球状、円錐状などであっ
てもよく、端子8a,8b,9a,9bの金属層16と
の接続面を持たせることができる形状であればよい。
In this embodiment, gold (A
Although the polygonal bump electrode 13 made of u) is used, the material of the bump electrode 13 is not particularly limited as long as it is a conductive material. The shape of the bump electrode 13 is not limited to the polygonal column shape, and may be a spherical shape, a hemispherical shape, a cylindrical shape, an elliptic shape, a conical shape, or the like, and the connection with the metal layer 16 of the terminals 8a, 8b, 9a, 9b. Any shape is acceptable as long as it has a surface.

【0041】次に、180℃に加熱されたSUS(ステ
ンレス鋼)材からなるツールを駆動用IC6a,6bの
背面に押し当てて、ACF14を加圧するとともに、駆
動用IC6a,6bを介して、ACF14に熱を伝え
る。これにより、各バンプ電極13と各端子8a,8
b,9a,9bとの電気的な接続を図るとともに、駆動
用IC6a,6bをアクティブマトリクス配線基板1の
接続領域2に固定する。
Next, a tool made of a SUS (stainless steel) material heated to 180 ° C. is pressed against the back surfaces of the driving ICs 6a and 6b to pressurize the ACF 14, and at the same time, to the ACF 14 via the driving ICs 6a and 6b. Transfer heat to. As a result, each bump electrode 13 and each terminal 8a, 8
The drive ICs 6a and 6b are fixed to the connection region 2 of the active matrix wiring substrate 1 while the electrical connection with the b, 9a and 9b is achieved.

【0042】駆動用IC6a,6bの形状が矩形である
場合、駆動用IC6a,6bのコーナー部61において
は、ツールからの熱が伝わり難く、ACF14の熱硬化
した領域の周縁141は、駆動用IC6a,6bの形状
を正確に反映したものにはならず、駆動用IC6a,6
bの角部61近傍における硬化領域の周縁は、弧を描い
た形状になる。
When the driving ICs 6a and 6b are rectangular in shape, the heat from the tool is difficult to be transferred to the corner portions 61 of the driving ICs 6a and 6b, and the peripheral edge 141 of the heat-cured area of the ACF 14 is the driving IC 6a. , 6b does not accurately reflect the shape of the drive ICs 6a, 6b.
The peripheral edge of the hardened region near the corner 61 of b has an arc shape.

【0043】本実施形態では、駆動用IC6a,6bの
角部近傍における硬化領域の周縁141から開口部15
の切欠き辺100までの距離Mが、開口部15の切欠き
辺100以外の一辺(例えば101)から硬化領域の周
縁141までの距離L以上となるように設定される。同
様に、駆動用IC6a,6bの角部近傍における硬化領
域の周縁141から金属層16の切欠き辺200までの
距離Sが、金属層16の切欠き辺200以外の一辺(例
えば201)から硬化領域の周縁141までの距離T以
上となるように設定される。硬化領域の周縁141から
開口部15または金属層16までの距離L,Sは、経験
的にまたは実験的に求められ得るので、距離M,Tが距
離L,S以上の長さとなるように、開口部15および金
属層16の大きさや形状を設定する。
In this embodiment, from the peripheral edge 141 of the hardening region near the corners of the driving ICs 6a, 6b to the opening 15
The distance M to the cutout side 100 is set to be equal to or more than the distance L from one side (for example, 101) other than the cutout side 100 of the opening 15 to the peripheral edge 141 of the hardening region. Similarly, the distance S from the peripheral edge 141 of the hardening region in the vicinity of the corners of the driving ICs 6a and 6b to the cutout side 200 of the metal layer 16 is set from one side other than the cutout side 200 of the metal layer 16 (for example, 201). The distance T to the peripheral edge 141 of the area is set to be not less than T. The distances L and S from the peripheral edge 141 of the hardened region to the opening 15 or the metal layer 16 can be obtained empirically or experimentally, so that the distances M and T are equal to or longer than the distances L and S. The size and shape of the opening 15 and the metal layer 16 are set.

【0044】距離Mを距離L以上に、または距離Sを距
離T以上に設定することによって、周縁141よりも内
側の熱硬化領域における駆動用IC6a,6bおよび端
子8a,8b,9a,9bとACF14との接続界面か
ら空気中の水分が侵入し難くなる。したがって、侵入し
てくる水分によって、金属膜16、さらには端子8a,
8b,9a,9bが腐食して、駆動用IC6a,6bの
バンプ電極13と金属膜16とが接続不良を生じるのを
防止することができる。なお、本実施形態では、平面形
状が切欠き辺200を有する五角形の金属層16を設け
る構造としたが、金属層16を設けない場合でも、距離
Mを距離L以上に設定することによって、端子8a,8
b,9a,9bと駆動用IC6a,6bのバンプ電極1
3との接続不良を防止することができる。
By setting the distance M to a distance L or more or the distance S to a distance T or more, the driving ICs 6a and 6b, the terminals 8a, 8b, 9a and 9b and the ACF 14 in the thermosetting region inside the peripheral edge 141 are set. It becomes difficult for moisture in the air to invade from the connection interface with. Therefore, the metal film 16 and the terminals 8a,
It is possible to prevent the corrosion of 8b, 9a and 9b and the occurrence of defective connection between the bump electrode 13 of the driving ICs 6a and 6b and the metal film 16. In the present embodiment, the pentagonal metal layer 16 having the notched side 200 in the plan view is provided, but even if the metal layer 16 is not provided, the distance M is set to be equal to or greater than the distance L, so that the terminal 8a, 8
b, 9a, 9b and bump electrodes 1 of the driving ICs 6a, 6b
It is possible to prevent the connection failure with 3.

【0045】同様に、FPC入力端子10とFPC7と
の間にACF14を介在させ、ACF14をツールで加
熱することによって、FPC入力端子10とFPC7と
を接続する。以上の工程を経て、本実施形態の液晶パネ
ルに駆動用IC6a,6bおよびFPC7が接続されて
液晶表示装置が形成される。
Similarly, by interposing the ACF 14 between the FPC input terminal 10 and the FPC 7, and heating the ACF 14 with a tool, the FPC input terminal 10 and the FPC 7 are connected. Through the above steps, the driving ICs 6a and 6b and the FPC 7 are connected to the liquid crystal panel of this embodiment to form a liquid crystal display device.

【0046】[0046]

【発明の効果】本発明の配線基板によれば、ACFなど
の接着剤層の周縁から浸入してくる水分による入力およ
び出力端子の腐食を防止することができる。したがっ
て、配線基板と駆動用ICとの信頼性の高い電気的な接
続が可能になる。
According to the wiring board of the present invention, it is possible to prevent the corrosion of the input and output terminals due to the water entering from the peripheral edge of the adhesive layer such as ACF. Therefore, a highly reliable electrical connection between the wiring board and the driving IC becomes possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施形態の液晶パネル1を模式的に示す平面図
である。
FIG. 1 is a plan view schematically showing a liquid crystal panel 1 of an embodiment.

【図2】駆動用ICおよびFPCが接続された状態の液
晶パネル1を模式的に示す平面図である。
FIG. 2 is a plan view schematically showing the liquid crystal panel 1 in a state where a driving IC and an FPC are connected.

【図3】図2に示すAで囲まれた部分の拡大図である。FIG. 3 is an enlarged view of a portion surrounded by A shown in FIG.

【図4】図3のIV−IV線断面図である。4 is a sectional view taken along line IV-IV in FIG.

【図5】従来の液晶パネル21の概略平面図である。FIG. 5 is a schematic plan view of a conventional liquid crystal panel 21.

【図6】駆動用ICおよびFPCが接続されていない液
晶パネルの概略平面図である。
FIG. 6 is a schematic plan view of a liquid crystal panel to which a driving IC and an FPC are not connected.

【図7】図5に示すBで囲まれた部分の拡大図である。FIG. 7 is an enlarged view of a portion surrounded by B shown in FIG.

【図8】図7のVIII−VIII線断面図である。8 is a sectional view taken along line VIII-VIII of FIG.

【符号の説明】[Explanation of symbols]

1 液晶パネル 2 接続領域 3 表示領域 4a 信号配線 4b 走査配線 5a ソース入力配線 5b ゲート入力配線 6a ソース電極駆動用IC 6b ゲート電極駆動用IC 7 FPC 8a ソース出力端子 8b ゲート出力端子 9a ソース入力端子 9b ゲート入力端子 10 FPC入力端子 11 導電層 12 絶縁層 13 バンプ電極 14 ACF(異方性導電膜) 15 開口部 16 金属層 17 樹脂モールド 100 開口部の切欠き辺 141 硬化領域の周縁 200 金属層の切欠き辺 M 硬化領域の周縁から開口部の切欠き辺までの距
離 L 開口部の一辺101から硬化領域の周縁までの
距離 T 硬化領域の周縁から金属層の切欠き辺までの距
離 S 金属層の一辺201から硬化領域の周縁までの
距離
1 liquid crystal panel 2 connection area 3 display area 4a signal wiring 4b scanning wiring 5a source input wiring 5b gate input wiring 6a source electrode driving IC 6b gate electrode driving IC 7 FPC 8a source output terminal 8b gate output terminal 9a source input terminal 9b Gate input terminal 10 FPC input terminal 11 Conductive layer 12 Insulating layer 13 Bump electrode 14 ACF (anisotropic conductive film) 15 Opening 16 Metal layer 17 Resin mold 100 Cutout side 141 of opening Opening edge of hardened area 200 Metal layer Notch side M Distance from the edge of the hardened area to the notch side of the opening L Distance from one side 101 of the opening to the edge of the hardened area T Distance from the edge of the hardened area to the notch side of the metal layer S Metal layer From side 201 to the edge of the cured area

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数の電極と、前記複数の電極に信号を
出力する複数の出力配線と、前記複数の出力配線にそれ
ぞれ接続された複数の出力端子と、前記複数の出力端子
に信号を出力する多角形状の駆動用回路基板と、前記駆
動用回路基板に信号を入力する複数の入力端子とを有す
る配線基板であって、 前記複数の出力端子および前記複数の入力端子は、多角
形状の開口部を有する絶縁層が積層された導電層を有
し、それぞれに対応するバンプ電極が複数設けられた前
記駆動用回路基板と、接着剤層を介して接続され、 前記接着剤層は、前記駆動用回路基板の領域を含む大き
さを有し、かつ導電性粒子が分散された多角形状の接着
剤層であり、前記駆動用回路基板を介した加熱によって
硬化され、 前記出力端子および/または前記入力端子のうち、前記
駆動用回路基板の角部近傍における端子の前記開口部
は、前記駆動用回路基板の角部近傍における角部が切り
欠けられた切欠き辺を有し、 前記接着剤層を加熱した後の前記接着剤層の硬化領域
は、前記開口部の形成領域を少なくとも含み、前記駆動
用回路基板の角部近傍における前記硬化領域の周縁から
前記開口部の前記切欠き辺までの距離が、前記開口部の
前記切欠き辺以外の一辺から前記硬化領域の周縁までの
距離以上である、配線基板。
1. A plurality of electrodes, a plurality of output wirings for outputting a signal to the plurality of electrodes, a plurality of output terminals respectively connected to the plurality of output wirings, and a signal output to the plurality of output terminals. And a plurality of input terminals for inputting signals to the driving circuit board, wherein the plurality of output terminals and the plurality of input terminals have a polygonal opening. And a driving circuit board provided with a plurality of bump electrodes corresponding to each of the insulating layers, and the driving circuit board having a plurality of bump electrodes corresponding thereto are connected via an adhesive layer. Is a polygonal adhesive layer having a size including the area of the circuit board for use and in which conductive particles are dispersed, which is cured by heating through the drive circuit board, and the output terminal and / or the Input terminal Then, the opening of the terminal in the vicinity of the corner of the driving circuit board has a notched side where the corner in the vicinity of the corner of the driving circuit board is cut out, and the adhesive layer is heated. The subsequent cured region of the adhesive layer includes at least the formation region of the opening, and the distance from the peripheral edge of the cured region in the vicinity of the corner of the drive circuit board to the cutout side of the opening, A wiring board having a distance from a side of the opening other than the cutout side to a peripheral edge of the cured region, which is equal to or greater than a distance.
【請求項2】 請求項1に記載の配線基板と、前記配線
基板に対向する対向電極と、前記配線基板に形成された
複数の電極および前記対向電極間に介在する表示媒体層
とを有する表示装置。
2. A display comprising: the wiring substrate according to claim 1, a counter electrode facing the wiring substrate, a plurality of electrodes formed on the wiring substrate, and a display medium layer interposed between the counter electrodes. apparatus.
JP2002002723A 2002-01-09 2002-01-09 Wiring base board and indication device utilizing the same Pending JP2003203945A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002002723A JP2003203945A (en) 2002-01-09 2002-01-09 Wiring base board and indication device utilizing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002002723A JP2003203945A (en) 2002-01-09 2002-01-09 Wiring base board and indication device utilizing the same

Publications (1)

Publication Number Publication Date
JP2003203945A true JP2003203945A (en) 2003-07-18

Family

ID=27642503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002002723A Pending JP2003203945A (en) 2002-01-09 2002-01-09 Wiring base board and indication device utilizing the same

Country Status (1)

Country Link
JP (1) JP2003203945A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005234459A (en) * 2004-02-23 2005-09-02 Nec Corp Display apparatus and liquid crystal display apparatus
JP2009124076A (en) * 2007-11-19 2009-06-04 Asahi Kasei Electronics Co Ltd Connection structure and manufacturing method of connection structure
CN114019733A (en) * 2017-06-12 2022-02-08 株式会社日本显示器 Display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005234459A (en) * 2004-02-23 2005-09-02 Nec Corp Display apparatus and liquid crystal display apparatus
JP2009124076A (en) * 2007-11-19 2009-06-04 Asahi Kasei Electronics Co Ltd Connection structure and manufacturing method of connection structure
CN114019733A (en) * 2017-06-12 2022-02-08 株式会社日本显示器 Display device

Similar Documents

Publication Publication Date Title
US6089442A (en) Electrode connection method
KR101134168B1 (en) Semiconductor chip and manufacturing method thereof, display panel using the same and manufacturing method thereof
JP4968665B2 (en) Flat display panel and connection structure
US8016181B2 (en) Method of producing electro-optical device using anisotropic conductive adhesive containing conductive particles to bond terminal portions and electro-optical device
JP2004214374A (en) Semiconductor device and liquid-crystal display panel
KR101119184B1 (en) Array substrate, display apparatus having the same and method of manufacturing the same
US20050185127A1 (en) Method of manufacturing liquid crystal display
KR20070102048A (en) Liquid crystal display
KR101002307B1 (en) Liquid Crystal Display and Fabricating Method thereof
JP3649042B2 (en) IC chip connection method and liquid crystal device manufacturing method
KR20060134662A (en) Chip on glass type liquid crystal display device
JP2007250825A (en) Connection structure of substrate and its manufacturing method
JP2003203945A (en) Wiring base board and indication device utilizing the same
JP2002217237A (en) Planar display device
JP2000111939A (en) Liquid crystal display device
JP2005167274A (en) Semiconductor device, method for manufacturing same, and liquid crystal display device
KR100735683B1 (en) Liquid crystal display comprising semiconductor chip and flexible printed circuit board attached on liquid crystal panel by using one anisotropic conductive film
JP2004029576A (en) Method of manufacturing flat display device, and thermocompression bonding device for sticking anisotropic conductive film used for the same
JP2008116795A (en) Display apparatus
JPH08292443A (en) Liquid crystal display device and its production
JP2004118089A (en) Liquid crystal display
JP2003202814A (en) Wiring board and display device using the same
JP2002344097A (en) Mounting substrate and display device having the same
JP5352288B2 (en) Manufacturing method of display device
KR20080018027A (en) Tab package and method of reworking tab package