JP2003198957A - 固体撮像装置およびその駆動方法 - Google Patents
固体撮像装置およびその駆動方法Info
- Publication number
- JP2003198957A JP2003198957A JP2001392294A JP2001392294A JP2003198957A JP 2003198957 A JP2003198957 A JP 2003198957A JP 2001392294 A JP2001392294 A JP 2001392294A JP 2001392294 A JP2001392294 A JP 2001392294A JP 2003198957 A JP2003198957 A JP 2003198957A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- image pickup
- selection signal
- switch
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000003384 imaging method Methods 0.000 claims description 62
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 撮像画素を選択するための駆動回路の構造を
簡素化する。 【解決手段】 画素選択信号線１５の駆動スキャナ１１
と撮像画素１４との間には、ＭＯＳトランジスタ１２が
設けられ、そのゲートには、駆動スキャナ１１の走査パ
ルスが供給されている。また、ＭＯＳトランジスタ１２
と撮像画素１４との間には高抵抗素子１３が設けられて
いる。駆動スキャナ１１の走査パルスによってＭＯＳト
ランジスタ１２が導通することにより、第１電源ＶＤＤ
からの電圧信号が画素選択信号として画素選択信号線１
５より撮像画素１４に供給される。また、ＭＯＳトラン
ジスタ１２が非導通となることにより、第１電源ＶＤＤ
から撮像画素１４への経路が非導通状態となると、画素
選択信号線１５は高抵抗素子１３を介してグランド（Ｇ
ＮＤ）に接続され、画素選択信号線１５は高インピーダ
ンスに保持され、撮像素子１４の非選択状態が実現す
る。
簡素化する。 【解決手段】 画素選択信号線１５の駆動スキャナ１１
と撮像画素１４との間には、ＭＯＳトランジスタ１２が
設けられ、そのゲートには、駆動スキャナ１１の走査パ
ルスが供給されている。また、ＭＯＳトランジスタ１２
と撮像画素１４との間には高抵抗素子１３が設けられて
いる。駆動スキャナ１１の走査パルスによってＭＯＳト
ランジスタ１２が導通することにより、第１電源ＶＤＤ
からの電圧信号が画素選択信号として画素選択信号線１
５より撮像画素１４に供給される。また、ＭＯＳトラン
ジスタ１２が非導通となることにより、第１電源ＶＤＤ
から撮像画素１４への経路が非導通状態となると、画素
選択信号線１５は高抵抗素子１３を介してグランド（Ｇ
ＮＤ）に接続され、画素選択信号線１５は高インピーダ
ンスに保持され、撮像素子１４の非選択状態が実現す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、１次元イメージセ
ンサまたは２次イメージセンサ等の固体撮像装置および
その駆動方法に関する。
ンサまたは２次イメージセンサ等の固体撮像装置および
その駆動方法に関する。
【０００２】
【従来の技術】従来より、この種の固体撮像装置として
は、単位画素に蓄積した信号電荷を電荷結合素子（ＣＣ
Ｄ）によって転送するＣＣＤイメージセンサやＣＭＯＳ
トランジスタを用いて読み出すＣＭＯＳイメージセンサ
などが知られており、各種の携帯端末機器、デジタルス
チルカメラ、デジタルビデオカメラなどの画素入力装置
として使われている。このような固体撮像装置では、解
像度を向上することによる画質向上のために、１次元も
しくは２次元に配列された撮像画素の画素数を増加して
高画素化することが求められている。しかし、高画素化
を行うと、その分、チップ面積が増加してしまい、チッ
プ価格が上昇する。
は、単位画素に蓄積した信号電荷を電荷結合素子（ＣＣ
Ｄ）によって転送するＣＣＤイメージセンサやＣＭＯＳ
トランジスタを用いて読み出すＣＭＯＳイメージセンサ
などが知られており、各種の携帯端末機器、デジタルス
チルカメラ、デジタルビデオカメラなどの画素入力装置
として使われている。このような固体撮像装置では、解
像度を向上することによる画質向上のために、１次元も
しくは２次元に配列された撮像画素の画素数を増加して
高画素化することが求められている。しかし、高画素化
を行うと、その分、チップ面積が増加してしまい、チッ
プ価格が上昇する。
【０００３】そのため、画素の小面積化が求められ、そ
れと同時に、画素選択用の駆動回路の小面積化が求めら
れている。なお、画素選択用の駆動回路は、後述するよ
うに、各画素を配置した領域の外側に１次元方向もしく
は２次元方向に沿って配置されている。しかし、その一
方で、画素選択用の駆動回路においては、例えば、特定
の画素列ないしは行を飛び越し走査することにより低消
費電力化、高速動作化が実現できる間引き動作や、標準
ＴＶ信号として用いられているＮＴＳＣ方式、ＰＡＬ方
式のような、第１フィールドと第２フィールドの走査行
を切り替えることによるインターレース走査、さらには
画素信号を読み出すために画素の列または行を選択する
走査と電子シャッタをかける画素の列または行の選択す
る走査を実現するなど、画素を選択するために多彩な駆
動方法が求められ、駆動回路自体が大変に複雑化してお
り、このような高機能化が小面積化を行う上での障害と
なる。
れと同時に、画素選択用の駆動回路の小面積化が求めら
れている。なお、画素選択用の駆動回路は、後述するよ
うに、各画素を配置した領域の外側に１次元方向もしく
は２次元方向に沿って配置されている。しかし、その一
方で、画素選択用の駆動回路においては、例えば、特定
の画素列ないしは行を飛び越し走査することにより低消
費電力化、高速動作化が実現できる間引き動作や、標準
ＴＶ信号として用いられているＮＴＳＣ方式、ＰＡＬ方
式のような、第１フィールドと第２フィールドの走査行
を切り替えることによるインターレース走査、さらには
画素信号を読み出すために画素の列または行を選択する
走査と電子シャッタをかける画素の列または行の選択す
る走査を実現するなど、画素を選択するために多彩な駆
動方法が求められ、駆動回路自体が大変に複雑化してお
り、このような高機能化が小面積化を行う上での障害と
なる。
【０００４】図３は、従来の固体撮像装置の全体構成を
示す説明図である。図示のように、この固体撮像装置
は、複数の撮像画素２を２次元配列して撮像領域を構成
したエリアイメージセンサであり、この撮像領域の内部
には各撮像画素２を行方向および列方向に選択するため
の行選択信号線３および列選択信号線４（以下、まとめ
て画素選択信号線という）が撮像画素２の各行および各
列に沿って格子状に配線されている。そして、各画素選
択信号線３、４には、駆動回路１、５の制御によって所
定のタイミングで画素選択信号が伝送され、各撮像画素
２が行方向および列方向に選択される。このような駆動
回路１、５による画素選択動作により、撮像信号の出力
動作、および、電子シャッタ動作が実行される。なお、
各撮像画素２から読み出された画素信号は、垂直／水平
信号線を通して撮像領域外の信号処理回路等に送出され
るが、この垂直／水平信号線や信号処理回路は、本発明
の機能に直接関係しないため、図では省略している。
示す説明図である。図示のように、この固体撮像装置
は、複数の撮像画素２を２次元配列して撮像領域を構成
したエリアイメージセンサであり、この撮像領域の内部
には各撮像画素２を行方向および列方向に選択するため
の行選択信号線３および列選択信号線４（以下、まとめ
て画素選択信号線という）が撮像画素２の各行および各
列に沿って格子状に配線されている。そして、各画素選
択信号線３、４には、駆動回路１、５の制御によって所
定のタイミングで画素選択信号が伝送され、各撮像画素
２が行方向および列方向に選択される。このような駆動
回路１、５による画素選択動作により、撮像信号の出力
動作、および、電子シャッタ動作が実行される。なお、
各撮像画素２から読み出された画素信号は、垂直／水平
信号線を通して撮像領域外の信号処理回路等に送出され
るが、この垂直／水平信号線や信号処理回路は、本発明
の機能に直接関係しないため、図では省略している。
【０００５】図４は、上述のような固体撮像装置に設け
られる画素選択用の駆動回路１、５の構成例を示す回路
図である。なお、この駆動回路の構成は、行方向と列方
向とで基本的に共通であるので、図４では１つの駆動回
路の要部を示している。この駆動回路は、上述した画素
選択信号線（行選択信号線３または列選択信号線４）８
毎に駆動スキャナ６_ｎ（ｎ＝１、２、３、……）およ
びＮＯＲ回路７を設け、これらの動作によって各画素選
択信号線８に順番に画素選択信号を出力していく構成を
有する。各駆動スキャナ６_ｎは、画素を順次選択する
ために、ＭＯＳトランジスタによってフリップフロップ
回路などを構成したものであり、クロック信号Φｃｋ、
Φｘｃｋに基づいて、走査パルス線１０に走査パルス信
号Φａｎを出力する。
られる画素選択用の駆動回路１、５の構成例を示す回路
図である。なお、この駆動回路の構成は、行方向と列方
向とで基本的に共通であるので、図４では１つの駆動回
路の要部を示している。この駆動回路は、上述した画素
選択信号線（行選択信号線３または列選択信号線４）８
毎に駆動スキャナ６_ｎ（ｎ＝１、２、３、……）およ
びＮＯＲ回路７を設け、これらの動作によって各画素選
択信号線８に順番に画素選択信号を出力していく構成を
有する。各駆動スキャナ６_ｎは、画素を順次選択する
ために、ＭＯＳトランジスタによってフリップフロップ
回路などを構成したものであり、クロック信号Φｃｋ、
Φｘｃｋに基づいて、走査パルス線１０に走査パルス信
号Φａｎを出力する。
【０００６】また、ＮＯＲ回路７は、外部信号線９によ
って供給される駆動信号Φｆと駆動スキャナ６_ｎの走
査パルス信号ΦａｎとのＮＯＲをとることにより、駆動
スキャナ６_ｎの走査パルス信号Φａｎから実際に画素
を選択するための選択信号Φｍｎを作り出し、画素選択
信号線８に送出する。なお、図４に示す回路構成は、こ
の種の駆動回路の一例を示すものであり、実際には、種
々の形態が提供されている。
って供給される駆動信号Φｆと駆動スキャナ６_ｎの走
査パルス信号ΦａｎとのＮＯＲをとることにより、駆動
スキャナ６_ｎの走査パルス信号Φａｎから実際に画素
を選択するための選択信号Φｍｎを作り出し、画素選択
信号線８に送出する。なお、図４に示す回路構成は、こ
の種の駆動回路の一例を示すものであり、実際には、種
々の形態が提供されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来技術で説明したように、この種の固体撮像装置では、
多彩な駆動方法に対応するべく、画素選択用の駆動回路
の回路配置面積を犠牲にするか、もしくは微細化された
プロセスを用いて駆動回路の小面積化を実現していたた
め、前者では駆動回路の大面積化、後者では微細化プロ
セスを使用することによるチップ価格の上昇をまねくと
いう問題が生じていた。しかし、今後、ますますの高画
素数化による単位画素の縮小化か行われると、前述のよ
うな複雑な駆動方法を実現する駆動回路は実現が困難と
なることが予想される。
来技術で説明したように、この種の固体撮像装置では、
多彩な駆動方法に対応するべく、画素選択用の駆動回路
の回路配置面積を犠牲にするか、もしくは微細化された
プロセスを用いて駆動回路の小面積化を実現していたた
め、前者では駆動回路の大面積化、後者では微細化プロ
セスを使用することによるチップ価格の上昇をまねくと
いう問題が生じていた。しかし、今後、ますますの高画
素数化による単位画素の縮小化か行われると、前述のよ
うな複雑な駆動方法を実現する駆動回路は実現が困難と
なることが予想される。
【０００８】そこで本発明の目的は、撮像画素を選択す
るための駆動回路の構造を簡素化でき、駆動回路の小型
化、低消費電力化、低コスト化を図ることが可能な固体
撮像装置およびその駆動方法を提供することにある。
るための駆動回路の構造を簡素化でき、駆動回路の小型
化、低消費電力化、低コスト化を図ることが可能な固体
撮像装置およびその駆動方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は前記目的を達成
するため、１次元方向もしくは２次元方向に配列された
複数の撮像画素と、前記撮像画素を列方向もしくは行方
向に選択する駆動回路とを有する固体撮像装置におい
て、前記撮像画素に画素選択信号を送出するための画素
選択信号線に前記駆動回路によって開閉制御されるスイ
ッチを設け、前記画素選択信号線のスイッチを介して撮
像画素と反対側に所定の第１電源を接続し、前記スイッ
チと撮像画素との間に高抵抗素子の一端を接続すること
により、前記撮像画素を選択する時は、前記スイッチを
閉じて前記第１電源による画素選択信号を撮像画素側に
送出し、前記撮像画素を非選択にする時は、前記スイッ
チを開き、前記画素選択信号線を前記撮像画素を選択す
る時と異なる電位に制御することを特徴とする。
するため、１次元方向もしくは２次元方向に配列された
複数の撮像画素と、前記撮像画素を列方向もしくは行方
向に選択する駆動回路とを有する固体撮像装置におい
て、前記撮像画素に画素選択信号を送出するための画素
選択信号線に前記駆動回路によって開閉制御されるスイ
ッチを設け、前記画素選択信号線のスイッチを介して撮
像画素と反対側に所定の第１電源を接続し、前記スイッ
チと撮像画素との間に高抵抗素子の一端を接続すること
により、前記撮像画素を選択する時は、前記スイッチを
閉じて前記第１電源による画素選択信号を撮像画素側に
送出し、前記撮像画素を非選択にする時は、前記スイッ
チを開き、前記画素選択信号線を前記撮像画素を選択す
る時と異なる電位に制御することを特徴とする。
【００１０】また本発明は、１次元方向もしくは２次元
方向に配列された複数の撮像画素と、前記撮像画素を列
方向もしくは行方向に選択する駆動回路とを有する固体
撮像装置の駆動方法において、前記撮像画素に画素選択
信号を送出するための画素選択信号線に前記駆動回路に
よって開閉制御されるスイッチを設け、前記画素選択信
号線のスイッチを介して撮像画素と反対側に所定の第１
電源を接続し、前記スイッチと撮像画素との間に高抵抗
素子の一端を接続することにより、前記撮像画素を選択
する時は、前記スイッチを閉じて前記第１電源による画
素選択信号を撮像画素側に送出し、前記撮像画素を非選
択にする時は、前記スイッチを開き、前記画素選択信号
線を前記撮像画素を選択する時と異なる電位に制御する
ことを特徴とする。
方向に配列された複数の撮像画素と、前記撮像画素を列
方向もしくは行方向に選択する駆動回路とを有する固体
撮像装置の駆動方法において、前記撮像画素に画素選択
信号を送出するための画素選択信号線に前記駆動回路に
よって開閉制御されるスイッチを設け、前記画素選択信
号線のスイッチを介して撮像画素と反対側に所定の第１
電源を接続し、前記スイッチと撮像画素との間に高抵抗
素子の一端を接続することにより、前記撮像画素を選択
する時は、前記スイッチを閉じて前記第１電源による画
素選択信号を撮像画素側に送出し、前記撮像画素を非選
択にする時は、前記スイッチを開き、前記画素選択信号
線を前記撮像画素を選択する時と異なる電位に制御する
ことを特徴とする。
【００１１】本発明の固体撮像装置では、撮像画素を選
択する時は、画素選択信号線に設けたスイッチを閉じて
第１電源による画素選択信号を撮像画素側に送出し、撮
像画素を非選択にする時は、スイッチを開き、高抵抗素
子を通じて画素選択信号線を画素選択時と異なる電位に
制御する。例えば、高抵抗素子にさらに第２電源を接続
し、画素選択信号線に第２電源による画素選択信号を供
給したり、あるいは高抵抗素子によって画素選択信号線
を高インピ−ダンスに制御する。これにより、撮像画素
を選択するための論理回路（図４のＮＯＲ回路）をスイ
ッチと高抵抗素子に置き換えて同様の機能を得ることが
できる。したがって、撮像画素を選択するための駆動回
路の構造を簡素化でき、駆動回路の小型化、低消費電力
化、低コスト化を図ることが可能となり、さらに、素子
数の減少により、歩留りの向上や信頼性の向上を図るこ
とが可能となる。
択する時は、画素選択信号線に設けたスイッチを閉じて
第１電源による画素選択信号を撮像画素側に送出し、撮
像画素を非選択にする時は、スイッチを開き、高抵抗素
子を通じて画素選択信号線を画素選択時と異なる電位に
制御する。例えば、高抵抗素子にさらに第２電源を接続
し、画素選択信号線に第２電源による画素選択信号を供
給したり、あるいは高抵抗素子によって画素選択信号線
を高インピ−ダンスに制御する。これにより、撮像画素
を選択するための論理回路（図４のＮＯＲ回路）をスイ
ッチと高抵抗素子に置き換えて同様の機能を得ることが
できる。したがって、撮像画素を選択するための駆動回
路の構造を簡素化でき、駆動回路の小型化、低消費電力
化、低コスト化を図ることが可能となり、さらに、素子
数の減少により、歩留りの向上や信頼性の向上を図るこ
とが可能となる。
【００１２】本発明の固体撮像装置の駆動方法において
も同様に、撮像画素を選択する時は、画素選択信号線に
設けたスイッチを閉じて第１電源による画素選択信号を
撮像画素側に送出し、撮像画素を非選択にする時は、ス
イッチを開き、高抵抗素子を通じて画素選択信号線を画
素選択時と異なる電位に制御する。例えば、高抵抗素子
にさらに第２電源を接続し、画素選択信号線に第２電源
による画素選択信号を供給したり、あるいは高抵抗素子
によって画素選択信号線を高インピ−ダンスに制御す
る。これにより、撮像画素を選択するための論理回路
（図４のＮＯＲ回路）をスイッチと高抵抗素子に置き換
えて同様の機能を得ることができる。したがって、撮像
画素を選択するための駆動回路の構造を簡素化でき、駆
動回路の小型化、低消費電力化、低コスト化を図ること
が可能となり、さらに、素子数の減少により、歩留りの
向上や信頼性の向上を図ることが可能となる。
も同様に、撮像画素を選択する時は、画素選択信号線に
設けたスイッチを閉じて第１電源による画素選択信号を
撮像画素側に送出し、撮像画素を非選択にする時は、ス
イッチを開き、高抵抗素子を通じて画素選択信号線を画
素選択時と異なる電位に制御する。例えば、高抵抗素子
にさらに第２電源を接続し、画素選択信号線に第２電源
による画素選択信号を供給したり、あるいは高抵抗素子
によって画素選択信号線を高インピ−ダンスに制御す
る。これにより、撮像画素を選択するための論理回路
（図４のＮＯＲ回路）をスイッチと高抵抗素子に置き換
えて同様の機能を得ることができる。したがって、撮像
画素を選択するための駆動回路の構造を簡素化でき、駆
動回路の小型化、低消費電力化、低コスト化を図ること
が可能となり、さらに、素子数の減少により、歩留りの
向上や信頼性の向上を図ることが可能となる。
【００１３】
【発明の実施の形態】以下、本発明による固体撮像装置
およびその駆動方法の実施の形態例について説明する。
なお、以下に説明する実施の形態は、本発明の好適な具
体例であり、技術的に好ましい種々の限定が付されてい
るが、本発明の範囲は、以下の説明において、特に本発
明を限定する旨の記載がない限り、これらの態様に限定
されないものとする。本実施の形態による固体撮像装置
は、撮像画素を選択するための駆動回路を図４に示すＮ
ＯＲ回路の代わりにスイッチ（例えばＭＯＳトランジス
タ等）と高抵抗素子（例えば拡散抵抗や配線抵抗等）を
用いて構成することにより、回路面積の縮小、消費電力
の低減等を図るものである。
およびその駆動方法の実施の形態例について説明する。
なお、以下に説明する実施の形態は、本発明の好適な具
体例であり、技術的に好ましい種々の限定が付されてい
るが、本発明の範囲は、以下の説明において、特に本発
明を限定する旨の記載がない限り、これらの態様に限定
されないものとする。本実施の形態による固体撮像装置
は、撮像画素を選択するための駆動回路を図４に示すＮ
ＯＲ回路の代わりにスイッチ（例えばＭＯＳトランジス
タ等）と高抵抗素子（例えば拡散抵抗や配線抵抗等）を
用いて構成することにより、回路面積の縮小、消費電力
の低減等を図るものである。
【００１４】図１は、本発明の実施の形態による固体撮
像装置において画素選択を行う駆動回路の基本的な構成
例を示す回路図である。なお、本実施の形態による固体
撮像装置の全体構成は、例えば図３に示したものと共通
であるものとし、説明は省略する。図１に示すように、
本実施の形態による固体撮像装置の駆動回路は、駆動ス
キャナ１１と、ＭＯＳトランジスタ１２と、第１電源Ｖ
ＤＤと、第２電源ＧＮＤと、高抵抗素子１３とを有する
ものである。また、画素選択信号線１５には、撮像画素
１４が接続されている。なお、このような駆動回路は、
上述のように２次元配列の撮像画素１４の各行あるいは
各列毎に複数設けられているが、それぞれがほぼ共通の
構成を有しているため、ここでは１つの駆動回路の構成
および機能について説明する。
像装置において画素選択を行う駆動回路の基本的な構成
例を示す回路図である。なお、本実施の形態による固体
撮像装置の全体構成は、例えば図３に示したものと共通
であるものとし、説明は省略する。図１に示すように、
本実施の形態による固体撮像装置の駆動回路は、駆動ス
キャナ１１と、ＭＯＳトランジスタ１２と、第１電源Ｖ
ＤＤと、第２電源ＧＮＤと、高抵抗素子１３とを有する
ものである。また、画素選択信号線１５には、撮像画素
１４が接続されている。なお、このような駆動回路は、
上述のように２次元配列の撮像画素１４の各行あるいは
各列毎に複数設けられているが、それぞれがほぼ共通の
構成を有しているため、ここでは１つの駆動回路の構成
および機能について説明する。
【００１５】駆動スキャナ１１は、例えば図４に示した
駆動スキャナ６ｎと同様の構成を有しており、ＭＯＳト
ランジスタ１２のゲートに上述した走査パルス信号に相
当するスイッチのオン／オフ信号を供給する。ＭＯＳト
ランジスタ１２は、駆動スキャナ１１からのオン／オフ
信号によって第１電源ＶＤＤと撮像画素１４との間の画
素選択信号線１５の導通、非導通を切り換えるものであ
り、ＭＯＳトランジスタ１２が導通することにより、第
１電源ＶＤＤからの電圧信号が画素選択信号として画素
選択信号線１５より撮像画素１４に供給される。
駆動スキャナ６ｎと同様の構成を有しており、ＭＯＳト
ランジスタ１２のゲートに上述した走査パルス信号に相
当するスイッチのオン／オフ信号を供給する。ＭＯＳト
ランジスタ１２は、駆動スキャナ１１からのオン／オフ
信号によって第１電源ＶＤＤと撮像画素１４との間の画
素選択信号線１５の導通、非導通を切り換えるものであ
り、ＭＯＳトランジスタ１２が導通することにより、第
１電源ＶＤＤからの電圧信号が画素選択信号として画素
選択信号線１５より撮像画素１４に供給される。
【００１６】また、高抵抗素子１３は、一端が画素選択
信号線１５のＭＯＳトランジスタ１２と撮像画素１４と
の間に接続され、他端が第２電源（ＧＮＤ）に接続され
ている。したがって、ＭＯＳトランジスタ１２が非導通
となることにより、第１電源ＶＤＤから撮像画素１４へ
の経路が非導通状態となると、画素選択信号線１５は高
抵抗素子１３を介してグランド（ＧＮＤ）に接続され、
画素選択信号線１５は高インピーダンスに保持され、撮
像素子１４の非選択状態が実現する。なお、高抵抗素子
１３は、半導体拡散層を用いた拡散抵抗、あるいはポリ
シリコン等の半導体配線膜もしくは金属膜などによる配
線膜を用いた配線抵抗によるものとする。
信号線１５のＭＯＳトランジスタ１２と撮像画素１４と
の間に接続され、他端が第２電源（ＧＮＤ）に接続され
ている。したがって、ＭＯＳトランジスタ１２が非導通
となることにより、第１電源ＶＤＤから撮像画素１４へ
の経路が非導通状態となると、画素選択信号線１５は高
抵抗素子１３を介してグランド（ＧＮＤ）に接続され、
画素選択信号線１５は高インピーダンスに保持され、撮
像素子１４の非選択状態が実現する。なお、高抵抗素子
１３は、半導体拡散層を用いた拡散抵抗、あるいはポリ
シリコン等の半導体配線膜もしくは金属膜などによる配
線膜を用いた配線抵抗によるものとする。
【００１７】また、本例では、第２電源をグラント（Ｇ
ＮＤ）とし、ＭＯＳトランジスタ１２が非導通状態とな
った場合に画素選択信号線１５を高インピーダンスとし
ているが、この第２電源をグランド以外の電位とし、Ｍ
ＯＳトランジスタ１２が非導通状態となった場合に異な
る電位の画素選択信号を撮像素子１４に送るような構成
とすることも可能である。
ＮＤ）とし、ＭＯＳトランジスタ１２が非導通状態とな
った場合に画素選択信号線１５を高インピーダンスとし
ているが、この第２電源をグランド以外の電位とし、Ｍ
ＯＳトランジスタ１２が非導通状態となった場合に異な
る電位の画素選択信号を撮像素子１４に送るような構成
とすることも可能である。
【００１８】次に、本実施の形態による固体撮像装置の
具体的構成例について説明する。図２は、本実施の形態
による固体撮像装置の駆動回路の具体例を示す回路図で
ある。この回路では、画素選択信号線１５の駆動スキャ
ナ１１ｎ（ｎ＝１、２、３、……）と撮像画素１４（図
２では省略）との間に２つのＭＯＳトランジスタ１２、
１６を設けたものである。なお、高抵抗素子１３、第１
電源ＶＤＤ、第２電源ＧＮＤは、図１に示す構成と共通
である。
具体的構成例について説明する。図２は、本実施の形態
による固体撮像装置の駆動回路の具体例を示す回路図で
ある。この回路では、画素選択信号線１５の駆動スキャ
ナ１１ｎ（ｎ＝１、２、３、……）と撮像画素１４（図
２では省略）との間に２つのＭＯＳトランジスタ１２、
１６を設けたものである。なお、高抵抗素子１３、第１
電源ＶＤＤ、第２電源ＧＮＤは、図１に示す構成と共通
である。
【００１９】ＭＯＳトランジスタ１２のゲートには、駆
動スキャナ１１ｎの走査パルス線１７からの走査パルス
信号Φａｎが供給されており、この走査パルス信号Φａ
ｎによってＭＯＳトランジスタ１２の導通、非導通が制
御される。また、ＭＯＳトランジスタ１６のゲートに
は、外部信号線１８によって供給される駆動信号Φｆが
供給されており、この駆動信号ΦｆによってＭＯＳトラ
ンジスタ１６の導通、非導通が制御される。このような
構成により、駆動スキャナ１１ｎからの走査パルス信号
Φａｎと外部信号線１８からの駆動信号Φｆがともにア
クティブとなった時に、２つのＭＯＳトランジスタ１
２、１６がともに導通状態となり、画素選択信号線１５
を通して撮像画素１４に画素選択信号が供給される。す
なわち、本例では、２つのＭＯＳトランジスタ１２、１
６によってＮＯＲ回路を構成したものである。
動スキャナ１１ｎの走査パルス線１７からの走査パルス
信号Φａｎが供給されており、この走査パルス信号Φａ
ｎによってＭＯＳトランジスタ１２の導通、非導通が制
御される。また、ＭＯＳトランジスタ１６のゲートに
は、外部信号線１８によって供給される駆動信号Φｆが
供給されており、この駆動信号ΦｆによってＭＯＳトラ
ンジスタ１６の導通、非導通が制御される。このような
構成により、駆動スキャナ１１ｎからの走査パルス信号
Φａｎと外部信号線１８からの駆動信号Φｆがともにア
クティブとなった時に、２つのＭＯＳトランジスタ１
２、１６がともに導通状態となり、画素選択信号線１５
を通して撮像画素１４に画素選択信号が供給される。す
なわち、本例では、２つのＭＯＳトランジスタ１２、１
６によってＮＯＲ回路を構成したものである。
【００２０】図４に示した従来の駆動スキャナ６ｎとＮ
ＯＲ回路７による構成例に比べて、ＮＯＲ回路を２つの
ＭＯＳトランジスタと１つの高抵抗素子に置き換えるこ
とができる。図４に示すＮＯＲ回路７ではトランジスタ
が最低４つ必要であったのが、図２に示す構成では、素
子数の低減になり、このことにより、駆動回路の小面積
化、低消費電力化が実現できる。例えばＶＧＡ（画素構
成が横（行）６４０×縦（列）４８０）の固体撮像素子
である場合、駆動回路のトランジスタ数が６４０×２＋
４８０×２＝２２４０個だけ減少することになる。
ＯＲ回路７による構成例に比べて、ＮＯＲ回路を２つの
ＭＯＳトランジスタと１つの高抵抗素子に置き換えるこ
とができる。図４に示すＮＯＲ回路７ではトランジスタ
が最低４つ必要であったのが、図２に示す構成では、素
子数の低減になり、このことにより、駆動回路の小面積
化、低消費電力化が実現できる。例えばＶＧＡ（画素構
成が横（行）６４０×縦（列）４８０）の固体撮像素子
である場合、駆動回路のトランジスタ数が６４０×２＋
４８０×２＝２２４０個だけ減少することになる。
【００２１】なお、以上の例では、撮像画素を２次元配
列した構成例について説明したが、本発明は、これに限
るものでなく、撮像画素を１次元配列した構成について
も同様に適用し得るものである。
列した構成例について説明したが、本発明は、これに限
るものでなく、撮像画素を１次元配列した構成について
も同様に適用し得るものである。
【００２２】
【発明の効果】以上説明したように本発明の固体撮像装
置では、撮像画素を選択する時は、画素選択信号線に設
けたスイッチを閉じて第１電源による画素選択信号を撮
像画素側に送出し、撮像画素を非選択にする時は、スイ
ッチを開き、高抵抗素子を通じて画素選択信号線を画素
選択時と異なる電位に制御することから、撮像画素を選
択するための論理回路（図４のＮＯＲ回路）をスイッチ
と高抵抗素子に置き換えて同様の機能を得ることができ
る。したがって、撮像画素を選択するための駆動回路の
構造を簡素化でき、駆動回路の小型化、低消費電力化、
低コスト化を図ることが可能となり、さらに、素子数の
減少により、歩留りの向上や信頼性の向上を図ることが
可能となる。
置では、撮像画素を選択する時は、画素選択信号線に設
けたスイッチを閉じて第１電源による画素選択信号を撮
像画素側に送出し、撮像画素を非選択にする時は、スイ
ッチを開き、高抵抗素子を通じて画素選択信号線を画素
選択時と異なる電位に制御することから、撮像画素を選
択するための論理回路（図４のＮＯＲ回路）をスイッチ
と高抵抗素子に置き換えて同様の機能を得ることができ
る。したがって、撮像画素を選択するための駆動回路の
構造を簡素化でき、駆動回路の小型化、低消費電力化、
低コスト化を図ることが可能となり、さらに、素子数の
減少により、歩留りの向上や信頼性の向上を図ることが
可能となる。
【００２３】本発明の固体撮像装置の駆動方法において
も同様に、撮像画素を選択する時は、画素選択信号線に
設けたスイッチを閉じて第１電源による画素選択信号を
撮像画素側に送出し、撮像画素を非選択にする時は、ス
イッチを開き、高抵抗素子を通じて画素選択信号線を画
素選択時と異なる電位に制御することから、撮像画素を
選択するための論理回路（図４のＮＯＲ回路）をスイッ
チと高抵抗素子に置き換えて同様の機能を得ることがで
きる。したがって、撮像画素を選択するための駆動回路
の構造を簡素化でき、駆動回路の小型化、低消費電力
化、低コスト化を図ることが可能となり、さらに、素子
数の減少により、歩留りの向上や信頼性の向上を図るこ
とが可能となる。
も同様に、撮像画素を選択する時は、画素選択信号線に
設けたスイッチを閉じて第１電源による画素選択信号を
撮像画素側に送出し、撮像画素を非選択にする時は、ス
イッチを開き、高抵抗素子を通じて画素選択信号線を画
素選択時と異なる電位に制御することから、撮像画素を
選択するための論理回路（図４のＮＯＲ回路）をスイッ
チと高抵抗素子に置き換えて同様の機能を得ることがで
きる。したがって、撮像画素を選択するための駆動回路
の構造を簡素化でき、駆動回路の小型化、低消費電力
化、低コスト化を図ることが可能となり、さらに、素子
数の減少により、歩留りの向上や信頼性の向上を図るこ
とが可能となる。
【図１】本発明の実施の形態による固体撮像装置におい
て画素選択を行う駆動回路の基本的な構成例を示す回路
図である。
て画素選択を行う駆動回路の基本的な構成例を示す回路
図である。
【図２】本発明の実施の形態による固体撮像装置の駆動
回路の具体例を示す回路図である。
回路の具体例を示す回路図である。
【図３】従来の固体撮像装置の全体構成を示す説明図で
ある。
ある。
【図４】従来の固体撮像装置において画素選択を行う駆
動回路の具体例を示す回路図である。
動回路の具体例を示す回路図である。
１１、１１ｎ……駆動スキャナ、１２、１６……ＭＯＳ
トランジスタ、１３……高抵抗素子、１４……撮像画
素、１５……画素選択信号線、１７……走査パルス線、
１８……外部信号線、ＶＤＤ……第１電源、ＧＮＤ……
第２電源。
トランジスタ、１３……高抵抗素子、１４……撮像画
素、１５……画素選択信号線、１７……走査パルス線、
１８……外部信号線、ＶＤＤ……第１電源、ＧＮＤ……
第２電源。
Claims (12)
- 【請求項１】 １次元方向もしくは２次元方向に配列さ
れた複数の撮像画素と、前記撮像画素を列方向もしくは
行方向に選択する駆動回路とを有する固体撮像装置にお
いて、 前記撮像画素に画素選択信号を送出するための画素選択
信号線に前記駆動回路によって開閉制御されるスイッチ
を設け、 前記画素選択信号線のスイッチを介して撮像画素と反対
側に所定の第１電源を接続し、前記スイッチと撮像画素
との間に高抵抗素子の一端を接続することにより、 前記撮像画素を選択する時は、前記スイッチを閉じて前
記第１電源による画素選択信号を撮像画素側に送出し、
前記撮像画素を非選択にする時は、前記スイッチを開
き、前記画素選択信号線を前記撮像画素を選択する時と
異なる電位に制御する、 ことを特徴とする固体撮像装置。 - 【請求項２】 前記高抵抗素子の他端に所定の第２電源
を接続することにより、前記撮像画素を非選択にする時
は、前記スイッチを開き、前記高抵抗素子を通じて前記
第２電源による電位の画素選択信号を撮像画素側に送出
することを特徴とする請求項１記載の固体撮像装置。 - 【請求項３】 前記スイッチを閉じて前記第１電源によ
る画素選択信号を撮像画素側に送出し、前記撮像画素を
非選択にする時は、前記スイッチを開き、前記画素選択
信号線を高インピーダンスに制御することを特徴とする
請求項１記載の固体撮像装置。 - 【請求項４】 前記スイッチは、ＭＯＳ型トランジスタ
よりなることを特徴とする請求項１記載の固体撮像装
置。 - 【請求項５】 前記高抵抗素子は、半導体拡散層を用い
た拡散抵抗よりなることを特徴とする請求項１記載の固
体撮像装置。 - 【請求項６】 前記高抵抗素子は、半導体膜または金属
膜による配線抵抗よりなることを特徴とする請求項１記
載の固体撮像装置。 - 【請求項７】 １次元方向もしくは２次元方向に配列さ
れた複数の撮像画素と、前記撮像画素を列方向もしくは
行方向に選択する駆動回路とを有する固体撮像装置の駆
動方法において、 前記撮像画素に画素選択信号を送出するための画素選択
信号線に前記駆動回路によって開閉制御されるスイッチ
を設け、 前記画素選択信号線のスイッチを介して撮像画素と反対
側に所定の第１電源を接続し、前記スイッチと撮像画素
との間に高抵抗素子の一端を接続することにより、 前記撮像画素を選択する時は、前記スイッチを閉じて前
記第１電源による画素選択信号を撮像画素側に送出し、
前記撮像画素を非選択にする時は、前記スイッチを開
き、前記画素選択信号線を前記撮像画素を選択する時と
異なる電位に制御する、 ことを特徴とする固体撮像装置の駆動方法。 - 【請求項８】 前記高抵抗素子の他端に所定の第２電源
を接続することにより、前記撮像画素を非選択にする時
は、前記スイッチを開き、前記高抵抗素子を通じて前記
第２電源による電位の画素選択信号を撮像画素側に送出
することを特徴とする請求項７記載の固体撮像装置の駆
動方法。 - 【請求項９】 前記スイッチを閉じて前記第１電源によ
る画素選択信号を撮像画素側に送出し、前記撮像画素を
非選択にする時は、前記スイッチを開き、前記画素選択
信号線を高インピーダンスに制御することを特徴とする
請求項７記載の固体撮像装置の駆動方法。 - 【請求項１０】 前記スイッチは、ＭＯＳ型トランジス
タよりなることを特徴とする請求項７記載の固体撮像装
置の駆動方法。 - 【請求項１１】 前記高抵抗素子は、半導体拡散層を用
いた拡散抵抗よりなることを特徴とする請求項７記載の
固体撮像装置の駆動方法。 - 【請求項１２】 前記高抵抗素子は、半導体膜または金
属膜による配線抵抗よりなることを特徴とする請求項７
記載の固体撮像装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001392294A JP4061569B2 (ja) | 2001-12-25 | 2001-12-25 | 固体撮像装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001392294A JP4061569B2 (ja) | 2001-12-25 | 2001-12-25 | 固体撮像装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003198957A true JP2003198957A (ja) | 2003-07-11 |
| JP4061569B2 JP4061569B2 (ja) | 2008-03-19 |
Family
ID=27599659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001392294A Expired - Fee Related JP4061569B2 (ja) | 2001-12-25 | 2001-12-25 | 固体撮像装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4061569B2 (ja) |
-
2001
- 2001-12-25 JP JP2001392294A patent/JP4061569B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4061569B2 (ja) | 2008-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3728260B2 (ja) | 光電変換装置及び撮像装置 | |
| US9113102B2 (en) | Method of acquiring physical information and physical information acquiring device | |
| JP5233828B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
| US6947088B2 (en) | Image pickup apparatus having a common amplifier | |
| US5955753A (en) | Solid-state image pickup apparatus and image pickup apparatus | |
| US9728574B2 (en) | CMOS image sensor with shared sensing node | |
| JPS6161586B2 (ja) | ||
| US9549138B2 (en) | Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter | |
| US20070085921A1 (en) | Solid-state imaging device, method of driving solid-state imaging device, and imaging apparatus | |
| US20100110253A1 (en) | Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus | |
| US5731578A (en) | Solid-state imaging apparatus | |
| JP4666383B2 (ja) | 増幅型固体撮像装置および電子情報機器 | |
| US8743253B2 (en) | Method of controlling read address, physical information acquisition apparatus, and semiconductor device | |
| JP3501743B2 (ja) | 固体撮像装置および撮像システム | |
| JP4661212B2 (ja) | 物理情報取得方法および物理情報取得装置並びに半導体装置 | |
| US7432964B2 (en) | Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor | |
| US5379068A (en) | Solid state imaging devices for producing normal and mirror image signals with the use of a reversible shift register | |
| JP2009284015A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP2003198957A (ja) | 固体撮像装置およびその駆動方法 | |
| JP5553121B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
| JP4241692B2 (ja) | 光電変換装置用の走査回路 | |
| JP5177198B2 (ja) | 物理情報取得方法および物理情報取得装置 | |
| JP4312358B2 (ja) | 撮像素子 | |
| JP2003309768A (ja) | 固体撮像装置 | |
| JPH01293080A (ja) | Ｃｃｄ固体撮像装置及びインターライン形ｃｃｄ固体撮像素子の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |