JP2003197088A - Field emission type electron source and method of manufacturing the electron source - Google Patents

Field emission type electron source and method of manufacturing the electron source

Info

Publication number
JP2003197088A
JP2003197088A JP2001392112A JP2001392112A JP2003197088A JP 2003197088 A JP2003197088 A JP 2003197088A JP 2001392112 A JP2001392112 A JP 2001392112A JP 2001392112 A JP2001392112 A JP 2001392112A JP 2003197088 A JP2003197088 A JP 2003197088A
Authority
JP
Japan
Prior art keywords
electrode
electron source
substrate
drift
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001392112A
Other languages
Japanese (ja)
Other versions
JP3709842B2 (en
Inventor
Yoshiaki Honda
由明 本多
Koichi Aizawa
浩一 相澤
Takuya Komoda
卓哉 菰田
Yoshiyuki Takegawa
宜志 竹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001392112A priority Critical patent/JP3709842B2/en
Publication of JP2003197088A publication Critical patent/JP2003197088A/en
Application granted granted Critical
Publication of JP3709842B2 publication Critical patent/JP3709842B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a highly reliable field emission type electron source and a method of manufacturing the electron source. <P>SOLUTION: A plurality of electron source elements 10a are formed on one surface of an insulation substrate 11. The electron source element 10a comprises a drift part 6a having a lower electrode 12 and an oxidized porous polycrystalline silicon layer and a surface electrode 7. The drift part 6a is formed on a strong field drift layer 6 formed on one surface side of the insulation substrate 11 at a portion overlapped with the surface electrode 7. The drift parts 6a adjacent to each other are electrically insulated from each other through a separation part 6b formed of a non-doped polycrystalline silicon layer. A plurality of surface electrodes 7 arranged along the longitudinal direction of the lower electrode 12 are connected to each other through a bus electrode 15. A protective film 14 covering the surface side of the portion of the strong field drift layer 6 excluding a connection wiring 16 between the electron source element 10 and surface electrode 7 and the bus electrode 15 is installed on the strong field drift layer 6. Thus the separation part 6b is covered with the protective film 14. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電界放射により電
子線を放射するようにした電界放射型電子源およびその
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission electron source adapted to emit an electron beam by field emission and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来から、下部電極と、下部電極に対向
する導電性薄膜よりなる表面電極と、下部電極と表面電
極との間に介在する酸化した多孔質多結晶シリコン層よ
りなる強電界ドリフト層とを備えた電界放射型電子源が
提案されているこの種の電界放射型電子源は、例えば、
図5に示すように導電性基板としてのn形シリコン基板
1の主表面(一表面)側に酸化した多孔質多結晶シリコ
ン層よりなる強電界ドリフト層6が形成され、強電界ド
リフト層6上に金属薄膜(例えば、金薄膜)よりなる表
面電極7が形成されている。また、n形シリコン基板1
の裏面にはオーミック電極2が形成されており、n形シ
リコン基板1とオーミック電極2とで下部電極12を構
成している。なお、図5に示す例では、n形シリコン基
板1と強電界ドリフト層6との間にノンドープの多結晶
シリコン層3を介在させてあるが、多結晶シリコン層3
を介在させずにn形シリコン基板1の主表面上に強電界
ドリフト層6を形成した構成も提案されている。
2. Description of the Related Art Conventionally, a strong electric field drift composed of a lower electrode, a surface electrode made of a conductive thin film facing the lower electrode, and an oxidized porous polycrystalline silicon layer interposed between the lower electrode and the surface electrode. Field-emission electron sources of this kind, for which field-emission electron sources with layers have been proposed,
As shown in FIG. 5, a strong electric field drift layer 6 made of an oxidized porous polycrystalline silicon layer is formed on the main surface (one surface) side of an n-type silicon substrate 1 as a conductive substrate, and on the strong electric field drift layer 6. A surface electrode 7 made of a metal thin film (for example, a gold thin film) is formed on. In addition, the n-type silicon substrate 1
An ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1 and the ohmic electrode 2 to form a lower electrode 12. Although the non-doped polycrystalline silicon layer 3 is interposed between the n-type silicon substrate 1 and the strong electric field drift layer 6 in the example shown in FIG. 5, the polycrystalline silicon layer 3
There is also proposed a structure in which the strong electric field drift layer 6 is formed on the main surface of the n-type silicon substrate 1 without the interposition of.

【0003】図5に示す構成の電界放射型電子源10’
から電子を放出させるには、表面電極7に対向配置され
たコレクタ電極21を設け、表面電極7とコレクタ電極
21との間を真空とした状態で、表面電極7が下部電極
12に対して高電位側となるように表面電極7と下部電
極12との間に直流電圧Vpsを印加するとともに、コレ
クタ電極21が表面電極7に対して高電位側となるよう
にコレクタ電極21と表面電極7との間に直流電圧Vc
を印加する。各直流電圧Vps,Vcを適宜に設定すれ
ば、下部電極12から注入された電子が強電界ドリフト
層6をドリフトし表面電極7を通して放出される(図5
中の一点鎖線は表面電極7を通して放出された電子e-
の流れを示す)。なお、表面電極7の厚さは10〜15
nm程度に設定されている。
A field emission type electron source 10 'having a structure shown in FIG.
In order to emit electrons from the surface electrode 7, a collector electrode 21 arranged opposite to the surface electrode 7 is provided, and the surface electrode 7 is higher than the lower electrode 12 in a vacuum state between the surface electrode 7 and the collector electrode 21. A DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 so as to be on the potential side, and the collector electrode 21 and the surface electrode 7 are arranged so that the collector electrode 21 is on the high potential side with respect to the surface electrode 7. DC voltage Vc between
Is applied. If the DC voltages Vps and Vc are set appropriately, the electrons injected from the lower electrode 12 drift in the strong electric field drift layer 6 and are emitted through the surface electrode 7 (FIG. 5).
An alternate long and short dash line indicates an electron e emitted through the surface electrode 7.
Shows the flow of). The thickness of the surface electrode 7 is 10 to 15
It is set to about nm.

【0004】上述の強電界ドリフト層6は、下部電極1
2上にノンドープの多結晶シリコン層を形成した後に、
この多結晶シリコン層を陽極酸化処理にて多孔質化する
ことで多孔質多結晶シリコン層を形成し、多孔質多結晶
シリコン層を急速加熱法によって例えば900℃の温度
で急速熱酸化することにより形成されており、図6に示
すように、少なくとも、n形シリコン基板1の主表面側
(つまり、下部電極12における表面電極7側)に列設
された柱状の多結晶シリコンのグレイン51と、グレイ
ン51の表面に形成された薄いシリコン酸化膜52と、
グレイン51間に介在する多数のナノメータオーダのシ
リコン微結晶63と、各シリコン微結晶63の表面に形
成され当該シリコン微結晶63の結晶粒径よりも小さな
膜厚の絶縁膜である多数のシリコン酸化膜64とから構
成されると考えられる。要するに、強電界ドリフト層6
は、多結晶シリコン層の各グレインの表面が多孔質化し
各グレインの中心部分では結晶状態が維持されている。
なお、各グレイン51は、下部電極12の厚み方向に延
びている。
The above-mentioned strong electric field drift layer 6 is composed of the lower electrode 1.
After forming a non-doped polycrystalline silicon layer on 2
By making this polycrystalline silicon layer porous by anodizing treatment, a porous polycrystalline silicon layer is formed, and the porous polycrystalline silicon layer is rapidly thermally oxidized at a temperature of, for example, 900 ° C. by a rapid heating method. As shown in FIG. 6, at least a column-shaped polycrystalline silicon grain 51 arranged in a row on the main surface side of the n-type silicon substrate 1 (that is, the surface electrode 7 side of the lower electrode 12), A thin silicon oxide film 52 formed on the surface of the grain 51;
A large number of nanometer-order silicon microcrystals 63 interposed between the grains 51, and a large number of silicon oxides which are insulating films formed on the surface of each silicon microcrystal 63 and having a film thickness smaller than the crystal grain size of the silicon microcrystal 63. And the membrane 64. In short, the strong electric field drift layer 6
The surface of each grain of the polycrystalline silicon layer is made porous, and the crystalline state is maintained in the central portion of each grain.
Note that each grain 51 extends in the thickness direction of the lower electrode 12.

【0005】上述の電界放射型電子源10’では、次の
ようなモデルで電子放出が起こると考えられる。すなわ
ち、表面電極7と下部電極12との間に表面電極7を高
電位側として直流電圧Vpsを印加するとともに、コレク
タ電極21と表面電極7との間にコレクタ電極21を高
電位側として直流電圧Vcを印加することにより、直流
電圧Vpsが所定値(臨界値)に達すると、下部電極12
から強電界ドリフト層6へ熱的励起により電子e-が注
入される。一方、強電界ドリフト層6に印加された電界
の大部分はシリコン酸化膜64にかかるから、注入され
た電子e-はシリコン酸化膜64にかかっている強電界
により加速され、強電界ドリフト層6におけるグレイン
51の間の領域を表面に向かって図6中の矢印の向き
(図6における上向き)へドリフトし、表面電極7をト
ンネルし真空中に放出される。
In the field emission type electron source 10 'described above, it is considered that electron emission occurs in the following model. That is, the DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 with the surface electrode 7 on the high potential side, and the DC voltage Vps is applied between the collector electrode 21 and the surface electrode 7 with the collector electrode 21 on the high potential side. When the DC voltage Vps reaches a predetermined value (critical value) by applying Vc, the lower electrode 12
The electrons e are injected into the strong electric field drift layer 6 by thermal excitation. On the other hand, most of the electric field applied to the strong electric field drift layer 6 is applied to the silicon oxide film 64, so the injected electrons e are accelerated by the strong electric field applied to the silicon oxide film 64, and the strong electric field drift layer 6 6 drifts toward the surface in the direction of the arrow in FIG. 6 (upward in FIG. 6), tunnels through the surface electrode 7, and is discharged into a vacuum.

【0006】しかして、強電界ドリフト層6では下部電
極12から注入された電子がシリコン微結晶63でほと
んど散乱されることなくシリコン酸化膜64にかかって
いる電界で加速されてドリフトし、表面電極7を通して
放出され(弾道型電子放出現象)、強電界ドリフト層6
で発生した熱がグレイン51を通して放熱されるから、
電子放出時にポッピング現象が発生せず、安定して電子
を放出することができる。なお、強電界ドリフト層6の
表面に到達した電子はホットエレクトロンであると考え
られ、表面電極7を容易にトンネルし真空中に放出され
る。
However, in the strong electric field drift layer 6, the electrons injected from the lower electrode 12 are accelerated by the electric field applied to the silicon oxide film 64 without being scattered by the silicon microcrystals 63 and drift, and the surface electrode 7 (ballistic electron emission phenomenon), and the strong electric field drift layer 6
Since the heat generated in 1 is radiated through the grain 51,
Popping phenomenon does not occur during electron emission, and electrons can be emitted stably. The electrons that have reached the surface of the strong electric field drift layer 6 are considered to be hot electrons, and easily tunnel through the surface electrode 7 and are emitted into a vacuum.

【0007】ところで、上述の電界放射型電子源10’
では、n形シリコン基板1とオーミック電極2とで下部
電極12を構成しているが、図7に示すように、例えば
ガラス基板よりなる絶縁性基板11の一表面上に金属材
料よりなる下部電極12を形成した電界放射型電子源1
0”も提案されている。ここに、上述の図5に示した電
界放射型電子源10’と同様の構成要素には同一の符号
を付して説明を省略する。
By the way, the above-mentioned field emission type electron source 10 '
In FIG. 7, the n-type silicon substrate 1 and the ohmic electrode 2 form the lower electrode 12, but as shown in FIG. 7, the lower electrode made of a metal material is formed on one surface of the insulating substrate 11 made of, for example, a glass substrate. Field emission electron source 1 having 12 formed therein
0 "is also proposed. Here, the same components as those of the field emission electron source 10 'shown in FIG.

【0008】図7に示す構成の電界放射型電子源10”
から電子を放出させるには、表面電極7に対向配置され
たコレクタ電極21を設け、表面電極7とコレクタ電極
21との間を真空とした状態で、表面電極7が下部電極
12に対して高電位側となるように表面電極7と下部電
極12との間に直流電圧Vpsを印加するとともに、コレ
クタ電極21が表面電極7に対して高電位側となるよう
にコレクタ電極21と表面電極7との間に直流電圧Vc
を印加する。各直流電圧Vps,Vcを適宜に設定すれ
ば、下部電極12から注入された電子が強電界ドリフト
層6をドリフトし表面電極7を通して放出される(図7
中の一点鎖線は表面電極7を通して放出された電子e-
の流れを示す)。なお、強電界ドリフト層6の表面に到
達した電子はホットエレクトロンであると考えられ、表
面電極7を容易にトンネルし真空中に放出される。
A field emission electron source 10 "having the structure shown in FIG.
In order to emit electrons from the surface electrode 7, a collector electrode 21 arranged opposite to the surface electrode 7 is provided, and the surface electrode 7 is higher than the lower electrode 12 in a vacuum state between the surface electrode 7 and the collector electrode 21. A DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 so as to be on the potential side, and the collector electrode 21 and the surface electrode 7 are arranged so that the collector electrode 21 is on the high potential side with respect to the surface electrode 7. DC voltage Vc between
Is applied. If the DC voltages Vps and Vc are set appropriately, the electrons injected from the lower electrode 12 drift in the strong electric field drift layer 6 and are emitted through the surface electrode 7 (FIG. 7).
An alternate long and short dash line indicates an electron e emitted through the surface electrode 7.
Shows the flow of). The electrons that have reached the surface of the strong electric field drift layer 6 are considered to be hot electrons, and easily tunnel through the surface electrode 7 and are emitted into a vacuum.

【0009】上述の各電界放射型電子源10’,10”
では、表面電極7と下部電極12との間に流れる電流を
ダイオード電流Ipsと呼び、コレクタ電極21と表面電
極7との間に流れる電流をエミッション電流(放出電子
電流)Ieと呼ぶことにすれば(図5および図7参
照)、ダイオード電流Ipsに対するエミッション電流I
eの比率(=Ie/Ips)が大きいほど電子放出効率
(=(Ie/Ips)×100〔%〕)が高くなる。な
お、上述の電界放射型電子源10’,10”では、表面
電極7と下部電極12との間に印加する直流電圧Vpsを
10〜20V程度の低電圧としても電子を放出させるこ
とができ、直流電圧Vpsが大きいほどエミッション電流
Ieが大きくなる。
Each of the above-mentioned field emission type electron sources 10 ', 10 "
Then, the current flowing between the surface electrode 7 and the lower electrode 12 is called a diode current Ips, and the current flowing between the collector electrode 21 and the surface electrode 7 is called an emission current (emission electron current) Ie. (See FIGS. 5 and 7), the emission current I with respect to the diode current Ips
The larger the ratio of e (= Ie / Ips), the higher the electron emission efficiency (= (Ie / Ips) × 100 [%]). In the field emission electron sources 10 ′ and 10 ″ described above, electrons can be emitted even when the DC voltage Vps applied between the surface electrode 7 and the lower electrode 12 is a low voltage of about 10 to 20V. The emission current Ie increases as the DC voltage Vps increases.

【0010】また、図7に示した電界放射型電子源1
0”をディスプレイの電子源とし応用する場合には、例
えば図8に示す構成を採用すればよい。
The field emission type electron source 1 shown in FIG.
When 0 "is applied as the electron source of the display, for example, the configuration shown in FIG. 8 may be adopted.

【0011】図8に示すディスプレイは、電界放射型電
子源10に対向して平板状のガラス基板よりなるフェー
スプレート30が配置され、フェースプレート30にお
ける電界放射型電子源10との対向面には透明な導電膜
(例えば、ITO膜)よりなるコレクタ電極(以下、ア
ノード電極と称す)21が形成されている。また、アノ
ード電極21における電界放射型電子源10との対向面
には、図示していないが、画素ごとに形成された蛍光物
質と蛍光物質間に形成された黒色材料からなるブラック
ストライプとが設けられている。ここに、蛍光物質はア
ノード電極21における電界放射型電子源10との対向
面に塗布されており、電界放射型電子源10から放射さ
れる電子線によって可視光を発光する。なお、蛍光物質
には電界放射型電子源10から放射されアノード電極2
1に印加された電圧によって加速された高エネルギの電
子が衝突するようになっており、蛍光物質としてはR
(赤色),G(緑色),B(青色)の各発光色のものを
用いている。また、フェースプレート30は図示しない
矩形枠状のフレームによって電界放射型電子源10と離
間させてあり、フェースプレート30と電界放射型電子
源10との間に形成される気密空間を真空にしてある。
In the display shown in FIG. 8, a face plate 30 made of a flat glass substrate is arranged so as to face the field emission type electron source 10, and the face plate 30 has a face facing the field emission type electron source 10. A collector electrode (hereinafter, referred to as an anode electrode) 21 made of a transparent conductive film (for example, an ITO film) is formed. Although not shown, a fluorescent material formed for each pixel and a black stripe made of a black material formed between the fluorescent materials are provided on the surface of the anode electrode 21 facing the field emission electron source 10. Has been. The fluorescent substance is applied to the surface of the anode electrode 21 facing the field emission electron source 10, and emits visible light by the electron beam emitted from the field emission electron source 10. The fluorescent substance is emitted from the field emission electron source 10 and is emitted from the anode electrode 2
The high-energy electrons accelerated by the voltage applied to 1 collide with each other.
(Red), G (green), and B (blue) emitted light colors are used. Further, the face plate 30 is separated from the field emission electron source 10 by a rectangular frame-shaped frame (not shown), and the airtight space formed between the face plate 30 and the field emission electron source 10 is evacuated. .

【0012】図8に示した電界放射型電子源10は、ガ
ラス基板よりなる絶縁性基板11と、絶縁性基板11の
一表面上に列設された複数本の下部電極12と、下部電
極12に重なる形で形成された複数の酸化した多孔質多
結晶シリコン層よりなるドリフト部6aおよびドリフト
部6aの間を埋める形で形成された多結晶シリコン層よ
りなる分離部6bとを有する強電界ドリフト層6と、強
電界ドリフト層6の上で下部電極12に交差(直交)す
る方向に形成された複数本の表面電極7とを備えてい
る。
The field emission electron source 10 shown in FIG. 8 is an insulating substrate 11 made of a glass substrate, a plurality of lower electrodes 12 arranged in a row on one surface of the insulating substrate 11, and a lower electrode 12. Electric field drift having a drift portion 6a formed of a plurality of oxidized porous polycrystalline silicon layers formed in a shape overlapping with each other and a separation portion 6b formed of a polycrystalline silicon layer formed so as to fill a space between the drift portions 6a. The layer 6 and a plurality of surface electrodes 7 formed on the strong electric field drift layer 6 in a direction intersecting (orthogonal to) the lower electrode 12 are provided.

【0013】この電界放射型電子源10では、絶縁性基
板11の一表面上に列設された複数本の下部電極12
と、強電界ドリフト層6上に形成された複数本の表面電
極7との間に強電界ドリフト層6のドリフト部6aが挟
まれているから、表面電極7と下部電極12との組を適
宜選択して選択した組間に電圧を印加することにより、
選択された表面電極7と下部電極12との交点に相当す
る部位のドリフト部6aにのみ強電界が作用して電子が
放出される。つまり、複数本の表面電極7の群と複数本
の下部電極12の群とからなるマトリクス(格子)の格
子点に、表面電極7と下部電極12とドリフト部6aと
からなる電子源素子10aを配置したことに相当し、電
圧を印加する表面電極7と下部電極12との組を選択す
ることによって所望の電子源素子10aから電子を放出
させることが可能になる。ここにおいて、ドリフト部6
aは、上述の図6と同様の構成を有していると考えられ
る。すなわち、ドリフト部6aは、少なくとも、柱状の
多結晶シリコンのグレイン(半導体結晶)51と、グレ
イン51の表面に形成された薄いシリコン酸化膜52
と、グレイン51間に介在するナノメータオーダのシリ
コン微結晶63と、シリコン微結晶63の表面に形成さ
れ当該シリコン微結晶63の結晶粒径よりも小さな膜厚
の酸化膜であるシリコン酸化膜64とから構成されると
考えられる。
In this field emission electron source 10, a plurality of lower electrodes 12 arranged in a row on one surface of an insulating substrate 11.
, And the plurality of surface electrodes 7 formed on the strong electric field drift layer 6, the drift portion 6a of the strong electric field drift layer 6 is sandwiched between the surface electrode 7 and the lower electrode 12. By applying a voltage between the selected and selected pairs,
The strong electric field acts only on the drift portion 6a at the portion corresponding to the intersection of the selected surface electrode 7 and the lower electrode 12, and electrons are emitted. That is, the electron source element 10a including the surface electrode 7, the lower electrode 12, and the drift portion 6a is provided at the lattice point of the matrix (lattice) including the group of the plurality of surface electrodes 7 and the group of the plurality of lower electrodes 12. Corresponding to the arrangement, electrons can be emitted from a desired electron source element 10a by selecting a set of the surface electrode 7 and the lower electrode 12 to which a voltage is applied. Here, the drift unit 6
It is considered that a has the same configuration as that of FIG. 6 described above. That is, the drift portion 6 a includes at least a columnar polycrystalline silicon grain (semiconductor crystal) 51 and a thin silicon oxide film 52 formed on the surface of the grain 51.
And a nanometer-order silicon microcrystal 63 interposed between the grains 51, and a silicon oxide film 64 which is an oxide film formed on the surface of the silicon microcrystal 63 and having a film thickness smaller than the crystal grain size of the silicon microcrystal 63. It is considered to be composed of

【0014】[0014]

【発明が解決しようとする課題】ところで、図8に示し
た電界放射型電子源10も表面電極7と下部電極12と
の間に印加する直流電圧を10〜20V程度の低電圧と
しても電子を放出させることができる。
In the field emission electron source 10 shown in FIG. 8, electrons are emitted even if the DC voltage applied between the surface electrode 7 and the lower electrode 12 is as low as about 10 to 20V. Can be released.

【0015】しかしながら、上述の電界放射型電子源1
0では、強電界ドリフト層6におけるドリフト部6aお
よび分離部6bのうち表面電極7と交差しない部分の表
面が露出しているので、外部から不純物(例えば、ナト
リウムイオン)や水分などが侵入したり、引っ掻き傷な
どが付きやすく、信頼性が低いという不具合があった。
However, the above-mentioned field emission type electron source 1 is used.
At 0, the surfaces of the drift portion 6a and the separation portion 6b in the strong electric field drift layer 6 that do not intersect with the surface electrode 7 are exposed, so that impurities (for example, sodium ions), moisture, etc. may enter from the outside. However, there was a problem that it was easily scratched and unreliable.

【0016】本発明は上記事由に鑑みて為されたもので
あり、その目的は、信頼性の高い電界放射型電子源およ
びその製造方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a highly reliable field emission electron source and a method for manufacturing the same.

【0017】[0017]

【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、基板と、基板の一表面側に形成
され前記一表面の法線方向に沿って電子線を放出する電
子源素子とを備え、電子源素子が、基板の前記一表面側
に形成された下部電極と、基板の前記一表面側において
下部電極に対向する表面電極と、下部電極と表面電極と
の間に介在し下部電極と表面電極との間に電圧を印加し
たときに作用する電界により下部電極から注入された電
子が表面電極へ向かってドリフトするドリフト部とを有
し、電子源素子が基板の前記一表面の一部の領域に設け
られ、基板の前記一表面側において電子源素子を除いた
部位の表面側を覆う保護膜が設けられて成ることを特徴
とするものであり、基板の前記一表面側において電子源
素子を除いた部位の表面側を覆う保護膜が設けられてい
るので、基板の一表面側において電子源素子が形成され
ていない部位の表面を通して外部から不純物や水分など
が侵入したり、電子源素子が形成されていない部位の表
面に引っ掻き傷が付いたりするのを防止することができ
るから、信頼性を高めることができる。
In order to achieve the above object, the invention of claim 1 emits an electron beam along a substrate and one surface side of the substrate and along a normal direction of the one surface. An electron source element, wherein the electron source element has a lower electrode formed on the one surface side of the substrate, a surface electrode facing the lower electrode on the one surface side of the substrate, and between the lower electrode and the surface electrode. And a drift portion in which electrons injected from the lower electrode drift toward the surface electrode due to an electric field that acts when a voltage is applied between the lower electrode and the surface electrode. A protective film which is provided in a partial region of the one surface and covers the surface side of the substrate except the electron source element on the one surface side of the substrate. One surface side excluding the electron source element Since a protective film covering the front surface side is provided, impurities or moisture enter from the outside through the surface of the part where the electron source element is not formed on the one surface side of the substrate, or the electron source element is not formed Since it is possible to prevent the surface of the part from being scratched, reliability can be improved.

【0018】請求項2の発明は、基板と、基板の一表面
側に列設され互いに平行な複数本の下部電極と、基板の
前記一表面に平行な面内で下部電極に対して交差し互い
に平行な複数本の仮想直線と下部電極との交点に対応す
る部位で下部電極の表面側に電子のドリフトするドリフ
ト部を介して形成された複数の表面電極と、各仮想直線
ごとに1つの仮想直線上に並ぶ表面電極を共通接続する
複数本のバス電極とを備え、基板の前記一表面側におい
てそれぞれ下部電極とドリフト部と表面電極とを具備す
る複数の電子源素子および表面電極とバス電極との接続
配線を除いた部位の表面側を覆う保護膜が設けられて成
ることを特徴とするものであり、基板の一表面側におい
て電子源素子および表面電極とバス電極との接続配線を
除いた部位の表面側を覆う保護膜が設けられているの
で、基板の一表面側において電子源素子および表面電極
とバス電極との接続配線を除いた部位の表面を通して外
部から不純物や水分などが侵入したり、引っ掻き傷が付
いたりするのを防止することができるから、信頼性を高
めることができ、しかも、表面電極とバス電極とを接続
する接続配線は露出しているからバス電極と表面電極と
の接続が容易になる。
According to a second aspect of the present invention, the substrate, a plurality of lower electrodes arranged in a row on one surface side of the substrate and parallel to each other, and intersecting the lower electrode in a plane parallel to the one surface of the substrate. A plurality of surface electrodes formed via a drift part where electrons drift on the surface side of the lower electrode at a portion corresponding to an intersection of a plurality of virtual straight lines parallel to each other and the lower electrode, and one for each virtual straight line A plurality of electron source elements including a plurality of bus electrodes that commonly connect surface electrodes arranged on a virtual straight line, and a lower electrode, a drift portion, and a surface electrode respectively on the one surface side of the substrate, a surface electrode, and a bus. It is characterized in that a protective film is provided to cover the surface side of the portion excluding the connection wiring with the electrode, and the connection wiring between the electron source element and the surface electrode and the bus electrode is provided on one surface side of the substrate. Surface of the removed part Since a protective film is provided to cover the surface of the substrate, impurities and moisture will invade from the outside through the surface of the one surface side of the substrate excluding the electron source element and the connection wiring between the surface electrode and the bus electrode, and scratches will be scratched. Since it can be prevented from attaching, the reliability can be improved, and the connection wiring connecting the surface electrode and the bus electrode is exposed, so that the bus electrode and the surface electrode can be easily connected. become.

【0019】請求項3の発明は、請求項2の発明におい
て、前記保護膜は、前記表面電極から離れて前記バス電
極へ近づくにつれて前記基板からの距離が徐々に大きく
なる傾斜面が形成され、前記接続配線は前記表面電極の
側縁から前記バス電極まで前記傾斜面に沿って延長され
ているので、前記表面電極と前記バス電極との間で断線
が起こるのを防止することができる。
According to a third aspect of the present invention, in the second aspect of the present invention, the protective film is formed with an inclined surface whose distance from the substrate gradually increases as the distance from the surface electrode approaches the bus electrode. Since the connection wiring extends from the side edge of the front surface electrode to the bus electrode along the inclined surface, it is possible to prevent disconnection between the front surface electrode and the bus electrode.

【0020】請求項4の発明は、請求項3の発明におい
て、前記ドリフト部が前記電子源素子ごとに形成された
酸化した多孔質多結晶半導体層よりなり、前記ドリフト
部の間を埋める形で形成された多結晶半導体層よりなる
分離部を備えるので、クロストークを防止することがで
きる。
According to a fourth aspect of the present invention, in the third aspect of the present invention, the drift portion is formed of an oxidized porous polycrystalline semiconductor layer formed for each electron source element, and fills a space between the drift portions. Since the isolation portion made of the formed polycrystalline semiconductor layer is provided, crosstalk can be prevented.

【0021】請求項5の発明は、請求項1ないし請求項
4の発明において、前記保護膜は、SiO2、SiNX
SiON、AlOX、AlNの群から選択される材料に
より形成されているので、一般的な半導体製造プロセス
で使用される材料および成膜方法によって前記保護膜を
形成することができる。
According to a fifth aspect of the invention, in the first to fourth aspects of the invention, the protective film is formed of SiO 2 , SiN x ,
Since it is formed of a material selected from the group of SiON, AlO x , and AlN, the protective film can be formed by using a material and a film forming method used in a general semiconductor manufacturing process.

【0022】請求項6の発明は、請求項1ないし請求項
3または請求項5の発明において、前記ドリフト部は、
酸化若しくは窒化若しくは酸窒化した多孔質多結晶シリ
コン層よりなり、少なくとも、前記下部電極の厚み方向
に延びた柱状の複数本のグレインと、グレイン間に介在
するナノメータオーダの多数のシリコン微結晶と、各シ
リコン微結晶それぞれの表面に形成されたシリコン体微
結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有するの
で、前記ドリフト部に印加された電界の大部分が絶縁膜
に集中的にかかり、前記下部電極から前記ドリフト部に
注入された電子が絶縁膜にかかっている強電界により加
速され前記表面電極へ向かってドリフトするから、電子
放出効率を向上させることができ、しかも、前記電子源
素子で発生した熱がグレインを通して放熱されるから、
電子放出時にポッピング現象が発生せず電子を安定して
放出することができる。また、前記電子源素子から放出
される電子線の放出方向が前記表面電極の法線方向に揃
いやすいから、例えばディスプレイの電子源として応用
する場合に、複雑なシャドウマスクや電子収束レンズを
設ける必要がなく、ディスプレイの薄型化を図れる。
According to a sixth aspect of the invention, in the invention of the first to third or fifth aspects, the drift portion is
Oxidized or nitrided or oxynitrided porous polycrystalline silicon layer, at least, a plurality of columnar grains extending in the thickness direction of the lower electrode, and a large number of nanometer-order silicon microcrystals interposed between the grains, Since the insulating film has a film thickness smaller than the crystal grain size of the silicon body microcrystals formed on the surface of each silicon microcrystal, most of the electric field applied to the drift portion is concentrated on the insulating film. Thus, the electrons injected from the lower electrode into the drift portion are accelerated by the strong electric field applied to the insulating film and drift toward the surface electrode, so that the electron emission efficiency can be improved and the electron Since the heat generated by the source element is radiated through the grains,
The popping phenomenon does not occur during electron emission, and electrons can be emitted stably. In addition, since the emission direction of the electron beam emitted from the electron source element is easily aligned with the normal direction of the surface electrode, it is necessary to provide a complicated shadow mask or electron converging lens when applied as an electron source of a display, for example. It is possible to make the display thinner.

【0023】請求項7の発明は、請求項4記載の電界放
射型電子源の製造方法であって、前記下部電極を形成し
た前記基板の前記一表面側の全面に多結晶半導体層を形
成する第1の成膜工程と、第1の成膜工程の後で多結晶
半導体層の表面側に前記バス電極を形成する第1の電極
形成工程と、第1の電極形成工程の後で前記基板の前記
一表面側の全面に保護膜を形成する第2の成膜工程と、
第2の成膜工程の後で保護膜のうち前記電子源素子の形
成予定部位に対応する部分を除去するパターニング工程
と、パターニング工程の後で多結晶半導体層のうち前記
電子源素子の形成予定部位に対応する部分を陽極酸化処
理にて多孔質化して多孔質多結晶半導体層を形成する陽
極酸化処理工程と、多孔質多結晶半導体層を酸化して前
記ドリフト部を形成する酸化工程と、酸化工程の後で保
護膜の表面側に前記傾斜面を形成する加工工程と、加工
工程の後で前記表面電極および前記接続配線を形成する
第2の電極形成工程とを備えることを特徴とし、パター
ニング工程にて保護膜をパターニングした後に陽極酸化
処理工程、酸化工程を順次行うことによって酸化した多
孔質多結晶半導体層よりなるドリフト部を形成し、その
後、前記表面電極および前記接続配線を形成することに
なるので、保護膜の成膜時には電子源素子は形成されて
いないから、電子源素子の信頼性が保護膜の成膜に伴う
影響を受けず、信頼性の高い電界放射型電子源を提供で
きる。また、各工程それぞれは一般的な半導体製造プロ
セスの工程と同様であるから、既存の半導体製造装置を
共用或いは転用することで設備投資の低減が可能であ
り、コスト低減を図ることができる。
The invention of claim 7 is the method for manufacturing a field emission type electron source according to claim 4, wherein a polycrystalline semiconductor layer is formed on the entire surface on the one surface side of the substrate on which the lower electrode is formed. A first film forming step, a first electrode forming step of forming the bus electrode on the front surface side of the polycrystalline semiconductor layer after the first film forming step, and a substrate after the first electrode forming step. A second film forming step of forming a protective film on the entire surface on the one surface side of
After the second film forming step, a patterning step of removing a portion of the protective film corresponding to the site where the electron source element is to be formed, and after the patterning step, forming the electron source element of the polycrystalline semiconductor layer An anodizing step of forming a porous polycrystalline semiconductor layer by making a portion corresponding to the site porous by anodizing treatment, an oxidizing step of oxidizing the porous polycrystalline semiconductor layer to form the drift portion, Characterized by comprising a processing step of forming the inclined surface on the surface side of the protective film after the oxidation step, and a second electrode forming step of forming the surface electrode and the connection wiring after the processing step, After patterning the protective film in the patterning process, the anodizing process and the oxidizing process are sequentially performed to form a drift portion composed of the oxidized porous polycrystalline semiconductor layer, and then the surface electrode is formed. Since the electron source element is not formed during the formation of the protective film, the reliability of the electron source element is not affected by the formation of the protective film, and the connection wiring is formed. A high field emission electron source can be provided. Further, since each process is similar to the process of a general semiconductor manufacturing process, capital investment can be reduced and cost can be reduced by sharing or diverting an existing semiconductor manufacturing device.

【0024】請求項8の発明は、請求項7の発明におい
て、前記陽極酸化処理工程では、前記パターニング工程
にてパターニングされた保護膜をマスク材として利用す
るので、前記陽極酸化処理工程において別途にマスク材
を形成する工程、当該マスク材を除去する工程が不要と
なるから、製造工程の簡略化および製造コストの低減を
図れる。
According to the invention of claim 8, in the invention of claim 7, since the protective film patterned in the patterning step is used as a mask material in the anodizing step, the anodizing step is separately performed. Since the step of forming the mask material and the step of removing the mask material are unnecessary, the manufacturing process can be simplified and the manufacturing cost can be reduced.

【0025】[0025]

【発明の実施の形態】(実施形態1)本実施形態の電界
放射型電子源10は、図1および図2に示すように、絶
縁性基板(例えば、絶縁性を有するガラス基板、絶縁性
を有するセラミック基板など)11と、絶縁性基板11
の一表面上に列設され互いに平行な複数本の下部電極1
2と、絶縁性基板11の上記一表面に平行な面内で下部
電極12に対して交差(直交)し互いに平行な複数本の
仮想直線(図示せず)と下部電極12との交点に対応す
る部位で下部電極12の表面側に電子のドリフトする酸
化した多孔質多結晶シリコンよりなるドリフト部6aを
介して形成された複数の表面電極7と、各仮想直線ごと
に1つの仮想直線上に並ぶ表面電極7を共通接続する複
数本のバス電極15とを備えている。ここにおいて、各
下部電極12は短冊状に形成され、長手方向の両端部上
にパッド28が形成されている。また、バス電極15は
長手方向の両端部がパッド27と接続されている。
BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) As shown in FIGS. 1 and 2, a field emission electron source 10 of the present embodiment has an insulating substrate (for example, an insulating glass substrate, an insulating substrate). (For example, a ceramic substrate) 11 and an insulating substrate 11
A plurality of lower electrodes 1 arranged in parallel on one surface
2 and a plurality of virtual straight lines (not shown) that intersect (orthogonal to) the lower electrode 12 in a plane parallel to the one surface of the insulating substrate 11 and the intersection point of the lower electrode 12 A plurality of surface electrodes 7 are formed on the surface side of the lower electrode 12 via the drift portion 6a made of oxidized porous polycrystalline silicon in which electrons drift, and one virtual straight line for each virtual straight line. It is provided with a plurality of bus electrodes 15 that commonly connect the front surface electrodes 7 arranged side by side. Here, each lower electrode 12 is formed in a strip shape, and pads 28 are formed on both ends in the longitudinal direction. Further, both ends of the bus electrode 15 in the longitudinal direction are connected to the pads 27.

【0026】要するに、本実施形態の電界放射型電子源
10では、下部電極12が列設された絶縁性基板11の
上記一表面側に積層された強電界ドリフト層6におい
て、図8に示した従来構成で説明した下部電極12と表
面電極7との交差(直交)する部位(各電子源素子10
aに対応する部位)にのみドリフト部6aが形成され、
各ドリフト部6aそれぞれの上に表面電極7が形成され
ている。
In short, in the field emission electron source 10 of the present embodiment, the strong electric field drift layer 6 laminated on the above-mentioned one surface side of the insulating substrate 11 in which the lower electrodes 12 are arranged in rows is shown in FIG. A portion (each electron source element 10) where the lower electrode 12 and the surface electrode 7 described in the conventional configuration intersect (orthogonal).
The drift portion 6a is formed only in a portion corresponding to a),
The surface electrode 7 is formed on each of the drift portions 6a.

【0027】さらに説明すれば、各下部電極12上に複
数のドリフト部6aが下部電極12の長手方向において
離間して形成され、各ドリフト部6a上それぞれに表面
電極7が形成されている。ここに、下部電極12の長手
方向に配列された複数の表面電極7は下部電極12に平
行なバス電極15に共通接続されている。ここに、各表
面電極7は接続配線16を介して両側のバス電極15に
接続されている。強電界ドリフト層6は、ドリフト部6
aの間を埋める形で形成されたノンドープの多結晶シリ
コンよりなる分離部6bによって電気的に絶縁されてい
る。すなわち、強電界ドリフト層6は複数のドリフト部
6aとドリフト部6a間を埋める形で形成された分離部
6bとで構成される。また、本実施形態においても、下
部電極12とドリフト部6aと表面電極7とで電子源素
子10aを構成している。なお、図8に示した従来構成
と同様の構成要素には同一の符号を付してある。
More specifically, a plurality of drift portions 6a are formed on each lower electrode 12 so as to be separated from each other in the longitudinal direction of the lower electrode 12, and a surface electrode 7 is formed on each drift portion 6a. Here, the plurality of surface electrodes 7 arranged in the longitudinal direction of the lower electrode 12 are commonly connected to a bus electrode 15 parallel to the lower electrode 12. Here, each surface electrode 7 is connected to the bus electrodes 15 on both sides via a connection wiring 16. The strong electric field drift layer 6 includes the drift portion 6
It is electrically insulated by a separating portion 6b made of non-doped polycrystalline silicon formed so as to fill the space between a. That is, the strong electric field drift layer 6 is composed of the plurality of drift portions 6a and the separation portion 6b formed so as to fill the spaces between the drift portions 6a. Also in the present embodiment, the lower electrode 12, the drift portion 6a, and the surface electrode 7 constitute the electron source element 10a. The same components as those of the conventional configuration shown in FIG. 8 are designated by the same reference numerals.

【0028】本実施形態の電界放射型電子源10では、
絶縁性基板11の一表面上に列設された複数本の下部電
極12と、下部電極12に直交する仮想直線上に配列さ
れた表面電極7との重なる部位に強電界ドリフト層6の
ドリフト部6aが挟まれているから、バス電極15と下
部電極12との組を適宜選択して選択した組間に電圧を
印加することにより、強電界ドリフト層6において選択
されたバス電極15に共通接続された表面電極7と下部
電極12との重なる部位のドリフト部6aにのみ強電界
が作用して電子が放出される。つまり、複数本の下部電
極12の群と上述の複数本の仮想直線の群とからなるマ
トリクス(格子)の格子点に、下部電極12とドリフト
部6aと表面電極7とからなる電子源素子10aを配置
したことに相当し、電圧を印加するバス電極15と下部
電極12との組を選択することによって所望の電子源素
子10aから電子を放出させることが可能になる。な
お、上述の記載から分かるように、電子源素子10aは
画素ごとに設けられることになる。
In the field emission type electron source 10 of this embodiment,
The drift portion of the strong electric field drift layer 6 is provided at a portion where the plurality of lower electrodes 12 arranged in line on one surface of the insulating substrate 11 and the surface electrodes 7 arranged on a virtual straight line orthogonal to the lower electrodes 12 overlap each other. Since 6a is sandwiched, a bus electrode 15 and a lower electrode 12 are appropriately connected to each other, and a voltage is applied between the selected pairs to commonly connect to the bus electrode 15 selected in the strong electric field drift layer 6. The strong electric field acts only on the drift portion 6a in the portion where the surface electrode 7 and the lower electrode 12 overlap with each other, and electrons are emitted. That is, the electron source element 10a including the lower electrode 12, the drift portion 6a, and the surface electrode 7 is located at the lattice point of the matrix (lattice) including the group of the plurality of lower electrodes 12 and the group of the plurality of virtual straight lines described above. It is possible to emit electrons from a desired electron source element 10a by selecting a set of the bus electrode 15 and the lower electrode 12 to which a voltage is applied, which corresponds to the arrangement of the. As can be seen from the above description, the electron source element 10a is provided for each pixel.

【0029】下部電極2は、例えば、Cr,W,Ti,
Al,Cu,Au,Pt,Moなどの金属あるいはこれ
らの合金や、不純物をドーピングした多結晶シリコンな
どにより形成すればよい。
The lower electrode 2 is made of, for example, Cr, W, Ti,
It may be formed of a metal such as Al, Cu, Au, Pt, Mo or an alloy thereof, or polycrystalline silicon doped with impurities.

【0030】表面電極7は、例えば、Au,Pt,Cr
などの仕事関数が小さく耐酸化性が高くて化学的に安定
な金属からなる金属膜あるいはこれらの金属膜の積層膜
により形成すればよい。なお、表面電極7の厚さは10
〜15nm程度の範囲内で設定すればよい。
The surface electrode 7 is made of, for example, Au, Pt, Cr.
It may be formed by a metal film made of a metal having a low work function such as, for example, a high oxidation resistance and being chemically stable, or a laminated film of these metal films. The thickness of the surface electrode 7 is 10
It may be set within a range of about 15 nm.

【0031】また、上述の接続配線16は、表面電極7
の側縁からバス電極15上まで延長され表面電極7とバ
ス電極15との間を電気的に接続するものであり、表面
電極7と同じ材料により形成されている。
The above-mentioned connection wiring 16 is connected to the surface electrode 7
It extends from the side edge of the above to above the bus electrode 15 and electrically connects the surface electrode 7 and the bus electrode 15, and is made of the same material as the surface electrode 7.

【0032】また、強電界ドリフト層6は、複数本の下
部電極12が形成された絶縁性基板11の上記一表面側
の全面にノンドープの多結晶シリコン層を堆積させた後
に、この多結晶シリコン層のうち強電界ドリフト層6の
ドリフト部6aの形成予定部位を陽極酸化処理にて多孔
質化し(以下、この多孔質化された部分を多孔質多結晶
シリコン層と称す)、多孔質多結晶シリコン層を例えば
急速加熱法或いは電気化学的な方法によって酸化するこ
とにより形成されている。
The strong electric field drift layer 6 is formed by depositing a non-doped polycrystalline silicon layer on the entire surface on the one surface side of the insulating substrate 11 on which a plurality of lower electrodes 12 are formed. A portion of the layer in which the drift portion 6a of the strong electric field drift layer 6 is to be formed is made porous by anodization (hereinafter, this porous portion is referred to as a porous polycrystalline silicon layer), and a porous polycrystalline It is formed by oxidizing the silicon layer by, for example, a rapid heating method or an electrochemical method.

【0033】本実施形態の電界放射型電子源10の動作
は図8に示した従来構成の動作と略同じであって、表面
電極7を真空中に配置するとともに対向配置されるフェ
ースプレート30にアノード電極21を設け、選択した
表面電極7を下部電極12に対して高電位側として直流
電圧Vps(図7参照)を印加するとともに、アノード電
極21を表面電極7に対して高電位側として直流電圧V
c(図7参照)を印加することによって、強電界ドリフ
ト層6のドリフト部6aに作用する電界により下部電極
12から強電界ドリフト層6のドリフト部6aへ注入さ
れた電子がドリフト部6aをドリフトし表面電極7を通
して放出される。ここにおいて、強電界ドリフト層6の
ドリフト部6aは、上述の図6と同様の構成を有してい
ると考えられる。すなわち、ドリフト部6aは、少なく
とも、絶縁性基板11の一表面側(つまり、下部電極1
2における表面電極7側)に列設された柱状の多結晶シ
リコンのグレイン51と、グレイン51の表面に形成さ
れた薄いシリコン酸化膜52と、グレイン51間に介在
する多数のナノメータオーダのシリコン微結晶63と、
各シリコン微結晶63の表面に形成され当該シリコン微
結晶63の結晶粒径よりも小さな膜厚の絶縁膜である多
数のシリコン酸化膜64とから構成されると考えられ
る。要するに、強電界ドリフト層6のドリフト部6a
は、多結晶シリコン層の各グレインの表面が多孔質化し
各グレインの中心部分では結晶状態が維持されている。
なお、各グレイン51は、下部電極12の厚み方向に延
びている。
The operation of the field emission type electron source 10 of this embodiment is almost the same as the operation of the conventional structure shown in FIG. 8, and the surface electrode 7 is placed in a vacuum and the face plate 30 placed opposite to the surface electrode 7 is placed. An anode electrode 21 is provided, and a DC voltage Vps (see FIG. 7) is applied with the selected surface electrode 7 being the high potential side with respect to the lower electrode 12, and the anode electrode 21 is being DC with the high potential side being with respect to the surface electrode 7. Voltage V
By applying c (see FIG. 7), electrons injected from the lower electrode 12 into the drift portion 6a of the strong electric field drift layer 6 due to the electric field acting on the drift portion 6a of the strong electric field drift layer 6 drift in the drift portion 6a. Then, it is emitted through the surface electrode 7. Here, it is considered that the drift portion 6a of the strong electric field drift layer 6 has the same configuration as that of FIG. 6 described above. That is, the drift portion 6a is at least on the one surface side of the insulating substrate 11 (that is, the lower electrode 1).
No. 2 columnar polycrystalline silicon grains 51 arranged on the surface electrode 7 side), a thin silicon oxide film 52 formed on the surface of the grains 51, and a large number of nanometer-order silicon fine particles interposed between the grains 51. Crystal 63,
It is considered to be composed of a large number of silicon oxide films 64 which are insulating films formed on the surface of each silicon microcrystal 63 and having a film thickness smaller than the crystal grain size of the silicon microcrystal 63. In short, the drift portion 6a of the strong electric field drift layer 6
The surface of each grain of the polycrystalline silicon layer is made porous, and the crystalline state is maintained in the central portion of each grain.
Note that each grain 51 extends in the thickness direction of the lower electrode 12.

【0034】本実施形態の電界放射型電子源10では、
次のようなモデルで電子放出が起こると考えられる。す
なわち、表面電極7と下部電極12との間に表面電極7
を高電位側として直流電圧Vpsを印加するとともに、ア
ノード電極21(図8参照)と表面電極7との間にアノ
ード電極21を高電位側として直流電圧Vcを印加する
ことにより、直流電圧Vpsが所定値(臨界値)に達する
と、下部電極12から強電界ドリフト層6のドリフト部
6aへ熱的励起により電子e-が注入される。一方、強
電界ドリフト層6のドリフト部6aに印加された電界の
大部分はシリコン酸化膜64にかかるから、注入された
電子e-はシリコン酸化膜64にかかっている強電界に
より加速され、ドリフト部6aにおけるグレイン51の
間の領域を表面に向かって図6中の矢印の向き(図6に
おける上向き)へドリフトし、表面電極7をトンネルし
真空中に放出される。
In the field emission type electron source 10 of this embodiment,
It is considered that electron emission occurs in the following model. That is, between the surface electrode 7 and the lower electrode 12, the surface electrode 7
The DC voltage Vps is applied between the anode electrode 21 (see FIG. 8) and the surface electrode 7 while the anode electrode 21 is on the high potential side. When reaching a predetermined value (critical value), electrons e are injected from the lower electrode 12 into the drift portion 6a of the strong electric field drift layer 6 by thermal excitation. On the other hand, most of the electric field applied to the drift portion 6a of the strong electric field drift layer 6 is applied to the silicon oxide film 64, so the injected electrons e are accelerated by the strong electric field applied to the silicon oxide film 64, and drift. The region between the grains 51 in the portion 6a drifts toward the surface in the direction of the arrow in FIG. 6 (upward in FIG. 6), tunnels through the surface electrode 7, and is discharged into a vacuum.

【0035】したがって、強電界ドリフト層6のドリフ
ト部6aでは下部電極12から注入された電子がシリコ
ン微結晶63でほとんど散乱されることなくシリコン酸
化膜64にかかっている電界で加速されてドリフトし、
表面電極7を通して放出され(弾道型電子放出現象)、
強電界ドリフト層6で発生した熱がグレイン51を通し
て放熱されるから、電子放出時にポッピング現象が発生
せず、安定して電子を放出することができる。なお、強
電界ドリフト層6の表面に到達した電子はホットエレク
トロンであると考えられ、表面電極7を容易にトンネル
し真空中に放出される。上述の電子源素子10aでは、
表面電極7を通して放出される電子線の放出方向が表面
電極7の法線方向(絶縁性基板11の上記一表面の法線
方向に一致する)に揃いやすいから、複雑なシャドウマ
スクや電子収束レンズを設ける必要がなく、ディスプレ
イの薄型化を図れる。また、表面電極7と下部電極12
との間に印加する電圧を10〜20V程度の低電圧とし
ても電子を放出させることができるので、低消費電力化
を図れる。
Therefore, in the drift portion 6a of the strong electric field drift layer 6, the electrons injected from the lower electrode 12 are accelerated by the electric field applied to the silicon oxide film 64 without being scattered by the silicon microcrystal 63 and drift. ,
Is emitted through the surface electrode 7 (ballistic electron emission phenomenon),
Since the heat generated in the strong electric field drift layer 6 is radiated through the grains 51, the popping phenomenon does not occur at the time of electron emission, and the electrons can be emitted stably. The electrons that have reached the surface of the strong electric field drift layer 6 are considered to be hot electrons, and easily tunnel through the surface electrode 7 and are emitted into a vacuum. In the electron source element 10a described above,
Since the emission direction of the electron beam emitted through the surface electrode 7 is easily aligned with the normal direction of the surface electrode 7 (which coincides with the normal direction of the above-mentioned one surface of the insulating substrate 11), a complicated shadow mask or electron converging lens is used. It is not necessary to provide the display, and the display can be made thin. In addition, the surface electrode 7 and the lower electrode 12
Since the electrons can be emitted even when the voltage applied between and is as low as about 10 to 20 V, low power consumption can be achieved.

【0036】ところで、本実施形態の電界放射型電子源
10では、絶縁性基板11の上記一表面側の強電界ドリ
フト層6において、電子源素子10aおよび接続配線1
6を除いた部位の表面側を覆う保護膜14が設けられて
いる。したがって、強電界ドリフト層6において電子源
素子10aを除いた部位(分離部6b)およびバス電極
15において接続配線16との接続部位を除いた部位
は、保護膜14により覆われている。ここにおいて、保
護膜14は、SiO2、SiNX(SiN、Si23,S
34などがあるがSi34が望ましい)、SiON、
AlOX(Al23など)、AlNの群から選択される
材料により形成すればよく、これらの材料を選択すれ
ば、一般的な半導体製造プロセスにおいて代表的な所謂
シリコンプロセスで使用される材料および成膜方法によ
って保護膜14を形成することができる。なお、本実施
形態では、絶縁性基板11が基板を構成している。
By the way, in the field emission electron source 10 of the present embodiment, in the strong electric field drift layer 6 on the one surface side of the insulating substrate 11, the electron source element 10a and the connection wiring 1 are provided.
A protective film 14 is provided to cover the surface side of the portion excluding 6. Therefore, the portion of the strong electric field drift layer 6 excluding the electron source element 10 a (separation portion 6 b) and the portion of the bus electrode 15 excluding the connection portion with the connection wiring 16 are covered with the protective film 14. Here, the protective film 14 is formed of SiO 2 , SiN x (SiN, Si 2 N 3 , S).
i 3 N 4 etc., but Si 3 N 4 is preferable), SiON,
It may be formed of a material selected from the group of AlO x (Al 2 O 3 etc.) and AlN. If these materials are selected, a material used in a so-called silicon process that is typical in a general semiconductor manufacturing process. The protective film 14 can be formed by the film forming method. In addition, in this embodiment, the insulating substrate 11 constitutes a substrate.

【0037】しかして、本実施形態では、絶縁性基板1
1の上記一表面側において電子源素子10aおよび接続
配線16を除いた部位の表面側を覆う保護膜14が設け
られているので、絶縁性基板11の上記一表面側におい
て強電界ドリフト層6の分離部6bの表面を通して外部
から不純物や水分などが侵入したり、分離部6bの表面
やバス電極15に引っ掻き傷が付いたりするのを防止す
ることができるから、信頼性を高めることができる。要
するに、本実施形態では、図8に示した従来構成に比べ
て耐湿性を高めることができるとともに、ドリフト部6
aの周囲の分離部6bに傷が付くのを防止することがで
きるのである。しかも、バス電極15において表面電極
7と接続される部位は露出しているからバス電極15と
表面電極7との接続が容易になるという利点がある。
In this embodiment, however, the insulating substrate 1
Since the protective film 14 that covers the surface side of the portion excluding the electron source element 10a and the connection wiring 16 on the one surface side of 1 is provided on the one surface side of the insulating substrate 11, the strong electric field drift layer 6 is formed. It is possible to prevent impurities and moisture from entering from the outside through the surface of the separating portion 6b and to prevent the surface of the separating portion 6b and the bus electrode 15 from being scratched, so that reliability can be improved. In short, in the present embodiment, the moisture resistance can be improved as compared with the conventional configuration shown in FIG.
It is possible to prevent the separation portion 6b around the a from being scratched. Moreover, since the portion of the bus electrode 15 connected to the front surface electrode 7 is exposed, there is an advantage that the connection between the bus electrode 15 and the front surface electrode 7 becomes easy.

【0038】また、本実施形態の電界放射型電子源10
では、電子源素子10aに対応する部位のみにドリフト
部6aが形成されているので、図8に示した従来構成の
ように複数の電子源素子10aに跨ってドリフト部6a
が形成されている場合に比べてクロストークが発生しに
くくなる。
Further, the field emission type electron source 10 of the present embodiment.
Since the drift portion 6a is formed only in the portion corresponding to the electron source element 10a, the drift portion 6a is spread over the plurality of electron source elements 10a as in the conventional configuration shown in FIG.
Crosstalk is less likely to occur as compared with the case where the gap is formed.

【0039】なお、本実施形態では、強電界ドリフト層
6のドリフト部6aを酸化した多孔質多結晶シリコン層
により構成しているが、強電界ドリフト層6のドリフト
部6aを窒化若しくは酸窒化した多孔質多結晶シリコン
層により構成してもよいし、また、その他の酸化若しく
は窒化若しくは酸窒化した多孔質多結晶半導体層により
構成してもよい。ここに、強電界ドリフト層6のドリフ
ト部6aを窒化した多孔質多結晶シリコン層とした場合
には図6にて説明した各シリコン酸化膜52,64がい
ずれもシリコン窒化膜となり、強電界ドリフト層6のド
リフト部6aを酸窒化した多孔質多結晶シリコン層とし
た場合には各シリコン酸化膜52,64がいずれもシリ
コン酸窒化膜となる。
In the present embodiment, the drift portion 6a of the strong electric field drift layer 6 is made of an oxidized porous polycrystalline silicon layer, but the drift portion 6a of the strong electric field drift layer 6 is nitrided or oxynitrided. It may be composed of a porous polycrystalline silicon layer, or may be composed of another oxidized or nitrided or oxynitrided porous polycrystalline semiconductor layer. Here, when the drift portion 6a of the strong electric field drift layer 6 is formed by nitriding a porous polycrystalline silicon layer, each of the silicon oxide films 52 and 64 described in FIG. 6 becomes a silicon nitride film, resulting in a strong electric field drift. When the drift portion 6a of the layer 6 is a porous polycrystalline silicon layer obtained by oxynitriding, each of the silicon oxide films 52 and 64 becomes a silicon oxynitride film.

【0040】(実施形態2)本実施形態の電界放射型電
子源10の基本構成は図1および図2に示した実施形態
1と略同じであって、強電界ドリフト層6の表面側にお
いて電子源素子10aを除く部位に設けられる保護膜1
4が図3に示すような形状に形成されている点が相違す
る。すなわち、本実施形態における保護膜14は、表面
電極7から離れてバス電極15へ近づくにつれて絶縁性
基板11からの距離が徐々に大きくなる傾斜面が形成さ
れており、表面電極7とバス電極15との間を接続する
接続配線16が、表面電極7の側縁からバス電極15上
まで上記傾斜面に沿って形成されている(接続配線16
が上記傾斜面上に形成されている)。ここにおいて、保
護膜14と分離部6bとの間にはSiO2よりなる絶縁
層13を介在させてある。なお、実施形態1と同様の構
成要素には同一の符号を付して説明を省略する。
(Embodiment 2) The basic structure of the field emission electron source 10 of this embodiment is substantially the same as that of Embodiment 1 shown in FIGS. 1 and 2, and the electrons are not formed on the surface side of the strong electric field drift layer 6. Protective film 1 provided on a portion excluding the source element 10a
4 is formed in a shape as shown in FIG. That is, the protective film 14 in the present embodiment is formed with an inclined surface in which the distance from the insulating substrate 11 gradually increases as the distance from the surface electrode 7 approaches the bus electrode 15, and the surface electrode 7 and the bus electrode 15 are formed. A connection wiring 16 for connecting between and is formed along the inclined surface from the side edge of the surface electrode 7 to above the bus electrode 15 (connection wiring 16).
Is formed on the inclined surface). Here, an insulating layer 13 made of SiO 2 is interposed between the protective film 14 and the separation portion 6b. The same components as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

【0041】ところで、実施形態1の電界放射型電子源
10では、表面電極7とバス電極15とを電気的に接続
する接続配線16がバス電極15の側面および上面に沿
って形成されているので、接続配線16が断線してしま
う恐れがある。
By the way, in the field emission electron source 10 of the first embodiment, the connection wiring 16 for electrically connecting the surface electrode 7 and the bus electrode 15 is formed along the side surface and the upper surface of the bus electrode 15. The connection wiring 16 may be broken.

【0042】これに対して、本実施形態の電界放射型電
子源10では、接続配線16が保護膜14の上記傾斜面
に沿って形成されているので、表面電極7とバス電極1
5との間で断線が起こるのを防止することができ、信頼
性をさらに向上できる。
On the other hand, in the field emission electron source 10 of this embodiment, since the connection wiring 16 is formed along the inclined surface of the protective film 14, the surface electrode 7 and the bus electrode 1 are formed.
It is possible to prevent disconnection between the wiring and the wiring 5, and further improve the reliability.

【0043】以下、本実施形態の電界放射型電子源10
の製造方法について図4を参照しながら説明する。
Hereinafter, the field emission electron source 10 of this embodiment will be described.
The manufacturing method will be described with reference to FIG.

【0044】まず、絶縁性基板11の上記一表面上に例
えばスパッタ法や蒸着法などによって下部電極12を形
成した後、絶縁性基板11の上記一表面側の全面に所定
膜厚(ここでは、1.5μmに設定してある)のノンド
ープの多結晶シリコン層3を形成する工程(以下、この
工程を第1の成膜工程と称す)を行うことにより、図4
(a)に示すような構造が得られる。なお、ノンドープ
の多結晶シリコン層の成膜方法としては、例えば、CV
D法(LPCVD法、プラズマCVD法、触媒CVD法
など)やスパッタ法やCGS(Continuous Grain Sil
icon)法、アモルファスシリコンを堆積させた後にレー
ザアニールする方法などを採用すればよい。
First, the lower electrode 12 is formed on the one surface of the insulating substrate 11 by, for example, a sputtering method or a vapor deposition method, and then a predetermined film thickness (here, a predetermined film thickness) is formed on the entire surface of the insulating substrate 11 on the one surface side. By performing a step (hereinafter, referred to as a first film forming step) of forming the non-doped polycrystalline silicon layer 3 having a thickness of 1.5 μm), as shown in FIG.
A structure as shown in (a) is obtained. As a method of forming the non-doped polycrystalline silicon layer, for example, CV
D method (LPCVD method, plasma CVD method, catalytic CVD method, etc.), sputtering method and CGS (Continuous Grain Sil)
icon) method, laser annealing after depositing amorphous silicon, etc. may be adopted.

【0045】ノンドープの多結晶シリコン層3を形成し
た後、絶縁性基板11の上記一表面側の全面にSiO2
よりなる絶縁層13を形成し、その後、フォトリソグラ
フィ技術およびエッチング技術を利用して絶縁層13の
うち電子源素子10aの形成予定部位に対応した部分を
除去することによって、図4(b)に示す構造が得られ
る。なお、絶縁層13は電子源素子10aの形成予定部
位に対応する部分が順テーパ状に開口されている。
After forming the non-doped polycrystalline silicon layer 3, SiO 2 is formed on the entire surface of the insulating substrate 11 on the one surface side.
4B by removing the portion of the insulating layer 13 corresponding to the site where the electron source element 10a is to be formed by using the photolithography technique and the etching technique. The structure shown is obtained. In addition, the insulating layer 13 is opened in a forward tapered shape at a portion corresponding to a site where the electron source element 10a is to be formed.

【0046】次に、絶縁層13上にスパッタ法や蒸着法
などによってバス電極15を形成する工程(以下、この
工程を第1の電極形成工程と称す)を行うことによっ
て、図4(c)に示す構造が得られる。
Next, a step of forming the bus electrode 15 on the insulating layer 13 by a sputtering method, a vapor deposition method or the like (hereinafter, this step is referred to as a first electrode forming step) is carried out, so that FIG. The structure shown in is obtained.

【0047】バス電極15を形成した後、絶縁性基板1
1の上記一表面側の全面にSiO2よりなる保護膜14
を形成する工程(以下、この工程を第2の成膜工程と称
す)を行い、その後、フォトリソグラフィ技術およびエ
ッチング技術を利用して保護膜14のうち電子源素子1
0aの形成予定部位に対応する部分を除去する工程(以
下、この工程をパターニング工程と称す)を行い、続い
て、保護膜14をマスク材として陽極酸化処理工程にて
多結晶シリコン層3を所定深さまで多孔質化することに
より、多孔質多結晶シリコン層が形成され、この多孔質
多結晶シリコン層を酸化工程にて酸化することで酸化し
た多孔質多結晶シリコン層よりなるドリフト部6aが形
成され、図4(d)に示すような構造が得られる。ここ
において、陽極酸化処理工程では、55wt%のフッ化
水素水溶液とエタノールとを略1:1で混合した混合液
よりなる電解液の入った処理槽を利用し、白金電極(図
示せず)と下部電極12との間に電圧を印加して、多結
晶シリコン層3に光照射を行いながら定電流で陽極酸化
処理を行うことによって多孔質多結晶シリコンが形成さ
れる。このようにして形成された多孔質多結晶シリコン
層は、多結晶シリコンのグレインおよびシリコン微結晶
を含んでいる。本実施形態では、多結晶シリコン層3の
うちドリフト部6aの周囲の部分が分離部6bとなる。
また、多結晶シリコン層3を下部電極12に達しない深
さまで多孔質化するようにしてもよい。また、酸化工程
では、例えば、急速加熱法により多孔質多結晶シリコン
を酸化することによって上述のグレイン51、シリコン
微結晶63、各シリコン酸化膜52,64を含むドリフ
ト部6aが形成される。急速加熱法による酸化工程で
は、ランプアニール装置を用い、炉内をO2ガス雰囲気
として基板温度を室温から所定の酸化温度(例えば、9
00℃)まで規定の昇温速度(例えば、80℃/se
c)で上昇させて基板温度を所定の酸化時間(例えば、
1時間)だけ維持することで急速熱酸化(Rapid Therm
al Oxidation:RTO)を行い、その後、基板温度を
室温まで下降させている。酸化工程は、急速加熱法に限
らず、例えば、電解質溶液(例えば、1mol/LのH
2SO4、1モルのHNO3、王水など)の入った酸化処
理槽を利用し、白金電極(図示せず)と下部電極2との
間に定電流を流し多孔質多結晶シリコン層を電気化学的
に酸化することによって上述のグレイン51、シリコン
微結晶63、各シリコン酸化膜52,64を含むドリフ
ト部6aを形成する電気化学的な方法を採用してもよ
い。
After forming the bus electrode 15, the insulating substrate 1 is formed.
1. A protective film 14 made of SiO 2 is formed on the entire surface on the one surface side of FIG.
Is performed (hereinafter, this step is referred to as a second film forming step), and thereafter, the electron source element 1 of the protective film 14 is formed using the photolithography technique and the etching technique.
A step of removing the portion corresponding to the planned formation portion of 0a (hereinafter, this step is referred to as a patterning step) is performed, and then the polycrystalline silicon layer 3 is predetermined in the anodizing step using the protective film 14 as a mask material. A porous polycrystalline silicon layer is formed by making it porous to a depth, and a drift portion 6a made of the oxidized porous polycrystalline silicon layer is formed by oxidizing the porous polycrystalline silicon layer in the oxidation step. Then, the structure as shown in FIG. 4D is obtained. Here, in the anodizing process, a treatment tank containing an electrolytic solution composed of a mixed solution of 55 wt% hydrogen fluoride aqueous solution and ethanol at a ratio of about 1: 1 was used, and a platinum electrode (not shown) was used. Porous polycrystalline silicon is formed by applying a voltage between the lower electrode 12 and anodizing the polycrystalline silicon layer 3 with a constant current while irradiating the polycrystalline silicon layer 3 with light. The porous polycrystalline silicon layer thus formed contains grains of polycrystalline silicon and silicon microcrystals. In this embodiment, the portion of the polycrystalline silicon layer 3 around the drift portion 6a becomes the separation portion 6b.
Further, the polycrystalline silicon layer 3 may be made porous to a depth that does not reach the lower electrode 12. In the oxidation step, the drift portion 6a including the grains 51, the silicon microcrystals 63, and the silicon oxide films 52 and 64 is formed by oxidizing the porous polycrystalline silicon by the rapid heating method, for example. In the oxidation process by the rapid heating method, a lamp annealing apparatus is used and the inside of the furnace is set to an O 2 gas atmosphere, and the substrate temperature is changed from room temperature to a predetermined oxidation temperature (for example, 9 ° C.).
Up to a specified temperature increase rate (eg, 80 ° C / se)
In step c), the substrate temperature is raised to a predetermined oxidation time (for example,
Rapid thermal oxidation (Rapid Therm)
al Oxidation (RTO) is performed, and then the substrate temperature is lowered to room temperature. The oxidation step is not limited to the rapid heating method, and for example, an electrolyte solution (for example, 1 mol / L H 2
2 SO 4 , 1 mol of HNO 3 , aqua regia, etc. is used to apply a constant current between the platinum electrode (not shown) and the lower electrode 2 to form a porous polycrystalline silicon layer. An electrochemical method of forming the drift portion 6a including the grains 51, the silicon microcrystals 63, and the silicon oxide films 52 and 64 by electrochemical oxidation may be adopted.

【0048】複数のドリフト部6aと分離部6bとから
なる強電界ドリフト層6を形成した後は、フォトリソグ
ラフィ技術およびエッチング技術を利用して保護膜14
に上記傾斜面を形成する工程(以下、加工工程と称す)
を行うことによって、図4(e)に示す構造が得られ
る。なお、この傾斜面を形成することでバス電極15の
表面の一部が露出する。
After forming the strong electric field drift layer 6 including the plurality of drift portions 6a and the separation portion 6b, the protective film 14 is formed by using the photolithography technique and the etching technique.
The step of forming the above-mentioned inclined surface in the following (hereinafter referred to as a processing step)
The structure shown in FIG. 4E is obtained by carrying out. By forming this inclined surface, a part of the surface of bus electrode 15 is exposed.

【0049】その後、例えばスパッタ法や蒸着法などに
よって、表面電極7および接続配線16を形成する工程
(以下、第2の電極形成工程と称す)を行うことによっ
て、図4(f)に示す構造の電子源素子10aが得られ
る(つまり、電界放射型電子源10が得られる)。
After that, a step of forming the surface electrode 7 and the connection wiring 16 (hereinafter referred to as a second electrode forming step) is performed by, for example, a sputtering method or a vapor deposition method, so that the structure shown in FIG. The electron source element 10a is obtained (that is, the field emission electron source 10 is obtained).

【0050】しかして、上述の製造方法によれば、パタ
ーニング工程にて保護膜14をパターニングした後に陽
極酸化処理工程、酸化工程を順次行うことによって酸化
した多孔質多結晶シリコン層(多孔質多結晶半導体層)
よりなるドリフト部6aを形成し、その後、表面電極7
および接続配線16を形成することになるので、保護膜
14の成膜時には電子源素子10aは形成されていない
から、電子源素子10aの信頼性が保護膜14の成膜に
伴う影響を受けず、信頼性の高い電界放射型電子源10
を提供できる。また、上述の各工程それぞれは一般的な
半導体製造プロセスの工程と同様であるから、既存の半
導体製造装置を共用或いは転用することで設備投資の低
減が可能であり、コスト低減を図ることができる。
However, according to the above-described manufacturing method, the porous polycrystalline silicon layer (porous polycrystal) oxidized by sequentially performing the anodizing step and the oxidizing step after patterning the protective film 14 in the patterning step. Semiconductor layer)
Of the drift electrode 6a is formed, and then the front surface electrode 7
Since the electron source element 10a is not formed when the protective film 14 is formed, the reliability of the electron source element 10a is not affected by the formation of the protective film 14. , Highly reliable field emission electron source 10
Can be provided. Further, since each of the above-mentioned steps is the same as the step of a general semiconductor manufacturing process, the capital investment can be reduced and the cost can be reduced by sharing or diverting the existing semiconductor manufacturing apparatus. .

【0051】また、陽極酸化処理工程では、パターニン
グ工程にてパターニングされた保護膜14をマスク材と
して利用するので、陽極酸化処理工程において別途にマ
スク材を形成する工程、当該マスク材を除去する工程が
不要となるから、製造工程の簡略化および製造コストの
低減を図れる。
Further, in the anodizing process, the protective film 14 patterned in the patterning process is used as a mask material. Therefore, in the anodizing process, a step of separately forming a mask material and a step of removing the mask material. Is unnecessary, the manufacturing process can be simplified and the manufacturing cost can be reduced.

【0052】[0052]

【発明の効果】請求項1の発明は、基板と、基板の一表
面側に形成され前記一表面の法線方向に沿って電子線を
放出する電子源素子とを備え、電子源素子が、基板の前
記一表面側に形成された下部電極と、基板の前記一表面
側において下部電極に対向する表面電極と、下部電極と
表面電極との間に介在し下部電極と表面電極との間に電
圧を印加したときに作用する電界により下部電極から注
入された電子が表面電極へ向かってドリフトするドリフ
ト部とを有し、電子源素子が基板の前記一表面の一部の
領域に設けられ、基板の前記一表面側において電子源素
子を除いた部位の表面側を覆う保護膜が設けられて成る
ものであり、基板の前記一表面側において電子源素子を
除いた部位の表面側を覆う保護膜が設けられているの
で、基板の一表面側において電子源素子が形成されてい
ない部位の表面を通して外部から不純物や水分などが侵
入したり、電子源素子が形成されていない部位の表面に
引っ掻き傷が付いたりするのを防止することができるか
ら、信頼性を高めることができるという効果がある。
According to the first aspect of the present invention, there is provided a substrate and an electron source element which is formed on one surface side of the substrate and emits an electron beam along a normal direction of the one surface. A lower electrode formed on the one surface side of the substrate, a surface electrode facing the lower electrode on the one surface side of the substrate, and interposed between the lower electrode and the surface electrode and between the lower electrode and the surface electrode. Electrons injected from the lower electrode due to the electric field that acts when a voltage is applied has a drift portion drifting toward the surface electrode, the electron source element is provided in a partial region of the one surface of the substrate, A protective film is provided on the one surface side of the substrate to cover the surface side of the portion excluding the electron source element, and the protection film covers the surface side of the portion of the substrate on the one surface side excluding the electron source element. Since the film is provided, one surface side of the substrate In this case, it is possible to prevent impurities and moisture from entering from the outside through the surface of the portion where the electron source element is not formed, and to prevent the surface of the portion where the electron source element is not formed from being scratched. Therefore, there is an effect that reliability can be improved.

【0053】請求項2の発明は、基板と、基板の一表面
側に列設され互いに平行な複数本の下部電極と、基板の
前記一表面に平行な面内で下部電極に対して交差し互い
に平行な複数本の仮想直線と下部電極との交点に対応す
る部位で下部電極の表面側に電子のドリフトするドリフ
ト部を介して形成された複数の表面電極と、各仮想直線
ごとに1つの仮想直線上に並ぶ表面電極を共通接続する
複数本のバス電極とを備え、基板の前記一表面側におい
てそれぞれ下部電極とドリフト部と表面電極とを具備す
る複数の電子源素子および表面電極とバス電極との接続
配線を除いた部位の表面側を覆う保護膜が設けられて成
るものであり、基板の一表面側において電子源素子およ
び表面電極とバス電極との接続配線を除いた部位の表面
側を覆う保護膜が設けられているので、基板の一表面側
において電子源素子および表面電極とバス電極との接続
配線を除いた部位の表面を通して外部から不純物や水分
などが侵入したり、引っ掻き傷が付いたりするのを防止
することができるから、信頼性を高めることができると
いう効果があり、しかも、表面電極とバス電極とを接続
する接続配線は露出しているからバス電極と表面電極と
の接続が容易になるという効果がある。
According to a second aspect of the present invention, the substrate, a plurality of lower electrodes arranged in a row on one surface side of the substrate and parallel to each other, and intersecting the lower electrode in a plane parallel to the one surface of the substrate. A plurality of surface electrodes formed via a drift part where electrons drift on the surface side of the lower electrode at a portion corresponding to an intersection of a plurality of virtual straight lines parallel to each other and the lower electrode, and one for each virtual straight line A plurality of electron source elements including a plurality of bus electrodes that commonly connect surface electrodes arranged on a virtual straight line, and a lower electrode, a drift portion, and a surface electrode respectively on the one surface side of the substrate, a surface electrode, and a bus. A protective film is provided to cover the surface side of the portion excluding the connection wiring with the electrode, and the surface of the portion excluding the connection wiring between the electron source element and the surface electrode and the bus electrode on the one surface side of the substrate. The protective film that covers the side As a result, impurities, moisture, etc. may enter from the outside through the surface of the part other than the electron source element and the connection wiring between the surface electrode and the bus electrode on the one surface side of the substrate, or scratches may be caused. Therefore, there is an effect that reliability can be improved, and since the connection wiring that connects the surface electrode and the bus electrode is exposed, it is easy to connect the bus electrode and the surface electrode. There is an effect that.

【0054】請求項3の発明は、請求項2の発明におい
て、前記保護膜は、前記表面電極から離れて前記バス電
極へ近づくにつれて前記基板からの距離が徐々に大きく
なる傾斜面が形成され、前記接続配線は前記表面電極の
側縁から前記バス電極まで前記傾斜面に沿って延長され
ているので、前記表面電極と前記バス電極との間で断線
が起こるのを防止することができるという効果がある。
According to a third aspect of the present invention, in the second aspect of the present invention, the protective film is formed with an inclined surface whose distance from the substrate gradually increases as the distance from the surface electrode approaches the bus electrode. Since the connection wiring extends from the side edge of the surface electrode to the bus electrode along the inclined surface, it is possible to prevent disconnection between the surface electrode and the bus electrode. There is.

【0055】請求項4の発明は、請求項3の発明におい
て、前記ドリフト部が前記電子源素子ごとに形成された
酸化した多孔質多結晶半導体層よりなり、前記ドリフト
部の間を埋める形で形成された多結晶半導体層よりなる
分離部を備えるので、クロストークを防止することがで
きるという効果がある。
According to a fourth aspect of the invention, in the invention of the third aspect, the drift portion is made of an oxidized porous polycrystalline semiconductor layer formed for each electron source element, and fills a space between the drift portions. Since the isolation portion formed of the polycrystalline semiconductor layer is provided, there is an effect that crosstalk can be prevented.

【0056】請求項5の発明は、請求項1ないし請求項
4の発明において、前記保護膜は、SiO2、SiNX
SiON、AlOX、AlNの群から選択される材料に
より形成されているので、一般的な半導体製造プロセス
で使用される材料および成膜方法によって前記保護膜を
形成することができるという効果がある。
According to a fifth aspect of the invention, in the invention of the first to fourth aspects, the protective film is SiO 2 , SiN x ,
Since it is formed of a material selected from the group of SiON, AlO x , and AlN, there is an effect that the protective film can be formed by a material and a film forming method used in a general semiconductor manufacturing process.

【0057】請求項6の発明は、請求項1ないし請求項
3または請求項5の発明において、前記ドリフト部は、
酸化若しくは窒化若しくは酸窒化した多孔質多結晶シリ
コン層よりなり、少なくとも、前記下部電極の厚み方向
に延びた柱状の複数本のグレインと、グレイン間に介在
するナノメータオーダの多数のシリコン微結晶と、各シ
リコン微結晶それぞれの表面に形成されたシリコン体微
結晶の結晶粒径よりも小さな膜厚の絶縁膜とを有するの
で、前記ドリフト部に印加された電界の大部分が絶縁膜
に集中的にかかり、前記下部電極から前記ドリフト部に
注入された電子が絶縁膜にかかっている強電界により加
速され前記表面電極へ向かってドリフトするから、電子
放出効率を向上させることができ、しかも、前記電子源
素子で発生した熱がグレインを通して放熱されるから、
電子放出時にポッピング現象が発生せず電子を安定して
放出することができるという効果がある。また、前記電
子源素子から放出される電子線の放出方向が前記表面電
極の法線方向に揃いやすいから、例えばディスプレイの
電子源として応用する場合に、複雑なシャドウマスクや
電子収束レンズを設ける必要がなく、ディスプレイの薄
型化を図れるという利点がある。
According to a sixth aspect of the present invention, in addition to the first to third or fifth aspects, the drift portion is
Oxidized or nitrided or oxynitrided porous polycrystalline silicon layer, at least, a plurality of columnar grains extending in the thickness direction of the lower electrode, and a large number of nanometer-order silicon microcrystals interposed between the grains, Since the insulating film has a film thickness smaller than the crystal grain size of the silicon body microcrystals formed on the surface of each silicon microcrystal, most of the electric field applied to the drift portion is concentrated on the insulating film. Thus, the electrons injected from the lower electrode into the drift portion are accelerated by the strong electric field applied to the insulating film and drift toward the surface electrode, so that the electron emission efficiency can be improved and the electron Since the heat generated by the source element is radiated through the grains,
There is an effect that the popping phenomenon does not occur at the time of electron emission and electrons can be emitted stably. In addition, since the emission direction of the electron beam emitted from the electron source element is easily aligned with the normal direction of the surface electrode, it is necessary to provide a complicated shadow mask or electron converging lens when applied as an electron source of a display, for example. The advantage is that the display can be made thinner.

【0058】請求項7の発明は、請求項4記載の電界放
射型電子源の製造方法であって、前記下部電極を形成し
た前記基板の前記一表面側の全面に多結晶半導体層を形
成する第1の成膜工程と、第1の成膜工程の後で多結晶
半導体層の表面側に前記バス電極を形成する第1の電極
形成工程と、第1の電極形成工程の後で前記基板の前記
一表面側の全面に保護膜を形成する第2の成膜工程と、
第2の成膜工程の後で保護膜のうち前記電子源素子の形
成予定部位に対応する部分を除去するパターニング工程
と、パターニング工程の後で多結晶半導体層のうち前記
電子源素子の形成予定部位に対応する部分を陽極酸化処
理にて多孔質化して多孔質多結晶半導体層を形成する陽
極酸化処理工程と、多孔質多結晶半導体層を酸化して前
記ドリフト部を形成する酸化工程と、酸化工程の後で保
護膜の表面側に前記傾斜面を形成する加工工程と、加工
工程の後で前記表面電極および前記接続配線を形成する
第2の電極形成工程とを備えることを特徴とし、パター
ニング工程にて保護膜をパターニングした後に陽極酸化
処理工程、酸化工程を順次行うことによって酸化した多
孔質多結晶半導体層よりなるドリフト部を形成し、その
後、前記表面電極および前記接続配線を形成することに
なるので、保護膜の成膜時には電子源素子は形成されて
いないから、電子源素子の信頼性が保護膜の成膜に伴う
影響を受けず、信頼性の高い電界放射型電子源を提供で
きるという効果がある。また、各工程それぞれは一般的
な半導体製造プロセスの工程と同様であるから、既存の
半導体製造装置を共用或いは転用することで設備投資の
低減が可能であり、コスト低減を図ることができるとい
う利点がある。
The invention of claim 7 is the method for manufacturing a field emission type electron source according to claim 4, wherein a polycrystalline semiconductor layer is formed on the entire surface on the one surface side of the substrate on which the lower electrode is formed. A first film forming step, a first electrode forming step of forming the bus electrode on the front surface side of the polycrystalline semiconductor layer after the first film forming step, and a substrate after the first electrode forming step. A second film forming step of forming a protective film on the entire surface on the one surface side of
After the second film forming step, a patterning step of removing a portion of the protective film corresponding to the site where the electron source element is to be formed, and after the patterning step, forming the electron source element of the polycrystalline semiconductor layer An anodizing step of forming a porous polycrystalline semiconductor layer by making a portion corresponding to the site porous by anodizing treatment, an oxidizing step of oxidizing the porous polycrystalline semiconductor layer to form the drift portion, Characterized by comprising a processing step of forming the inclined surface on the surface side of the protective film after the oxidation step, and a second electrode forming step of forming the surface electrode and the connection wiring after the processing step, After patterning the protective film in the patterning process, the anodizing process and the oxidizing process are sequentially performed to form a drift portion composed of the oxidized porous polycrystalline semiconductor layer, and then the surface electrode is formed. Since the electron source element is not formed during the formation of the protective film, the reliability of the electron source element is not affected by the formation of the protective film, and the connection wiring is formed. There is an effect that a high field emission type electron source can be provided. Further, since each process is similar to the process of a general semiconductor manufacturing process, it is possible to reduce the capital investment by sharing or diverting the existing semiconductor manufacturing device, and it is possible to reduce the cost. There is.

【0059】請求項8の発明は、請求項7の発明におい
て、前記陽極酸化処理工程では、前記パターニング工程
にてパターニングされた保護膜をマスク材として利用す
るので、前記陽極酸化処理工程において別途にマスク材
を形成する工程、当該マスク材を除去する工程が不要と
なるから、製造工程の簡略化および製造コストの低減を
図れるという効果がある。
According to an eighth aspect of the invention, in the seventh aspect of the invention, the protective film patterned in the patterning step is used as a mask material in the anodizing step, so that the anodizing step is performed separately. Since the step of forming the mask material and the step of removing the mask material are unnecessary, there is an effect that the manufacturing process can be simplified and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施形態1を示す電界放射型電子源の概略斜視
図である。
FIG. 1 is a schematic perspective view of a field emission electron source showing a first embodiment.

【図2】同上を示し、(a),(b)はそれぞれ要部概
略断面図である。
FIG. 2 shows the same as above, and (a) and (b) are schematic cross-sectional views of a main part.

【図3】実施形態2を示す電界放射型電子源の要部概略
断面図である。
FIG. 3 is a schematic sectional view of a main part of a field emission electron source showing a second embodiment.

【図4】同上の製造方法を説明するための主要工程断面
図である。
FIG. 4 is a cross-sectional view of main steps for explaining the above manufacturing method.

【図5】従来例を示す電界放射型電子源の動作説明図で
ある。
FIG. 5 is an operation explanatory view of a field emission electron source showing a conventional example.

【図6】同上の動作説明図である。FIG. 6 is an operation explanatory diagram of the above.

【図7】他の従来例を示す電界放射型電子源の動作説明
図である。
FIG. 7 is an operation explanatory view of a field emission electron source showing another conventional example.

【図8】同上を応用したディスプレイの概略構成図であ
る。
FIG. 8 is a schematic configuration diagram of a display to which the above is applied.

【符号の説明】[Explanation of symbols]

6 強電界ドリフト層 6a ドリフト部 6b 分離部 7 表面電極 10 電界放射型電子源 10a 電子源素子 11 絶縁性基板 12 下部電極 14 保護膜 15 バス電極 16 接続配線 6 Strong electric field drift layer 6a Drift section 6b Separation part 7 Surface electrode 10 Field emission electron source 10a Electron source element 11 Insulating substrate 12 Lower electrode 14 Protective film 15 bath electrodes 16 connection wiring

───────────────────────────────────────────────────── フロントページの続き (72)発明者 菰田 卓哉 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 竹川 宜志 大阪府門真市大字門真1048番地松下電工株 式会社内   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Takuya Komoda             1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd.             Inside the company (72) Inventor Yoshishi Takekawa             1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd.             Inside the company

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板と、基板の一表面側に形成され前記
一表面の法線方向に沿って電子線を放出する電子源素子
とを備え、電子源素子が、基板の前記一表面側に形成さ
れた下部電極と、基板の前記一表面側において下部電極
に対向する表面電極と、下部電極と表面電極との間に介
在し下部電極と表面電極との間に電圧を印加したときに
作用する電界により下部電極から注入された電子が表面
電極へ向かってドリフトするドリフト部とを有し、電子
源素子が基板の前記一表面の一部の領域に設けられ、基
板の前記一表面側において電子源素子を除いた部位の表
面側を覆う保護膜が設けられて成ることを特徴とする電
界放射型電子源。
1. A substrate, and an electron source element that is formed on one surface side of the substrate and emits an electron beam along a normal direction of the one surface. The electron source element is provided on the one surface side of the substrate. The formed lower electrode, the surface electrode facing the lower electrode on the one surface side of the substrate, and interposed between the lower electrode and the surface electrode and acting when a voltage is applied between the lower electrode and the surface electrode An electron source element is provided in a region of a part of the one surface of the substrate, and an electron source element is provided on a part of the one surface side of the substrate. A field emission type electron source, comprising a protective film covering a surface side of a portion excluding an electron source element.
【請求項2】 基板と、基板の一表面側に列設され互い
に平行な複数本の下部電極と、基板の前記一表面に平行
な面内で下部電極に対して交差し互いに平行な複数本の
仮想直線と下部電極との交点に対応する部位で下部電極
の表面側に電子のドリフトするドリフト部を介して形成
された複数の表面電極と、各仮想直線ごとに1つの仮想
直線上に並ぶ表面電極を共通接続する複数本のバス電極
とを備え、基板の前記一表面側においてそれぞれ下部電
極とドリフト部と表面電極とを具備する複数の電子源素
子および表面電極とバス電極との接続配線を除いた部位
の表面側を覆う保護膜が設けられて成ることを特徴とす
る電界放射型電子源。
2. A substrate, a plurality of lower electrodes arranged in parallel on one surface side of the substrate, and a plurality of parallel electrodes intersecting the lower electrode in a plane parallel to the one surface of the substrate and parallel to each other. Of a plurality of surface electrodes formed on the surface side of the lower electrode via the drift part where electrons drift at a portion corresponding to the intersection of the virtual straight line and the lower electrode and one virtual straight line for each virtual straight line. A plurality of electron source elements having a plurality of bus electrodes for commonly connecting the surface electrodes and a lower electrode, a drift portion, and a surface electrode on the one surface side of the substrate, and connection wiring between the surface electrodes and the bus electrodes. A field-emission electron source, characterized in that a protective film is provided to cover the surface side of the region except for.
【請求項3】 前記保護膜は、前記表面電極から離れて
前記バス電極へ近づくにつれて前記基板からの距離が徐
々に大きくなる傾斜面が形成され、前記接続配線は前記
表面電極の側縁から前記バス電極まで前記傾斜面に沿っ
て延長されて成ることを特徴とする請求項2記載の電界
放射型電子源。
3. The protective film is formed with an inclined surface that gradually increases in distance from the substrate as the distance from the surface electrode approaches the bus electrode, and the connection wiring is formed from the side edge of the surface electrode. 3. The field emission electron source according to claim 2, wherein the field emission electron source is extended to the bus electrode along the inclined surface.
【請求項4】 前記ドリフト部が前記電子源素子ごとに
形成された酸化した多孔質多結晶半導体層よりなり、前
記ドリフト部の間を埋める形で形成された多結晶半導体
層よりなる分離部を備えることを特徴とする請求項3記
載の電界放射型電子源。
4. The isolation part is formed of an oxidized porous polycrystalline semiconductor layer formed for each of the electron source elements, and the separation part is formed of a polycrystalline semiconductor layer formed so as to fill a space between the drift parts. The field emission electron source according to claim 3, further comprising:
【請求項5】 前記保護膜は、SiO2、SiNX、Si
ON、AlOX、AlNの群から選択される材料により
形成されてなることを特徴とする請求項1ないし請求項
4のいずれかに記載の電界放射型電子源。
5. The protective film is formed of SiO 2 , SiN x , Si.
ON, AlO X, field emission electron source according to any one of claims 1 to 4, characterized in that is formed of a material selected from the group of AlN.
【請求項6】 前記ドリフト部は、酸化若しくは窒化若
しくは酸窒化した多孔質多結晶シリコン層よりなり、少
なくとも、前記下部電極の厚み方向に延びた柱状の複数
本のグレインと、グレイン間に介在するナノメータオー
ダの多数のシリコン微結晶と、各シリコン微結晶それぞ
れの表面に形成されたシリコン体微結晶の結晶粒径より
も小さな膜厚の絶縁膜とを有することを特徴とする請求
項1ないし請求項3または請求項5のいずれかに記載の
電界放射型電子源。
6. The drift portion is made of an oxidized, nitrided, or oxynitrided porous polycrystalline silicon layer, and is interposed between at least a plurality of columnar grains extending in the thickness direction of the lower electrode. 4. A plurality of nanometer-order silicon microcrystals and an insulating film having a film thickness smaller than the crystal grain size of the silicon body microcrystals formed on the surface of each silicon microcrystal. The field emission electron source according to claim 3 or 5.
【請求項7】 請求項4記載の電界放射型電子源の製造
方法であって、前記下部電極を形成した前記基板の前記
一表面側の全面に多結晶半導体層を形成する第1の成膜
工程と、第1の成膜工程の後で多結晶半導体層の表面側
に前記バス電極を形成する第1の電極形成工程と、第1
の電極形成工程の後で前記基板の前記一表面側の全面に
保護膜を形成する第2の成膜工程と、第2の成膜工程の
後で保護膜のうち前記電子源素子の形成予定部位に対応
する部分を除去するパターニング工程と、パターニング
工程の後で多結晶半導体層のうち前記電子源素子の形成
予定部位に対応する部分を陽極酸化処理にて多孔質化し
て多孔質多結晶半導体層を形成する陽極酸化処理工程
と、多孔質多結晶半導体層を酸化して前記ドリフト部を
形成する酸化工程と、酸化工程の後で保護膜の表面側に
前記傾斜面を形成する加工工程と、加工工程の後で前記
表面電極および前記接続配線を形成する第2の電極形成
工程とを備えることを特徴とする電界放射型電子源の製
造方法。
7. The method for manufacturing a field emission type electron source according to claim 4, wherein a first semiconductor film forming method forms a polycrystalline semiconductor layer on the entire one surface side of the substrate on which the lower electrode is formed. And a first electrode forming step of forming the bus electrode on the surface side of the polycrystalline semiconductor layer after the first film forming step,
Second film forming step of forming a protective film on the entire surface of the one surface side of the substrate after the step of forming the electrode, and a plan of forming the electron source element in the protective film after the second film forming step. A patterning step of removing a portion corresponding to the portion, and a portion of the polycrystalline semiconductor layer corresponding to the portion where the electron source element is to be formed in the polycrystalline semiconductor layer after the patterning step is made porous by anodization to form a porous polycrystalline semiconductor. An anodizing step of forming a layer, an oxidizing step of oxidizing the porous polycrystalline semiconductor layer to form the drift portion, and a processing step of forming the inclined surface on the surface side of the protective film after the oxidizing step. And a second electrode forming step of forming the front surface electrode and the connection wiring after the processing step, the method for manufacturing a field emission electron source.
【請求項8】 前記陽極酸化処理工程では、前記パター
ニング工程にてパターニングされた保護膜をマスク材と
して利用することを特徴とする請求項7記載の電界放射
型電子源の製造方法。
8. The method of manufacturing a field emission electron source according to claim 7, wherein in the anodizing step, the protective film patterned in the patterning step is used as a mask material.
JP2001392112A 2001-12-25 2001-12-25 Field emission electron source and manufacturing method thereof Expired - Fee Related JP3709842B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001392112A JP3709842B2 (en) 2001-12-25 2001-12-25 Field emission electron source and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001392112A JP3709842B2 (en) 2001-12-25 2001-12-25 Field emission electron source and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003197088A true JP2003197088A (en) 2003-07-11
JP3709842B2 JP3709842B2 (en) 2005-10-26

Family

ID=27599516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001392112A Expired - Fee Related JP3709842B2 (en) 2001-12-25 2001-12-25 Field emission electron source and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3709842B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276693A (en) * 2004-03-25 2005-10-06 Matsushita Electric Works Ltd Electron source and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276693A (en) * 2004-03-25 2005-10-06 Matsushita Electric Works Ltd Electron source and its manufacturing method
JP4513375B2 (en) * 2004-03-25 2010-07-28 パナソニック電工株式会社 Electron source and manufacturing method thereof

Also Published As

Publication number Publication date
JP3709842B2 (en) 2005-10-26

Similar Documents

Publication Publication Date Title
US6765347B2 (en) Display device
JP2003197088A (en) Field emission type electron source and method of manufacturing the electron source
JP3508652B2 (en) Field emission type electron source and method of manufacturing the same
JP4616538B2 (en) Manufacturing method of field emission electron source
JP4120398B2 (en) Manufacturing method of field emission electron source
JP4023312B2 (en) Manufacturing method of field emission electron source
JP3788228B2 (en) Field emission electron source
US20070216283A1 (en) Image display apparatus
JP4886173B2 (en) Manufacturing method of electron source
KR100670880B1 (en) Cold cathode type flat panel display
JP3963121B2 (en) Anodic oxidation method, electrochemical oxidation method, field emission electron source and method for producing the same
JP3079086B2 (en) Method for manufacturing field emission electron source
JP2003197089A (en) Field emission electron source
JP3539305B2 (en) Field emission type electron source and method of manufacturing the same
JP2003187688A (en) Field emission type electron source and manufacturing method of the same
JP3687520B2 (en) Field emission electron source and manufacturing method thereof
JP2003281992A (en) Electron source and manufacturing method therefor
JP4120397B2 (en) Manufacturing method of field emission electron source
US20080303406A1 (en) Image Display Device and Manufacturing Method of the Same
JP3780937B2 (en) Field emission electron source and manufacturing method thereof
JP3335161B2 (en) Field emission electron source
JP2004259561A (en) Method of manufacturing field emission type electron source
JP2002134001A (en) Field emission type electron source
JP2003115256A (en) Field emission type electron source, its manufacturing method, and display device
JP2004206975A (en) Field emission type electron source

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100819

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130819

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees