JP2003194974A - 時刻補正方法及び時刻補正装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は時刻補正方法及び時刻補正装置に関
し、時刻情報を正確に補正することができる時刻補正方
法及び時刻補正装置を提供することを目的としている。 【解決手段】 所定周期にて更新する装置時刻情報を用
いて動作する装置における時刻補正方法において、上位
装置より基準時刻情報を取得し（ステップ１）、前記基
準時刻情報を用いて装置時刻情報のずれを補正する際
に、前記装置時刻情報の更新周期を調整する（ステップ
２）ように構成する。この結果、時刻情報の正確な補正
が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は時刻補正方法及び時
刻補正装置に関し、更に詳しくは自己管理している時刻
情報を上位装置より取得した基準時刻情報を用いて誤差
を算出し、装置時刻を補正するようにした時刻補正方法
及び時刻補正装置に関する。

【０００２】

【従来の技術】近年、同一ネットワーク環境に配備され
る装置間における、時刻同期化への需要が高まってい
る。例えば、ＵＮＩＸ（オペレーティングシステムの一
種）では、ファイル作成時における時刻情報の記録、各
ユーザがログインした時刻情報の記録等、さまざまな場
面で時刻情報が利用されている。

【０００３】通常、同一ネットワーク内で時刻情報を共
有する必要がある場合、配下装置各々が管理する時刻情
報に誤差が生じないように、上位装置より基準時刻情報
を取得して、下位装置にて管理されている時刻情報の補
正を行なっている。

【０００４】図９は時刻補正装置の従来例を示すブロッ
ク図である。図において、１０は基準時刻情報を与える
上位装置、２０は該上位装置１０からの基準時刻情報を
受けて時刻情報の修正を行なう下位装置である。

【０００５】下位装置２０において、１１はマスタクロ
ックを分周して時刻設定部動作クロックを生成するクロ
ック生成部、１２は該クロック生成部１１の出力である
時刻設定動作クロックを受けて時刻を設定する時刻設定
部、１３は上位装置１０から与えられる基準時刻情報
と、時刻設定部１２から与えられる装置時刻情報とを受
けて双方の時刻情報を比較して誤差を出力して時刻設定
部１２に与える比較・誤差算出部である。このように構
成された装置の動作を説明すれば、以下の通りである。 （通常動作時）クロック生成部１１において、マスタク
ロックを分周することにより、時刻設定部１２の動作タ
イミングとなる時刻設定部動作クロックを生成する
（）。次に、時刻設定部１２において、前記時刻設定
部動作クロック毎にそのクロック時間分、装置時刻情報
を更新する（）。 （時刻補正動作時）上位装置１０より基準時刻情報を取
得する（）。そして、比較・誤差算出部１３におい
て、この基準時刻情報を用いて、装置時刻情報との誤差
情報を算出する（）。そして、時刻設定部１２におい
て、この誤差情報を時刻設定部動作クロック入力時に時
刻設定部動作クロックと併せて装置時刻情報を更新する
（）。

【０００６】

【発明が解決しようとする課題】図１０は従来の時刻補
正例の説明図である。は通常の１ｓ周期による時刻の
カウントアップの説明図である。時刻設定部１２は１Ｓ
（秒）周期でカウントアップされている。ある一定周期
で（ここでは１Ｓ）にて動作する時刻設定部１２におい
て、装置時刻情報の更新を行なう時刻設定部動作クロッ
ク（ここでは１Ｓ）より小さい単位の時刻情報（ここで
は０．５Ｓ）に対して時刻補正を行なうため、補正後の
時刻情報は、常に時刻設定部動作クロック時間以下の値
が付加された時刻となる。は、時刻誤差計算で基準時
間に対して０．５Ｓ遅れていると判明し、その０．５Ｓ
遅れを４Ｓカウント後に補正した場合を示している。

【０００７】従って、１．０Ｓの整数倍の時刻に実行す
べき装置処理が存在した場合において、上記補正後の時
刻からは、１．０Ｓの整数倍の時刻が抽出できないた
め、上記装置処理の実行タイミングは、ずれ（ここでは
±０．５Ｓ）が生じてしまう。

【０００８】よって、装置処理周期＝装置時刻情報の更
新周期（ここでは１Ｓ）の関係の場合は、時刻補正を行
なうことにより、装置処理が実行すべき時刻を正確に抽
出できなくなるため、装置時刻情報の更新周期以下の単
位については四捨五入等の丸め処理を行なう必要があ
る。

【０００９】若しくは、装置時刻情報の更新周期の高速
化を行なう必要がある。図１１は従来の時刻補正の他の
説明図である。は通常の１Ｓ周期による時刻のカウン
トアップを示している。によれば、通常０．５Ｓ周期
による時刻のカウントアップを行えば、０．５Ｓ遅れの
補正が可能となることを示している。このように、時刻
設定部動作クロックを高速化（ここでは、０．５Ｓ）す
ることにより、より高精度のタイミング（ここでは０．
５Ｓ）で装置処理を実施することができる。

【００１０】しかしながら、この方式によれば、図１０
に示す方式に比較して、常時倍の処理を行なうため、時
刻設定部を実現するファームウェアの処理負荷若しくは
ハードウェアの回路規模の増大を招くといった問題があ
る。

【００１１】本発明はこのような課題に鑑みてなされた
ものであって、時刻情報を正確に補正することができる
時刻補正方法及び時刻補正装置を提供することを目的と
している。

【００１２】

【課題を解決するための手段】（１）図１は本発明方法
の原理を示すフローチャートである。本発明は、所定周
期にて更新する装置時刻情報を用いて動作する装置にお
ける時刻補正方法において、上位装置より基準時刻情報
を取得し（ステップ１）、前記基準時刻情報を用いて装
置時刻情報のずれを補正する際に、前記装置時刻情報の
更新周期を調整する（ステップ２）ことを特徴とする。

【００１３】このように構成すれば、複雑なハードウェ
アを用いることなく、時刻情報を正確に補正することが
できる。 （２）請求項２記載の発明は、前記時刻補正を行なう際
に、時刻補正直後の装置時刻情報の更新を回避し、次装
置時刻情報の更新周期にて、併せて装置時刻情報の更新
を行なうことを特徴とする。

【００１４】このように構成すれば、時刻補正直後の装
置時刻情報の更新を回避することで、瞬間的な時刻設定
部動作負荷の増大を回避することができる。 （３）請求項３記載の発明は、前記時刻補正を行なう際
に、時刻補正情報による装置時刻情報の更新周期を複数
回に分散して微調整することを特徴とする。

【００１５】このように構成すれば、装置時刻情報の更
新周期を複数回に分散して微調整することで、瞬間的な
時刻設定部動作負荷の増大を回避することができる。 （４）請求項４記載の発明は、マスタクロックを分周し
て時刻設定周期を生成する時刻設定周期生成部と、該時
刻設定周期生成部の出力と時刻誤差情報を受けて時刻設
定を行なうと共に前記時刻設定周期生成部に周期微調整
情報を与える時刻設定部と、該時刻設定部の出力である
新装置時刻情報を受けて時刻を生成する時刻部と、該時
刻部の出力である装置時刻情報と外部から与えられる基
準時刻情報とを受けて双方の時刻情報を比較して誤差を
算出し、前記時刻設定部に前記時刻誤差情報を与える比
較・誤差算出部と、により構成されることを特徴とす
る。

【００１６】このように構成すれば、複雑なハードウェ
アを用いることなく、時刻情報を正確に補正することが
できる。 （５）請求項５記載の発明は、所定周期にて更新する装
置時刻情報を用いて動作する装置における時刻の補正装
置において、上位装置より基準時刻情報を取得する手段
と、前記基準時刻情報を用いて装置時刻情報のずれを補
正する際に、前記装置時刻情報の更新周期を調整する手
段と、を備えたことを特徴とする。

【００１７】このように構成すれば、複雑なハードウェ
アを用いることなく、時刻情報を正確に補正することが
できる。

【００１８】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。以下の説明における時刻
設定部動作クロック、時刻設定部、新装置時刻情報は、
図９に示すものを用いる。

【００１９】図２は本発明による時刻補正の第１の説明
図（発明１）である。は通常の１Ｓ周期により時刻設
定部動作クロックをカウントアップしている場合を示し
ている。は、０．５Ｓ遅れの誤差を補正するため、１
Ｓ周期のタイミング信号１回分を０．５Ｓ周期で時刻設
定部に渡す場合（３Ｓのタイミング信号）を示してい
る。

【００２０】この方式の場合には、時刻設定部動作クロ
ック入力時に、時刻設定部動作クロック時間＋時刻設定
部動作クロック以上の単位の補正時刻情報分加算して、
新装置時刻情報を生成する時刻設定部において、時刻設
定部動作クロック以下の単位の補正時刻情報により、時
刻設定部動作クロックの周波数を微調整（ここでの実施
の形態例の場合には３Ｓ）を行ない、高精度の装置処理
タイミングを抽出するようにしている。

【００２１】このように構成すれば、複雑なハードウェ
アを用いることなく、時刻情報を正確に補正することが
できる。図２に示す実施の形態例において、時刻設定部
動作クロック以下の単位の補正時刻情報により、時刻設
定部動作クロックの周波数微調整を行なった直後の前後
の時刻設定部動作クロックが接近した場合（時刻補正情
報がマイナスの場合）には、瞬間的に時刻設定部処理負
荷の増大（図２のにおいては、２Ｓと３Ｓの間）を招
き、時刻設定部処理をファームウェアにて実現する場合
には、他の装置の処理時間が不足するという問題があ
る。

【００２２】図３は本発明による時刻補正の第２の説明
図（発明２）であり、図２に示す方法を改良をしたもの
である。は発明１による時刻補正を、は発明２によ
る時刻補正を示している。この場合では、時刻補正を行
なうことにより微調整された時刻設定部動作クロック入
力時（においては５Ｓ後の０．５Ｓ周期）は、装置時
刻情報の更新は行なわずに、次の通常周期時間後の時刻
設定部動作クロック（においては×印後の１Ｓ周期）
入力時に、時刻設定部動作クロック時間×２＋時刻設定
部動作クロック以上の単位の補正時刻情報分加算するこ
とにより、前時刻設定部動作クロック入力時の更新時間
も併せて装置時刻情報を更新するようにしたものであ
る。これにより、瞬間的な時刻設定部動作負荷の増大を
回避することができる。

【００２３】図４は本発明による時刻補正の第３の説明
図（発明３）である。この発明３は、前記した発明１に
おける時刻微調整の場合において、時刻設定部動作クロ
ックの微調整を１回で行なわずに、複数回に分散して微
調整を行なうようにしたものである。

【００２４】図において、は通常の時刻更新の場合を
示し、１Ｓ周期でカウントアップされていく。これに対
して、は０．４Ｓ遅れの場合の時刻補正方法を示した
ものである。時刻誤差が０．４Ｓ遅れであった場合、時
刻設定周期を通常の１Ｓから０．９Ｓとした０．１Ｓ早
いタイミングで４回タイミングを作る（の５Ｓ〜８
Ｓ）ことで、合計０．４Ｓの遅れを補正することができ
る。この実施の形態例によれば、急激に遅れを補正する
のではなく、複数段階に分けて遅れを補正しているの
で、瞬間的な時刻設定部動作負荷の増大を回避すること
ができ、また、装置時刻情報のジッタの発生を回避する
ことができる。

【００２５】以上、説明したように、発明１により、時
刻設定部動作クロックの周波数を微調整することによ
り、補正時刻情報の値に依存することなく、時刻設定部
にて管理する装置時刻情報の時間単位を固定化し、かつ
その管理時間単位より高精度の時刻補正を行なうことが
できる。

【００２６】また、発明２、発明３により、発明１にお
ける時刻補正時の瞬間的な時刻設定部処理負荷の増大を
回避することができ、時刻設定部処理をハードウェアの
みならず、簡易にファームウェアにても実現することが
可能となる。

【００２７】図５は本発明の一実施の形態例を示すブロ
ック図である。本発明の基本的な構成は、所定周期にて
更新する装置時刻情報を用いて動作する装置における時
刻の補正装置において、上位装置より基準時刻情報を取
得する手段と、前記基準時刻情報を用いて装置時刻情報
のずれを補正する際に、前記装置時刻情報の更新周期を
調整する手段と、を備えたものである。以下、この構成
に基づく詳細な構成について説明する。

【００２８】図５において、図９と同一のものは、同一
の符号を付して示す。図において、１０は上位装置とし
てのＮＴＰサーバ、２０は下位装置である。下位装置２
０は、ファームウェア２０Ａとハードウェア２０Ｂから
構成されている。ＮＴＰサーバ１０からは下位装置２０
に対して基準時刻情報が与えられる。

【００２９】ハードウェア２０Ｂにおいて、２１は１０
ｍｓｅｃ周期のマスタクロックを入力して時刻設定割
り込みを出力する時刻設定周期生成部である。この時
刻設定割り込みの周期は、通常は１Ｓ（秒）の定周期
である。時刻設定周期生成部２１において、２１ａはカ
ウンタロード値レジスタ、２１ｂはロードセットレジス
タ、２１ｃは補正回数レジスタである（詳細は後述）。

【００３０】ファームウェア２０Ａにおいて、２２は時
刻設定周期生成部２１からの時刻設定割り込みを受け
て１Ｓ周期の時刻設定を行なう時刻設定部である。該時
刻設定部２２からは時刻設定周期生成部２１に対して周
期調整情報が与えられる。２３は時刻設定部２２から
の新装置時刻情報を受けて時刻を生成する時刻部であ
る。つまり、時刻設定部２２は時刻部２３の内容を書き
替える働きをする。２４はＮＴＰサーバ１０からの基準
時刻情報と、時刻部２３からの装置時刻情報を受け
て誤差情報を時刻設定部２２に与える比較・誤差算出
部である。

【００３１】この時刻補正装置は、ファームウェア２０
Ａにより装置時刻情報を管理しており、ＮＴＰサーバ１
０より基準時刻情報を取得し、自己管理している時刻と
の誤差を算出、補正する装置であり、その補正方法につ
いては前記した発明１〜発明３を具体的に用いるように
したものである。

【００３２】通常、時刻の設定はハードウェア（時刻設
定周期生成部２１）からの１Ｓタイミングを割り込み
としてもらい、その度に装置時刻情報の秒の単位に１を
加算する。ここで、もし装置時刻情報が基準時刻情報に
対して１.３Ｓ遅れていた場合には、時刻設定割り込み
入力時に通常は秒の単位に１を加算するところを２を加
算することにより、１.３Ｓの時間の遅れの内１Ｓの遅
れ分の補正を行ない、残りの遅れ分０.３Ｓの部分に関
しては前記発明１の方法を採り入れて、時刻設定周期生
成部２１のの周期を、時刻設定部２２から与えられる
周期調整情報に従い変動させる。このような動作を行
わせることにより、正確に時刻情報の補正を行なうこと
ができる。

【００３３】図５の時刻設定周期生成部２１は、ファー
ムウエア２０Ａから制御できる以下のレジスタを持って
いる。 （イ）カウンタロード値レジスタ２１ａ マスタクロックにて動作しているカウンタのロード値を
設定できるレジスタで、カウンタの値が設定したロード
値になった時のキャリー信号を時刻設定割り込みとし
て出力する。 （ロ）ロードセットレジスタ２１ｂ カウンタロード値レジスタ２１ａに補正用のロード値が
セットされたことを知らせるレジスタで、時刻誤差の計
算及び補正値設定は時刻設定周期とは非同期なので、補
正動作を行なうタイミングに、このレジスタの情報を使
用する。 （ハ）補正回数レジスタ２１ｃ 発明３でのみ使用するレジスタで、補正動作を行なう回
数を指定するものである。

【００３４】時刻設定周期生成部２１に供給するマスタ
クロックは、時刻補正の最小単位の周期か、それを上
回る周期である必要がある。この実施の形態例では、１
０ｍｓｅｃ単位の誤差調整を可能にすべく、マスタクロ
ック周期を１０ｍｓｅｃとした。そこで、ファームウエ
ア２０Ａは、１０ｍｓｅｃ単位の誤差をレジスタにセッ
トして周期調整情報としてハードウェア２０Ｂの時刻
設定周期生成部２１に渡し、時刻設定割り込みの周期
を１０ｍｓｅｃ単位で調整することで補正する。

【００３５】マスタクロックの供給を受けた時刻設定
周期生成部２１は、マスタクロックにて内蔵のカウンタ
（図示せず）を回していて、通常はカウンタロード値レ
ジスタ２１ａが１Ｓに値するカウンタ値９９（１００カ
ウント）にセットされており、１Ｓ周期でファームウエ
ア２０Ａへの割り込み信号を時刻設定部２２に対して
出力する。

【００３６】ここで、前述したような０.３Ｓ（３００
ｍｓｅｃ）の遅れについての補正を行なう場合について
説明する。先ず、ファームウエア２０Ａにて時刻設定周
期生成部２１のカウンタロード値レジスタ２１ａの値
を、通常のカウンタロード値９９から６９に変更して、
ロードセットレジスタ２１ｂにフラグを立てることによ
り、フラグが立った時の時刻設定部動作周期の次の周期
において、カウンタのロード値を変更した値（６９）に
することで、カウンタが６９までカウントした時に時刻
設定周期設定部２１から時刻設定割り込みを出力す
る。

【００３７】図６は本発明による時刻補正の第４の説明
図である。（ａ）は通常の１Ｓ毎の時刻更新を示してお
り、（ｂ）は０.３Ｓの遅れを補正する動作を示してい
る。通常の動作の場合には、カウンタは０からカウント
を開始し、カウント値が９９になると、キャリーを出力
し、このキャリーが時刻設定周期生成部２１から出力さ
れる割り込みとなる。

【００３８】０.３Ｓの遅れを補正する場合には、ファ
ームウェア２０Ａはカウンタロード値レジスタ２１ａの
値を６９に設定する。この結果、カウンタはクロックを
７０個カウントした６９の時点（周期０.７Ｓ）でキャ
リーを出力する。このキャリーが時刻設定割り込みと
してファームウエア２０Ａに送出される。この結果、
０.３Ｓの遅れが補正されたことになる。次に、割り込
みを出力したタイミングで、カウンタロード値レジス
タ２１ａを元の値９９に戻す。これにより、以後通常の
１Ｓ刻みの動作に戻る。

【００３９】以上の方法を用いる場合、例えばｍｓｅｃ
単位の補正が９９０ｍｓｅｃの遅れだった場合は、図６
に示した方法を用いると、４Ｓを設定した１０ｍｓｅｃ
後（カウンタ０）で割り込みを出力して５Ｓを設定す
ることが必要となり、先に問題点にあげたファームウエ
ア負荷の増大となる。

【００４０】そこで、発明２の方法を採り入れること
で、ファームウエア負荷の増大を抑制することが可能と
なる。図７は本発明による時刻補正の第５の説明図であ
る。この例ではファームウエア処理とハードウェア処理
とを対比して示している。以降の〜は、図７に示す
〜と対応している。 （通常動作時） 通常はカウンタロード値レジスタに９９がセットされ
ており、それに基づきハードウェア２０Ｂは、１０ｍｓ
ｅｃカウンタで１００カウントしたキャリー信号を、時
刻設定割り込みとして出力することにより、周期１Ｓの
割り込みをファームウエア２０Ａに与えている。

【００４１】ファームウエア２０Ａ（の中の時刻設定
部２２）は、その１Ｓ周期の割り込み毎に装置時刻情報
の秒単位に＋１Ｓを行なう。 （時刻補正動作） 時刻設定割り込み周期とは非同期でファームウエア２
０Ａ（の中の比較・誤差算出部２４）は、時刻誤差を計
算する。

【００４２】の結果を時刻調整情報としてカウンタ
ロード値レジスタ２１ａにセットし、ロードセットレジ
スタ２１ｂのフラグをオンにする。 ハードウェア２０Ｂは、ロードセットレジスタ２１ｂ
のフラグがオンになっていることを検知して、その周期
の時刻設定割り込み（通常の１Ｓ周期）をマスクする。

【００４３】で時刻設定割り込みはマスクするが、
１０ｍｓｅｃカウンタには通常の９９でロードがかか
り、新たに次の周期をカウントする。この時に、カウン
タのロード値をカウンタロード値レジスタ２１ａにセッ
トされた値にする。これにより、次の時刻設定割り込み
は、補正用に意図的に調整したタイミングで発生するこ
とになる。

【００４４】ファームウエア２０Ａは、ロードセット
レジスタ２１ｂのフラグを立てた直後の時刻設定割り込
み時は誤差を除いたデフォルトで＋２Ｓを行なう。ここ
で、秒単位の誤差Ｓｏがあれば、＋２Ｓ＋Ｓｏとする。

【００４５】終了後、ファームウエア２０Ａにて時
刻補正セットレジスタを解除（クリア）する。一方、発
明３では、１Ｓ単位以下の誤差を数回の時刻設定処理周
期に分散させて補正することで、１周期当たりのファー
ムウエア２０Ａの負荷の増大を最小限にする。

【００４６】図８は本発明の時刻補正の第６の説明図で
ある。この例ではファームウエア処理とハードウェア処
理とを対比して示している。以降の〜は、図８に示
す〜と対応している。 （通常動作時） １０ｍｓｅｃでカウントするカウンタで１００カウン
トしたところで、ファームウエア２０Ａに対して時刻設
定割り込みを出力する。

【００４７】の割り込みを受けたファームウエア２０
Ａは、装置時刻情報に＋１Ｓ加算を行なう。 （時刻補正動作時）この場合には、通常動作とは非同期
でファームウエア２０Ａ（の中の比較・誤差算出部２
４）は、上位装置１０から与えられる基準時刻情報との
時刻誤差を算出する（）。そして、この結果から周期
調整情報をセットする。

【００４８】例えば、３００ｍｓｅｃの遅れがある場
合、１００ｍｓｅｃを３回に分けて補正するので、カウ
ンタロード値レジスタ２１の値を通常の９９から８９に
変更し、その変更の実行回数を３回分行なうことを示す
３を補正回数レジスタ２１ｃにセットする。そこで、ロ
ードセットレジスタ２１ｂのフラグをオンにすることに
より、０.９Ｓで１Ｓカウントアップする処理を３回行
なうことになり、３００ｍｓｅｃの時刻補正が可能とな
る。

【００４９】この場合には、複数回に分けて時刻情報の
補正を行なっているため、割り込み間隔は１Ｓに近いも
の（０.９Ｓ）になるので、ファームウエア２０Ａの負
荷が増大する問題はなくなる。

【００５０】

【発明の効果】以上説明したように、本発明によれば以
下の効果が得られる。 （１）請求項１記載の発明によれば、複雑なハードウェ
アを用いることなく、時刻情報を正確に補正することが
できる。

【００５１】（２）請求項２記載の発明によれば、時刻
補正直後の装置時刻情報の更新を回避することで、瞬間
的な時刻設定部動作負荷の増大を回避することができ
る。 （３）請求項３記載の発明によれば、装置時刻情報の更
新周期を複数回に分散して微調整することで、瞬間的な
時刻設定部動作負荷の増大を回避することができる。

【００５２】（４）請求項４記載の発明によれば、複雑
なハードウェアを用いることなく、時刻情報を正確に補
正することができる。このように、本発明によれば、時
刻情報を正確に補正することができる時刻補正方法及び
時刻補正装置を提供することができる。

【００５３】（５）請求項５記載の発明によれば、複雑
なハードウェアを用いることなく、時刻情報を正確に補
正することができる。このように、本発明によれば、時
刻情報を正確に補正することができる時刻補正方法及び
時刻補正装置を提供することができる。

【図面の簡単な説明】

【図１】本発明方法の原理を示すフローチャートであ
る。

【図２】本発明による時刻補正の第１の説明図である。

【図３】本発明による時刻補正の第２の説明図である。

【図４】本発明の時刻補正の第３の説明図である。

【図５】本発明の一実施の形態例を示すブロック図であ
る。

【図６】本発明による時刻補正の第４の説明図である。

【図７】本発明による時刻補正の第５の説明図である。

【図８】本発明の時刻補正の第６の説明図である。

【図９】時刻補正装置の従来例を示すブロック図であ
る。

【図１０】従来の時刻補正の説明図である。

【図１１】従来の時刻補正の他の説明図である。

【符号の説明】

１０ ＮＴＰサーバ（上位装置） ２０ 下位装置 ２０Ａ ファームウエア ２０Ｂ ハードウェア ２１ 時刻設定周期生成部 ２１ａ カウンタロード値レジスタ ２１ｂ ロードセットレジスタ ２１ｃ 補正回数レジスタ ２２ 時刻設定部 ２３ 時刻部 ２４ 比較・誤差算出部

フロントページの続き (72)発明者 照井 雄一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 野村 祐司 福岡県福岡市博多区博多駅前三丁目22番８ 号 富士通九州ディジタル・テクノロジ株 式会社内 (72)発明者 橋爪 巌 福岡県福岡市博多区博多駅前三丁目22番８ 号 富士通九州ディジタル・テクノロジ株 式会社内 (72)発明者 阿部 雅洋 福岡県福岡市博多区博多駅前三丁目22番８ 号 富士通九州ディジタル・テクノロジ株 式会社内 Ｆターム(参考） 2F002 AA04 AD01 AD03 AF01 DA00 FA16

Claims (5)

【特許請求の範囲】
1. 【請求項１】 所定周期にて更新する装置時刻情報を用
   いて動作する装置における時刻の補正方法において、 上位装置より基準時刻情報を取得し（ステップ１）、 前記基準時刻情報を用いて装置時刻情報のずれを補正す
   る際に、前記装置時刻情報の更新周期を調整する（ステ
   ップ２）ことを特徴とする時刻補正方法。
2. 【請求項２】 前記時刻補正を行なう際に、時刻補正直
   後の装置時刻情報の更新を回避し、次装置時刻情報の更
   新周期にて、併せて装置時刻情報の更新を行なうことを
   特徴とする請求項１記載の時刻補正方法。
3. 【請求項３】 前記時刻補正を行なう際に、時刻補正情
   報による装置時刻情報の更新周期を複数回に分散して微
   調整することを特徴とする請求項１記載の時刻補正方
   法。
4. 【請求項４】 マスタクロックを分周して時刻設定周期
   を生成する時刻設定周期生成部と、 該時刻設定周期生成部の出力と時刻誤差情報を受けて時
   刻設定を行なうと共に前記時刻設定周期生成部に周期調
   整情報を与える時刻設定部と、 該時刻設定部の出力である新装置時刻情報を受けて時刻
   を生成する時刻部と、 該時刻部の出力である装置時刻情報と外部から与えられ
   る基準時刻情報とを受けて双方の時刻情報を比較して誤
   差を算出し、前記時刻設定部に前記時刻誤差情報を与え
   る比較・誤差算出部と、により構成される時刻補正装
   置。
5. 【請求項５】 所定周期にて更新する装置時刻情報を用
   いて動作する装置における時刻の補正装置において、 上位装置より基準時刻情報を取得する手段と、 前記基準時刻情報を用いて装置時刻情報のずれを補正す
   る際に、前記装置時刻情報の更新周期を調整する手段
   と、を備えたことを特徴とする時刻補正装置。