JP2003194858A - 電圧変動検出回路 - Google Patents
電圧変動検出回路Info
- Publication number
- JP2003194858A JP2003194858A JP2001399134A JP2001399134A JP2003194858A JP 2003194858 A JP2003194858 A JP 2003194858A JP 2001399134 A JP2001399134 A JP 2001399134A JP 2001399134 A JP2001399134 A JP 2001399134A JP 2003194858 A JP2003194858 A JP 2003194858A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- flip
- voltage fluctuation
- flop
- flops
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 半導体ＩＣ内部における電圧変動の異常発生
の有無を検出できるだけでなく、その電圧レベルがどの
程度変動しているかを短時間の内に精度良く検出するこ
とができる電圧変動検出回路を提供する。 【解決手段】 複数のＲＳフリップフロップＦＦ１１，
ＦＦ１２，ＦＦ１３を備え、これらの各ＲＳフリップフ
ロップＦＦ１１，ＦＦ１２，ＦＦ１３は、出力レベルを
反転させるトリガ入力に対するしきい値電圧ＶＴＨ１
１，ＶＴＨ１２，ＶＴＨ１３が互いに異なるように設定
されており、かつ、各ＲＳフリップフロップＦＦ１１，
ＦＦ１２，ＦＦ１３のセット端子Ｓが電圧変動の検出対
象となる電源ライン２に対して並列に接続され、また、
各出力端子Ｑが外部取出用の外部モニタピンＯＵＴ１
１，ＯＵＴ１２，ＯＵＴ１３に接続されている。
の有無を検出できるだけでなく、その電圧レベルがどの
程度変動しているかを短時間の内に精度良く検出するこ
とができる電圧変動検出回路を提供する。 【解決手段】 複数のＲＳフリップフロップＦＦ１１，
ＦＦ１２，ＦＦ１３を備え、これらの各ＲＳフリップフ
ロップＦＦ１１，ＦＦ１２，ＦＦ１３は、出力レベルを
反転させるトリガ入力に対するしきい値電圧ＶＴＨ１
１，ＶＴＨ１２，ＶＴＨ１３が互いに異なるように設定
されており、かつ、各ＲＳフリップフロップＦＦ１１，
ＦＦ１２，ＦＦ１３のセット端子Ｓが電圧変動の検出対
象となる電源ライン２に対して並列に接続され、また、
各出力端子Ｑが外部取出用の外部モニタピンＯＵＴ１
１，ＯＵＴ１２，ＯＵＴ１３に接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は電圧変動検出回路に
係り、特に、半導体ＩＣの内部で発生した電圧変動を検
出するための電圧変動検出回路に関する。
係り、特に、半導体ＩＣの内部で発生した電圧変動を検
出するための電圧変動検出回路に関する。
【０００２】
【従来の技術】一般に、半導体ＩＣにおいては、これを
構成する回路素子や配線の一部の故障、回路素子の特性
のばらつき、あるいは回路動作条件等によって電圧が変
動し、その結果、半導体ＩＣ全体の機能が影響を受ける
場合がある。
構成する回路素子や配線の一部の故障、回路素子の特性
のばらつき、あるいは回路動作条件等によって電圧が変
動し、その結果、半導体ＩＣ全体の機能が影響を受ける
場合がある。
【０００３】たとえば、回路動作条件によっては多数の
論理回路が同時に動作して電源電圧が低下したり、配線
の途中がショートしてＧＮＤ（グランド）電圧が高くな
るといったことが起こった場合、半導体ＩＣを構成する
各回路素子が正常に動作しなくなる。したがって、この
ように半導体ＩＣが正常に動作しない場合には、半導体
ＩＣの内部で電圧変動の異常が発生しているか否かを調
べることが必要となる。
論理回路が同時に動作して電源電圧が低下したり、配線
の途中がショートしてＧＮＤ（グランド）電圧が高くな
るといったことが起こった場合、半導体ＩＣを構成する
各回路素子が正常に動作しなくなる。したがって、この
ように半導体ＩＣが正常に動作しない場合には、半導体
ＩＣの内部で電圧変動の異常が発生しているか否かを調
べることが必要となる。
【０００４】そこで、従来技術では、半導体ＩＣ内部の
電圧変動の異常の有無を調べる必要がある場合には、半
導体ＩＣのパッケージを開封した後、直接に各配線の電
圧をオシロスコープ等を用いて測定することが行われて
いる。
電圧変動の異常の有無を調べる必要がある場合には、半
導体ＩＣのパッケージを開封した後、直接に各配線の電
圧をオシロスコープ等を用いて測定することが行われて
いる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うに半導体ＩＣのパッケージを開封して、直接に各配線
の電圧をオシロスコープ等を用いて測定する場合には、
測定に時間がかかるだけでなく、測定結果に誤差が含ま
れ易く、電圧変動量を精度良く把握することが難しい。
うに半導体ＩＣのパッケージを開封して、直接に各配線
の電圧をオシロスコープ等を用いて測定する場合には、
測定に時間がかかるだけでなく、測定結果に誤差が含ま
れ易く、電圧変動量を精度良く把握することが難しい。
【０００６】本発明は、上記の課題を解決するためにな
されたもので、半導体ＩＣ内部における電圧変動の異常
発生の有無を検出できるのみならず、その電圧レベルが
どの程度変動しているかを短時間の内に精度良く検出す
ることができる半導体ＩＣの電圧変動検出回路を提供す
ることを目的とする。
されたもので、半導体ＩＣ内部における電圧変動の異常
発生の有無を検出できるのみならず、その電圧レベルが
どの程度変動しているかを短時間の内に精度良く検出す
ることができる半導体ＩＣの電圧変動検出回路を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記の目的を
達成するために、次のようにしている。すなわち、請求
項１記載の発明に係る電圧変動検出回路は、レベルトリ
ガ型の複数のラッチ回路を備え、これらの各ラッチ回路
は、出力レベルを反転させるトリガ入力に対するしきい
値電圧が互いに異なるように設定されており、かつ、こ
れらのラッチ回路の各トリガ入力端子が電圧変動の検出
対象となる電源ラインあるいはグランドラインに対して
並列に接続され、また、各出力端子が外部取出用の外部
モニタピンに接続されていることを特徴としている。
達成するために、次のようにしている。すなわち、請求
項１記載の発明に係る電圧変動検出回路は、レベルトリ
ガ型の複数のラッチ回路を備え、これらの各ラッチ回路
は、出力レベルを反転させるトリガ入力に対するしきい
値電圧が互いに異なるように設定されており、かつ、こ
れらのラッチ回路の各トリガ入力端子が電圧変動の検出
対象となる電源ラインあるいはグランドラインに対して
並列に接続され、また、各出力端子が外部取出用の外部
モニタピンに接続されていることを特徴としている。
【０００８】請求項２記載の発明に係る電圧変動検出回
路は、請求項１記載の発明の構成において、前記ラッチ
回路は、電源ラインの電圧降下に応じてセットされるＮ
ＡＮＤタイプのＲＳフリップフロップからなることを特
徴としている。
路は、請求項１記載の発明の構成において、前記ラッチ
回路は、電源ラインの電圧降下に応じてセットされるＮ
ＡＮＤタイプのＲＳフリップフロップからなることを特
徴としている。
【０００９】請求項３記載の発明に係る電圧変動検出回
路は、請求項１記載の発明の構成において、前記ラッチ
回路は、グランドラインの電圧上昇に応じてセットされ
るＮＯＲタイプのＲＳフリップフロップからなることを
特徴としている。
路は、請求項１記載の発明の構成において、前記ラッチ
回路は、グランドラインの電圧上昇に応じてセットされ
るＮＯＲタイプのＲＳフリップフロップからなることを
特徴としている。
【００１０】
【発明の実施の形態】実施の形態１．図１は本発明の実
施の形態に係る電圧変動検出回路の構成を示すブロック
図である。
施の形態に係る電圧変動検出回路の構成を示すブロック
図である。
【００１１】この実施の形態１における電圧変動検出回
路１１は、半導体ＩＣと同じ基板上に予め形成されてお
り、ここではレベルトリガ型のラッチ回路として３個の
ＲＳフリップフロップＦＦ１１，ＦＦ１２，ＦＦ１３を
備えている。
路１１は、半導体ＩＣと同じ基板上に予め形成されてお
り、ここではレベルトリガ型のラッチ回路として３個の
ＲＳフリップフロップＦＦ１１，ＦＦ１２，ＦＦ１３を
備えている。
【００１２】各ＲＳフリップフロップＦＦ１１，ＦＦ１
２，ＦＦ１３は、電源ライン２の電圧降下に応じてセッ
トされるＮＡＮＤタイプのものであって、しかも、出力
レベルを反転させるトリガ入力に対するしきい値電圧が
互いに異なるように設定されている。
２，ＦＦ１３は、電源ライン２の電圧降下に応じてセッ
トされるＮＡＮＤタイプのものであって、しかも、出力
レベルを反転させるトリガ入力に対するしきい値電圧が
互いに異なるように設定されている。
【００１３】すなわち、１段目のＲＳフリップフロップ
ＦＦ１１のしきい値電圧をＶＴＨ１１、２段目のＲＳフ
リップフロップＦＦ１２のしきい値電圧をＶＴＨ１２、
３段目のＲＳフリップフロップＦＦ１３のしきい値電圧
をＶＴＨ１３としたとき、たとえば、ＶＴＨ１１＞ＶＴ
Ｈ１２＞ＶＴＨ１３となるように設定されている。な
お、当然のことながら、各々のしきい値電圧ＶＴＨ１
１，ＶＴＨ１２，ＶＴＨ１３は、電源ラインの電源電圧
が正常なときの値よりも小さくなるように設定されてい
る。
ＦＦ１１のしきい値電圧をＶＴＨ１１、２段目のＲＳフ
リップフロップＦＦ１２のしきい値電圧をＶＴＨ１２、
３段目のＲＳフリップフロップＦＦ１３のしきい値電圧
をＶＴＨ１３としたとき、たとえば、ＶＴＨ１１＞ＶＴ
Ｈ１２＞ＶＴＨ１３となるように設定されている。な
お、当然のことながら、各々のしきい値電圧ＶＴＨ１
１，ＶＴＨ１２，ＶＴＨ１３は、電源ラインの電源電圧
が正常なときの値よりも小さくなるように設定されてい
る。
【００１４】そして、これらの各ＲＳフリップフロップ
ＦＦ１１，ＦＦ１２，ＦＦ１３は、各セット端子Ｓが電
圧変動の検出対象となる電源ライン２に対して並列に接
続され、また、各出力端子Ｑが外部取出用の外部モニタ
ピンＯＵＴ１１，ＯＵＴ１２，ＯＵＴ１３にそれぞれ個
別に接続され、さらに、各リセット端子Ｒがシステムリ
セットライン４に共通に接続されている。また、半導体
ＩＣ内部の電圧変動の異常の有無を調べる際には、外部
モニタピンＯＵＴ１１〜ＯＵＴ１３に図示しないテスタ
等が接続される。
ＦＦ１１，ＦＦ１２，ＦＦ１３は、各セット端子Ｓが電
圧変動の検出対象となる電源ライン２に対して並列に接
続され、また、各出力端子Ｑが外部取出用の外部モニタ
ピンＯＵＴ１１，ＯＵＴ１２，ＯＵＴ１３にそれぞれ個
別に接続され、さらに、各リセット端子Ｒがシステムリ
セットライン４に共通に接続されている。また、半導体
ＩＣ内部の電圧変動の異常の有無を調べる際には、外部
モニタピンＯＵＴ１１〜ＯＵＴ１３に図示しないテスタ
等が接続される。
【００１５】次に、上記構成を有する電圧変動検出回路
１１の動作について説明する。
１１の動作について説明する。
【００１６】（１） 電源ラインの電源電圧が正常で何
ら電圧変動が起こらない場合 まず、システム動作前に各ＲＳフリップフロップＦＦ１
１，ＦＦ１２，ＦＦ１３のリセット端子Ｓにシステムリ
セットライン４を介してリセット信号を印加して、各Ｒ
ＳフリップフロップＦＦ１１，ＦＦ１２，ＦＦ１３をリ
セットしておく。
ら電圧変動が起こらない場合 まず、システム動作前に各ＲＳフリップフロップＦＦ１
１，ＦＦ１２，ＦＦ１３のリセット端子Ｓにシステムリ
セットライン４を介してリセット信号を印加して、各Ｒ
ＳフリップフロップＦＦ１１，ＦＦ１２，ＦＦ１３をリ
セットしておく。
【００１７】その後、システム動作時に電源ライン２の
電源電圧が正常で電圧変動が発生しなければ、各ＲＳフ
リップフロップＦＦ１１，ＦＦ１２，ＦＦ１３のセット
端子Ｓに加わる電源電圧は、各ＲＳフリップフロップＦ
Ｆ１１，ＦＦ１２，ＦＦ１３のいずれのしきい値電圧Ｖ
ＴＨ１１，ＶＴＨ１２，ＶＴＨ１３よりも大きいので、
各ＲＳフリップフロップＦＦ１１，ＦＦ１２，ＦＦ１３
はいずれもセットされない。したがって、各出力端子Ｑ
の出力信号値は変化せずに全てローレベルに保たれる。
その結果、外部モニタピンＯＵＴ１１〜１３の値も変化
しない。
電源電圧が正常で電圧変動が発生しなければ、各ＲＳフ
リップフロップＦＦ１１，ＦＦ１２，ＦＦ１３のセット
端子Ｓに加わる電源電圧は、各ＲＳフリップフロップＦ
Ｆ１１，ＦＦ１２，ＦＦ１３のいずれのしきい値電圧Ｖ
ＴＨ１１，ＶＴＨ１２，ＶＴＨ１３よりも大きいので、
各ＲＳフリップフロップＦＦ１１，ＦＦ１２，ＦＦ１３
はいずれもセットされない。したがって、各出力端子Ｑ
の出力信号値は変化せずに全てローレベルに保たれる。
その結果、外部モニタピンＯＵＴ１１〜１３の値も変化
しない。
【００１８】（２） 電源ラインの電源電圧が降下した
場合 まず、システム動作前に各ＲＳフリップフロップＦＦ１
１，ＦＦ１２，ＦＦ１３の各リセット端子Ｓにリセット
信号を印加して、各ＲＳフリップフロップＦＦ１１，Ｆ
Ｆ１２，ＦＦ１３をリセットしておく。
場合 まず、システム動作前に各ＲＳフリップフロップＦＦ１
１，ＦＦ１２，ＦＦ１３の各リセット端子Ｓにリセット
信号を印加して、各ＲＳフリップフロップＦＦ１１，Ｆ
Ｆ１２，ＦＦ１３をリセットしておく。
【００１９】その後、システム動作時に電源ライン２の
電源電圧が、たとえば図２に示すように降下した場合、
その電源電圧の値は、１段目と２段目の各ＲＳフリップ
フロップＦＦ１１，ＦＦ１２のしきい値電圧ＶＴＨ１
１，ＶＴＨ１２よりも小さく、また、３段目のＲＳフリ
ップフロップＦＦ１３のしきい値電圧ＶＴＨ１３よりも
大きいので、１段目と２段目の各ＲＳフリップフロップ
ＦＦ１１，ＦＦ１２はセットされるが、３段目のＲＳフ
リップフロップＦＦ１３はセットされない。
電源電圧が、たとえば図２に示すように降下した場合、
その電源電圧の値は、１段目と２段目の各ＲＳフリップ
フロップＦＦ１１，ＦＦ１２のしきい値電圧ＶＴＨ１
１，ＶＴＨ１２よりも小さく、また、３段目のＲＳフリ
ップフロップＦＦ１３のしきい値電圧ＶＴＨ１３よりも
大きいので、１段目と２段目の各ＲＳフリップフロップ
ＦＦ１１，ＦＦ１２はセットされるが、３段目のＲＳフ
リップフロップＦＦ１３はセットされない。
【００２０】したがって、１段目と２段目の各ＲＳフリ
ップフロップＦＦ１１，ＦＦ１２の出力端子Ｑの出力信
号値は共にハイレベルに反転される一方、３段目のＲＳ
フリップフロップＦＦ１３の出力端子Ｑの出力信号値は
変化せずローレベルに保たれる。その結果、３段目の外
部モニタピンＯＵＴ１３の出力は初期状態から変化がな
いが、１段目と２段目の外部モニタピンＯＵＴ１１，１
２からは初期状態から反転した値が出力される。このた
め、外部モニタピンＯＵＴ１〜３に予め図示しないテス
タを接続しておくことで、実際の半導体ＩＣの電源ライ
ン２において、その電源電圧のレベルがどの程度変動し
たかを検出することができる。
ップフロップＦＦ１１，ＦＦ１２の出力端子Ｑの出力信
号値は共にハイレベルに反転される一方、３段目のＲＳ
フリップフロップＦＦ１３の出力端子Ｑの出力信号値は
変化せずローレベルに保たれる。その結果、３段目の外
部モニタピンＯＵＴ１３の出力は初期状態から変化がな
いが、１段目と２段目の外部モニタピンＯＵＴ１１，１
２からは初期状態から反転した値が出力される。このた
め、外部モニタピンＯＵＴ１〜３に予め図示しないテス
タを接続しておくことで、実際の半導体ＩＣの電源ライ
ン２において、その電源電圧のレベルがどの程度変動し
たかを検出することができる。
【００２１】このように、この実施の形態１では、電圧
変動検出回路１１によって、電源ライン２における電源
電圧の変動の異常の有無を検出できるだけでなく、その
電源電圧のレベルがどの程度変動しているかについても
簡単な構成でもって精度良く検出することができる。
変動検出回路１１によって、電源ライン２における電源
電圧の変動の異常の有無を検出できるだけでなく、その
電源電圧のレベルがどの程度変動しているかについても
簡単な構成でもって精度良く検出することができる。
【００２２】実施の形態２.図３は本発明の実施の形態
２に係る電圧変動検出回路の構成を示すブロック図であ
る。
２に係る電圧変動検出回路の構成を示すブロック図であ
る。
【００２３】この実施の形態２における電圧変動検出回
路２１は、半導体ＩＣと同じ基板上に予め形成されてお
り、ここではレベルトリガ型のラッチ回路として３個の
ＲＳフリップフロップＦＦ２１，ＦＦ２２，ＦＦ２３を
備えている。
路２１は、半導体ＩＣと同じ基板上に予め形成されてお
り、ここではレベルトリガ型のラッチ回路として３個の
ＲＳフリップフロップＦＦ２１，ＦＦ２２，ＦＦ２３を
備えている。
【００２４】各ＲＳフリップフロップＦＦ２１，ＦＦ２
２，ＦＦ２３は、グランドライン３の電圧上昇に応じて
セットされるＮＯＲタイプものであって、しかも、出力
レベルを反転させるトリガ入力に対するしきい値電圧が
互いに異なるように設定されている。
２，ＦＦ２３は、グランドライン３の電圧上昇に応じて
セットされるＮＯＲタイプものであって、しかも、出力
レベルを反転させるトリガ入力に対するしきい値電圧が
互いに異なるように設定されている。
【００２５】すなわち、１段目のＲＳフリップフロップ
ＦＦ２１のしきい値電圧をＶＴＨ２１、２段目のＲＳフ
リップフロップＦＦ２２のしきい値電圧はＶＴＨ２２、
３段目のＲＳフリップフロップＦＦ２３のしきい値電圧
をＶＴＨ２３としたとき、たとえば、ＶＴＨ２１＞ＶＴ
Ｈ２２＞ＶＴＨ２３となるように設定されている。な
お、当然のことながら、各々のしきい値電圧ＶＴＨ２
１，ＶＴＨ２２，ＶＴＨ２３は、グランドラインの電圧
が正常なときの値よりも大きくなるように設定されてい
る。
ＦＦ２１のしきい値電圧をＶＴＨ２１、２段目のＲＳフ
リップフロップＦＦ２２のしきい値電圧はＶＴＨ２２、
３段目のＲＳフリップフロップＦＦ２３のしきい値電圧
をＶＴＨ２３としたとき、たとえば、ＶＴＨ２１＞ＶＴ
Ｈ２２＞ＶＴＨ２３となるように設定されている。な
お、当然のことながら、各々のしきい値電圧ＶＴＨ２
１，ＶＴＨ２２，ＶＴＨ２３は、グランドラインの電圧
が正常なときの値よりも大きくなるように設定されてい
る。
【００２６】そして、これらの各ＲＳフリップフロップ
ＦＦ２１，ＦＦ２２，ＦＦ２３は、各セット端子Ｓが電
圧変動の検出対象となるグランドライン３に対して並列
に接続され、また、出力端子Ｑが外部取出用の外部モニ
タピンＯＵＴ２１，ＯＵＴ２２，ＯＵＴ２３にそれぞれ
個別に接続され、さらに、リセット端子Ｒがシステムリ
セットライン４に共通に接続されている。また、半導体
ＩＣ内部の電圧変動の異常の有無を調べる際、外部モニ
タピンＯＵＴ２１〜ＯＵＴ２３には、図示しないテスタ
等が接続される。
ＦＦ２１，ＦＦ２２，ＦＦ２３は、各セット端子Ｓが電
圧変動の検出対象となるグランドライン３に対して並列
に接続され、また、出力端子Ｑが外部取出用の外部モニ
タピンＯＵＴ２１，ＯＵＴ２２，ＯＵＴ２３にそれぞれ
個別に接続され、さらに、リセット端子Ｒがシステムリ
セットライン４に共通に接続されている。また、半導体
ＩＣ内部の電圧変動の異常の有無を調べる際、外部モニ
タピンＯＵＴ２１〜ＯＵＴ２３には、図示しないテスタ
等が接続される。
【００２７】次に、上記構成を有する電圧変動検出回路
２１の動作について説明する。
２１の動作について説明する。
【００２８】（１） グランドラインの電圧が正常で何
ら電圧変動が起こらない場合 まず、システム動作前に各ＲＳフリップフロップＦＦ２
１，ＦＦ２２，ＦＦ２３のリセット端子Ｓにシステムリ
セットライン４を介してリセット信号を印加して、各Ｒ
ＳフリップフロップＦＦ２１，ＦＦ２２，ＦＦ２３をリ
セットしておく。
ら電圧変動が起こらない場合 まず、システム動作前に各ＲＳフリップフロップＦＦ２
１，ＦＦ２２，ＦＦ２３のリセット端子Ｓにシステムリ
セットライン４を介してリセット信号を印加して、各Ｒ
ＳフリップフロップＦＦ２１，ＦＦ２２，ＦＦ２３をリ
セットしておく。
【００２９】その後、システム動作時にグランドライン
の電圧が正常で電圧変動が発生しなければ、各ＲＳフリ
ップフロップＦＦ２１，ＦＦ２２，ＦＦ２３のセット端
子Ｓに加わるグランド電圧は、各ＲＳフリップフロップ
ＦＦ２１，ＦＦ２２，ＦＦ２３のいずれのしきい値電圧
ＶＴＨ１，ＶＴＨ２，ＶＴＨ３よりも小さいので、各々
のＲＳフリップフロップＦＦ１，ＦＦ２，ＦＦ３はいず
れもセットされない。したがって、出力端子Ｑの出力信
号値は変化せず全てローレベルに保たれる。その結果、
外部モニタピンＯＵＴ２１〜ＯＵＴ２３の値も変化しな
い。
の電圧が正常で電圧変動が発生しなければ、各ＲＳフリ
ップフロップＦＦ２１，ＦＦ２２，ＦＦ２３のセット端
子Ｓに加わるグランド電圧は、各ＲＳフリップフロップ
ＦＦ２１，ＦＦ２２，ＦＦ２３のいずれのしきい値電圧
ＶＴＨ１，ＶＴＨ２，ＶＴＨ３よりも小さいので、各々
のＲＳフリップフロップＦＦ１，ＦＦ２，ＦＦ３はいず
れもセットされない。したがって、出力端子Ｑの出力信
号値は変化せず全てローレベルに保たれる。その結果、
外部モニタピンＯＵＴ２１〜ＯＵＴ２３の値も変化しな
い。
【００３０】（２） グランドラインの電圧が上昇した
場合 まず、システム動作前に各ＲＳフリップフロップＦＦ２
１，ＦＦ２２，ＦＦ２３の各リセット端子Ｓにリセット
信号を印加して、各ＲＳフリップフロップＦＦ２１，Ｆ
Ｆ２２，ＦＦ２３をリセットしておく。
場合 まず、システム動作前に各ＲＳフリップフロップＦＦ２
１，ＦＦ２２，ＦＦ２３の各リセット端子Ｓにリセット
信号を印加して、各ＲＳフリップフロップＦＦ２１，Ｆ
Ｆ２２，ＦＦ２３をリセットしておく。
【００３１】その後、システム動作時にグランドライン
３の電圧がたとえば図４に示すように上昇した場合、そ
のグランド電圧の値は、２段目と３段目の各ＲＳフリッ
プフロップＦＦ２２，ＦＦ２３のしきい値電圧ＶＴＨ２
２，ＶＴＨ２３よりも大きく、また、１段目のＲＳフリ
ップフロップＦＦ２１のしきい値電圧ＶＴＨ２１よりも
小さいので、２段目と３段目の各ＲＳフリップフロップ
ＦＦ２２，ＦＦ２３はセットされるが、１段目のＲＳフ
リップフロップＦＦ２１はセットされない。
３の電圧がたとえば図４に示すように上昇した場合、そ
のグランド電圧の値は、２段目と３段目の各ＲＳフリッ
プフロップＦＦ２２，ＦＦ２３のしきい値電圧ＶＴＨ２
２，ＶＴＨ２３よりも大きく、また、１段目のＲＳフリ
ップフロップＦＦ２１のしきい値電圧ＶＴＨ２１よりも
小さいので、２段目と３段目の各ＲＳフリップフロップ
ＦＦ２２，ＦＦ２３はセットされるが、１段目のＲＳフ
リップフロップＦＦ２１はセットされない。
【００３２】したがって、２段目と３段目の各ＲＳフリ
ップフロップＦＦ２２，ＦＦ２３の出力端子Ｑの出力信
号値は共にハイレベルに反転される一方、１段目のＲＳ
フリップフロップＦＦ２１の出力端子Ｑの出力信号値は
変化せずローレベルに保たれる。その結果、１段目の外
部モニタピンＯＵＴ２１の出力には初期状態から変化が
ないが、２段目と３段目の外部モニタピンＯＵＴ２２，
ＯＵＴ２３からは初期状態から反転した値が出力され
る。このため、各外部モニタピンＯＵＴ２１〜ＯＵＴ２
３に予め図示しないテスタを接続しておくことで、実際
の半導体ＩＣのグランドライン３において、そのグラン
ド電圧レベルがどの程度変動したかを検出することがで
きる。
ップフロップＦＦ２２，ＦＦ２３の出力端子Ｑの出力信
号値は共にハイレベルに反転される一方、１段目のＲＳ
フリップフロップＦＦ２１の出力端子Ｑの出力信号値は
変化せずローレベルに保たれる。その結果、１段目の外
部モニタピンＯＵＴ２１の出力には初期状態から変化が
ないが、２段目と３段目の外部モニタピンＯＵＴ２２，
ＯＵＴ２３からは初期状態から反転した値が出力され
る。このため、各外部モニタピンＯＵＴ２１〜ＯＵＴ２
３に予め図示しないテスタを接続しておくことで、実際
の半導体ＩＣのグランドライン３において、そのグラン
ド電圧レベルがどの程度変動したかを検出することがで
きる。
【００３３】このように、この実施の形態２では、電圧
変動検出回路２１によって、グランドライン３における
電圧変動の異常の有無を検出できるだけでなく、そのグ
ランド電圧のレベルがどの程度変動しているかについて
も簡単な構成でもって精度良く検出することができる。
変動検出回路２１によって、グランドライン３における
電圧変動の異常の有無を検出できるだけでなく、そのグ
ランド電圧のレベルがどの程度変動しているかについて
も簡単な構成でもって精度良く検出することができる。
【００３４】なお、本発明は、上記の実施の形態１，２
で説明した構成のものに限定されるものではなく、本発
明の趣旨を逸脱しない範囲で適宜に変更して実施するこ
とができる。
で説明した構成のものに限定されるものではなく、本発
明の趣旨を逸脱しない範囲で適宜に変更して実施するこ
とができる。
【００３５】たとえば、上記の実施の形態１，２では、
３個のＲＳフリップフロップ１１〜１３，２１〜２３を
設けているが、２個でもよく、さらには必要に応じて４
個以上設けることができる。フリップフロップの段数が
多くなれば、電圧変動レベルをより一層細かく検出する
ことができる。また、実施の形態１，２では、ＲＳフリ
ップフロップを使用しているが、ＪＫフリップフロップ
をセット／リセット型として流用することもできる。
３個のＲＳフリップフロップ１１〜１３，２１〜２３を
設けているが、２個でもよく、さらには必要に応じて４
個以上設けることができる。フリップフロップの段数が
多くなれば、電圧変動レベルをより一層細かく検出する
ことができる。また、実施の形態１，２では、ＲＳフリ
ップフロップを使用しているが、ＪＫフリップフロップ
をセット／リセット型として流用することもできる。
【００３６】
【発明の効果】本発明によれば、次の効果を奏する。
【００３７】（１） 請求項１記載の発明に係る電圧変
動検出回路は、半導体ＩＣ内部の電圧変動の異常発生の
有無を短時間で検出できるだけでなく、その電圧変動レ
ベルについても短時間の内に精度良く検出することがで
きる。
動検出回路は、半導体ＩＣ内部の電圧変動の異常発生の
有無を短時間で検出できるだけでなく、その電圧変動レ
ベルについても短時間の内に精度良く検出することがで
きる。
【００３８】また、特に、本発明の電圧変動検出回路を
半導体ＩＣの基板上に多数分散して配置しておけば、基
板上の配線の電圧変動箇所を簡単に特定することができ
るため、電圧変動不良を一層容易に解析できるようにな
る。
半導体ＩＣの基板上に多数分散して配置しておけば、基
板上の配線の電圧変動箇所を簡単に特定することができ
るため、電圧変動不良を一層容易に解析できるようにな
る。
【００３９】（２） 請求項２記載の発明に係る電圧変
動検出回路は、請求項１記載の発明の効果に加えて、特
に、電源ラインにおける電圧変動を簡単な構成でもって
精度良く検出することができる。
動検出回路は、請求項１記載の発明の効果に加えて、特
に、電源ラインにおける電圧変動を簡単な構成でもって
精度良く検出することができる。
【００４０】（３） 請求項３記載の発明に係る電圧変
動検出回路は、請求項１記載の発明の効果に加えて、特
に、グランドラインにおける電圧変動を簡単な構成でも
って精度良く検出することができる。
動検出回路は、請求項１記載の発明の効果に加えて、特
に、グランドラインにおける電圧変動を簡単な構成でも
って精度良く検出することができる。
【図１】 本発明の実施の形態１に係る電圧変動検出回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２】 電源ラインにおいて電源電圧が降下した状態
を示す波形図である。
を示す波形図である。
【図３】 本発明の実施の形態２に係る電圧変動検出回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図４】 グランドラインにおいてグランド電圧が上昇
した状態を示す波形図である。
した状態を示す波形図である。
１１，２１ 電圧変動検出回路、２ 電源ライン、３
グランドライン、ＦＦ１１，ＦＦ１２，ＦＦ１３，ＦＦ
２１，ＦＦ２２，ＦＦ２３ ＲＳフリップフロップ（ラ
ッチ回路）、Ｓ セット端子、Ｑ 出力端子、ＯＵＴ１
１，ＯＵＴ１２，ＯＵＴ１３，ＯＵＴ２１，ＯＵＴ２
２，ＯＵＴ２３ 外部モニタピン。
グランドライン、ＦＦ１１，ＦＦ１２，ＦＦ１３，ＦＦ
２１，ＦＦ２２，ＦＦ２３ ＲＳフリップフロップ（ラ
ッチ回路）、Ｓ セット端子、Ｑ 出力端子、ＯＵＴ１
１，ＯＵＴ１２，ＯＵＴ１３，ＯＵＴ２１，ＯＵＴ２
２，ＯＵＴ２３ 外部モニタピン。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 井田 與史郎
兵庫県伊丹市中央三丁目１番17号 三菱電
機システムエル・エス・アイ・デザイン株
式会社内
Ｆターム(参考） 2G035 AA09 AB02 AC01 AC18 AD25
AD56
Claims (3)
- 【請求項１】 レベルトリガ型の複数のラッチ回路を備
え、これらの各ラッチ回路は、出力レベルを反転させる
トリガ入力に対するしきい値電圧が互いに異なるように
設定されており、かつ、これらのラッチ回路の各トリガ
入力端子が電圧変動の検出対象となる電源ラインあるい
はグランドラインに対して並列に接続され、また、各出
力端子が外部取出用の外部モニタピンに接続されている
ことを特徴とする電圧変動検出回路。 - 【請求項２】 前記ラッチ回路は、電源ラインの電圧降
下に応じてセットされるＮＡＮＤタイプのＲＳフリップ
フロップからなることを特徴とする請求項１記載の電圧
変動検出回路。 - 【請求項３】 前記ラッチ回路は、グランドラインの電
圧上昇に応じてセットされるＮＯＲタイプのＲＳフリッ
プフロップからなることを特徴とする請求項１記載の電
圧変動検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001399134A JP2003194858A (ja) | 2001-12-28 | 2001-12-28 | 電圧変動検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001399134A JP2003194858A (ja) | 2001-12-28 | 2001-12-28 | 電圧変動検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003194858A true JP2003194858A (ja) | 2003-07-09 |
Family
ID=27604290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001399134A Pending JP2003194858A (ja) | 2001-12-28 | 2001-12-28 | 電圧変動検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003194858A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9344073B2 (en) | 2013-12-16 | 2016-05-17 | Fujitsu Limited | Semiconductor device |
-
2001
- 2001-12-28 JP JP2001399134A patent/JP2003194858A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9344073B2 (en) | 2013-12-16 | 2016-05-17 | Fujitsu Limited | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6215324B1 (en) | Dynamic burn-in test equipment | |
| Li et al. | Chapter 1: introduction | |
| CN109541431B (zh) | 用于生产测试和调试的集成电路的电压水平监测 | |
| JP2007067340A (ja) | 半導体集積回路装置およびそのテスト方法 | |
| Steininger | Testing and built-in self-test–A survey | |
| US6031386A (en) | Apparatus and method for defect testing of integrated circuits | |
| JP2001091568A (ja) | 半導体集積回路の試験装置及び試験方法 | |
| US20120001680A1 (en) | Isolation circuit | |
| US5343479A (en) | Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers | |
| JP2010266254A (ja) | 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置 | |
| Aitken | Defect or variation? Characterizing standard cell behavior at 90 nm and below | |
| JP2003194858A (ja) | 電圧変動検出回路 | |
| US5581563A (en) | Design for testability technique of CMOS and BICMOS ICS | |
| JP2005322768A (ja) | 半導体集積回路 | |
| US6531885B1 (en) | Method and apparatus for testing supply connections | |
| US7902847B2 (en) | Semiconductor device and test method thereof | |
| JP2008122338A (ja) | 電子回路の配線故障検査法とその検査容易化回路 | |
| Devtaprasanna et al. | Test generation for open defects in cmos circuits | |
| Corso et al. | Multi-Transition Fault Model (MTFM) ATPG patterns towards achieving 0 DPPB on automotive designs | |
| Kim et al. | An analysis of the delay defect detection capability of the ECR test method | |
| JPH03131779A (ja) | 記憶装置 | |
| US11131711B1 (en) | Testing system and method for in chip decoupling capacitor circuits | |
| JP2010249689A (ja) | 配線故障検査装置及び方法 | |
| JP2000304829A (ja) | 半導体検査方法 | |
| JP2001296334A (ja) | 集積回路および故障検出方法 |