JP2003189306A - Ｍｐｅｇ標準に準拠して符号化されたビデオデータを復号するための方法及び装置 - Google Patents

Ｍｐｅｇ標準に準拠して符号化されたビデオデータを復号するための方法及び装置

Info

Publication number
JP2003189306A
JP2003189306A JP2002289986A JP2002289986A JP2003189306A JP 2003189306 A JP2003189306 A JP 2003189306A JP 2002289986 A JP2002289986 A JP 2002289986A JP 2002289986 A JP2002289986 A JP 2002289986A JP 2003189306 A JP2003189306 A JP 2003189306A
Authority
JP
Japan
Prior art keywords
coefficients
coefficient
block
inverse
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002289986A
Other languages
English (en)
Inventor
Jean Kypreos
キプレオ ジャン
Edouard Francois
フランソワ エドゥアル
Dominique Thoreau
トロ ドミニク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2003189306A publication Critical patent/JP2003189306A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/129—Scanning of coding units, e.g. zig-zag scan of transform coefficients or flexible macroblock ordering [FMO]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【課題】 ＭＰＥＧ４標準等に準拠した復号回路に関し
て、メモリアクセスを低減して、処理時間を最適化し、
さらに復号回路の規模及びコストを減少させる。 【解決手段】 本発明の方法は、ブロック毎よりはむし
ろ係数毎に逆の順序で、連続する符号化演算の逆演算２
６，２７，２８を実行することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＭＰＥＧ標準を利
用した復号方法及び復号装置に関する。
【０００２】
【従来の技術】ビデオの処理に必要とされるリソース
は、特にＭＰＥＧタイプの符号化の環境において、非常
に多くの時間がかかる処理が生成される。復号処理が正
しい全体の処理を可能にするに十分な処理速度で実行さ
れない場合、実時間処理の問題が生じる可能性がある。
【０００３】
【発明が解決しようとする課題】高水準オブジェクト言
語（たとえば、Ｃ＋＋）は、処理アルゴリズムのプログ
ラミングについて、アセンブラ言語よりはむしろ、この
処理時間の最適化に寄与するものではない。
【０００４】さらに、これまで多くの複雑なＭＰＥＧ４
復号モードの利用は、非常に膨大な計算時間を消費する
新たなビデオツールに加えて、処理能力の高いプロセッ
サの明確な制御を望む場合、たとえば、ＡＳＩＣタイプ
のカスタム回路のようなＭＰＥＧ４復号向け回路の規模
及び費用を制限するために、処理時間の最適化を必要と
する。本発明の目的は、上述した問題点を解決すること
にある。
【０００５】
【課題を解決するための手段】上記目的は、係数からな
るブロックの符号化する連続演算に基づいて、ＭＰＥＧ
標準に準拠して符号化されたデジタルビデオデータを復
号するための方法により達成される。本方法は、ブロッ
ク毎よりはむしろ係数毎に逆の順序で、該連続する符号
化演算の逆演算を実行することを特徴とする。
【０００６】特定の実現によれば、符号化演算は、係数
の量子化、ＤＣ／ＡＣ係数の予測又はジグザグ走査から
なる。特定の実現によれば、該逆演算は、係数に関する
逆の順序で実行されるものであり、連続的な逆走査、該
予測されたＤＣ／ＡＣ係数に基づくＤＣ／ＡＣ係数の構
築、係数の逆量子化である。特定の実現によれば、該逆
走査は、逆ジグザグ走査テーブル、交流成分の逆水平走
査テーブル又は交流成分の逆垂直走査テーブルに基づい
て計算され、コーダーでの走査ランクｎに基づいて、係
数の実際の位置ｓを提供するものである。
【０００７】また、本発明は、係数からなるブロックを
符号化する連続演算に基づいて、ＭＰＥＧ標準に準拠し
て符号化されたビデオデータを復号するためのビデオ復
号回路に関する。本ビデオ復号回路は、ブロック毎より
はむしろ係数毎に逆の順序で、該連続する符号化演算の
逆演算を実行する復号アルゴリズムを実現するための復
号回路を備えることを特徴とする。また、本発明は、か
かるビデオ復号回路を備えるデジタル装置に関連する。
本発明により、メモリアクセスが低減され、処理時間が
最適化されるとともに、復号回路の規模及びコストが減
少される。画像の品質は保持される。すなわち、過剰に
長い処理時間を補償するために品質が低下することはな
い。
【０００８】
【発明の実施の形態】本発明の他の特徴及び効果は、添
付図面に関して、限定するものではない例を介して与え
られる以下の記載において明らかとなるであろう。図１
は、従来のビデオ復号を示している。
【０００９】ビデオ符号化に関連するとともに、符号化
データの２進系列の読出しから生じる情報は、可変長復
号である第１の処理１を受ける。ここで処理されたデー
タは、メモリ２に書込まれる。これらのデータは、中間
的なデータのアレイを表すように記憶される。つぎに、
この記憶されたデータは、逆の走査を実行する第２の処
理回路３により読み出される。
【００１０】得られたデータは、メモリ４に再び記憶さ
れ、次いで、逆回路５により読み出され、メモリ６によ
り記憶され、逆量子化回路７により処理され、メモリ８
により再び記憶され、次いで、逆変換回路９により読み
出される。これらの処理は、連続的、かつ画像の符号化
ブロック又は規格に記載されているビデオオブジェクト
プレーンｖｏｐの符号化ブロック当り実行される。
【００１１】本発明は、メモリ、これら中間データアレ
イ、これら非常に時間を消費する書込み／読出しといっ
た、これらの数多くのアクセスを回避することを可能に
する。さらに、画像ブロックレベルよりはむしろ、それ
ぞれの係数のレベルでの処理により、弱くきめが出され
た、すなわち一様な領域に対応するブロックにおいて一
般に多数のゼロの係数を検出することを可能にする。従
来のスキームでは、全ての係数が考慮され、アレイにゼ
ロが記憶される。本発明による方法では、ゼロの係数は
処理されず、中間的な計算の間に記憶されない。
【００１２】図２は、公知のやり方における、ＭＰＥＧ
タイプのデコーダの回路を表している。以下の表記がそ
の後使用され、様々なステップでブロックの係数が定義
される。ｎは、コーダーにより選択される走査に対応す
る係数のランクである、(ｕ，ｖ)又はｓは、ブロックに
おける係数の実際の空間的な位置である。ｕ及びｖは、
ブロックにおける行数及び列数である。ｓは、ブロック
の左上での０から右下での６３までの範囲をとる昇順の
番号付けに基づいた、慣習的に定義される空間的な位置
である。この番号の増加は、この８×８係数のブロック
について、左から右へ、行毎に作用される。ＱＦＳ(ｎ)
は、ＶＬＣ復号後のランクｎの量子化された係数に対応
する。ＰＱＦ(ｕ，ｖ)又はＱＰＦ(ｓ)は、逆走査の後の
ブロックにおける実際の位置(ｕ，ｖ)又はｓでの量子化
された係数に対応する。ＱＦ(ｕ，ｖ)又はＱＦ(ｓ)は、
逆予測の後の係数に対応する。場合によっては、すなわ
ち、量子化されて再構成された係数である。Ｆ(ｕ，ｖ)
又はＦ(ｓ)は、逆量子化ＱＦ係数に対応する。
【００１３】ＭＰＥＧ４標準に準拠する符号化から生じ
る２進系列は、回路１０の入力で受信される。この２進
系列は、可変長符号すなわちＶＬＣに従い符号化された
ＤＣＴ係数を含んでいる。回路１０は、可変長復号回路
であり、コーダーにより実行された可変長符号化とは逆
の動作を実行する。
【００１４】復号されたデータは、量子化された係数で
あり、逆走査回路１１の入力に送出される。該逆走査回
路１１は、コーダーにより実行された走査とは逆の走査
を実行する。符号化に関して、ランクｎがブロックのそ
れぞれの係数に割当てられ、走査は、ランクに対応する
順序で連続的に実行される。したがって、逆演算は、走
査に対応するその番号すなわちランクｎに基づいて、ブ
ロックにおける係数を再度位置決めすることからなる。
【００１５】このように、ランクｎの量子化された係数
を表す１次元のデータＱＦＳ(ｎ)は、列ｕ及び行ｖによ
る係数からなるアレイを構築する２次元データＰＱＦ
(ｕ，ｖ)に変換される。８×８画素からなる画像ブロッ
クについて、ｎは０と６３の間の値に対応し、０はＤＣ
係数のランクであり、ｕ及びｖは、０と７の間にある。
【００１６】回路１２は、かかる逆の予測が符号化に関
して利用されるとき、イントラ符号化のマクロブロック
について、ＤＣ（直流成分）係数及びＡＣ（交流成分）
係数の逆の予測を実行する。次いで、現在のブロックの
ＤＣ係数は、復号すべきマクロブロックの上方又は先行
する（すなわち、左への）マクロブロックのうちの対応
するブロックのＤＣ係数である予測された値から計算さ
れなければならない。この計算方向は、それぞれ垂直Ｄ
Ｃ予測方向又は水平ＤＣ予測方向と呼ぶことにする。
【００１７】この予測方向は、上方の（左へのブロック
に関する水平勾配）対応するブロック、及び現在のマク
ロブロックのうち（上方のブロックに関する垂直勾配）
左への対応するブロックのＤＣ勾配の関数として、現在
のマクロブロックのそれぞれのブロックについて計算さ
れる。
【００１８】また、復号すべき上方のマクロブロックの
うち対応するブロックの第１行のＡＣ係数、又は復号す
べきマクロブロックに先行するマクロブロックのうちの
対応するブロックの第１列のＡＣ係数である予測された
値から、第１行及び第１列のＡＣ係数が計算されなけれ
ばならない。ブロックのＡＣ予測の方向は、この同じブ
ロックについてのＤＣ予測の方向である。したがって、
この符号化モードについて、第１行又は第１列のブロッ
クのみが符号化され、他の係数はゼロである。
【００１９】回路１３は、逆量子化を実行し、逆量子化
された係数Ｆ(ｕ，ｖ)を提供するように、上述のように
計算された係数ＱＦ(ｕ，ｖ)を受信する。次いで、ダウ
ンストリーム回路１４は、逆量子化された係数Ｆ(ｕ，
ｖ)の逆離散コサイン変換ＤＣＴ-1を実行する。得られ
る係数はｆ(ｘ，ｙ)であり、ｘ、ｙは、ｕ及びｖとして
の周波数ランクに対応するよりはむしろ、画像における
空間的な係数に対応する。
【００２０】ｖｏｐメモリ１６は、先に再構成された画
像（すなわちオブジェクト）を記憶しており、動き補償
回路１５により利用される。この動き補償回路１５は、
このメモリからの現在のマクロブロックと関連付けられ
ている動きベクトルにより示される予測されるマクロブ
ロックを抽出する。インターモードでは、この動き補償
回路１５は、復号されたマクロブロックを提供するよう
に、逆変換回路から受信した復号されたマクロブロック
ｆ(ｘ，ｙ)を予測されたマクロブロックに追加する。
【００２１】上述された様々な処理は、ブロック毎に実
行される。各種回路により処理され、一方の回路から別
の回路に転送されるデータは、係数からなるブロック又
は画像ブロックである。
【００２２】各種の走査のタイプである、ジグザグ走
査、交流成分の水平走査及び交流成分の垂直走査は、Ｉ
ＳＯ／ＩＥＣドキュメント14496-2:1999(E) パラグラフ
7.4.2（逆走査）において、ＭＰＥＧ４標準に定義され
ている。ＡＣ／ＤＣ予測モード従う復号処理は、この同
じドキュメントパラグラフ7.4.3 （イントラマクロブロ
ック向けのイントラｄｃ及びａｃ予測）において定義さ
れている。
【００２３】図３は、本発明による係数ブロックを処理
するためのアルゴリズムを表すフローチャートであり、
ここでは、ブロック毎よりはむしろ、係数毎に処理が実
行される。離散コサイン変換（ＤＣＴ）係数を含んでい
る２進データストリームは、第１のステップ１７の間に
処理される。先に述べたように、それぞれの係数は、コ
ーダーレベルでの走査から生じたランクである係数イン
デックス番号ｎに対応する。ステップ１７は、この２進
ストリームの係数、すなわち、その値及びそのインデッ
クス番号を抽出する。
【００２４】ステップ１８において、第１の係数が転送
され、このステップでは、逆の走査である演算が実行さ
れる。計算されたランクｓ及び係数値は、次のステップ
１９に送出され、このステップでは、ＤＣ／ＡＣ予測に
対応する処理が実行される。このステップ１９は、処理
された現在の係数、すなわち、コーダーレベルで予測が
実行されることに基づく係数を計算するために必要とさ
れる現在の画像のＤＣ／ＡＣ係数を提供するメモリ２０
による。
【００２５】計算された値は、このメモリ２０に記憶さ
れ、逆量子化を実行するステップ２１にも転送される。
逆量子化された係数は、メモリ３３に記憶される。次の
ステップ２３は、処理された係数が係数からなるブロッ
クの最後の係数であるかをチェックする。処理された係
数が該最後の係数ではない場合、ステップ２３はステッ
プ１７に戻り、次いで、ステップ１７では、ステップ１
８における係数が提供される。
【００２６】処理された係数が該最後の係数である場
合、ブロックの全ての係数が処理されており、次のステ
ップはステップ２４となる。このステップ２４では、こ
れら逆量子化されたＤＣＴ係数をメモリ２２から検索
し、復号された画像ブロックを提供するように、ＤＣＴ
係数からなる完全なブロックに関して逆ＤＣＴ変換を実
行する。
【００２７】図４は、本発明による係数の復号の例を示
している。処理されたブロックは、８×８ブロックであ
り、それぞれがランク０，５及び６について３つの係数
値１９，３１及び−１から構成されており、このブロッ
クの他の係数はゼロ値を有している。処理されるケース
は、符号化に関して、水平ＤＣ／ＡＣ予測に基づいて係
数が計算され、垂直モードにおいて交流成分の走査が実
行される。
【００２８】図において表されているのは、ブロックの
係数に関して実行される全体的な動作セットである。こ
れらの動作は、それぞれの係数について連続的に実行さ
れる。全体的な計算のセット又はそれぞれの計算、逆走
査、ＤＣ／ＡＣ変換、逆量子化が、はじめに第１の係数
に関して実行され、次いで第２の係数、第３の係数等に
関して実行される。
【００２９】新たなブロックの係数の処理の前に、参照
符号２９により参照されるデータアレイDctQuantCoef
f[]の内容、及び参照符号３０により参照されるデータ
アレイDctQuantCoeff[]の内容はゼロに設定される。Ｖ
ＬＣ復号の後にデータストリームから生じる符号化デー
タは、回路２５により受信される。該回路２５は、ブロ
ックの係数の符号化された値を抽出し、その出力で連続
的に該抽出された値を送出する。
【００３０】値１９及びランク０の第１の係数は、この
ように読み出され、逆走査回路２６に送出される。 ＰＱＦ(ｕ，ｖ)＝ＰＱＦ(ｓ)＝ＱＦＳ(ｎ) 逆走査の狙いは、実際の空間的な位置ｓを処理されるラ
ンクｎの係数に割当てることである。すなわち、ＱＦＳ
(ｎ)からＰＱＦ(ｓ)を計算することである。
【００３１】それぞれのタイプの走査について標準的な
所与の走査アレイは、ｓに対応するブロックにおける係
数のそれぞれの位置におけるランクｎの値を示してい
る。図５の逆走査アレイは、標準において定義される走
査アレイから導出されるものであり、ｎに対応するブロ
ックにおける係数のそれぞれの位置について、直接ｓの
値を出力することが可能である。
【００３２】たとえば、交互の垂直走査について、図５
ｃは、ｎ＝５に対応する位置、すなわち、６番目の列、
１番目の行に対応する位置は値ｓ＝９を有し、ｎ＝６に
対応する位置は値２を有している。 ＱＦＳ(０)＝１９＝ＰＱＦ(０) ＱＦＳ(０)＝３１＝ＰＱＦ(９) したがって、ブロックにおける係数の実際の空間の位置
は、図５のこれら逆走査アレイから直接的に得ることが
できる。
【００３３】この逆走査の後、係数は参照符号２７によ
り参照されるＡＣ／ＤＣ逆回路に送出される。この係数
の値は、予測のタイプ、水平又は垂直の関数として計算
される。第１行又は第１列の係数、すなわち、０と７の
間にあるランクｓの係数、及び係数８，１６，２４，３
２，４０，４８及び５６のみが関連している。
【００３４】ＡＣ／ＤＣ逆回路は、参照符号２９により
参照されるメモリDctQuantCoeff[]にリンクされ、該メ
モリ２９は、画像の前のブロックの第１行及び第１列の
係数を記憶する。ここで、ランク０の係数が含まれてお
り、逆回路は、このメモリを通して、係数ｄｑ０をサー
チする。この係数ｄｑ０は、処理される現在のブロック
の直ぐ左へのブロックのランク０の係数であり、コーダ
ーでの予測が実行されることに基づく値である。
【００３５】次いで、逆量子化回路２８は、逆量子化さ
れた係数ｄｃｔ０を提供するように、係数ｄｑ０の逆量
子化を実行する。この回路は、参照符号３０により参照
されるメモリDctQuantCoeff[]にリンクされる。ランク
ゼロのこの第１の係数の処理及び記憶の後、次の係数が
利用される。回路２６への回路２５によるこの新たな係
数の送出のための信号は、たとえば、メモリ３０にこの
第１の係数を書込むための信号と同期する。この信号
は、同様に逆走査回路２６から良好に発生される場合が
ある。
【００３６】特に、様々な回路による係数の処理は、擬
似的に同時に実行される場合がある。すなわち、次の係
数の処理のために、メモリ３０における現在の係数の記
憶に待つ必要がない。現在の係数による回路の開放の直
後、次の係数は、この回路により処理することができ
る。したがって、一方の回路から別の回路に係数を転送
するための信号は、前の係数を処理するダウンストリー
ム回路により提供される。
【００３７】現在のブロックの第２の非ゼロの係数は、
ランク５、値３１の係数である。この非ゼロの係数は、
逆走査回路に転送される。この図では、回路２６〜２８
は、処理すべき係数が存在するのと少なくとも同じ回数
だけ表されており、これにより、中間ステップの間に得
られた係数値は、処理される係数のそれぞれについて明
示的となる。これらの係数は、同じ処理回路である場合
がある。
【００３８】逆走査回路２６は、今ｎ＝９である係数の
実際のランクを計算する。 ＱＦＳ(５)＝ＰＱＦ(９) ＤＣ／ＡＣ逆回路２７は、ブロックの第１行又は第１列
に位置されないこの係数の値３１に何ら影響を与えな
い。値３１は、メモリ２９に記憶される。次に、逆量子
化が実行され、このランク９の係数について、その値が
メモリ３０に記憶されている値ｄｃｔ９が提供される。
【００３９】つぎに、逆走査回路２６は、処理された最
後の係数のランクを考慮して、「ラン（run）」、すな
わち、一連のゼロの長さを計算する。現在の係数につい
て、「ラン」は、現在の係数と前の非ゼロの係数の間に
位置される値０を有する係数の数に等しい。
【００４０】ランクｎ＝５、この第２の非ゼロの係数に
先行する一連のゼロは、レングス４（ラン＝４）を有し
ている。ランク１〜４の係数の値は、ゼロである。これ
らの４つのゼロの係数は、逆走査回路２６により処理さ
れる。逆走査の後、アレイの図５ｃに従うランクｎ＝１
〜４に対応する係数のランクｓは、それぞれ８，１６，
２４及び１である。
【００４１】ＤＣ／ＡＣの逆演算は、回路２７により実
行され、値ｄｑ８，ｄｑ１６及びｄｑ２４は、インデッ
クス番号８，１６，２４を有する係数に割当てられる。
水平予測が含まれるので、係数はブロックの第１列に対
応する。これらは、現在のブロックの左へのブロックに
対応する係数の値であり、これらの値は、メモリ２９に
記憶される。第２列からのこの係数は予測演算に含まれ
ていないので、ランク１の係数の値はゼロのままであ
る。
【００４２】最後に、逆量子化回路２８は、値ｄｑ８、
ｄｑ１６、ｄｑ２４及び０の逆量子化された値、すなわ
ちｄｃｔ８、ｄｃｔ１６、ｄｃｔ２４、ｄｃｔ１のそれ
ぞれを計算する。これらの値は、ランクｓ＝８，１６，
２４及び１の係数の値である。値ｄｃｔ１は、ゼロであ
る。これらの値は、メモリ３０に記憶される。
【００４３】ここで、回路２５は、最後の非ゼロの係
数、すなわち、値−１を有するランクｎ＝６の係数を回
路２６に送出する。逆走査回路２６は、対応するランク
ｓ＝２を提供する。このランクは、予測演算に含まれ
ず、ＤＣ／ＡＣ逆回路２７の出力で、メモリ２９に記憶
されるランクｓ＝２について同じ値−１である。逆量子
化回路２８は、メモリ３０に記憶される逆量子化された
値ｄｃｔ２を提供する。
【００４４】我々に関連する予測のタイプについて、第
１列からの係数は、値０でコーダーにより送出される
が、実際の値、すなわち、予測値を加算した後にゼロと
は異なる値を有する場合がある。「ラン」の値が非ゼロ
である場合、非ゼロの値の抽出された係数と同じやり方
でスキップされる係数を更に処理する必要がある。予測
が垂直予測であるか、又は水平予測であるかに依存し
て、その実際の空間的な位置（値ｓ）が、８×８ブロッ
クの第１の行又は第１の列に対応するかをチェックする
必要がある。
【００４５】その実際の空間的な位置（値ｓ）が、８×
８ブロックの第１の行又は第１の列に対応する場合、予
測された値の関数として係数が計算され、メモリ２９に
記憶される。これは、ＤＣ／ＡＣ逆演算が、画像の前の
ブロックの第１行及び第１列の値を使用するためであ
る。カウンタcptNbDcAcは、予測が水平予測であるか、
垂直予測であるかに依存して、第１の列又は第１の行の
処理された係数の数をカウントするために使用される。
【００４６】ゼロとは異なる最後の係数の処理が一旦実
行されると、カウンタの値が利用され、カウンタが値８
に到達するまで、ゼロの係数の処理が継続される。８以
下のカウンタの値は、送出される最後の係数と抽出すべ
き最大数の係数との間に、ＤＣ／ＡＣ逆演算により処理
されていないゼロ値の係数がなお存在することを意味し
ている。これら失った係数について、ＤＣ／ＡＣ逆演算
をやり直し、続いて逆量子化演算を行うことが必要であ
る。
【００４７】この例では、カウンタcptNbDcAcは、第１
行の処理された係数の数をカウントする。カウンタは、
たとえば、係数のランクｓの関数として、逆走査回路に
よりトリガされる。ランクｎ＝ｓ＝０の第１の係数につ
いて、カウンタがインクリメントされる。第２の係数
は、ランクｓ＝９からなる係数である。一連のゼロ（ラ
ン＝４）に対応する係数は、ランクｓ＝８、ｓ＝１６，
ｓ＝２４，ｓ＝１からなる係数であり、カウンタは、３
だけインクリメントされ、値４を有する。次の係数は、
ランクｓ＝２からなる係数であり、８に等しいカウンタ
値が得られるまで、連続するゼロの係数が処理される。
【００４８】ランクｎ＝７の係数及び後続するゼロ値で
ある係数は、逆走査回路２６に送出される。この回路
は、ランクｓのこれら係数を提供し、カウンタは、第１
の列に対応するｓの値、すなわちｓ＝３２，４０，４
８，５６についてインクリメントされる。
【００４９】次に、これら係数は、ＤＣ／ＡＣ逆回路２
７に送出され、ＤＣ／ＡＣ逆回路２７は、前の画像ブロ
ックの第１列の関数として、これら係数のそれぞれの実
際の値を計算する。発見された値ｄｑ３２、ｄｑ４０、
ｄｑ４８、ｄｑ５６は、メモリ２９に記憶される。ま
た、この発見された値は、回路２８に送出され、回路２
８は、逆量子化を実行して、メモリ３０に記憶される逆
量子化された値ｄｃｔ３２、ｄｃｔ４０、ｄｃｔ４８、
ｄｃｔ５６のそれぞれを得る。
【００５０】このように記憶された係数のブロックに対
応するデータアレイdctCoeff[]は、読み出され、逆離散
コサイン回路３１に送出される。この送出されたブロッ
クは、逆離散コサイン変換を受けて、画像ブロックが提
供される。
【００５１】本発明の変形例は、復号ループの入力での
逆走査を除き、これにより、空間的に無秩序にされたｄ
ｃｔ係数に関して直接に機能することからなる。次い
で、ＤＣ／ＡＣ逆演算は、係数を考慮に入れる必要があ
るか否かを示すことをデータアレイに要求する。たとえ
ば、交流成分の垂直走査アレイに基づいて、ランクｎ＝
０，１，２，３，１０，１１，１２，１３を有する第１
列の係数を考慮することにより、データアレイは、ｎの
これらの値について値１を割当て、ｎの他の値について
値０を割当てる。
【００５２】逆量子化は、上述された逆量子化と同様に
して作用される。計算が完了すると、計算結果は、結果
が順番に取られることが必要とされる逆離散コサイン変
換の計算を実行するために、メモリ３０に空間的に再配
置される。メモリアクセスは、オンラインアクセスの間
に最適化され、この最適化により、逆離散コサイン変換
を計算するためのアルゴリズムが構築される。このアル
ゴリズムでは、行毎の計算が実行され、続いて列毎の計
算が実行される。
【００５３】本実施の形態は、ＤＣ／ＡＣ予測を利用し
た符号化について説明されてきた。たとえば、ＭＰＥＧ
２標準に従う処理のために、これらの予測演算なしに本
発明を利用することも考えることができる。本発明は、
任意のタイプのデコーダに関連しており、このデコーダ
は、先に説明したアルゴリズムを実現するソフトウェア
を備えているか、或いは該アルゴリズムを実現する復号
回路を備えるテレビジョン、ＤＶＤリーダ、衛星受信機
のような任意のタイプのハードウェアを備えている。
【図面の簡単な説明】
【図１】従来のビデオ復号を示すブロック図である。
【図２】ビデオ復号回路を示すブロック図である。
【図３】本発明による復号アルゴリズムを説明するフロ
ーチャートである。
【図４】係数の復号を例示する図である。
【図５】逆走査の配列を示す図である。
【符号の説明】
１：第１の処理 ２：メモリ ３：第２の処理回路 ４：メモリ ５：逆回路 ６：メモリ ７：逆量子化回路 ８：メモリ ９：逆変換回路 ２５：（符号化データ）受信回路 ２６：逆走査回路 ２７：ＡＣ／ＤＣ逆回路 ２８：逆量子化回路 ２９，３０：データアレイ ３１：逆離散コサイン回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャン キプレオ フランス国，35830 べトン，リュ・エリ ク・サティエ 15 (72)発明者 エドゥアル フランソワ フランス国，35890 ブル・デ・コンテ, アレ・デュ・ロカール 18 (72)発明者 ドミニク トロ フランス国，35510 セソン・セヴィニェ, リュ・デュ・レアジュ 39 Ｆターム(参考） 5C059 MA00 MA23 MC01 MC14 MC33 MC35 ME01 UA05 5J064 AA02 BA16 BB03 BC01 BC16 BD01

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 係数からなるブロックを符号化する連続
    した演算に基づいて、ＭＰＥＧ標準に準拠して符号化さ
    れるデジタルビデオデータを復号するための方法であっ
    て、 前記連続した符号化演算の逆演算は、ブロック毎よりは
    むしろ係数毎に逆の順序で実行される、ことを特徴とす
    る方法。
  2. 【請求項２】 前記連続した符号化演算は、係数の量子
    化、ＤＣ／ＡＣ係数の予測又はジグザグ走査からなる、
    ことを特徴とする請求項１記載の方法。
  3. 【請求項３】 前記逆演算は、係数に関して逆の順序で
    実行され、連続的な逆走査、前記予測されたＤＣ／ＡＣ
    係数に基づくＤＣ／ＡＣ係数の構築、係数の逆量子化で
    ある、ことを特徴とする請求項１記載の方法。
  4. 【請求項４】 前記逆走査は、逆ジグザグ走査テーブ
    ル、交流成分の逆水平走査テーブル又は交流成分の逆垂
    直走査テーブルに基づいて計算され、コーダーでの走査
    ランクｎに基づいたブロックにおける係数の実際の位置
    ｓが提供される、ことを特徴とする請求項３記載の方
    法。
  5. 【請求項５】 所与の画像について、あるブロックの第
    １の数行及び数列の係数は、その係数が前記ＡＣ／ＤＣ
    係数の構築の後に再構築されるものであり、前記画像の
    連続するブロックの前記ＤＣ／ＡＣ係数の構築の間に利
    用されるようにメモリに記憶される、ことを特徴とする
    請求項１記載の方法。
  6. 【請求項６】 前記係数は、記憶された係数ブロックを
    提供するように、前記逆量子化演算の後に記憶され、 前記記憶された係数ブロックに関してフーリエ変換が実
    行される、ことを特徴とする請求項１記載の方法。
  7. 【請求項７】 係数からなるブロックを符号化する連続
    演算に基づいて、ＭＰＥＧ標準に準拠して符号化される
    ビデオデータを復号するためのビデオ復号回路であっ
    て、 ブロック毎よりはむしろ係数毎に逆の順序で、前記連続
    する符号化演算の逆演算を実行する復号アルゴリズムを
    実現するための処理回路を備える、ことを特徴とするビ
    デオ復号回路。
  8. 【請求項８】 請求項７記載のビデオ復号回路を備える
    デジタル装置。
JP2002289986A 2001-10-11 2002-10-02 Ｍｐｅｇ標準に準拠して符号化されたビデオデータを復号するための方法及び装置 Pending JP2003189306A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0113083 2001-10-11
FR0113083A FR2831016A1 (fr) 2001-10-11 2001-10-11 Procede et dispositif de decodage de donnees video codees selon la norme mpeg

Publications (1)

Publication Number Publication Date
JP2003189306A true JP2003189306A (ja) 2003-07-04

Family

ID=8868161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002289986A Pending JP2003189306A (ja) 2001-10-11 2002-10-02 Ｍｐｅｇ標準に準拠して符号化されたビデオデータを復号するための方法及び装置

Country Status (8)

Country Link
US (1) US7269218B2 (ja)
EP (1) EP1303144A1 (ja)
JP (1) JP2003189306A (ja)
KR (1) KR20030030871A (ja)
CN (1) CN1241394C (ja)
FR (1) FR2831016A1 (ja)
MX (1) MXPA02009691A (ja)
MY (1) MY136459A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147759A (ja) * 2007-12-14 2009-07-02 Yamaha Corp データ圧縮装置およびデータ伸張装置
US8238676B2 (en) 2007-12-14 2012-08-07 Yamaha Corporation Image data compressor and image data decompressor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060222247A1 (en) * 2005-04-01 2006-10-05 Bhaskar Sherigar Hardware implementation of inverse scan for a plurality of standards
US10171813B2 (en) 2011-02-24 2019-01-01 Qualcomm Incorporated Hierarchy of motion prediction video blocks

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870497A (en) * 1991-03-15 1999-02-09 C-Cube Microsystems Decoder for compressed video signals
JPH06350854A (ja) * 1993-06-10 1994-12-22 Matsushita Electric Ind Co Ltd 画像圧縮符号化装置
EP0714212A3 (en) * 1994-11-21 1999-03-31 SICAN, GESELLSCHAFT FÜR SILIZIUM-ANWENDUNGEN UND CAD/CAT NIEDERSACHSEN mbH Video decoder using concurrent processing and resource sharing
US5737019A (en) * 1996-01-29 1998-04-07 Matsushita Electric Corporation Of America Method and apparatus for changing resolution by direct DCT mapping
US5959872A (en) * 1996-10-28 1999-09-28 Samsung Electronics Co., Ltd. Apparatus and method for bidirectional scanning of video coefficients
KR100487988B1 (ko) * 1997-10-23 2005-05-09 미쓰비시덴키 가부시키가이샤 부호화 비트 스트림 변환 장치
JP4200541B2 (ja) * 1998-04-03 2008-12-24 ソニー株式会社 データ変換装置及び方法、信号記録再生装置、並びに再生装置及び方法
JP3512346B2 (ja) * 1998-10-15 2004-03-29 ソニー株式会社 ウェーブレット復号化装置及び方法
JP2001125294A (ja) 1999-10-29 2001-05-11 Canon Inc 画像形成装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147759A (ja) * 2007-12-14 2009-07-02 Yamaha Corp データ圧縮装置およびデータ伸張装置
US8238676B2 (en) 2007-12-14 2012-08-07 Yamaha Corporation Image data compressor and image data decompressor

Also Published As

Publication number Publication date
MY136459A (en) 2008-10-31
EP1303144A1 (en) 2003-04-16
MXPA02009691A (es) 2003-10-06
US20030072369A1 (en) 2003-04-17
CN1241394C (zh) 2006-02-08
KR20030030871A (ko) 2003-04-18
CN1413020A (zh) 2003-04-23
US7269218B2 (en) 2007-09-11
FR2831016A1 (fr) 2003-04-18

Similar Documents

Publication Publication Date Title
US20210314568A1 (en) Moving image decoding method and moving image coding method
JP6193446B2 (ja) ビデオコード化における係数の走査
US9451255B2 (en) Image encoding apparatus, image encoding method, image decoding apparatus, and image decoding method
KR100468844B1 (ko) 정지영상 및 동영상을 부호화/복호화하기 위한변환계수들의 최적주사방법
US10250907B2 (en) Intra-frame pixel prediction method, encoding method and decoding method, and device thereof
KR100584495B1 (ko) 비디오 화상 코딩 장치 및 방법
US20090297053A1 (en) Image encoding device and image encoding method
JP2004537223A (ja) Ｂフレームへの逆離散コサイン変換の計算を減少したことによる、複雑さを低減したビデオ復号化
US20060233447A1 (en) Image data decoding apparatus and method
CN108810549B (zh) 一种面向低功耗的流媒体播放方法
JP2009170992A (ja) 画像処理装置およびその方法、並びにプログラム
US11778228B2 (en) Moving image encoding device, moving image encoding method, moving image decoding device, and moving image decoding method
US20100040143A1 (en) Video coding apparatus and method
JP2018164299A (ja) 動画像復号化方法
US20220337837A1 (en) Architecture for rate estimation in video coding
JP2003189306A (ja) Ｍｐｅｇ標準に準拠して符号化されたビデオデータを復号するための方法及び装置
JPH07143488A (ja) 画像データ復号化方法および装置
US20070073795A1 (en) Method and apparatus for calculating an inverse dct
US20230269368A1 (en) Supporting multiple partition sizes using a unified pixel input data interface for fetching reference pixels in video encoders
JPH07143487A (ja) 画像符号化装置
JPH0965341A (ja) 動画像符号化・復号方法および装置
JP2003018014A (ja) 符号化方法，復号方法，符号化装置，復号装置，符号化プログラム，復号プログラムおよびそれらのプログラム記録媒体
JPH07264593A (ja) 画像符号化装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080903

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090526

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091117