JP2003188912A - Ａｔｍセルバッファ制御方法及びａｔｍセルバッファ制御装置並びにプログラム - Google Patents
Ａｔｍセルバッファ制御方法及びａｔｍセルバッファ制御装置並びにプログラムInfo
- Publication number
- JP2003188912A JP2003188912A JP2001382634A JP2001382634A JP2003188912A JP 2003188912 A JP2003188912 A JP 2003188912A JP 2001382634 A JP2001382634 A JP 2001382634A JP 2001382634 A JP2001382634 A JP 2001382634A JP 2003188912 A JP2003188912 A JP 2003188912A
- Authority
- JP
- Japan
- Prior art keywords
- atm cell
- priority
- buffer
- atm
- priority buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ＡＴＭセルバッファ数が増加せずに、多種の
異なるサービスクラスの通信品質のＡＴＭセルバッファ
制御を実行し、その構成の簡素化によって装置規模及び
処理規模の増大化を抑える。 【解決手段】 入力ＡＴＭセルを、サービスクラスの高
低を含む優先度を認識して高低優先バッファ５，６に区
別して書き込む。この書き込み時に、高優先バッファ５
にＡＴＭセルが存在し、かつ、高優先バッファ５内のＡ
ＴＭセルの待ち行列長が、しきい値を超過している場合
に、入力ＡＴＭセルの優先度に対する問題の程度が低下
したものとして廃棄する。この書き込み後の高優先バッ
ファ５にＡＴＭセルが存在する場合に、高優先バッファ
５内のＡＴＭセルを読み出し、又は、高優先バッファ５
内のＡＴＭセルの待ち行列長が、しきい値を超過してい
る場合に、低優先バッファ６のＡＴＭセルを優先して読
み出す。
異なるサービスクラスの通信品質のＡＴＭセルバッファ
制御を実行し、その構成の簡素化によって装置規模及び
処理規模の増大化を抑える。 【解決手段】 入力ＡＴＭセルを、サービスクラスの高
低を含む優先度を認識して高低優先バッファ５，６に区
別して書き込む。この書き込み時に、高優先バッファ５
にＡＴＭセルが存在し、かつ、高優先バッファ５内のＡ
ＴＭセルの待ち行列長が、しきい値を超過している場合
に、入力ＡＴＭセルの優先度に対する問題の程度が低下
したものとして廃棄する。この書き込み後の高優先バッ
ファ５にＡＴＭセルが存在する場合に、高優先バッファ
５内のＡＴＭセルを読み出し、又は、高優先バッファ５
内のＡＴＭセルの待ち行列長が、しきい値を超過してい
る場合に、低優先バッファ６のＡＴＭセルを優先して読
み出す。
Description
【０００１】
【発明の属する技術分野】本発明は、広帯域（Ｂ）−Ｉ
ＳＤＮなどの非同期転送モード（ＡＴＭ:Asynchronous
Transfer Mode）伝送におけるＡＴＭセルバッファ制御
方法及びＡＴＭセルバッファ制御装置並びにプログラム
に関する。
ＳＤＮなどの非同期転送モード（ＡＴＭ:Asynchronous
Transfer Mode）伝送におけるＡＴＭセルバッファ制御
方法及びＡＴＭセルバッファ制御装置並びにプログラム
に関する。
【０００２】
【従来の技術】近時のＢ−ＩＳＤＮにおけるＡＴＭセル
（固定長ブロック／情報４８オクテット及びヘッダ５オ
クテット、合計５３オクテット）伝送では、データ通
信、映像配分サービスなどの多様なマルチメディア通信
サービスを実施している。この場合、通信サービスごと
に異なる通信品質が要求される。このため、多重化され
たそれぞれのコネクションに対して異なるサービスクラ
スを設定する通信品質制御（Ｑｏｓ:Quality of Servic
e）を行っている。
（固定長ブロック／情報４８オクテット及びヘッダ５オ
クテット、合計５３オクテット）伝送では、データ通
信、映像配分サービスなどの多様なマルチメディア通信
サービスを実施している。この場合、通信サービスごと
に異なる通信品質が要求される。このため、多重化され
たそれぞれのコネクションに対して異なるサービスクラ
スを設定する通信品質制御（Ｑｏｓ:Quality of Servic
e）を行っている。
【０００３】この通信品質制御ＱｏＳでは、優先度が高
いコネクションに対して、高い通信品質による伝送を保
証し、また、優先度が低下したコネクションに対して
は、ＡＴＭセルの部分廃棄制御などを実行する低い通信
品質の伝送を行っている。この通信品質制御ＱｏＳは、
そのサービスクラスごとの通信品質をＡＴＭ伝送で保証
するためにＡＴＭセルバッファ制御（ＡＴＭセルバッフ
ァリング）を実行している。
いコネクションに対して、高い通信品質による伝送を保
証し、また、優先度が低下したコネクションに対して
は、ＡＴＭセルの部分廃棄制御などを実行する低い通信
品質の伝送を行っている。この通信品質制御ＱｏＳは、
そのサービスクラスごとの通信品質をＡＴＭ伝送で保証
するためにＡＴＭセルバッファ制御（ＡＴＭセルバッフ
ァリング）を実行している。
【０００４】この通信品質制御ＱｏＳとして、例えば、
サービスクラスごとに、最低限の送出ＡＴＭセル数を示
して、通信品質を保証する制御例が知られている（文献
名「１チップＡＴＭスイッチにおけるマルチＱｏＳクラ
ス制御、１９９６年 電子情報通信学会総合大会論文集
Ｂ−５８０」）。なお、この他のＡＴＭセルバッファ
リングも、この文献と類似したＡＴＭセルバッファ制御
を行っている場合が多い。
サービスクラスごとに、最低限の送出ＡＴＭセル数を示
して、通信品質を保証する制御例が知られている（文献
名「１チップＡＴＭスイッチにおけるマルチＱｏＳクラ
ス制御、１９９６年 電子情報通信学会総合大会論文集
Ｂ−５８０」）。なお、この他のＡＴＭセルバッファ
リングも、この文献と類似したＡＴＭセルバッファ制御
を行っている場合が多い。
【０００５】
【発明が解決しようとする課題】上記従来例では、次の
ような問題がある。 （１）サービスクラスごとに、ＡＴＭセルバッファを設
けて、通信品質制御ＱｏＳを行う必要があり、ＡＴＭセ
ルバッファ数が増大化して、その装置規模が大きくなっ
てしまう。 （２）サービスクラスごとに対応する複数のＡＴＭセル
バッファごとの制御（競合制御）が複雑化して、その処
理規模が大きくなってしまう。
ような問題がある。 （１）サービスクラスごとに、ＡＴＭセルバッファを設
けて、通信品質制御ＱｏＳを行う必要があり、ＡＴＭセ
ルバッファ数が増大化して、その装置規模が大きくなっ
てしまう。 （２）サービスクラスごとに対応する複数のＡＴＭセル
バッファごとの制御（競合制御）が複雑化して、その処
理規模が大きくなってしまう。
【０００６】本発明は、以上の点に着目してなされたも
のであり、ＡＴＭセルバッファ数の増加を抑えて、多重
化されたそれぞれのコネクションに対して設定される、
異なったサービスクラスに対するＡＴＭセルバッファ制
御（通信品質制御Ｑｏｓ）が可能になり、その構成が簡
素化されて装置規模及び処理規模の増大化を抑えること
ができる、ＡＴＭセルバッファ制御方法及びＡＴＭセル
バッファ制御装置並びにプログラムの提供を目的とす
る。
のであり、ＡＴＭセルバッファ数の増加を抑えて、多重
化されたそれぞれのコネクションに対して設定される、
異なったサービスクラスに対するＡＴＭセルバッファ制
御（通信品質制御Ｑｏｓ）が可能になり、その構成が簡
素化されて装置規模及び処理規模の増大化を抑えること
ができる、ＡＴＭセルバッファ制御方法及びＡＴＭセル
バッファ制御装置並びにプログラムの提供を目的とす
る。
【０００７】
【課題を解決するための手段】上記課題を達成するため
に、本発明のＡＴＭセルバッファ制御方法は、サービス
クラスの優先度に基づいたＡＴＭセルバッファ制御を行
うものであり、入力ＡＴＭセルに対するサービスクラス
の高低を含む優先度を認識する段階と、この高低を認識
した前記入力ＡＴＭセルを、高低を含む優先度の複数の
バッファに区別して書き込む段階と、前記高優先バッフ
ァ内にＡＴＭセルが存在する場合に、前記高優先のバッ
ファ内のＡＴＭセルを読み出し、又は、前記高優先バッ
ファ内のＡＴＭセルの待ち行列長が、所定時間の待ち状
態の場合に、この所定時間で優先度が低下した前記入力
ＡＴＭセルを廃棄する段階とを有することを特徴として
いる。
に、本発明のＡＴＭセルバッファ制御方法は、サービス
クラスの優先度に基づいたＡＴＭセルバッファ制御を行
うものであり、入力ＡＴＭセルに対するサービスクラス
の高低を含む優先度を認識する段階と、この高低を認識
した前記入力ＡＴＭセルを、高低を含む優先度の複数の
バッファに区別して書き込む段階と、前記高優先バッフ
ァ内にＡＴＭセルが存在する場合に、前記高優先のバッ
ファ内のＡＴＭセルを読み出し、又は、前記高優先バッ
ファ内のＡＴＭセルの待ち行列長が、所定時間の待ち状
態の場合に、この所定時間で優先度が低下した前記入力
ＡＴＭセルを廃棄する段階とを有することを特徴として
いる。
【０００８】また、本発明の方法は、サービスクラスの
優先度に基づいたＡＴＭセルバッファ制御を行うもので
あり、入力ＡＴＭセルに対するサービスクラスの高低を
含む優先度を認識する段階と、この高低を認識した前記
入力ＡＴＭセルを、高低を含む優先度の複数のバッファ
に区別して書き込む段階と、前記高優先バッファ内にＡ
ＴＭセルが存在する場合に、この高優先のバッファ内の
ＡＴＭセルを読み出し、又は、前記高優先バッファ内の
ＡＴＭセルの待ち行列長が、所定時間の待ち状態の場合
に、前記低優先バッファ内のＡＴＭセルを読み出す段階
とを有することを特徴としている。
優先度に基づいたＡＴＭセルバッファ制御を行うもので
あり、入力ＡＴＭセルに対するサービスクラスの高低を
含む優先度を認識する段階と、この高低を認識した前記
入力ＡＴＭセルを、高低を含む優先度の複数のバッファ
に区別して書き込む段階と、前記高優先バッファ内にＡ
ＴＭセルが存在する場合に、この高優先のバッファ内の
ＡＴＭセルを読み出し、又は、前記高優先バッファ内の
ＡＴＭセルの待ち行列長が、所定時間の待ち状態の場合
に、前記低優先バッファ内のＡＴＭセルを読み出す段階
とを有することを特徴としている。
【０００９】さらに、本発明の方法は、前記サービスク
ラスの優先度は、即時性要求及び耐廃棄性の高低であ
り、前記所定時間で優先度が低下した前記入力ＡＴＭセ
ルは、即時性の要求が高いものの耐廃棄性要求が低いサ
ービスクラスであることを特徴としている。
ラスの優先度は、即時性要求及び耐廃棄性の高低であ
り、前記所定時間で優先度が低下した前記入力ＡＴＭセ
ルは、即時性の要求が高いものの耐廃棄性要求が低いサ
ービスクラスであることを特徴としている。
【００１０】また、本発明の方法は、前記所定時間の待
ち状態の場合は、待ち行列長が予めしきい値を超過して
いる場合であることを特徴としている。
ち状態の場合は、待ち行列長が予めしきい値を超過して
いる場合であることを特徴としている。
【００１１】上記した発明の方法では、低い通信品質か
つ即時性が要求されるＡＴＭセルについては、待ち行列
長が、しきい値を超過する長時間の待ち状態となった場
合に、優先度に対する問題の程度が低下したものとみな
したＡＴＭセルバッファ制御を実行している。
つ即時性が要求されるＡＴＭセルについては、待ち行列
長が、しきい値を超過する長時間の待ち状態となった場
合に、優先度に対する問題の程度が低下したものとみな
したＡＴＭセルバッファ制御を実行している。
【００１２】換言すれば、ＡＴＭセルバッファ数の増加
を抑えて、多重化されたそれぞれのコネクションに対し
て設定される、異なったサービスクラスに対するＡＴＭ
セルバッファ制御（通信品質制御）に対応できるように
なる。これによって、構成が簡素化されて装置規模及び
処理規模の増大化を抑えることができる。
を抑えて、多重化されたそれぞれのコネクションに対し
て設定される、異なったサービスクラスに対するＡＴＭ
セルバッファ制御（通信品質制御）に対応できるように
なる。これによって、構成が簡素化されて装置規模及び
処理規模の増大化を抑えることができる。
【００１３】本発明のＡＴＭセルバッファ制御装置は、
サービスクラスの高低を含む優先度の複数のバッファに
対するＡＴＭセルバッファ制御を実行するものであり、
入力ＡＴＭセルに対するサービスクラスの高低を含む優
先度を認識して高低優先バッファを区別して書き込みを
行う場合に、前記高優先バッファ内にＡＴＭセルが存在
し、かつ、この高優先バッファ内の行列長が、所定時間
の待ち状態の場合に、この所定時間で優先度が低下した
前記入力ＡＴＭセルを廃棄する書込処理手段と、前記書
込処理手段による書き込み後は、前記高優先バッファ内
にＡＴＭセルが存在する場合に、前記高優先バッファ内
のＡＴＭセルを読み出し、又は、前記高優先バッファ内
の行列長が、所定時間の待ち状態の場合に、前記低優先
バッファ内のＡＴＭセルを読み出す読出処理手段とを備
えることを特徴としている。
サービスクラスの高低を含む優先度の複数のバッファに
対するＡＴＭセルバッファ制御を実行するものであり、
入力ＡＴＭセルに対するサービスクラスの高低を含む優
先度を認識して高低優先バッファを区別して書き込みを
行う場合に、前記高優先バッファ内にＡＴＭセルが存在
し、かつ、この高優先バッファ内の行列長が、所定時間
の待ち状態の場合に、この所定時間で優先度が低下した
前記入力ＡＴＭセルを廃棄する書込処理手段と、前記書
込処理手段による書き込み後は、前記高優先バッファ内
にＡＴＭセルが存在する場合に、前記高優先バッファ内
のＡＴＭセルを読み出し、又は、前記高優先バッファ内
の行列長が、所定時間の待ち状態の場合に、前記低優先
バッファ内のＡＴＭセルを読み出す読出処理手段とを備
えることを特徴としている。
【００１４】また、本発明の装置は、前記書込処理手段
及び読出処理手段として、入力ＡＴＭセルに格納された
サービスクラスの優先度を識別するサービスクラス識別
部と、前記高優先バッファ内の待ち行列が予め定めたし
きい値を超過した際に、予め定義したサービスクラスの
ＡＴＭセルを高優先バッファに書き込む前に、このしき
い値超過を識別するためのフラグを付与するフラグ書込
部と、前記高優先バッファ内のＡＴＭセルの有無を認識
する第１ＡＴＭセル残留認識部と、前記高優先バッファ
内のＡＴＭセル待ち行列が、しきい値を超過したか否か
を認識するしきい値超過認識部と、前記高優先バッファ
内のＡＴＭセル待ち行列において待ち行列の先頭のＡＴ
Ｍセルに対するフラグ付与の有無を認識するフラグ認識
部と、前記低優先バッファ内のＡＴＭセルの有無を認識
する第２ＡＴＭセル残留認識部と、前記高優先バッファ
又は前記低優先バッファから読み出されたＡＴＭセルを
選択して出力するセレクタとを備えることを特徴として
いる。
及び読出処理手段として、入力ＡＴＭセルに格納された
サービスクラスの優先度を識別するサービスクラス識別
部と、前記高優先バッファ内の待ち行列が予め定めたし
きい値を超過した際に、予め定義したサービスクラスの
ＡＴＭセルを高優先バッファに書き込む前に、このしき
い値超過を識別するためのフラグを付与するフラグ書込
部と、前記高優先バッファ内のＡＴＭセルの有無を認識
する第１ＡＴＭセル残留認識部と、前記高優先バッファ
内のＡＴＭセル待ち行列が、しきい値を超過したか否か
を認識するしきい値超過認識部と、前記高優先バッファ
内のＡＴＭセル待ち行列において待ち行列の先頭のＡＴ
Ｍセルに対するフラグ付与の有無を認識するフラグ認識
部と、前記低優先バッファ内のＡＴＭセルの有無を認識
する第２ＡＴＭセル残留認識部と、前記高優先バッファ
又は前記低優先バッファから読み出されたＡＴＭセルを
選択して出力するセレクタとを備えることを特徴として
いる。
【００１５】上記した発明の通信システムでは、前記方
法の発明と同様に、構成が簡素化され、その装置規模及
び処理規模の増大化を抑えて、多種の異なるサービスク
ラスに対するＡＴＭセルバッファ制御ができるようにな
る。
法の発明と同様に、構成が簡素化され、その装置規模及
び処理規模の増大化を抑えて、多種の異なるサービスク
ラスに対するＡＴＭセルバッファ制御ができるようにな
る。
【００１６】本発明のプログラムは、入力ＡＴＭセルに
対するサービスクラスの高低を含む優先度認識制御と、
この高低認識による入力ＡＴＭセルを、高低を含む優先
度の複数のバッファに区別して書き込む制御と、高優先
バッファ内にＡＴＭセルが存在する場合に、高優先のバ
ッファ内のＡＴＭセルを読み出し、又は、高優先バッフ
ァにおけるＡＴＭセルの待ち行列長が、所定時間の待ち
状態の場合に、この所定時間で優先度が低下した入力Ａ
ＴＭセルを廃棄する制御とを実質的なコンピュータに実
行させるものである。
対するサービスクラスの高低を含む優先度認識制御と、
この高低認識による入力ＡＴＭセルを、高低を含む優先
度の複数のバッファに区別して書き込む制御と、高優先
バッファ内にＡＴＭセルが存在する場合に、高優先のバ
ッファ内のＡＴＭセルを読み出し、又は、高優先バッフ
ァにおけるＡＴＭセルの待ち行列長が、所定時間の待ち
状態の場合に、この所定時間で優先度が低下した入力Ａ
ＴＭセルを廃棄する制御とを実質的なコンピュータに実
行させるものである。
【００１７】また、本発明のプログラムは、入力ＡＴＭ
セルに対するサービスクラスの高低を含む優先度認識制
御と、この高低認識による入力ＡＴＭセルを、高低を含
む優先度の複数のバッファを区別して書き込む制御と、
高優先バッファ内にＡＴＭセルが存在する場合に、この
高優先のバッファ内のＡＴＭセルを読み出し、又は、高
優先バッファ内のＡＴＭセルの待ち行列長が、所定時間
の待ち状態の場合に、低優先バッファ内のＡＴＭセルを
読み出す制御とを実質的なコンピュータに実行させるも
のである。
セルに対するサービスクラスの高低を含む優先度認識制
御と、この高低認識による入力ＡＴＭセルを、高低を含
む優先度の複数のバッファを区別して書き込む制御と、
高優先バッファ内にＡＴＭセルが存在する場合に、この
高優先のバッファ内のＡＴＭセルを読み出し、又は、高
優先バッファ内のＡＴＭセルの待ち行列長が、所定時間
の待ち状態の場合に、低優先バッファ内のＡＴＭセルを
読み出す制御とを実質的なコンピュータに実行させるも
のである。
【００１８】上記した発明のプログラムでは、本発明を
情報記録媒体、例えば、パッケージソフトウェア又は通
信網を通じたダウンロード／インストールによって提供
可能になり、本発明を容易に実施できるようになって、
その汎用性が向上する。
情報記録媒体、例えば、パッケージソフトウェア又は通
信網を通じたダウンロード／インストールによって提供
可能になり、本発明を容易に実施できるようになって、
その汎用性が向上する。
【００１９】
【発明の実施の形態】次に、本発明のＡＴＭセルバッフ
ァ制御方法及びＡＴＭセルバッファ制御装置並びにプロ
グラムの実施形態を図面参照の上で詳細に説明する。図
１は本発明の実施形態における構成を示すブロック図で
ある。図１において、この例のＡＴＭスイッチは、通信
ネットワークなどから伝送されてきたＡＴＭセルを受信
する入力端子１とともに、ＡＴＭセルバッファ制御によ
るＡＴＭセルを通信ネットワークなどに送出する出力端
子２を有している。
ァ制御方法及びＡＴＭセルバッファ制御装置並びにプロ
グラムの実施形態を図面参照の上で詳細に説明する。図
１は本発明の実施形態における構成を示すブロック図で
ある。図１において、この例のＡＴＭスイッチは、通信
ネットワークなどから伝送されてきたＡＴＭセルを受信
する入力端子１とともに、ＡＴＭセルバッファ制御によ
るＡＴＭセルを通信ネットワークなどに送出する出力端
子２を有している。
【００２０】また、このＡＴＭスイッチは、入力端子１
からのＡＴＭセルに格納されたサービスクラスの優先度
を識別するサービスクラス識別部３とともに、高優先バ
ッファ５の待ち行列（キュー／queue）が、しきい値を
超過した際に、予め定義したサービスクラスのＡＴＭセ
ルを高優先バッファ５への書き込む前に、このしきい値
超過を識別するためのフラグを付与するフラグ書込部４
とを有し、さらに、入力端子１からの優先度が高いＡＴ
Ｍセルを制御に基づいて書き込む高優先バッファ５、及
び優先度が低いＡＴＭセルを制御に基づいて書き込む低
優先バッファ６を有している。
からのＡＴＭセルに格納されたサービスクラスの優先度
を識別するサービスクラス識別部３とともに、高優先バ
ッファ５の待ち行列（キュー／queue）が、しきい値を
超過した際に、予め定義したサービスクラスのＡＴＭセ
ルを高優先バッファ５への書き込む前に、このしきい値
超過を識別するためのフラグを付与するフラグ書込部４
とを有し、さらに、入力端子１からの優先度が高いＡＴ
Ｍセルを制御に基づいて書き込む高優先バッファ５、及
び優先度が低いＡＴＭセルを制御に基づいて書き込む低
優先バッファ６を有している。
【００２１】さらに、このＡＴＭスイッチは、高優先バ
ッファ５に接続されて、この高優先バッファ５内のＡＴ
Ｍセル有無を認識するＡＴＭセル残留認識部７ととも
に、高優先バッファ５に接続されて、この高優先バッフ
ァ５内のＡＴＭセル待ち行列が、しきい値を超過したか
否かを認識する、しきい値超過認識部８とを有し、ま
た、高優先バッファ５に接続され、この高優先バッファ
５内のＡＴＭセル待ち行列において、次に読み出される
（待ち行列の先頭）ＡＴＭセルに対するフラグ書込部４
でのフラグ付与の有無を認識するフラグ認識部９を有し
ている。
ッファ５に接続されて、この高優先バッファ５内のＡＴ
Ｍセル有無を認識するＡＴＭセル残留認識部７ととも
に、高優先バッファ５に接続されて、この高優先バッフ
ァ５内のＡＴＭセル待ち行列が、しきい値を超過したか
否かを認識する、しきい値超過認識部８とを有し、ま
た、高優先バッファ５に接続され、この高優先バッファ
５内のＡＴＭセル待ち行列において、次に読み出される
（待ち行列の先頭）ＡＴＭセルに対するフラグ書込部４
でのフラグ付与の有無を認識するフラグ認識部９を有し
ている。
【００２２】また、図１に示すＡＴＭスイッチは、低優
先バッファ６に接続されて、この低優先バッファ６内の
ＡＴＭセル有無を認識するＡＴＭセル残留認識部１０と
ともに、高優先バッファ５又は低優先バッファ６から読
み出されたＡＴＭセルを選択して外部へ出力するセレク
タ１１と、上記した各部に対してサービスクラス識別、
フラグ書き込み、ＡＴＭセル有無やフラグ認識に基づい
たＡＴＭセルバッファ制御を実行する制御部１２とを有
している。
先バッファ６に接続されて、この低優先バッファ６内の
ＡＴＭセル有無を認識するＡＴＭセル残留認識部１０と
ともに、高優先バッファ５又は低優先バッファ６から読
み出されたＡＴＭセルを選択して外部へ出力するセレク
タ１１と、上記した各部に対してサービスクラス識別、
フラグ書き込み、ＡＴＭセル有無やフラグ認識に基づい
たＡＴＭセルバッファ制御を実行する制御部１２とを有
している。
【００２３】なお、制御部１２は、マイクロコンピュー
タ（ＣＰＵやＲＯＭ、ワーキングＲＡＭなど）で構成さ
れ、この実施形態を実行するプログラム（請求項におけ
るプログラムに対応）が記憶媒体や通信ネットワークを
通じたダウンロード／インストールによって実装され
る。
タ（ＣＰＵやＲＯＭ、ワーキングＲＡＭなど）で構成さ
れ、この実施形態を実行するプログラム（請求項におけ
るプログラムに対応）が記憶媒体や通信ネットワークを
通じたダウンロード／インストールによって実装され
る。
【００２４】また、図１中において、実線は主信号の入
出力を示し、一点鎖線は制御系信号の入出力を示してい
る。
出力を示し、一点鎖線は制御系信号の入出力を示してい
る。
【００２５】以上の構成、動作に基づいて、次に本発明
に対応する実施形態の動作を説明する。図２は、この実
施形態の動作の概略を説明するための図であり、図３は
実施形態におけるサービスクラスを説明するための図で
ある。なお、ここでのＡＴＭセル伝送到達時間の即時性
要求の高低は、入力ＡＴＭセルを、遅延が生じることな
く即時的（即時性要求が高い）、又は遅延が生じる（即
時性要求が低い）ＡＴＭセルバッファ制御を通じた出力
である。また、耐廃棄性の高低は、廃棄を行う（耐廃棄
性が高い）／行わない（耐廃棄性が低い）の度合いであ
る。
に対応する実施形態の動作を説明する。図２は、この実
施形態の動作の概略を説明するための図であり、図３は
実施形態におけるサービスクラスを説明するための図で
ある。なお、ここでのＡＴＭセル伝送到達時間の即時性
要求の高低は、入力ＡＴＭセルを、遅延が生じることな
く即時的（即時性要求が高い）、又は遅延が生じる（即
時性要求が低い）ＡＴＭセルバッファ制御を通じた出力
である。また、耐廃棄性の高低は、廃棄を行う（耐廃棄
性が高い）／行わない（耐廃棄性が低い）の度合いであ
る。
【００２６】図２において、実施形態の概略動作では、
サービスクラスの優先度が高い（即時性の要求が高い図
３のサービスクラス１，２）ＡＴＭセルが、高優先バッ
ファ５に書き込まれる。また、比較的サービスクラスの
優先度の低い（即時性の要求が低い図３のサービスクラ
ス３）ＡＴＭセルは、低優先バッファ６に書き込まれ
る。そして、この高優先バッファ５又は低優先バッファ
６からの読み出しにおいて、高優先バッファ５にＡＴＭ
セルが一つでも存在する場合は、低優先バッファ６から
の読み出しは実行しない。
サービスクラスの優先度が高い（即時性の要求が高い図
３のサービスクラス１，２）ＡＴＭセルが、高優先バッ
ファ５に書き込まれる。また、比較的サービスクラスの
優先度の低い（即時性の要求が低い図３のサービスクラ
ス３）ＡＴＭセルは、低優先バッファ６に書き込まれ
る。そして、この高優先バッファ５又は低優先バッファ
６からの読み出しにおいて、高優先バッファ５にＡＴＭ
セルが一つでも存在する場合は、低優先バッファ６から
の読み出しは実行しない。
【００２７】すなわち、低優先バッファ６からは高優先
バッファ５にＡＴＭセルが存在しない場合にのみ読み出
されてセレクタ１１から送出される。この場合、図３に
示す収容サービスクラスにおいて、サービスクラス２の
電話通話（音声）では、音質があまり重要視されない。
したがって、このサービスクラス２の電話通話では、音
声通話の途切れ阻止のＡＴＭセル伝送到達時間の即時性
が高く要求されるものの、ＡＴＭセル廃棄を行っても通
話音質上の問題が生じないことが多い。すなわち、図３
に示すように耐廃棄性要求が低いものである。
バッファ５にＡＴＭセルが存在しない場合にのみ読み出
されてセレクタ１１から送出される。この場合、図３に
示す収容サービスクラスにおいて、サービスクラス２の
電話通話（音声）では、音質があまり重要視されない。
したがって、このサービスクラス２の電話通話では、音
声通話の途切れ阻止のＡＴＭセル伝送到達時間の即時性
が高く要求されるものの、ＡＴＭセル廃棄を行っても通
話音質上の問題が生じないことが多い。すなわち、図３
に示すように耐廃棄性要求が低いものである。
【００２８】したがって、比較的低通信品質（即時性の
要求が高いものの耐廃棄性要求が低いサービスクラス
２）のサービスクラスのＡＴＭセル（サービスクラス
２）は、高優先バッファ５の書き込み時に、高優先バッ
ファ５における待ち行列長（キュー／queue）が、しき
い値を超過していた場合は、この高優先バッファ５への
書き込みは行わないで廃棄する、又は読み出し時に、低
優先バッファ６のＡＴＭセルを優先させるのがＡＴＭセ
ルバッファリング処理上で効率的である。
要求が高いものの耐廃棄性要求が低いサービスクラス
２）のサービスクラスのＡＴＭセル（サービスクラス
２）は、高優先バッファ５の書き込み時に、高優先バッ
ファ５における待ち行列長（キュー／queue）が、しき
い値を超過していた場合は、この高優先バッファ５への
書き込みは行わないで廃棄する、又は読み出し時に、低
優先バッファ６のＡＴＭセルを優先させるのがＡＴＭセ
ルバッファリング処理上で効率的である。
【００２９】すなわち、即時性が要求されるＡＴＭセル
については、長時間の待ち状態（バッファリング）とな
った場合に優先度に対する問題の程度が低下したものと
してＡＴＭセルバッファ制御を実行する。
については、長時間の待ち状態（バッファリング）とな
った場合に優先度に対する問題の程度が低下したものと
してＡＴＭセルバッファ制御を実行する。
【００３０】本発明の実施形態は、このような書込処理
（請求項における書込処理手段に対応）と読出処理（請
求項における読出処理手段に対応）とからなる高優先バ
ッファ５又は低優先バッファ６を用いたＡＴＭセルバッ
ファ制御であり、図３中のサービスクラス２のように即
時性の要求が高いものの、耐廃棄性の要求が低いサービ
スクラスを収容している場合に最も効果がある。
（請求項における書込処理手段に対応）と読出処理（請
求項における読出処理手段に対応）とからなる高優先バ
ッファ５又は低優先バッファ６を用いたＡＴＭセルバッ
ファ制御であり、図３中のサービスクラス２のように即
時性の要求が高いものの、耐廃棄性の要求が低いサービ
スクラスを収容している場合に最も効果がある。
【００３１】次に、この動作の詳細について説明する。
（１）書き込み動作
図４は書き込み動作の処理手順を示すフローチャートで
ある。図４において、ここでの書き込み動作は、高優先
バッファ５の待ち行列長が、しきい値以下の場合と、し
きい値以上の場合からなる。
ある。図４において、ここでの書き込み動作は、高優先
バッファ５の待ち行列長が、しきい値以下の場合と、し
きい値以上の場合からなる。
【００３２】（１ａ）高優先バッファ５の待ち行列長
が、しきい値以下の場合 図１から図４において、制御部１２が書き込み動作モー
ドに設定された後に（ステップＳ１）、入力端子１から
のＡＴＭセルがサービスクラス識別部３に入力され、こ
こで高優先バッファ５に書き込むＡＴＭセルか、又は低
優先バッファ６に書き込むＡＴＭセルかを識別した情報
（識別情報Ｓａ）が出力される。
が、しきい値以下の場合 図１から図４において、制御部１２が書き込み動作モー
ドに設定された後に（ステップＳ１）、入力端子１から
のＡＴＭセルがサービスクラス識別部３に入力され、こ
こで高優先バッファ５に書き込むＡＴＭセルか、又は低
優先バッファ６に書き込むＡＴＭセルかを識別した情報
（識別情報Ｓａ）が出力される。
【００３３】サービスクラス識別部３からの識別情報Ｓ
ａを制御部１２が取り込み（ステップＳ２）、この識別
情報Ｓａに基づいて、高優先バッファ５又は低優先バッ
ファ６のいずれに入力端子１からのＡＴＭセルを書き込
むための書込命令情報Ｓｂ又はＳｃを出力する（ステッ
プＳ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７）。この書込命令情報
Ｓｂ又はＳｃを受信した高優先バッファ５又は低優先バ
ッファ６が、入力端子１からのＡＴＭセルを書き込む
（ステップＳ８，Ｓ９）。
ａを制御部１２が取り込み（ステップＳ２）、この識別
情報Ｓａに基づいて、高優先バッファ５又は低優先バッ
ファ６のいずれに入力端子１からのＡＴＭセルを書き込
むための書込命令情報Ｓｂ又はＳｃを出力する（ステッ
プＳ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７）。この書込命令情報
Ｓｂ又はＳｃを受信した高優先バッファ５又は低優先バ
ッファ６が、入力端子１からのＡＴＭセルを書き込む
（ステップＳ８，Ｓ９）。
【００３４】（１ｂ）高優先バッファ５の待ち行列長
が、しきい値以上の場合（ステップＳ１０） 入力されたＡＴＭセルが、高優先バッファ５又は低優先
バッファ６のいずれかに書き込むものであり、かつ、耐
廃棄性の要求が高いものについては（図３のサービスク
ラス１，３、ステップＳ１０：Ｎｏ）、前記した（１
ａ）高優先バッファ５の待ち行列長が、しきい値以下の
場合と同様の動作を行う。すなわち、制御部１２が識別
情報Ｓａに基づいて、高優先バッファ５又は低優先バッ
ファ６のいずれに入力端子１からのＡＴＭセルを書き込
む制御を実行する。
が、しきい値以上の場合（ステップＳ１０） 入力されたＡＴＭセルが、高優先バッファ５又は低優先
バッファ６のいずれかに書き込むものであり、かつ、耐
廃棄性の要求が高いものについては（図３のサービスク
ラス１，３、ステップＳ１０：Ｎｏ）、前記した（１
ａ）高優先バッファ５の待ち行列長が、しきい値以下の
場合と同様の動作を行う。すなわち、制御部１２が識別
情報Ｓａに基づいて、高優先バッファ５又は低優先バッ
ファ６のいずれに入力端子１からのＡＴＭセルを書き込
む制御を実行する。
【００３５】入力されたＡＴＭセルは、高い即時性が要
求され、かつ、耐廃棄性が、あまり高くない場合（図３
におけるクラス２）では（ステップＳ１１）、次のよう
な動作を行う。
求され、かつ、耐廃棄性が、あまり高くない場合（図３
におけるクラス２）では（ステップＳ１１）、次のよう
な動作を行う。
【００３６】制御部１２は、高優先バッファ５内の待ち
行列長が、しきい値を超過していることを、しきい値超
過認識部８からのしきい値情報Ｓｄで把握しており（ス
テップＳ１２）、また、入力されたＡＴＭセルがサービ
スクラス識別部３からの識別情報Ｓａで高優先バッファ
５に書き込まれるＡＴＭセルであることを認識する（ス
テップＳ１３）。これらの情報に基づいて制御部１２
は、フラグ書込部４へ当該ＡＴＭセルフラグの書き込み
を指示する書込指示情報Ｓｅを出力する（ステップＳ１
４）。フラグが書き込まれたＡＴＭセルは、制御部１２
からの書込命令情報Ｓｂによる指示で高優先バッファ５
へ書き込まれる（ステップＳ１５，Ｓ１６）。
行列長が、しきい値を超過していることを、しきい値超
過認識部８からのしきい値情報Ｓｄで把握しており（ス
テップＳ１２）、また、入力されたＡＴＭセルがサービ
スクラス識別部３からの識別情報Ｓａで高優先バッファ
５に書き込まれるＡＴＭセルであることを認識する（ス
テップＳ１３）。これらの情報に基づいて制御部１２
は、フラグ書込部４へ当該ＡＴＭセルフラグの書き込み
を指示する書込指示情報Ｓｅを出力する（ステップＳ１
４）。フラグが書き込まれたＡＴＭセルは、制御部１２
からの書込命令情報Ｓｂによる指示で高優先バッファ５
へ書き込まれる（ステップＳ１５，Ｓ１６）。
【００３７】（２）読み出し動作
図５は読み出し動作の処理手順を示すフローチャートで
ある。図１から図３及び図５において、制御部１２が読
出モードに設定された後に（ステップＳ２１）、フラグ
認識部９は、高優先バッファ５内の次に読み出される待
ち行列の先頭ＡＴＭセルに対する、フラグ書込部４で付
与されたフラグの有無を調べ、そのフラグ有無情報Ｓｍ
を制御部１２に通知する（ステップＳ２２）。
ある。図１から図３及び図５において、制御部１２が読
出モードに設定された後に（ステップＳ２１）、フラグ
認識部９は、高優先バッファ５内の次に読み出される待
ち行列の先頭ＡＴＭセルに対する、フラグ書込部４で付
与されたフラグの有無を調べ、そのフラグ有無情報Ｓｍ
を制御部１２に通知する（ステップＳ２２）。
【００３８】（２ａ）フラグが付与されていない場合
（ステップＳ２２：Ｎｏ） 制御部１２は、フラグ認識部９からのフラグ有無情報Ｓ
ｍによって、フラグが付与されていないことを認識す
る。そして、制御部１２は、ＡＴＭセル残留認識部７及
びＡＴＭセル残留認識部１０からのセル残留認識情報Ｓ
ｆ，Ｓｇに基づいて、高優先バッファ５内にＡＴＭセル
が存在する場合に（ステップＳ２３）、高優先バッファ
５からＡＴＭセルを選択出力するように、その選択命令
情報Ｓｈをセレクタ１１に送出する（ステップＳ２
４）。セレクタ１１は、制御部１２からの選択命令情報
Ｓｈによって高優先バッファ５から読み出されたＡＴＭ
セルを選択して出力する（ステップＳ２５）。
（ステップＳ２２：Ｎｏ） 制御部１２は、フラグ認識部９からのフラグ有無情報Ｓ
ｍによって、フラグが付与されていないことを認識す
る。そして、制御部１２は、ＡＴＭセル残留認識部７及
びＡＴＭセル残留認識部１０からのセル残留認識情報Ｓ
ｆ，Ｓｇに基づいて、高優先バッファ５内にＡＴＭセル
が存在する場合に（ステップＳ２３）、高優先バッファ
５からＡＴＭセルを選択出力するように、その選択命令
情報Ｓｈをセレクタ１１に送出する（ステップＳ２
４）。セレクタ１１は、制御部１２からの選択命令情報
Ｓｈによって高優先バッファ５から読み出されたＡＴＭ
セルを選択して出力する（ステップＳ２５）。
【００３９】（２ｂ）フラグが付与されている場合
制御部１２は、フラグ認識部９からのフラグ有無情報Ｓ
ｍによって、高優先バッファ５の先頭のＡＴＭセルにフ
ラグが付与されており（ステップＳ２２：Ｙｅｓ）、か
つ、低優先バッファ６内にＡＴＭセルが存在することを
セル残留認識情報Ｓｆで認識している場合に（ステップ
Ｓ２６）、高優先バッファ５及び低優先バッファ６の両
方に読出命令Ｓｒ，Ｓｓを送出する（ステップＳ２
７）。また、制御部１２はセレクタ１１が、低優先バッ
ファ６から読み出されたＡＴＭセルを選択出力するため
の選択命令情報Ｓｈａを出力する（ステップＳ２８）。
このとき、高優先バッファ５から読み出されたフラグが
付与されたＡＴＭセルが廃棄される（ステップＳ２
９）。
ｍによって、高優先バッファ５の先頭のＡＴＭセルにフ
ラグが付与されており（ステップＳ２２：Ｙｅｓ）、か
つ、低優先バッファ６内にＡＴＭセルが存在することを
セル残留認識情報Ｓｆで認識している場合に（ステップ
Ｓ２６）、高優先バッファ５及び低優先バッファ６の両
方に読出命令Ｓｒ，Ｓｓを送出する（ステップＳ２
７）。また、制御部１２はセレクタ１１が、低優先バッ
ファ６から読み出されたＡＴＭセルを選択出力するため
の選択命令情報Ｓｈａを出力する（ステップＳ２８）。
このとき、高優先バッファ５から読み出されたフラグが
付与されたＡＴＭセルが廃棄される（ステップＳ２
９）。
【００４０】なお、低優先バッファ６内にＡＴＭセルが
存在しない場合は、フラグが付与されている高優先バッ
ファ５の先頭のＡＴＭセルが、制御部１２からの前記し
た選択命令情報Ｓｈによってセレクタ１１から選択出力
される（ステップＳ３０，Ｓ３１）。
存在しない場合は、フラグが付与されている高優先バッ
ファ５の先頭のＡＴＭセルが、制御部１２からの前記し
た選択命令情報Ｓｈによってセレクタ１１から選択出力
される（ステップＳ３０，Ｓ３１）。
【００４１】このように、この実施形態では、低い通信
品質かつ即時性が要求されるＡＴＭセルについては、待
ち行列長が、しきい値を超過する長時間の待ち状態とな
った場合に、優先度に対する問題の程度が低下したもの
とみなしたＡＴＭセルバッファ制御を実行して、その効
率的なバッファリング（ＡＴＭセルバッファ制御）を実
行している。
品質かつ即時性が要求されるＡＴＭセルについては、待
ち行列長が、しきい値を超過する長時間の待ち状態とな
った場合に、優先度に対する問題の程度が低下したもの
とみなしたＡＴＭセルバッファ制御を実行して、その効
率的なバッファリング（ＡＴＭセルバッファ制御）を実
行している。
【００４２】この効率的なバッファリングは、二つの高
優先バッファ５及び低優先バッファ６を配置して、例え
ば、図３に示す三つのサービスクラス１，２，３に対応
可能となるものである。したがって、例えば、従来例の
ようにサービスクラスごとにＡＴＭセルバッファ制御
（ＡＴＭセルバッファリング）に対応する三つのバッフ
ァを配置する必要がなくなり、そのＡＴＭセルバッファ
制御における装置規模及び処理規模の増大化を抑えるこ
とができるようになる。
優先バッファ５及び低優先バッファ６を配置して、例え
ば、図３に示す三つのサービスクラス１，２，３に対応
可能となるものである。したがって、例えば、従来例の
ようにサービスクラスごとにＡＴＭセルバッファ制御
（ＡＴＭセルバッファリング）に対応する三つのバッフ
ァを配置する必要がなくなり、そのＡＴＭセルバッファ
制御における装置規模及び処理規模の増大化を抑えるこ
とができるようになる。
【００４３】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ＡＴＭセルバッファ数の増加を抑えて、多重
化されたそれぞれのコネクションに対して設定される、
異なったサービスクラスに対するＡＴＭセルバッファ制
御に対応できるようになる。この結果、構成が簡素化さ
れ、その装置規模及び処理規模の増大化を抑えることが
できるという効果がある。
によれば、ＡＴＭセルバッファ数の増加を抑えて、多重
化されたそれぞれのコネクションに対して設定される、
異なったサービスクラスに対するＡＴＭセルバッファ制
御に対応できるようになる。この結果、構成が簡素化さ
れ、その装置規模及び処理規模の増大化を抑えることが
できるという効果がある。
【図１】本発明の実施形態における構成を示すブロック
図である。
図である。
【図２】実施形態の動作の概略を説明するための図であ
る。
る。
【図３】実施形態におけるサービスクラスを説明するた
めの図である。
めの図である。
【図４】実施形態における書き込み動作の処理手順を示
すフローチャートである。
すフローチャートである。
【図５】実施形態における読み出し動作の処理手順を示
すフローチャートである。
すフローチャートである。
３ サービスクラス識別部
４ フラグ書込部
５ 高優先バッファ
６ 低優先バッファ
７ ＡＴＭセル残留認識部
８ しきい値超過認識部
９ フラグ認識部
１０ ＡＴＭセル残留認識部
１１ セレクタ
１２ 制御部
Claims (8)
- 【請求項１】 サービスクラスの優先度に基づいたＡＴ
Ｍセルバッファ制御方法において、 入力ＡＴＭセルに対するサービスクラスの高低を含む優
先度を認識する段階と、 この高低を認識した前記入力ＡＴＭセルを、高低を含む
優先度の複数のバッファに区別して書き込む段階と、 前記高優先バッファ内にＡＴＭセルが存在する場合に、
前記高優先のバッファ内のＡＴＭセルを読み出し、又
は、前記高優先バッファ内のＡＴＭセルの待ち行列長
が、所定時間の待ち状態の場合に、この所定時間で優先
度が低下した前記入力ＡＴＭセルを廃棄する段階と、 を有することを特徴とするＡＴＭセルバッファ制御方
法。 - 【請求項２】 サービスクラスの優先度に基づいたＡＴ
Ｍセルバッファ制御方法において、 入力ＡＴＭセルに対するサービスクラスの高低を含む優
先度を認識する段階と、 この高低を認識した前記入力ＡＴＭセルを、高低を含む
優先度の複数のバッファに区別して書き込む段階と、 前記高優先バッファ内にＡＴＭセルが存在する場合に、
この高優先のバッファ内のＡＴＭセルを読み出し、又
は、前記高優先バッファ内のＡＴＭセルの待ち行列長
が、所定時間の待ち状態の場合に、前記低優先バッファ
内のＡＴＭセルを読み出す段階と、 を有することを特徴とするＡＴＭセルバッファ制御方
法。 - 【請求項３】 前記サービスクラスの優先度は、即時性
要求及び耐廃棄性の高低であり、 前記所定時間で優先度が低下した前記入力ＡＴＭセル
は、即時性の要求が高いものの耐廃棄性要求が低いサー
ビスクラスであることを特徴とする請求項１記載のＡＴ
Ｍセルバッファ制御方法。 - 【請求項４】 前記所定時間の待ち状態の場合は、 待ち行列長が予めしきい値を超過している場合であるこ
とを特徴とする請求項１又は２記載のＡＴＭセルバッフ
ァ制御方法。 - 【請求項５】 サービスクラスの高低を含む優先度の複
数のバッファに対するＡＴＭセルバッファ制御を実行す
るＡＴＭセルバッファ制御装置にあって、 入力ＡＴＭセルに対するサービスクラスの高低を含む優
先度を認識し、高低優先バッファを区別して書き込みを
行う場合に、前記高優先バッファ内にＡＴＭセルが存在
し、かつ、この高優先バッファ内の行列長が、所定時間
の待ち状態の場合に、この所定時間で優先度が低下した
前記入力ＡＴＭセルを破棄する書込処理手段と、 前記書込処理手段による書き込み後は、前記高優先バッ
ファ内にＡＴＭセルが存在する場合に、前記高優先バッ
ファ内のＡＴＭセルを読み出し、又は、前記高優先バッ
ファ内の行列長が、所定時間の待ち状態の場合に、前記
低優先バッファ内のＡＴＭセルを読み出す読出処理手段
と、 を備えることを特徴とするＡＴＭセルバッファ制御装
置。 - 【請求項６】 前記書込処理手段及び読出処理手段とし
て、 入力ＡＴＭセルに格納されたサービスクラスの優先度を
識別するサービスクラス識別部と、 前記高優先バッファ内の待ち行列が予め定めたしきい値
を超過した際に、予め定義したサービスクラスのＡＴＭ
セルを高優先バッファに書き込む前に、このしきい値超
過を識別するためのフラグを付与するフラグ書込部と、 前記高優先バッファ内のＡＴＭセルの有無を認識する第
１ＡＴＭセル残留認識部と、 前記高優先バッファ内のＡＴＭセル待ち行列が、しきい
値を超過したか否かを認識するしきい値超過認識部と、 前記高優先バッファ内のＡＴＭセル待ち行列において待
ち行列の先頭のＡＴＭセルに対するフラグ付与の有無を
認識するフラグ認識部と、 前記低優先バッファ内のＡＴＭセルの有無を認識する第
２ＡＴＭセル残留認識部と、 前記高優先バッファ又は前記低優先バッファから読み出
されたＡＴＭセルを選択して出力するセレクタと、 を備えることを特徴とする請求項５記載のＡＴＭセルバ
ッファ制御装置。 - 【請求項７】 入力ＡＴＭセルに対するサービスクラス
の高低を含む優先度認識制御と、 この高低認識による入力ＡＴＭセルを、高低を含む優先
度の複数のバッファに区別して書き込む制御と、 高優先バッファ内にＡＴＭセルが存在する場合に、高優
先のバッファ内のＡＴＭセルを読み出し、又は、高優先
バッファにおけるＡＴＭセルの待ち行列長が、所定時間
の待ち状態の場合に、この所定時間で優先度が低下した
前記入力ＡＴＭセルを廃棄する制御と、 を実質的なコンピュータに実行させるためのプログラ
ム。 - 【請求項８】 入力ＡＴＭセルに対するサービスクラス
の高低を含む優先度認識制御と、 この高低認識による入力ＡＴＭセルを、高低を含む優先
度の複数のバッファに区別して書き込む制御と、 高優先バッファ内にＡＴＭセルが存在する場合に、この
高優先のバッファ内のＡＴＭセルを読み出し、又は、高
優先バッファ内のＡＴＭセルの待ち行列長が、所定時間
の待ち状態の場合に、低優先バッファ内のＡＴＭセルを
読み出す制御と、 を実質的なコンピュータに実行させるためのプログラ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001382634A JP2003188912A (ja) | 2001-12-17 | 2001-12-17 | Ａｔｍセルバッファ制御方法及びａｔｍセルバッファ制御装置並びにプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001382634A JP2003188912A (ja) | 2001-12-17 | 2001-12-17 | Ａｔｍセルバッファ制御方法及びａｔｍセルバッファ制御装置並びにプログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003188912A true JP2003188912A (ja) | 2003-07-04 |
Family
ID=27592905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001382634A Pending JP2003188912A (ja) | 2001-12-17 | 2001-12-17 | Ａｔｍセルバッファ制御方法及びａｔｍセルバッファ制御装置並びにプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003188912A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008092388A1 (en) * | 2007-01-26 | 2008-08-07 | Huawei Technologies Co., Ltd. | Multiplexed data stream circuit architecture |
| US7675945B2 (en) | 2006-09-25 | 2010-03-09 | Futurewei Technologies, Inc. | Multi-component compatible data architecture |
| US7787498B2 (en) | 2007-01-26 | 2010-08-31 | Futurewei Technologies, Inc. | Closed-loop clock synchronization |
| US7809027B2 (en) | 2006-09-25 | 2010-10-05 | Futurewei Technologies, Inc. | Network clock synchronization floating window and window delineation |
| US7813271B2 (en) | 2006-09-25 | 2010-10-12 | Futurewei Technologies, Inc. | Aggregated link traffic protection |
| US7961751B2 (en) | 2006-09-25 | 2011-06-14 | Futurewei Technologies, Inc. | Multiplexed data stream timeslot map |
| US8295310B2 (en) | 2006-09-25 | 2012-10-23 | Futurewei Technologies, Inc. | Inter-packet gap network clock synchronization |
| US8340101B2 (en) | 2006-09-25 | 2012-12-25 | Futurewei Technologies, Inc. | Multiplexed data stream payload format |
| US8494009B2 (en) | 2006-09-25 | 2013-07-23 | Futurewei Technologies, Inc. | Network clock synchronization timestamp |
| US8532094B2 (en) | 2006-09-25 | 2013-09-10 | Futurewei Technologies, Inc. | Multi-network compatible data architecture |
| US8660152B2 (en) | 2006-09-25 | 2014-02-25 | Futurewei Technologies, Inc. | Multi-frame network clock synchronization |
| US8976796B2 (en) | 2006-09-25 | 2015-03-10 | Futurewei Technologies, Inc. | Bandwidth reuse in multiplexed data stream |
-
2001
- 2001-12-17 JP JP2001382634A patent/JP2003188912A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8401010B2 (en) | 2006-09-25 | 2013-03-19 | Futurewei Technologies, Inc. | Multi-component compatible data architecture |
| US7813271B2 (en) | 2006-09-25 | 2010-10-12 | Futurewei Technologies, Inc. | Aggregated link traffic protection |
| US9106439B2 (en) | 2006-09-25 | 2015-08-11 | Futurewei Technologies, Inc. | System for TDM data transport over Ethernet interfaces |
| US8532094B2 (en) | 2006-09-25 | 2013-09-10 | Futurewei Technologies, Inc. | Multi-network compatible data architecture |
| US8494009B2 (en) | 2006-09-25 | 2013-07-23 | Futurewei Technologies, Inc. | Network clock synchronization timestamp |
| US7961751B2 (en) | 2006-09-25 | 2011-06-14 | Futurewei Technologies, Inc. | Multiplexed data stream timeslot map |
| US7986700B2 (en) | 2006-09-25 | 2011-07-26 | Futurewei Technologies, Inc. | Multiplexed data stream circuit architecture |
| US8289962B2 (en) | 2006-09-25 | 2012-10-16 | Futurewei Technologies, Inc. | Multi-component compatible data architecture |
| US8295310B2 (en) | 2006-09-25 | 2012-10-23 | Futurewei Technologies, Inc. | Inter-packet gap network clock synchronization |
| US8340101B2 (en) | 2006-09-25 | 2012-12-25 | Futurewei Technologies, Inc. | Multiplexed data stream payload format |
| US9019996B2 (en) | 2006-09-25 | 2015-04-28 | Futurewei Technologies, Inc. | Network clock synchronization floating window and window delineation |
| US7675945B2 (en) | 2006-09-25 | 2010-03-09 | Futurewei Technologies, Inc. | Multi-component compatible data architecture |
| US7809027B2 (en) | 2006-09-25 | 2010-10-05 | Futurewei Technologies, Inc. | Network clock synchronization floating window and window delineation |
| US8588209B2 (en) | 2006-09-25 | 2013-11-19 | Futurewei Technologies, Inc. | Multi-network compatible data architecture |
| US8982912B2 (en) | 2006-09-25 | 2015-03-17 | Futurewei Technologies, Inc. | Inter-packet gap network clock synchronization |
| US8660152B2 (en) | 2006-09-25 | 2014-02-25 | Futurewei Technologies, Inc. | Multi-frame network clock synchronization |
| US8837492B2 (en) | 2006-09-25 | 2014-09-16 | Futurewei Technologies, Inc. | Multiplexed data stream circuit architecture |
| US8976796B2 (en) | 2006-09-25 | 2015-03-10 | Futurewei Technologies, Inc. | Bandwidth reuse in multiplexed data stream |
| US8605757B2 (en) | 2007-01-26 | 2013-12-10 | Futurewei Technologies, Inc. | Closed-loop clock synchronization |
| US7787498B2 (en) | 2007-01-26 | 2010-08-31 | Futurewei Technologies, Inc. | Closed-loop clock synchronization |
| WO2008092388A1 (en) * | 2007-01-26 | 2008-08-07 | Huawei Technologies Co., Ltd. | Multiplexed data stream circuit architecture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6836479B1 (en) | Variable length packet communication device | |
| CA2410773C (en) | Packet scheduling apparatus | |
| JP2526013B2 (ja) | パケット切替式通信方法 | |
| JP3623089B2 (ja) | 非同期転送モードにおいてセルを伝送するための方法 | |
| JP2003188912A (ja) | Ａｔｍセルバッファ制御方法及びａｔｍセルバッファ制御装置並びにプログラム | |
| JP3730471B2 (ja) | パケット転送装置 | |
| US6829240B1 (en) | System for, and method of, ATM segmentation and re-assembly of cells providing streaming data | |
| US5732082A (en) | System and method for multi-frame received queuing with sorting in an asynchronous transfer mode (ATM) system | |
| CN110830388A (zh) | 一种数据调度方法、装置、网络设备及计算机存储介质 | |
| US6735204B1 (en) | ATM cell multiplexing apparatus and ATM cell multiplexing method | |
| US20050249232A1 (en) | Frame-to-cell traffic scheduling | |
| US20070263542A1 (en) | Method for Transmitting Data Available in the Form of Data Packets | |
| US6154460A (en) | Data packet transmission system and method | |
| JP2760343B2 (ja) | Ａｔｍセル化回路 | |
| US20130136137A1 (en) | Apparatus and method for data transmission | |
| JP3812784B2 (ja) | Ａｔｍスイッチ | |
| KR100479572B1 (ko) | 이동통신 시스템에서 호 처리 제어장치 | |
| JPH10200547A (ja) | 固定長セル取扱式交換機及び固定長セルの読み出し速度制御方法 | |
| CN114500581A (zh) | 一种等延迟的分布式缓存以太网mac架构 | |
| JP3916881B2 (ja) | コマンド送信システム及びコマンド送信方法 | |
| JPH11331196A (ja) | マルチサービスクラス定義型ａｔｍ交換機 | |
| JP2000332761A (ja) | 転送装置および転送方法 | |
| JP2005123770A (ja) | 時分割処理装置および通信装置 | |
| JPH09149040A (ja) | Ａｔｍ交換機 | |
| JPH08111765A (ja) | ファクシミリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061114 |