JP2003188717A - 発振停止検出回路およびこれを用いた電子時計 - Google Patents

Abstract

(57)【要約】 【課題】 低消費電力で動作し、検出時間が短くでき、
そして温度に対して安定性が高く、ＩＣ化した時に面積
が小さい発振停止検出回路を備える電子時計を提供す
る。 【解決手段】 ２つの容量素子と、発振クロックを分周
した動作クロック信号に従って前記２つの容量素子を相
補的に充電を行う２つの充電手段と、前記２つの容量素
子を相補的にＭＯＳトランジスタにより放電をおこなう
放電手段と、前記２つの容量素子の両端の電圧が予め定
められた閾値で論理和的に検出する電圧検出手段とを有
したことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発振停止検出回路
と、これを備えた電子時計に関するものである。

【０００２】

【従来の技術】電池、あるいは発電装置のエネルギーに
より動作する電子時計では、発振が停止すると電子時計
も停止してしまうため、発振が停止した場合には発振停
止を検出して対策を施す必要があった。特に最近長寿命
化のため、電子時計の低消費電力化が図られ、発振回路
も低電力で動作しているので、発振が停止した場合、発
振の起動には時間がかかる。そのため外乱等により動作
中に発振が停止した場合、時刻表示が大幅に狂ってしま
う可能性がある。

【０００３】このため発振起動時は起動時間短縮のた
め、スタートアップ動作を行う。例えばスタートアップ
期間中に発振回路の電圧を上げることで発振インバータ
の駆動能力を上げ、発振起動性を良くするものである。
しかし、スタートアップ動作は発振が停止したことがわ
からないとスタートアップに入れないので、発振の停止
を瞬時に検出しなければならない。そのため従来から電
子時計には発振が停止したことを検出する発振停止検出
回路が提案されてきた。例えば、特公昭６３−４５１２
４号公報に記載された従来技術では、発振信号のレベル
変化（信号の立ち上がり／立ち下がり）を検出すること
により、そのレベル変化が継続しているか否かを判別す
ることで発振停止を検出するものである。

【０００４】図１３は、従来技術による発振停止検出回
路の回路図である。発振回路の発振クロックを分周した
動作クロックが遅延回路インバータ１３１に入力される
と、遅延回路インバータ１３１の出力が遅延回路コンデ
ンサー１３２と遅延回路インバータ１３１の出力抵抗に
よる遅延回路のために出力波形は鈍る。この出力を波形
整形インバータ１３３で波形整形して、２入力エクスク
ルーシブオアゲート１３４（以下、”ＥｘＯＲ”と記述
する。）の一方に入力する。

【０００５】この波形整形インバータ１３３の出力は遅
延回路コンデンサー１３２や遅延回路インバータ１３１
の出力抵抗により、動作クロックに対して遅延回路コン
デンサー１３２の容量値と遅延回路インバータ１３１の
出力抵抗値の積である時定数τの遅れが生じ、動作クロ
ックが立ち上がった直後や立ち下がった直後にＥｘＯＲ
１３４の出力から時定数τの幅のパルスが出力され、動
作クロックの微分回路を形成している。

【０００６】よって、動作クロックのレベルが変化する
度にＥｘＯＲ１３４からパルスが発生し、パルスが発生
している期間、充電手段であるＮチャネルＭＯＳトラン
ジスタ１３５がオンして検出コンデンサー１３６をＶＳ
Ｓへ充電する。発振が停止するとクロックのレベルが変
化しないのでパルスが発生せず、放電抵抗１３７を通し
て検出コンデンサー１３６に蓄積された電荷がＧＮＤへ
放電される。そして検出コンデンサー１３６の両端の電
圧が小さくなり、検出インバータ１３８の閾値より小さ
くなると検出インバータ１３８の出力が反転し、発振停
止信号を発生する。

【０００７】次に図１３の従来の発振停止検出回路の動
作を図１４の波形図を参照しながら説明する。発振クロ
ックを分周した動作クロック波形が遅延回路インバータ
１３１と２入力ＥｘＯＲ回路１３４の一方に入力され
る。上述した様に遅延回路インバータ１３１の出力波形
は遅延回路コンデンサー１３２と遅延回路インバータ１
３１の出力抵抗により鈍る。遅延回路インバータ１３１
の出力波形を波形整形インバータ１３３により波形整形
される。波形整形インバータ１３３の出力波形は２入力
ＥｘＯＲ１３４のもう一方に入力される。波形整形イン
バータ１３３の出力波形は動作クロック波形に対して位
相が遅れている。２入力ＥｘＯＲ１３４の出力波形はこ
の位相遅れの幅のパルス波が出力される。パルス幅は位
相遅れが大きい程長くなり、遅延回路コンデンサー１３
２の容量値と遅延回路インバータ１３１の出力抵抗値の
積である時定数τで決まる。

【０００８】２入力ＥｘＯＲ１３４の出力は充電手段で
あるＮチャネルＭＯＳトランジスタ１３５のゲートに接
続されており、２入力ＥｘＯＲ１３４の出力パルスによ
り充電手段であるＮチャネルＭＯＳトランジスタ１３５
がオンされる。検出コンデンサー１３６の端子電圧波形
は充電手段であるＮチャネルＭＯＳトランジスタ１３５
がオンする度に徐々にＶＳＳの電位へ充電され、複数の
パルスが出力された後、ＶＳＳの電位に安定する。よっ
て検出コンデンサー１３６の端子電圧波形は動作クロッ
クが入力されていればＶＳＳになり、ロウレベル（以
後”Ｌ”と記述する）となり、検出インバータ１３８の
出力はハイレベル（以後”Ｈ”と記述する）となる。

【０００９】また充電手段であるＮチャネルＭＯＳトラ
ンジスタ１３５がオフしている期間は放電抵抗１３７を
介して放電されるため、徐々にＧＮＤに近づいて行く。
従ってパルスの周期は検出コンデンサー１３６の容量値
と放電抵抗１３７の時定数τに対して充分に短く設定し
なければならない。検出コンデンサー１３６の端子電圧
波形が検出インバータ１３８の入力の閾値よりＧＮＤに
近づく前に再度充電し、検出インバータ１３８の入力の
閾値電圧よりＶＳＳに近い状態を維持して検出インバー
タ１３８の出力波形は”Ｈ”を維持する。

【００１０】発振が停止すると動作クロックが停止する
ので、上述したように２入力ＥｘＯＲ１３４の出力から
はパルスが発生しないので、検出コンデンサー１３６の
端子電圧波形はＶＳＳ電位を維持できずに放電抵抗１３
７によってＧＮＤの電位まで放電してしまう。よって検
出インバータ１３８の出力波形は”Ｌ”になり発振停止
を出力する。

【００１１】動作クロックが停止してから発振停止を出
力するまでの検出時間は、検出コンデンサー１３６の容
量値と放電抵抗１３７の抵抗値による時定数τであり、
発振停止を瞬時に発生するには時定数τを小さくする必
要がある。そのためには動作クロックの周期を短く、つ
まり動作クロックの周波数を上げなければならないが、
従来の発振停止検出回路では波形整形インバータ１３３
の入力が遅延回路コンデンサー１３２により鈍るため、
波形整形インバータ１３３に貫通電流が多く流れるので
動作クロックの周波数を大きくすると発振停止検出回路
自体の消費電流が大きくなるのでクロックの周波数は大
きくはできない。

【００１２】特に電池電圧が３Ｖで動作する場合には、
波形整形インバータ１３３の貫通電流も激増する。よっ
て時定数τを小さくすることはできず、つまり発振停止
検出時間を短くできないので瞬時に発振停止を発生する
ことはできない。発振停止検出時間を短くするには発振
停止検出回路自体の低消費電力化が必要である。

【００１３】動作クロックの周波数を大きくできないの
で、放電抵抗１３７と検出コンデンサー１３６のどちら
か一方、あるいは両方を大きくして時定数τを大きくし
なければならない。ただ容量を大きくするとＶＳＳまで
充電するために充電手段であるＮチャネルＭＯＳトラン
ジスタ１３５をオンさせる時間を長くしなければなら
ず、パルス幅を長くするため遅延回路コンデンサー１３
２の容量を大きくしなくてはいけないが、遅延回路コン
デンサー１３２の容量をあまり大きくすると遅延回路イ
ンバータ１３１の出力の波形が大きく鈍り、波形整形イ
ンバータ１３３の貫通電流が更に大きくなるため、検出
コンデンサー１３６の容量はあまり大きくはできない。
よって放電抵抗１３７を大きくしなければならない。

【００１４】ここでクロックの周期に対して、時定数τ
は常に長くなくてはならず、放電抵抗１３７は温度安定
性の悪いものは使用できない。当然シート抵抗値の小さ
いものを使用すなければならずＩＣ化の際に抵抗に要す
る面積も膨大なものになってしまう。

【００１５】

【発明が解決しようとする課題】上述した従来の発振停
止検出回路では、波形整形インバータ１３３の入力の波
形が鈍るため、波形整形インバータ１３３に貫通電流が
多く流れる。その為、動作クロック周波数を高くできな
いので放電抵抗１３７を大きくしなければならず、発振
停止検出時間が長くなり、発振停止に対して瞬時に発振
起動バックアップ動作ができなくなる。また放電抵抗１
３７をＩＣ化する場合、検出時間を温度に対して安定に
するにはシート抵抗の低いもので製造しなければなら
ず、膨大な面積を必要としてしまい、時計ＩＣの面積増
大に大きく影響し、コストアップに大きく影響する。

【００１６】本発明の目的は、低消費電力で動作し、検
出時間が短くでき、そして温度に対して安定性が高く、
ＩＣ化した時に面積が小さい発振停止検出回路を備える
電子時計を提供することである。

【００１７】

【課題を解決するための手段】上述した課題を解決する
ために、本発明の発振停止検出回路は、発振回路の動作
停止を検出する発振停止検出回路において、２つの充電
スイッチ手段と、２つの放電手段と、２つの検出コンデ
ンサと、電圧検出回路を設け、第１の充電スイッチ手段
は、一方のスイッチ端子が第１の放電手段と第１の検出
コンデンサと電圧検出手段に接続されるとともに他方の
スイッチ端子が電源電位に接続され、第２の充電スイッ
チ手段は、一方のスイッチ端子が第２の放電手段と第２
の検出コンデンサと電圧検出手段に接続されるとともに
他方のスイッチ端子が電源電位に接続され、第１の充電
スイッチ手段の入力端子に第１のクロックを入力すると
ともに第２の充電スイッチ手段の入力端子に第１のクロ
ックを反転した第２のクロック信号を入力することによ
り、第１の充電スイッチ手段によって第１の検出コンデ
ンサを充電するとともに第２の充電スイッチ手段によっ
て第２の検出コンデンサを充電し、第１のクロック信号
が停止したときに、第１の検出コンデンサと第２の検出
コンデンサのうちの一方の検出コンデンサに蓄えられた
電荷を一方の検出コンデンサと接続されている放電手段
によって放電し、電圧検出回路は、一方の検出コンデン
サーの両端子間電圧が所定の値となったことを検出して
発振停止信号を出力することを特徴としている。

【００１８】（作用）本発明の電子時計によれば、２つ
の容量素子と、発振クロックを分周した動作クロック信
号に従って前記２つの容量素子と相補的に充電を行う２
つの充電手段と、前記２つの容量素子を相補的にＭＯＳ
トランジスタにより放電をおこなう放電手段と、前記２
つの容量素子の両端の電圧が予め定められた閾値で論理
和的に検出する電圧検出手段とを有した発振停止検出回
路を備えることにより、低消費電力で動作し、検出時間
が短くでき、そして温度に対して安定性が高く、ＩＣ化
した時に面積が小さい発振停止検出回路を備える電子時
計を実現することができる。

【００１９】

【発明の実施の形態】以下、本発明による電子時計の発
振停止検出回路の実施形態を図面に基づいて説明する。
図２は本発明による発振停止検出回路を用いた時計シス
テムの実施形態を示す。電池２１をエネルギー源として
おり、電池電圧ＶＳＳを発生する。電池２１は銀電池や
リチウム電池、もしくは、二次電池であるリチウムイオ
ン電池等である。水晶振動子２３の発振周波数に基づい
てＣＭＯＳインバータで構成されている発振回路２４に
より発振クロックが出力される。

【００２０】発振クロックは分周回路２５により、発振
クロックを１Ｈｚまで周波数を下げ、時刻表示手段２７
の制御信号を発生する。発振回路２４および分周回路２
５はレギュレータ回路３０により予め定められたレギュ
レータ電圧で動作している。そして、駆動回路２６によ
り、時刻表示手段２７を駆動する。駆動回路２６は時刻
表示手段２７に大電流を流すため、チャネル幅の大きな
トランジスタで構成されている。時刻表示手段２７はア
ナログ時計では針であり、デジタル時計では液晶素子で
ある。

【００２１】分周回路２５から発振クロックを分周した
クロックを本発明による発振停止検出回路２２の動作用
クロック２８として発振停止検出回路２２へ入力してい
る。発振回路２４より発振クロックが発生している限
り、発振停止検出回路２２へ動作クロック２８は供給さ
れる。発振停止により動作クロック２８が供給されなく
なったら発振停止検出回路２２は発振停止信号３１をレ
ギュレータ回路３０へ送る。発振停止信号３１を受け取
ったレギュレータ回路３０はレギュレータ電圧を定常時
の電圧より大きくして発振スタートアップを行う。

【００２２】次に本発明による第１の発振停止検出回路
の実施形態を図１に従って説明する。図２による発振停
止検出回路動作クロック２８がクロック入力インバータ
１１に入力され、第１の駆動インバータ１２、及び第２
の駆動インバータ１３の入力に正反対の論理の動作クロ
ックがそれぞれに入力される。

【００２３】充電手段である第１のＮチャネルＭＯＳト
ランジスタ１４ａと充電手段である第２のＮチャネルＭ
ＯＳトランジスタ１４ｂはゲートの入力がハイレベル
（以後”Ｈ”と記述する）の時にオンして、第１の検出
コンデンサー１５ａ及び第２の検出コンデンサー１５ｂ
をＶＳＳまで充電する。充電手段である第１のＮチャネ
ルＭＯＳトランジスタ１４ａ及び充電手段である第２の
ＮチャネルＭＯＳトランジスタ１４ｂは素早く充電を行
うためにチャネル幅を大きくしてオン抵抗を小さくして
いる。

【００２４】また、ゲートの入力がロウレベル（以
下、”Ｌ”と記述する。）の時、充電手段である第１の
ＮチャネルＭＯＳトランジスタ１４ａ及び充電手段であ
る第２のＮチャネルＭＯＳトランジスタ１４ｂはオフ
し、ＭＯＳトランジスタによる放電手段１６により第１
の検出コンデンサー１５ａ及び第２の検出コンデンサー
１５ｂに蓄積された電荷がＧＮＤの電位まで徐々に放電
されていく。ＭＯＳトランジスタによる放電手段１６に
ついての詳細は後で説明する。蓄積された電荷が完全に
放電されるまでの時間は第１の検出コンデンサー１５ａ
及び第２の検出コンデンサー１５ｂの容量値とＭＯＳト
ランジスタによる放電手段１６の抵抗値の積である時定
数τの時間がかかる。

【００２５】充電手段である第１のＮチャネルＭＯＳト
ランジスタ１４ａ及び充電手段である第２のＮチャネル
ＭＯＳトランジスタ１４ｂのゲートはクロック入力イン
バータ１１により動作クロックのレベルに対して、交互
に”Ｈ”になる。よって一方がオンであればもう一方は
必ずオフであり、発振が停止して動作クロックのレベル
の変化が無くなった時は、どちらか一方は必ずオフし
て、第１の検出コンデンサー１５ａあるいは第２の検出
コンデンサー１５ｂに蓄積された電荷をＭＯＳトランジ
スタによる放電手段１６により放電される。第１の検出
コンデンサー１５ａ及び第２の検出コンデンサー１５ｂ
の端子は電圧検出回路１７に接続される。電圧検出回路
１７は２つの入力のどちらか一方の入力電圧が予め定め
られた閾値電圧より”Ｈ”になると出力が”Ｈ”になる
論理和的な動作をする。電圧検出回路については後で詳
細に説明する。

【００２６】次に図１の本発明による第１の発振停止検
出回路の動作を図３の波形図を参照しながら説明する。
発振クロックを分周した動作クロック波形がクロック入
力インバータ１１と第２の駆動インバータ１３に入力さ
れる。クロック波形とクロック入力インバータ１１の出
力波形は論理的に正反対であり、充電手段である第１の
ＮチャネルＭＯＳトランジスタ１４ａと充電手段である
第２のＮチャネルＭＯＳトランジスタ１４ｂは動作クロ
ックに対して正反対に動作する。

【００２７】充電手段である第１のＮチャネルＭＯＳト
ランジスタ１４ａと充電手段である第２のＮチャネルＭ
ＯＳトランジスタ１４ｂは動作クロックに対してオン、
オフを正反対に動作するので、第１の検出コンデンサー
１５ａの端子電圧波形と第２の検出コンデンサー１５ｂ
の端子電圧波形の充電放電特性は動作クロックに対して
正反対である。

【００２８】第１の検出コンデンサー１５ａと第２の検
出コンデンサー１５ｂの端子は電圧検出回路１７へ接続
されている。電圧検出回路１７は論理和的な動作をし、
第１の検出コンデンサー１５ａの端子電圧波形と第２の
検出コンデンサー１５ｂの端子電圧波形の両方がＶＳＳ
電位、つまり”Ｌ”であれば出力は”Ｌ”になる。動作
クロックが供給されている間は第１の検出コンデンサー
１５ａの端子電圧波形と第２の検出コンデンサー１５ｂ
の端子電圧波形はＶＳＳ電位、つまり”Ｌ”なので電圧
検出回路１７の出力は”Ｌ”である。よって電圧検出回
路１７より”Ｌ”が出力されていれば発振しているとい
うことである。

【００２９】ただ従来の技術でも述べたが、動作クロッ
クの周期は第１の検出コンデンサー１５ａ、及び第２の
検出コンデンサー１５ｂとＭＯＳトランジスタによる放
電手段１６の抵抗値による時定数τより短くないと充電
手段である第１のＮチャネルＭＯＳトランジスタ１４ａ
あるいは充電手段である第２のＮチャネルＭＯＳトラン
ジスタ１４ｂがオフ期間中に第１の検出コンデンサー１
５ａ、あるいは第２の検出コンデンサー１５ｂの端子電
圧が”Ｈ”になってしまい、一時的に電圧検出回路１７
より”Ｈ”の出力が発生する。これにより発振が停止し
たと判断してスタートアップ動作に入り誤動作してしま
う。従って常にクロックの周期を時定数τより短くしな
ければならない。

【００３０】当然、発振が停止したら動作クロックが供
給されなくなり、充電手段である第１のＮチャネルＭＯ
Ｓトランジスタ１４ａあるいは充電手段である第２のＮ
チャネルＭＯＳトランジスタ１４ｂのどちらか一方はオ
フになるので、第１の検出コンデンサー１５ａ、あるい
は第２の検出コンデンサー１５ｂの端子電圧はＧＮＤ電
位まで放電されて”Ｈ”になり、電圧検出回路１７よ
り”Ｈ”の出力が発生され、発振停止を発生する。

【００３１】図４（ａ）は、電圧検出回路１７の第１の
実施例を詳細に説明したものである。回路構成としては
ＣＭＯＳの２入力の論理和回路と同じものであり、２つ
の入力の閾値を一致させるためＰチャネルＭＯＳトラン
ジスタ４１とＮチャネルＭＯＳトランジスタ４２のチャ
ネル幅（以後”Ｗ”と記述する）とチャネル長（以後”
Ｌ”と記述する）を調整してある。

【００３２】図４（ｂ）は、電圧検出回路１７の第２の
実施例を詳細に説明したものである。回路構成としては
ＣＭＯＳの３入力の論理和回路と同じものであり、３入
力のうちの１つの入力は電圧検出回路の動作の許可、不
許可を制御するイネーブル端子として使用する。これに
よってイネーブル端子が”Ｈ”であれば、他の２入力の
状態がどのような状態でも出力は”Ｈ”になる。従って
他の２入力がどのようなレベルでも貫通電流が流れるこ
とはない。

【００３３】イネーブル端子を設ける目的はＩＣをテス
ター等で評価する際にクロックを外部から入力して一旦
停止することがあり、この状態でスタティック電流測定
を行うと、充電手段である第１のＮチャネルＭＯＳトラ
ンジスタ１４ａあるいは充電手段である第２のＮチャネ
ルＭＯＳトランジスタ１４ｂのどちらかがオフして、第
１の検出コンデンサー１５ａ、あるいは第２の検出コン
デンサー１５ｂのどちらか一方が放電により端子電圧が
ＧＮＤ電位に近づいていくため、第１の検出コンデンサ
ー１５ａ、あるいは第２の検出コンデンサー１５ｂの端
子の電位によっては電圧検出回路１７で貫通電流が流れ
ることがあり、正常なスタティック電流が測定しにくい
ことがあり、図４ｂのような電圧検出回路により貫通電
流を止めることができるので、スタティック電流測定を
容易に行うことができる。

【００３４】次に本発明による発振停止検出回路の消費
電流であるが、従来の発振停止検出回路では上述したよ
うに遅延回路コンデンサー１３２による遅延回路があ
り、波形整形インバータ１３３での貫通電流が多く流れ
る。図５は従来の発振停止検出回路の消費電流を測定し
た結果であるが、波形整形インバータ１３３による貫通
電流が多いので、電圧が高い程急激に消費電流が大きく
なる。

【００３５】最近、電子時計ではリチウム電池等、３ｖ
で動作するものもあり動作クロックの周波数１ｋｈｚで
は１６０ｎＡになってしまう。通常、時計ＩＣ全体の消
費電流でも１００ｎＡ程度なのでこれはかなり大きな数
値である。従って動作クロックの周波数を下げるしかな
く、周波数を５０ｈｚ程度で動作させれば消費電流は１
０ｎＡ程度になり妥協できるものになるが、発振停止検
出時間とすれば最低５００ｍｓは必要である。また最近
は時計ＩＣ全体の低消費電力化も進んでおり、５０ｎＡ
以下の要望も大きく発振停止検出回路の更なる低消費電
力化も必須となってきており、従来の発振停止検出回路
では更に動作クロックの周波数を下げなくてはならな
く、発振停止検出時間は長くなってしまう。

【００３６】これに対して本発明による発振停止検出回
路では遅延回路がないので、貫通電流がなくなり消費電
流はゲート容量等、寄生容量の充放電電流が主となる。
また充電手段である第１のＮチャネルＭＯＳトランジス
タ１４ａと充電手段である第２のＮチャネルＭＯＳトラ
ンジスタ１４ｂ以外は最小寸法サイズのＣＭＯＳトラン
ジスタで良く、寄生容量も小さいので、図６に示すよう
に３Ｖの電圧で、動作クロック周波数が１ｋｈｚでも消
費電流は１．５ｎＡ程度であり、従来の技術による発振
停止検出回路のように動作クロックの周波数を下げなく
ても低消費電力化が実現でき、同時に検出時間も短く設
定できる。

【００３７】動作クロックの周波数を１ｋｈｚで設定し
たとすると発振停止検出時間は１０ｍｓ程度に設定でき
る。従って発振停止してから発振起動まで０．１秒以内
で済み、時刻表示への影響も少なくて済む。発振停止検
出時間は第１の検出コンデンサー１５ａ、及び第２の検
出コンデンサー１５ｂの容量値と放電手段１６の放電電
流値の時定数τで決まるが、第１の検出コンデンサー１
５ａと第２の検出コンデンサー１５ｂの容量値としては
寄生容量、及びノイズの影響を小さくするため最低１０
ｐＦ程度は必要であり、従ってＭＯＳトランジスタによ
る放電手段１６の抵抗値は１ＧΩ必要である。

【００３８】図７により本発明による発振停止検出回路
のＭＯＳトランジスタによる放電手段１６の第１の実施
例について説明する。従来の技術による放電手段として
は抵抗素子によりＩＣに内蔵していたが、クロックの周
波数を下げなくてはいけない理由により高抵抗を使用す
るため面積が大きくなるという問題があった。また本発
明による発振停止検出回路であればクロックの周波数は
下げなくても良いが、それでも抵抗値としては上述した
ように１ＧΩ程度必要であり、やはり面積は大きくなっ
てしまう。

【００３９】そこで本発明の発振停止検出回路ではＭＯ
Ｓトランジスタを放電手段１６として使用する。図７に
示すように放電手段１６であるＰチャネルＭＯＳトラン
ジスタ４１のゲートに基準電圧発生回路７１により一定
電圧を印加して、放電手段１６であるＰチャネルＭＯＳ
トランジスタ４１を定電流動作させて高抵抗として動作
させる。ゲートの電圧を低くしてドレイン電流を小さく
すれば面積の小さいトランジスタで高抵抗が実現でき
る。ここで、基準電圧発生回路７１は本発明の発振停止
検出回路の２つの放電手段１６のＭＯＳトランジスタの
ゲートの基準電圧発生回路としてそれぞれ独立して設け
てもよいし、共通の基準電圧発生回路として設けてもよ
い。

【００４０】次に図８により本発明による発振停止検出
回路のＭＯＳトランジスタによる放電手段１６の第２の
実施例について説明する。図８に示すように放電手段１
６であるＰチャネルＭＯＳトランジスタ４１と電源電位
の間にスイッチ手段８１を設け、例えば図８に示すよう
にＰチャネルＭＯＳトランジスタ４１で構成し、スイッ
チ手段８１であるＰチャネルＭＯＳトランジスタ４１と
充電スイッチ手段１４ａであるＮチャネルＭＯＳトラン
ジスタ４２のゲートに同じクロックを入力し、充電スイ
ッチ手段１４ａがオンの場合はスイッチ手段８１をオフ
する。充電スイッチ手段１４ａがオンの時は検出コンデ
ンサー１５ａは電源電位に充電されてしまうので放電手
段１６であるＰチャネルＭＯＳトランジスタ４１に電流
を流す必要はない。この動作により発振停止検出機能に
なんら影響なく放電手段１６であるＰチャネルＭＯＳト
ランジスタ４１での消費電流を約１／２にすることがで
きるのである。

【００４１】次に放電手段１６であるＰチャネルＭＯＳ
トランジスタ４１を定電流動作させる基準電圧発生回路
７１について図９を用いて説明する。図９はバンドギャ
ップ電圧を基準とした基準電圧発生回路で、Ｐチャネル
ＭＯＳトランジスタ４１とＮチャネルＭＯＳトランジス
タ４２と抵抗９１を図９のように接続すると抵抗９１の
間に発生する電圧ＶＲは ＶＲ＝（ｋＴ／ｑ）・ｌｎ（（Ｓ２／Ｓ１）・（Ｓ４／
Ｓ３）） で表される。Ｓ１からＳ４は図９に示すＭＯＳトランジ
スタの”Ｗ”と”Ｌ”の寸法比である。

【００４２】よって抵抗９１に流れる電流ＩＲは、抵抗
値をＲとすると ＩＲ＝ＶＲ／Ｒ＝(ｋＴ／ｑＲ)・ｌｎ((Ｓ２／Ｓ１)・
(Ｓ４／Ｓ３)) となる。ここで、ｋはボルツマン定数、ｑは、電子１個
の電化量（クーロン）、Ｔは、絶対温度である。また図
９に示す寸法比Ｓ１のＰチャネルＭＯＳトランジスタ４
１と寸法比Ｓ４のＮチャネルＭＯＳトランジスタ４２を
流れる電流Ｉ１は、２つのＮチャネルＭＯＳトランジス
タ４２はゲートどうしが接続されているのでカレントミ
ラー動作をし、Ｓ３、Ｓ４の比で決まる。よって、寸法
比Ｓ３のＮチャネルＭＯＳトランジスタ４２には電流Ｉ
Ｒが流れるから Ｉ１＝ＩＲ・（Ｓ４／Ｓ３） である。

【００４３】Ｉ１の電流値の絶対値ばらつきについて
は、ＩＲの電流式にＭＯＳトランジスタの閾値Ｖｔの項
はなく、基本的にＶｔのばらつきの影響はない。またＳ
１からＳ４はＩＣでは相対精度は良いので、比によるば
らつきはない。よって抵抗９１の抵抗値ばらつきで決ま
りシート抵抗の低いものを使用すれば絶対値のばらつき
は小さくできる。また温度特性については抵抗９１を正
の温度特性のものを使用すれば、絶対温度Ｔの項とで分
子と分母で相殺されて温度特性については変化が小さい
ものとなる。従ってバンドギャップ電圧を基準とした基
準電圧発生回路によりＣＭＯＳプロセスのばらつきの影
響の小さい基準電圧発生回路を構成できる。基準電圧出
力としては、寸法比Ｓ１のＰチャネルＭＯＳトランジス
タ４１のドレイン（＝ゲート）を出力として、発振停止
検出回路の放電手段１６であるＰチャネルＭＯＳトラン
ジスタ４１のゲートに接続される。基準電圧発生回路７
１のＰチャネルＭＯＳトランジスタ４１と放電手段１６
であるＰチャネルＭＯＳトランジスタ４１のゲートはつ
ながっており、カレントミラー動作をする。つまり、放
電手段１６であるＰチャネルＭＯＳトランジスタ４１の
Ｗ／Ｌの値をＳ７１とすると、放電手段１６であるＰチ
ャネルＭＯＳトランジスタ４１に流れる放電電流Ｉ７１
は Ｉ７１＝Ｉ１・（Ｓ７１／Ｓ１） となる。

【００４４】よって放電手段１６であるＰチャネルＭＯ
Ｓトランジスタ４１の寸法調整により定電流値を制御で
き、発振停止検出時間も容易に変更できる。ただし光の
影響も考慮すると、Ｉ７１＝０．１ｎＡ以下の電流を安
定して正確に得るのはかなり難しいので、発振停止検出
検出時間として１００ｍｓ以下で使用するのが望まし
く、動作周波数は５０Ｈｚ以上が望ましい。従って本発
明による発振停止検出回路のように低消費電力で動作し
て動作クロックの周波数を下げなくてもよいものでなけ
れば実現できない。

【００４５】基準電圧発生回路７１の電流Ｉ１の温度特
性の変化が少ないといことは、カレントミラーで流れる
放電手段１６であるＰチャネルＭＯＳトランジスタ４１
の電流Ｉ７１も温度に対する変化が少ないということで
あり、第１の検出コンデンサー１５ａ、及び第２の検出
コンデンサー１５ｂとの時定数τが安定しているという
ことである。つまり、発振停止検出時間が温度に対して
の安定性を高くできる。

【００４６】図９の基準電圧発生回路７１にカレントミ
ラーにより放電手段１６であるＰチャネルＭＯＳトラン
ジスタ４１を接続した場合、”Ｗ”及び”Ｌ”があまり
大きいと基準電圧発生回路の起動時に放電手段１６であ
るＰチャネルＭＯＳトランジスタ４１の寄生容量が負荷
になってしまい起動性が悪くなることがある。対策とし
て図１０に示すように図９での基準電圧発生回路７１と
放電手段１６であるＰチャネルＭＯＳトランジスタ４１
との間に”Ｗ”及び”Ｌ”の小さいＰチャネルＭＯＳト
ランジスタ４１とＮチャネルＭＯＳトランジスタ４２で
構成される定電流回路を挿入することで基準電圧発生回
路の起動性を向上させることができる。これは”Ｗ”及
び”Ｌ”の小さいＭＯＳトランジスタを間に挿入するこ
とで、基準電圧発生回路から見た負荷を軽くし、起動性
を向上させるものである。

【００４７】次に図１１により本発明による発振停止検
出回路のＭＯＳトランジスタによる放電手段１６の第３
の実施例について説明する。本発明による発振停止検出
回路の第１のＭＯＳトランジスタによる放電手段１６
で、ＰチャネルＭＯＳトランジスタ４１をデプレッショ
ントランジスタにすることで、つまりＶｔｈ＝０ｖのＰ
チャネルＭＯＳトランジスタ４１のゲートとソースを接
続して定電流動作させるものである。これによって第１
のＭＯＳトランジスタによる放電手段１６の実施形態の
ように基準電圧発生回路７１が不要になりＩＣ化の際に
面積が小さくなりコストダウンに効果がある。

【００４８】また本発明による発振停止検出回路のＭＯ
Ｓトランジスタによる放電手段１６の第２の実施例と同
様に、図８に示すようにスイッチ手段８１によりＭＯＳ
トランジスタによる放電手段１６の消費電流を１／２に
することも可能である。

【００４９】図１２は本発明による発振停止検出回路の
第２の実施形態であるが、本発明による発振停止検出回
路の第１の実施形態と異なるところは、充電手段である
第１のＮチャネルＭＯＳトランジスタ１５ａ、及び充電
手段である第２のＮチャネルＭＯＳトランジスタ１５ｂ
のソースを第１の検出コンデンサー１５ａ、及び第２の
検出コンデンサー１５ｂの端子にそれぞれ接続し、ドレ
インを第１の駆動インバータ１２、及び第２の駆動イン
バータ１３の出力に接続したことである。

【００５０】第１の本発明による発振停止検出回路の実
施形態では高温時に充電手段である第１のＮチャネルＭ
ＯＳトランジスタ１４ａ、及び充電手段である第２のＮ
チャネルＭＯＳトランジスタ１４ｂのドレイン−ソース
間のリーク電流が大きくなると、発振停止時に第１の検
出コンデンサー１５ａ、あるいは第２の検出コンデンサ
ー１５ｂのどちらかが放電しようとしてもＶＳＳ電位へ
のリーク電流によってＧＮＤ電位まで放電できなくなる
ことがある。このため電圧検出回路１７に”Ｈ”のレベ
ルが入力出来ず、出力は”Ｌ”のままで発振停止検出を
発生できずにスタートアップ動作が開始できないことが
ある。第２の本発明による発振停止検出回路の実施形態
によれば、充電手段である第１のＮチャネルＭＯＳトラ
ンジスタ１４ａ、及び充電手段である第２のＮチャネル
ＭＯＳトランジスタ１４ｂのリーク電流が大きくなって
もドレインは”Ｈ”レベルなのでＶＳＳ電位にリークす
ることを防ぐことができ、温度に対する動作の安定性を
更に向上させることができる。

【００５１】

【発明の効果】以上説明したように、本発明の電子時計
の発振停止検出回路によれば、上述したように従来の技
術による発振停止検出回路と比較して、発振停止検出回
路の貫通電流がないので動作クロックの周波数を大きく
でき、発振停止検出時間を短くでき、発振停止を瞬時に
検出できる。また放電手段にＭＯＳトランジスタを使用
することで高抵抗を面積を大きくすることなくＩＣ化で
きる。さらに基準電圧発生回路によりＭＯＳトランジス
タをカレントミラーにより電流を制御することで発振停
止検出時間を温度に対して安定している発振停止検出回
路を備える電子時計を実現できる。

【図面の簡単な説明】

【図１】本発明に係る発振停止検出回路の第１の実施形
態を示す回路図である。

【図２】本発明に係る発振停止検出回路を用いた電子時
計を示すブロック図である。

【図３】本発明に係る発振停止検出回路の動作クロック
に対する出力波形を示す波形図である。

【図４】（ａ）は、本発明に係る発振停止検出回路の電
圧検出回路の第１の実施例を示したものであり、（ｂ）
は、本発明に係る発振停止検出回路の電圧検出回路の第
２の実施例を示したものである。

【図５】従来技術における発振停止検出回路の動作クロ
ックの周波数に対する消費電流を示すグラフである。

【図６】本発明に係る発振停止検出回路の動作クロック
の周波数に対する消費電流を示すグラフである。

【図７】本発明に係る発振停止検出回路における放電手
段の第１の実施例を示す回路図である。

【図８】本発明に係る発振停止検出回路における放電手
段の第２の実施例を示す回路図である。

【図９】本発明に係る発振停止検出回路における基準電
圧発生回路の第１の実施例を示したものである。

【図１０】本発明に係る発振停止検出回路における基準
電圧発生回路の第２の実施例を示したものである。

【図１１】本発明に係る発振停止検出回路における放電
手段の第３の実施例を示す回路図である。

【図１２】本発明に係る発振停止検出回路の第２の実施
形態を示す回路図である。

【図１３】従来技術における発振停止検出回路を示す回
路図である。

【図１４】従来技術における発振停止検出回路の動作ク
ロックに対する出力波形を示す波形図である。

【符号の説明】

１１ クロック入力インバータ １２ 第１の駆動インバータ １３ 第２の駆動インバータ １４ａ 充電手段である第１のＮチャネルＭＯＳトラン
ジスタ １４ｂ 充電手段である第２のＮチャネルＭＯＳトラン
ジスタ １５ａ 第１の検出コンデンサー １５ｂ 第２の検出コンデンサー １６ ＭＯＳトランジスタによる放電手段 １７ 電圧検出回路 ２１ 電池 ２２ 発振停止検出回路 ２３ 水晶振動子 ２４ 発振回路 ２５ 分周回路 ２６ 駆動回路 ２７ 時刻表示手段 ３０ レギュレータ回路 ４１ ＰチャネルＭＯＳトランジスタ ４２ ＮチャネルＭＯＳトランジスタ ７１ 基準電圧発生回路 ８１ スイッチ手段 ９１ 抵抗 １３１ 遅延回路インバータ １３２ 遅延回路コンデンサー １３３ 波形整形インバータ １３４ ２入力エクスクルーシブオア １３５ 検出コンデンサー １３６ 放電抵抗 １３７ 検出インバータ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大高 幸夫 東京都西東京市田無町六丁目１番12号 シ チズン時計株式会社内 (72)発明者 相原 克好 東京都西東京市田無町六丁目１番12号 シ チズン時計株式会社内 Ｆターム(参考） 2F002 AA01 AA07 AA12 CB02 CB11 DA00 EA01 ED02 GA04 5J039 HH02 HH15 KK00 KK01 KK14 KK20 KK27 LL00 MM02 MM04 MM12 NN00 5J079 AA04 BA21 EA02 FB00 KA02 5J106 AA01 CC01 CC52 EE01 EE18 KK11

Claims (9)

【特許請求の範囲】
1. 【請求項１】 発振回路の動作停止を検出する発振停止
   検出回路において、２つの充電スイッチ手段と、２つの
   放電手段と、２つの検出コンデンサと、電圧検出回路を
   設け、第１の充電スイッチ手段は、一方のスイッチ端子
   が第１の放電手段と第１の検出コンデンサと電圧検出手
   段に接続されるとともに他方のスイッチ端子が電源電位
   に接続され、第２の充電スイッチ手段は、一方のスイッ
   チ端子が第２の放電手段と第２の検出コンデンサと電圧
   検出手段に接続されるとともに他方のスイッチ端子が電
   源電位に接続され、前記第１の充電スイッチ手段の入力
   端子に第１のクロックを入力するとともに前記第２の充
   電スイッチ手段の入力端子に該第１のクロックを反転し
   た第２のクロック信号を入力することにより、前記第１
   の充電スイッチ手段によって前記第１の検出コンデンサ
   を充電するとともに前記第２の充電スイッチ手段によっ
   て前記第２の検出コンデンサを充電し、前記第１のクロ
   ック信号が停止したときに、前記第１の検出コンデンサ
   と前記第２の検出コンデンサのうちの一方の検出コンデ
   ンサに蓄えられた電荷を該一方の検出コンデンサと接続
   されている放電手段によって放電し、前記電圧検出回路
   は、前記一方の検出コンデンサーの両端子間電圧が所定
   の値となったことを検出して発振停止信号を出力するこ
   とを特徴とする発振停止検出回路。
2. 【請求項２】 発振回路の動作停止を検出する発振停止
   検出回路において、２つの充電スイッチ手段と、２つの
   放電手段と、２つの検出コンデンサと、電圧検出回路を
   設け、第１の充電スイッチ手段は、入力端子に第１のク
   ロック信号が入力され、一方のスイッチ端子が第１の放
   電手段と第１の検出コンデンサと電圧検出手段に接続さ
   れ、他方のスイッチ端子に前記第１のクロック信号を反
   転した第２のクロック信号が入力され、第２の充電スイ
   ッチ手段は、入力端子に前記第２のクロック信号が入力
   され、一方のスイッチ端子が第２の放電手段と第２の検
   出コンデンサと電圧検出手段に接続され、他方のスイッ
   チ端子に前記第１のクロック信号が入力され、前記第１
   の充電スイッチ手段によって前記第１の検出コンデンサ
   を充電するとともに前記第２の充電スイッチ手段によっ
   て前記第２の検出コンデンサを充電し、前記第１のクロ
   ック信号が停止したときに、前記第１の検出コンデンサ
   と前記第２の検出コンデンサのうちの一方の検出コンデ
   ンサに蓄えられた電荷を該一方の検出コンデンサと接続
   されている放電手段によって放電し、前記電圧検出回路
   は、前記一方の検出コンデンサーの両端子間電圧が所定
   の値となったことを検出して発振停止信号を出力するこ
   とを特徴とする発振停止検出回路。
3. 【請求項３】 前記電圧検出手段は、３つ入力端子を設
   け、第１の入力端子は、前記第１の充電スイッチ手段の
   一方のスイッチ端子と前記第１の放電手段と前記第１の
   検出コンデンサに接続され、第２の入力端子は、前記第
   ２の充電スイッチ手段の一方のスイッチ端子と前記第２
   の放電手段と前記第２の検出コンデンサに接続され、発
   振停止検出を必要としない場合には、第３の入力端子の
   設定により電圧検出動作を不許可とすることを特徴とす
   る請求項１または請求項２に記載の発振停止検出回路。
4. 【請求項４】 前記２つの放電手段は、それぞれＭＯＳ
   トランジスタにより構成され、該ＭＯＳトランジスタの
   ソース端子とドレイン端子をそれぞれ前記検出コンデン
   サの両端子に接続し、該ソース端子を電源電位とし、前
   記ＭＯＳトランジスタのゲート端子を基準電圧発生回路
   に接続し、該基準電圧発生回路によって前記ＭＯＳトラ
   ンジスタに流れる電流を制御することを特徴とする請求
   項１または請求項２に記載の発振停止検出回路。
5. 【請求項５】 前記２つの放電手段は、それぞれデプレ
   ッション型のＭＯＳトランジスタで構成され、該ＭＯＳ
   トランジスタのソース端子とドレイン端子をそれぞれ前
   記検出コンデンサの両端子に接続し、ゲート端子とソー
   ス端子を接続し、前記ＭＯＳトランジスタに流れる電流
   を制御することを特徴とする請求項１または請求項２に
   記載の発振停止検出回路。
6. 【請求項６】 前記放電手段と前記検出コンデンサーの
   一方の端子との間にスイッチ手段を設け、前記充電スイ
   ッチ手段が導通状態のときに該スイッチ手段を非導通状
   態とすることを特徴とする請求項１または請求項２に記
   載の発振停止検出回路。
7. 【請求項７】 前記基準電圧発生回路は、バンドギャッ
   プ電圧を基準に用いた基準電圧源を有することを特徴と
   する請求項４に記載の発振停止検出回路。
8. 【請求項８】 前記基準電圧発生回路は、前記バンドギ
   ャップ電圧を基準に用いた基準電圧源に、カレントミラ
   ーによる定電流回路を接続したものであることを特徴と
   する請求項７に記載の発振停止検出回路。
9. 【請求項９】 発振回路と、該発振回路の出力信号を分
   周する分周回路と、該分周回路の出力に基づいて動作す
   る請求項１から請求項８のうちのいずれか一に記載の発
   振停止検出回路と、該発振停止検出回路の発振停止信号
   に基づいて動作するレギュレータ回路を備えたことを特
   徴とする電子時計。