JP2003188117A - 半導体ウェーハからダイをダイシングする方法及びダイの製造方法 - Google Patents
半導体ウェーハからダイをダイシングする方法及びダイの製造方法Info
- Publication number
- JP2003188117A JP2003188117A JP2002343713A JP2002343713A JP2003188117A JP 2003188117 A JP2003188117 A JP 2003188117A JP 2002343713 A JP2002343713 A JP 2002343713A JP 2002343713 A JP2002343713 A JP 2002343713A JP 2003188117 A JP2003188117 A JP 2003188117A
- Authority
- JP
- Japan
- Prior art keywords
- die
- shaped groove
- wafer
- semiconductor wafer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims description 19
- 238000001312 dry etching Methods 0.000 claims description 15
- 238000005520 cutting process Methods 0.000 claims description 12
- 238000011161 development Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000010410 layer Substances 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000012545 processing Methods 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000003491 array Methods 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
- B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Adornments (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 ダイ上のアクティブ要素に非常に近い位置で
ダイの縁部を切断でき、アクティブ要素を損傷すること
がない、半導体ウェーハからダイをダイシングする方法
を提供する。 【解決手段】 チップダイのダイシング方法において、
Ｖ型溝断面に代えてU型溝３００断面を使用し、第２の
エッチングをウェットエッチングに代えてドライエッチ
ングにすることで、より高価な処理ステップと、現像さ
れたフォトレジスト層を取り除く必要性とを排除するこ
とで、直接的にコストの削減ができる。さらに、Ｕ型溝
３００断面を使用することでさらに、間接的かつ大幅な
コストの削減ができる。これは、処理量を増やし、生産
性を改善し、金属層の欠陥を減少することで、実現でき
る。
ダイの縁部を切断でき、アクティブ要素を損傷すること
がない、半導体ウェーハからダイをダイシングする方法
を提供する。 【解決手段】 チップダイのダイシング方法において、
Ｖ型溝断面に代えてU型溝３００断面を使用し、第２の
エッチングをウェットエッチングに代えてドライエッチ
ングにすることで、より高価な処理ステップと、現像さ
れたフォトレジスト層を取り除く必要性とを排除するこ
とで、直接的にコストの削減ができる。さらに、Ｕ型溝
３００断面を使用することでさらに、間接的かつ大幅な
コストの削減ができる。これは、処理量を増やし、生産
性を改善し、金属層の欠陥を減少することで、実現でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスの
製造に関し、特に、チップ上に設けられた要素に非常に
近い位置で集積回路チップを非常に正確にダイシング(d
icing)することに関する。また、本発明は、特に、デジ
タル画像センサに使用されるシリコンセンサチップのダ
イシングに関する。
製造に関し、特に、チップ上に設けられた要素に非常に
近い位置で集積回路チップを非常に正確にダイシング(d
icing)することに関する。また、本発明は、特に、デジ
タル画像センサに使用されるシリコンセンサチップのダ
イシングに関する。
【０００２】
【従来の技術】電荷結合素子（ＣＣＤ）等の、文書画像
をスキャニングする画像センサダイは、通常、フォトサ
イト列、または直線的なフォトサイトアレイを有する。
該フォトサイトは、シリコンに一体的に形成された適切
な支持回路を備える。通常、この種類のダイを用いて、
文書をその幅方向にライン毎にスキャニングする。この
時、同時に、該文書を長さ方向に移動または段階移動
（stepped）させる。
をスキャニングする画像センサダイは、通常、フォトサ
イト列、または直線的なフォトサイトアレイを有する。
該フォトサイトは、シリコンに一体的に形成された適切
な支持回路を備える。通常、この種類のダイを用いて、
文書をその幅方向にライン毎にスキャニングする。この
時、同時に、該文書を長さ方向に移動または段階移動
（stepped）させる。
【０００３】上記の使用の場合、画像の解像度は、スキ
ャン幅とアレイフォトサイトの数との比率に比例する。
長いダイを経済的に設計、製造することは困難であるた
め、今日一般的に入手できる標準的なダイに対する画像
解像度は、該ダイを使ってフルラインをスキャニングす
る場合には、比較的低い。解像度は電子的に改善できる
かもしれない。例えば、追加的な画像信号を内挿しても
良いし、異なる線上に幾つかの小さなダイを互いにイン
ターレースすることで、ラインに沿ってスキャニングを
進めながら、あるダイから次のダイにクロスオーバして
も良い。しかし、このような種類の電子的操作を行うと
システムが複雑になり、コストも増す。さらに、上述の
ような単数または多数のダイ組合せは、通常、より複雑
で高価な光学システムを必要とする。
ャン幅とアレイフォトサイトの数との比率に比例する。
長いダイを経済的に設計、製造することは困難であるた
め、今日一般的に入手できる標準的なダイに対する画像
解像度は、該ダイを使ってフルラインをスキャニングす
る場合には、比較的低い。解像度は電子的に改善できる
かもしれない。例えば、追加的な画像信号を内挿しても
良いし、異なる線上に幾つかの小さなダイを互いにイン
ターレースすることで、ラインに沿ってスキャニングを
進めながら、あるダイから次のダイにクロスオーバして
も良い。しかし、このような種類の電子的操作を行うと
システムが複雑になり、コストも増す。さらに、上述の
ような単数または多数のダイ組合せは、通常、より複雑
で高価な光学システムを必要とする。
【０００４】しかし、高解像度を確保するために同一直
線上に多くのフォトサイトを設けた、文書のラインに等
しいまたはより長い全幅または長アレイは非常に望まし
い構成とされており、全幅または長アレイを実現するに
あたり、幾つかの小さなダイの端と端を組み合わせて製
造するアレイ構造が一例として挙げられる。しかし、こ
の方法では、フォトサイトがダイの境目または縁部まで
形成されているダイを用いて、ダイを他のダイの端に組
み合わせた場合の連続性を確保することが必要となる。
同時に、縁部を十分に滑らかな直線状にして、画像デー
タを損失せずにダイを組み合わせることが出来なければ
ならない。
線上に多くのフォトサイトを設けた、文書のラインに等
しいまたはより長い全幅または長アレイは非常に望まし
い構成とされており、全幅または長アレイを実現するに
あたり、幾つかの小さなダイの端と端を組み合わせて製
造するアレイ構造が一例として挙げられる。しかし、こ
の方法では、フォトサイトがダイの境目または縁部まで
形成されているダイを用いて、ダイを他のダイの端に組
み合わせた場合の連続性を確保することが必要となる。
同時に、縁部を十分に滑らかな直線状にして、画像デー
タを損失せずにダイを組み合わせることが出来なければ
ならない。
【０００５】長年、半導体業界で使用されてきた、シリ
コンウェーハをスクライブおよびクリーブする標準的な
技術によれば、適正な範囲に制御された寸法を有するダ
イを製造できるが、スクライブ処理の最中にダイの表面
にほんの僅かな損傷が生じただけでも、斯かるフォトサ
イトはダイの縁部には配置できなくなってしまう。これ
は、シリコンウェーハの最上面が、実際、シリコン結晶
格子の＜１００＞面と常に平行であり、この種類のウェ
ーハを高速ダイヤモンド刃で切断またはダイシングした
場合に、刃を用いて形成されたチャネル部の直ぐ近くの
ウェーハ最上面からチップや断片が生じるためである。
このような表面のチッピングは、通常、約５０ミクロン
（μｍ）におよぶので、ダイシングチャネル部から約５
０ミクロン（μｍ）以内にはアクティブ要素を配置でき
なくなる。この結果、より滑らかなダイジングを行う技
術としてＶ型溝が採用され、それによって、ダイシング
精度をより厳密にし、アクティブチップ要素からチップ
／ダイ縁部までの距離をより短くすることが行なわれ
た。
コンウェーハをスクライブおよびクリーブする標準的な
技術によれば、適正な範囲に制御された寸法を有するダ
イを製造できるが、スクライブ処理の最中にダイの表面
にほんの僅かな損傷が生じただけでも、斯かるフォトサ
イトはダイの縁部には配置できなくなってしまう。これ
は、シリコンウェーハの最上面が、実際、シリコン結晶
格子の＜１００＞面と常に平行であり、この種類のウェ
ーハを高速ダイヤモンド刃で切断またはダイシングした
場合に、刃を用いて形成されたチャネル部の直ぐ近くの
ウェーハ最上面からチップや断片が生じるためである。
このような表面のチッピングは、通常、約５０ミクロン
（μｍ）におよぶので、ダイシングチャネル部から約５
０ミクロン（μｍ）以内にはアクティブ要素を配置でき
なくなる。この結果、より滑らかなダイジングを行う技
術としてＶ型溝が採用され、それによって、ダイシング
精度をより厳密にし、アクティブチップ要素からチップ
／ダイ縁部までの距離をより短くすることが行なわれ
た。
【０００６】米国特許第４，８１４，２９６号（特許文
献１）は、一次および／またはニ次スキャニングアレイ
を製造するために、ダイを他の類似のダイに組み合わせ
ることができるフェイス（face）を有する個々のダイを
製造する処理を開示する。ここでは、ウェーハのアクテ
ィブ側をエッチングして、ダイフェイスを規定する小さ
なＶ型溝を形成し、Ｖ型溝の反対側である、ウェーハの
非アクティブ側に比較的幅広の溝の切り込みをいれ、ソ
ー（saw）によってウェーハをＶ型溝に沿って切断す
る。この時、ソーの、ダイと向き合う刃の側をＶ型溝の
底と整列させ、Ｖ型溝の一方の側をそのまま維持するこ
とで、切断によって生じる割れ目やチッピングによって
ダイのアクティブ面やその上に設けられる回路が損傷す
ることを遮り防止する。この米国特許をここで言及して
援用する。
献１）は、一次および／またはニ次スキャニングアレイ
を製造するために、ダイを他の類似のダイに組み合わせ
ることができるフェイス（face）を有する個々のダイを
製造する処理を開示する。ここでは、ウェーハのアクテ
ィブ側をエッチングして、ダイフェイスを規定する小さ
なＶ型溝を形成し、Ｖ型溝の反対側である、ウェーハの
非アクティブ側に比較的幅広の溝の切り込みをいれ、ソ
ー（saw）によってウェーハをＶ型溝に沿って切断す
る。この時、ソーの、ダイと向き合う刃の側をＶ型溝の
底と整列させ、Ｖ型溝の一方の側をそのまま維持するこ
とで、切断によって生じる割れ目やチッピングによって
ダイのアクティブ面やその上に設けられる回路が損傷す
ることを遮り防止する。この米国特許をここで言及して
援用する。
【０００７】
【特許文献１】米国特許第４８１４２９６号明細書
【０００８】
【発明が解決しようとする課題】しかし、V型溝技術は
効果的ではあるがコスト高である。このコスト高は、主
に２つの要因によると大まかに特徴づけられるであろ
う。この２つの要因は共に、ウェーハに見られる＜１１
１＞結晶面に対して平行であるV型溝壁を維持するため
に異方性エッチングを行う必要があるために生じる。第
１に、余分な鋳造コストである。異方性エッチングはウ
ェットエッチングであり、これは多くのシリコン鋳造に
おいては標準外の処理である。また、ウェーハからフォ
トレジストを取り除かなくてはならず、ウェーハをオフ
ラインウェットエッチングツールに配置する余分な手間
も必要となる。第２に、チップ生産性効果(yield effec
t)に因るコストの影響もある。異方性エッチングは元
来、薬品を使用した積極的なエッチングなので、ウェー
ハ上の保護酸化物や金属による最上層に作用して損傷を
与えることが多々ある。この状態は、取り除かなければ
バリア層として作用してウェーハの損傷を防止する助け
となるフォトレジストを取り除くことで、更に悪化す
る。
効果的ではあるがコスト高である。このコスト高は、主
に２つの要因によると大まかに特徴づけられるであろ
う。この２つの要因は共に、ウェーハに見られる＜１１
１＞結晶面に対して平行であるV型溝壁を維持するため
に異方性エッチングを行う必要があるために生じる。第
１に、余分な鋳造コストである。異方性エッチングはウ
ェットエッチングであり、これは多くのシリコン鋳造に
おいては標準外の処理である。また、ウェーハからフォ
トレジストを取り除かなくてはならず、ウェーハをオフ
ラインウェットエッチングツールに配置する余分な手間
も必要となる。第２に、チップ生産性効果(yield effec
t)に因るコストの影響もある。異方性エッチングは元
来、薬品を使用した積極的なエッチングなので、ウェー
ハ上の保護酸化物や金属による最上層に作用して損傷を
与えることが多々ある。この状態は、取り除かなければ
バリア層として作用してウェーハの損傷を防止する助け
となるフォトレジストを取り除くことで、更に悪化す
る。
【０００９】したがって、上述のように、関連コストを
最小限にする一方で、切断による損傷によって生じる割
れ目やチッピングを防止するという課題を解決する構成
および方法論が必要とされている。したがって、改良さ
れた半導体ダイシング方法論によって、この課題や上述
したその他の欠点および不都合を解決することが望まれ
る。
最小限にする一方で、切断による損傷によって生じる割
れ目やチッピングを防止するという課題を解決する構成
および方法論が必要とされている。したがって、改良さ
れた半導体ダイシング方法論によって、この課題や上述
したその他の欠点および不都合を解決することが望まれ
る。
【００１０】
【課題を解決するための手段】本発明は、半導体ウェー
ハからダイをダイシングする方法であって、前記ダイ上
のアクティブ要素を損傷せずに、前記アクティブ要素に
非常に近い位置でダイ縁部を切断することができる方法
に関する。この方法は、ドライエッチングによって前記
半導体ウェーハにＵ型溝をエッチングするステップと、
前記半導体ウェーハを前記Ｕ型溝に沿ってソーで切断す
るステップとを有し、前記ソーの一縁部は、前記Ｕ型溝
の底と実質的に整列するように配置される。
ハからダイをダイシングする方法であって、前記ダイ上
のアクティブ要素を損傷せずに、前記アクティブ要素に
非常に近い位置でダイ縁部を切断することができる方法
に関する。この方法は、ドライエッチングによって前記
半導体ウェーハにＵ型溝をエッチングするステップと、
前記半導体ウェーハを前記Ｕ型溝に沿ってソーで切断す
るステップとを有し、前記ソーの一縁部は、前記Ｕ型溝
の底と実質的に整列するように配置される。
【００１１】特に、本発明は、半導体ウェーハからダイ
をダイシングする方法であって、前記ダイ上のアクティ
ブ要素を損傷せずに、前記アクティブ要素に非常に近い
位置でダイ縁部を切断することができる方法に関する。
この方法は、第１のドライエッチングによって、下方向
の前記半導体ウェーハの表面に達する開口部をエッチン
グするステップと、これに続いて、前記第１のドライエ
ッチングによって形成された下方向の前記半導体ウェー
ハの表面に達する開口部に、第２のドライエッチングに
よって、Ｕ型溝をエッチングするステップと、次に、前
記半導体ウェーハを前記Ｕ型溝に沿ってソーで切断する
ステップとを有し、前記ソーの一縁部は、前記Ｕ型溝の
底と実質的に整列するように配置される。
をダイシングする方法であって、前記ダイ上のアクティ
ブ要素を損傷せずに、前記アクティブ要素に非常に近い
位置でダイ縁部を切断することができる方法に関する。
この方法は、第１のドライエッチングによって、下方向
の前記半導体ウェーハの表面に達する開口部をエッチン
グするステップと、これに続いて、前記第１のドライエ
ッチングによって形成された下方向の前記半導体ウェー
ハの表面に達する開口部に、第２のドライエッチングに
よって、Ｕ型溝をエッチングするステップと、次に、前
記半導体ウェーハを前記Ｕ型溝に沿ってソーで切断する
ステップとを有し、前記ソーの一縁部は、前記Ｕ型溝の
底と実質的に整列するように配置される。
【００１２】本発明はさらに、ウェーハから高解像度画
像センサダイを製造する方法であって、前記ダイは、該
ダイを同様の他のダイと組み合わせてより大きなアレイ
を形成でき、前記ダイを組み合わせた場所において画像
を損失または歪ませることがないような正確なフェイス
を有するように、製造する方法に関する。この方法は、
前記ダイを前記ウェーハから切り離す、該ダイのフェイ
スを描くように、ウェーハの一方の側に小さいＵ型溝を
エッチングするステップを有する。このステップの次に
は、前記Ｕ型溝の各々の反対側である、前記ウェーハの
他方の側に、前記Ｕ型溝の軸と平行な軸を有する溝を形
成するステップを行う。さらにこのステップの次には、
前記ウェーハを前記Ｕ型溝に沿ってソーで切断する際
に、切断によって形成される切断部の一方の側が、前記
Ｕ型溝の底と実質的に同一の広がり（coextensive）を
有するように切断することで、前記Ｕ型溝の一方の側の
少なくとも一部が前記切断によって除去され、前記Ｕ型
溝の残留する側は、前記ウェーハが切断される際に、前
記ダイの割れ目の現像が前記残留面を超えることを防止
するステップを行う。
像センサダイを製造する方法であって、前記ダイは、該
ダイを同様の他のダイと組み合わせてより大きなアレイ
を形成でき、前記ダイを組み合わせた場所において画像
を損失または歪ませることがないような正確なフェイス
を有するように、製造する方法に関する。この方法は、
前記ダイを前記ウェーハから切り離す、該ダイのフェイ
スを描くように、ウェーハの一方の側に小さいＵ型溝を
エッチングするステップを有する。このステップの次に
は、前記Ｕ型溝の各々の反対側である、前記ウェーハの
他方の側に、前記Ｕ型溝の軸と平行な軸を有する溝を形
成するステップを行う。さらにこのステップの次には、
前記ウェーハを前記Ｕ型溝に沿ってソーで切断する際
に、切断によって形成される切断部の一方の側が、前記
Ｕ型溝の底と実質的に同一の広がり（coextensive）を
有するように切断することで、前記Ｕ型溝の一方の側の
少なくとも一部が前記切断によって除去され、前記Ｕ型
溝の残留する側は、前記ウェーハが切断される際に、前
記ダイの割れ目の現像が前記残留面を超えることを防止
するステップを行う。
【００１３】
【発明の実施の形態】Ｖ型溝を用いて画像センサダイを
ダイシングする、上述した従来のアプローチは、コスト
やプロセス周期時間を増大し、生産性を減少し、金属層
の欠陥を増大することと関連する。本明細書では、Ｖ型
溝をＵ型溝に代えることでこれらの不具合を克服する方
法を開示する。この方法は、ある実施形態では、Ｓ
Ｆ６、Ｈｅ、Ｏ２からなるドライエッチングを用いて行
う。シリコンにＶ型溝をエッチング形成する目的は、ウ
ェーハをダイシングすることでデバイスに生じる損傷を
軽減することである。Ｕ型溝はこれを改良するものであ
る。Ｕ型溝の角度によれば、ドライエッチングを行うだ
けで十分に、デバイスに割れ目やストレスが生じること
を防止できるからである。
ダイシングする、上述した従来のアプローチは、コスト
やプロセス周期時間を増大し、生産性を減少し、金属層
の欠陥を増大することと関連する。本明細書では、Ｖ型
溝をＵ型溝に代えることでこれらの不具合を克服する方
法を開示する。この方法は、ある実施形態では、Ｓ
Ｆ６、Ｈｅ、Ｏ２からなるドライエッチングを用いて行
う。シリコンにＶ型溝をエッチング形成する目的は、ウ
ェーハをダイシングすることでデバイスに生じる損傷を
軽減することである。Ｕ型溝はこれを改良するものであ
る。Ｕ型溝の角度によれば、ドライエッチングを行うだ
けで十分に、デバイスに割れ目やストレスが生じること
を防止できるからである。
【００１４】図１は、ダイシング対象のダイを有するウ
ェーハ１００の断面図である。図示された断面図は、ウ
ェーハ１００上の１本のダイシングチャネル部を走査型
電子顕微鏡（ＳＥＭ）で拡大したものである。図１は、
フォトレジスト１０１を適用し、露光し、現像した後に
第１のドライエッチングを行い、これが金属層１０２お
よびＴＥＯＳ（オルトケイ酸塩テトラエチル）層１０３
を貫通して、シリコン層１０５のシリコン表面１０４に
達した状態を示す。これにより、好適な一実施形態で
は、酸化物の開口部１０４の幅が約６ミクロン（μｍ）
に広がっている。最初は２２０００Å（２２００ｎｍ）
であったフォトレジスト１０１は、約５２Å／秒（５．
２ｎｍ／秒）の第１のドライエッチングの作用によっ
て、約５０００Å（５００ｎｍ）だけが残される。
ェーハ１００の断面図である。図示された断面図は、ウ
ェーハ１００上の１本のダイシングチャネル部を走査型
電子顕微鏡（ＳＥＭ）で拡大したものである。図１は、
フォトレジスト１０１を適用し、露光し、現像した後に
第１のドライエッチングを行い、これが金属層１０２お
よびＴＥＯＳ（オルトケイ酸塩テトラエチル）層１０３
を貫通して、シリコン層１０５のシリコン表面１０４に
達した状態を示す。これにより、好適な一実施形態で
は、酸化物の開口部１０４の幅が約６ミクロン（μｍ）
に広がっている。最初は２２０００Å（２２００ｎｍ）
であったフォトレジスト１０１は、約５２Å／秒（５．
２ｎｍ／秒）の第１のドライエッチングの作用によっ
て、約５０００Å（５００ｎｍ）だけが残される。
【００１５】図２は、従来のＶ型溝処理を行った結果を
示す。図１のフォトレジストを取り除いた後にウェーハ
をウェットエッチングを行うツールに移し、テトラメチ
ルアンモニウムハイドロオキサイド（ＴＭＡＨ）ウェッ
トエッチングを３３０秒間行う。このＴＭＡＨは異方性
エッチング効果のために好適ではあるが、ＴＥＯＳ保護
層の割れ目から最終レベルの金属にも作用し、チップの
生産性に影響する。ある典型的な実施形態では、開口部
が６ミクロン（μｍ）となるＶ型溝２００の場合、深さ
が約４ミクロン（μｍ）、切り込みを有する総幅が約
７．５ミクロン（μｍ）となる。この典型的な例を図２
に示す。
示す。図１のフォトレジストを取り除いた後にウェーハ
をウェットエッチングを行うツールに移し、テトラメチ
ルアンモニウムハイドロオキサイド（ＴＭＡＨ）ウェッ
トエッチングを３３０秒間行う。このＴＭＡＨは異方性
エッチング効果のために好適ではあるが、ＴＥＯＳ保護
層の割れ目から最終レベルの金属にも作用し、チップの
生産性に影響する。ある典型的な実施形態では、開口部
が６ミクロン（μｍ）となるＶ型溝２００の場合、深さ
が約４ミクロン（μｍ）、切り込みを有する総幅が約
７．５ミクロン（μｍ）となる。この典型的な例を図２
に示す。
【００１６】図３はＵ型溝３００を示す。Ｕ型溝の処理
はＶ型溝の処理と同様に始めるが、図１に示す段階の後
に行う処理が異なる。つまり、Ｖ型溝の処理とは違っ
て、フォトレジスト１０１の残留分を取り除かない。フ
ォトレジスト１０１が残されることで、これを取り除く
ステップが省略され、さらに、フォトレジスト１０１を
残すことで、その後の処理において、その下の金属およ
びＴＥＯＳ層を保護する。
はＶ型溝の処理と同様に始めるが、図１に示す段階の後
に行う処理が異なる。つまり、Ｖ型溝の処理とは違っ
て、フォトレジスト１０１の残留分を取り除かない。フ
ォトレジスト１０１が残されることで、これを取り除く
ステップが省略され、さらに、フォトレジスト１０１を
残すことで、その後の処理において、その下の金属およ
びＴＥＯＳ層を保護する。
【００１７】この方法では次のステップとして、ＳＦ６
およびＯ２からなる第２のドライエッチングを行い、図
３に示すように、シリコン層１０５にＵ型溝３００を形
成する。Ｖ型溝２００をシリコン層１０５にエッチング
形成する本来の目的は、ウェーハをダイシングすること
によってダイに生じる損傷を軽減することである。Ｕ型
溝３００は、この、容認できる代替策である。Ｕ型溝の
角度によれば十分に、ウェーハ１００上のデバイスに割
れ目やストレスが生じることを防止できるからである。
Ｖ型溝２００の代わりにＵ型溝３００を用いることでコ
ストが削減でき、処理量が増加し、生産性が改善され、
金属層の欠陥が軽減できる。これらは全てウェットＴＭ
ＡＨエッチングを排除したことにより実現される。
およびＯ２からなる第２のドライエッチングを行い、図
３に示すように、シリコン層１０５にＵ型溝３００を形
成する。Ｖ型溝２００をシリコン層１０５にエッチング
形成する本来の目的は、ウェーハをダイシングすること
によってダイに生じる損傷を軽減することである。Ｕ型
溝３００は、この、容認できる代替策である。Ｕ型溝の
角度によれば十分に、ウェーハ１００上のデバイスに割
れ目やストレスが生じることを防止できるからである。
Ｖ型溝２００の代わりにＵ型溝３００を用いることでコ
ストが削減でき、処理量が増加し、生産性が改善され、
金属層の欠陥が軽減できる。これらは全てウェットＴＭ
ＡＨエッチングを排除したことにより実現される。
【００１８】表１は、あるＵ型溝３００の実施形態にお
いて現像した、パラメータ範囲の中間の開始点（median
start points）を示す。当業者は、これらのパラメー
タがツール毎に異なること、より大きな詳細（specific
s）を提供しても無用であることが分かるだろう。これ
らのパラメータは同じツールに対しても一定ではないか
もしれないが、同じ結果が得られる。しかし、当業者は
シリコンのエッチング処理を十分に理解しており、下記
の表を参照すれば、過度な実験をせずに本発明を実行で
きるだろう。表に示すエッチング時間は約７５秒であ
り、これは深さ４ミクロン（μｍ）のＵ型溝３００を形
成するために必要な時間である。また、４ミクロン（μ
ｍ）という深さも、好適な一実施形態におけるＶ型溝２
００の大凡の深さである。
いて現像した、パラメータ範囲の中間の開始点（median
start points）を示す。当業者は、これらのパラメー
タがツール毎に異なること、より大きな詳細（specific
s）を提供しても無用であることが分かるだろう。これ
らのパラメータは同じツールに対しても一定ではないか
もしれないが、同じ結果が得られる。しかし、当業者は
シリコンのエッチング処理を十分に理解しており、下記
の表を参照すれば、過度な実験をせずに本発明を実行で
きるだろう。表に示すエッチング時間は約７５秒であ
り、これは深さ４ミクロン（μｍ）のＵ型溝３００を形
成するために必要な時間である。また、４ミクロン（μ
ｍ）という深さも、好適な一実施形態におけるＶ型溝２
００の大凡の深さである。
【００１９】
【表１】
【００２０】比較および目標寸法を明確にするために、
図４にＶ型溝とＵ型溝の概略輪郭を示す。Ｕ型溝３００
の所望の寸法は、Ｖ型溝に対して設定された仕様や条
件、Ｕ型溝のエッチング処理における限界を考慮して算
出したものである。Ｖ型溝２００の最小の寸法は、深さ
３．５ミクロン（μｍ）、幅７．５ミクロン（μｍ）で
あり、酸化物の開口部６．０ミクロン（μｍ）、平坦底
１ミクロン（μｍ）未満である。Ｕ型溝３００の仕様
は、酸化物の開口部と深さに関しては４．５±１ミクロ
ン（μｍ）を目標とし、幅は６．２ミクロン（μｍ）〜
９．７ミクロン（μｍ）とした。ウェーハを横切る深さ
のバラツキは１５％未満であることが好ましい。この寸
法を達成するために、Ｕ型溝３００の酸化物の開口部
を、Ｖ型溝２００の対応する酸化物の開口部よりかなり
小さくすることで、Ｕ型溝の全体的な幅を減らす一助と
すると良い。しかし、これは本発明を実行する上で必須
要件ではない。したがって、ある実施形態では、新たな
Ｖ型溝マスクを用いて、Ｕ型溝の処理において酸化物の
開口部を４．５ミクロン（μｍ）とする。
図４にＶ型溝とＵ型溝の概略輪郭を示す。Ｕ型溝３００
の所望の寸法は、Ｖ型溝に対して設定された仕様や条
件、Ｕ型溝のエッチング処理における限界を考慮して算
出したものである。Ｖ型溝２００の最小の寸法は、深さ
３．５ミクロン（μｍ）、幅７．５ミクロン（μｍ）で
あり、酸化物の開口部６．０ミクロン（μｍ）、平坦底
１ミクロン（μｍ）未満である。Ｕ型溝３００の仕様
は、酸化物の開口部と深さに関しては４．５±１ミクロ
ン（μｍ）を目標とし、幅は６．２ミクロン（μｍ）〜
９．７ミクロン（μｍ）とした。ウェーハを横切る深さ
のバラツキは１５％未満であることが好ましい。この寸
法を達成するために、Ｕ型溝３００の酸化物の開口部
を、Ｖ型溝２００の対応する酸化物の開口部よりかなり
小さくすることで、Ｕ型溝の全体的な幅を減らす一助と
すると良い。しかし、これは本発明を実行する上で必須
要件ではない。したがって、ある実施形態では、新たな
Ｖ型溝マスクを用いて、Ｕ型溝の処理において酸化物の
開口部を４．５ミクロン（μｍ）とする。
【００２１】後続の処理である、ウェーハをダイシング
してダイにするステップは当業者には周知であり、上記
米国特許第４、８１４、２９６号にも開示されている。
第２の溝を、Ｕ型溝３００の各々と反対側で平行である
ウェーハ１００の底、すなわち非アクティブ面に形成す
る。次に、通常はウェーハを固定し、高速ダイアモンド
ダイシング刃等の適切な切断装置を用いて切断する。
してダイにするステップは当業者には周知であり、上記
米国特許第４、８１４、２９６号にも開示されている。
第２の溝を、Ｕ型溝３００の各々と反対側で平行である
ウェーハ１００の底、すなわち非アクティブ面に形成す
る。次に、通常はウェーハを固定し、高速ダイアモンド
ダイシング刃等の適切な切断装置を用いて切断する。
【００２２】このように、Ｕ型溝の断面を採用し、第２
のエッチングをウェットエッチングではなくドライエッ
チングにすることで、より高価な処理ステップと、現像
されたフォトレジスト層を取り除く必要性とを排除する
ことによって、直接的にコストを削減する。さらに、Ｕ
型溝の断面を採用することで処理量を増やし、生産性を
改善し、金属層の欠陥を減らすことで、間接的に、大幅
に、コストを削減できる。
のエッチングをウェットエッチングではなくドライエッ
チングにすることで、より高価な処理ステップと、現像
されたフォトレジスト層を取り除く必要性とを排除する
ことによって、直接的にコストを削減する。さらに、Ｕ
型溝の断面を採用することで処理量を増やし、生産性を
改善し、金属層の欠陥を減らすことで、間接的に、大幅
に、コストを削減できる。
【００２３】当業者は、本明細書に開示する教示が、開
示する以外の種類の半導体にも適用できることが分かる
だろう。例えば、砒化ガリウム、特に、絶縁体上のシリ
コン、およびアモルファスシリコン等である。また、上
述したものとは別に、当業者に周知である多くのツール
によっても、適切なドライエッチングや、本明細書で開
示された以外のエッチング速度、圧力、ＲＦエネルギ
ー、ガス率、エッチング時間等の組合せ等を効果的に提
供できる。
示する以外の種類の半導体にも適用できることが分かる
だろう。例えば、砒化ガリウム、特に、絶縁体上のシリ
コン、およびアモルファスシリコン等である。また、上
述したものとは別に、当業者に周知である多くのツール
によっても、適切なドライエッチングや、本明細書で開
示された以外のエッチング速度、圧力、ＲＦエネルギ
ー、ガス率、エッチング時間等の組合せ等を効果的に提
供できる。
【図１】 ウェットエッチングを行う前に溝を形成する
処理において、ダイシングチャネルが形成されたウェー
ハを示す断面図である。
処理において、ダイシングチャネルが形成されたウェー
ハを示す断面図である。
【図２】 Ｖ型溝の形成後の状態を示す図である。
【図３】 Ｕ型溝の形成後の状態を示す図である。
【図４】 幾何学的比較のために、Ｖ型溝およびＵ型溝
の両方を表す概略図である。
の両方を表す概略図である。
１００ ウェーハ、１０１ フォトレジスト、１０２金
属層、１０３ ＴＥＯＳ層、１０４シリコン表面、１０
５シリコン層、２００ Ｖ型溝、３００ Ｕ型溝。
属層、１０３ ＴＥＯＳ層、１０４シリコン表面、１０
５シリコン層、２００ Ｖ型溝、３００ Ｕ型溝。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ポール エー ホシール
アメリカ合衆国 ニューヨーク ロチェス
ター ウエスト ベンド ドライブ 94
(72)発明者 ジョセフ イー ジェドリッカ
アメリカ合衆国 ニューヨーク ロチェス
ター ブラッシュ クリーク ドライブ
36
(72)発明者 ニコラス ジェイ サラティノ
アメリカ合衆国 ニューヨーク ペンフィ
ールド コートシアー レーン 168
(72)発明者 ジャグディッシュ シー タンドン
アメリカ合衆国 ニューヨーク フェアポ
ート カークバイ トレイル 43
Claims (8)
- 【請求項１】 半導体ウェーハからダイをダイシングす
る方法であって、前記ダイ上のアクティブ要素を損傷せ
ずに、前記アクティブ要素に非常に近い位置でダイ縁部
を切断することができる方法において、 ドライエッチングによって前記半導体ウェーハにＵ型溝
をエッチングし、 前記半導体ウェーハを前記Ｕ型溝に沿ってソーで切断
し、 前記ソーの一縁部は、前記Ｕ型溝の底と実質的に整列す
るように配置される方法。 - 【請求項２】 前記Ｕ型溝は、深さが約３．５〜５．５
μｍである、請求項１に記載の方法。 - 【請求項３】 前記Ｕ型溝は、幅が約６〜１０μｍであ
る、請求項２に記載の方法。 - 【請求項４】 半導体ウェーハからダイをダイシングす
る方法であって、前記ダイ上のアクティブ要素を損傷せ
ずに、前記アクティブ要素に非常に近い位置でダイ縁部
を切断することができる方法において、 第１のドライエッチングによって、下方向の前記半導体
ウェーハの表面に達する開口部をエッチングし、 前記第１のドライエッチングによって形成された下方向
の前記半導体ウェーハの表面に達する開口部に、第２の
ドライエッチングによって、Ｕ型溝をエッチングし、 前記半導体ウェーハを前記Ｕ型溝に沿ってソーで切断
し、 前記ソーの一縁部は、前記Ｕ型溝の底と実質的に整列す
るように配置される方法。 - 【請求項５】 前記第１のドライエッチングは、ＳＦ６
を主要なアクティブガス成分として含む、請求項４に記
載の方法。 - 【請求項６】 前記第２のドライエッチングは、ＳＦ６
とＯ２とを含むガスの混合体を使用する、請求項４に記
載の方法。 - 【請求項７】 前記表面における開口部は、３．５〜
５．５μｍの幅である、請求項６に記載の方法。 - 【請求項８】 ウェーハから高解像度画像センサダイを
製造する方法であって、前記ダイは、該ダイを同様の他
のダイと組み合わせてより大きなアレイを形成でき、前
記ダイを組み合わせた場所において画像を損失または歪
ませることがないような正確なフェイスを有するよう
に、製造する方法において、 前記ダイを前記ウェーハから切り離す、該ダイのフェイ
スを描くように、ウェーハの一方の側に小さいＵ型溝を
エッチングし、 前記Ｕ型溝の各々の反対側である、前記ウェーハの他方
の側に、前記Ｕ型溝の軸と平行な軸を有する溝を形成
し、 前記ウェーハを前記Ｕ型溝に沿ってソーで切断する際
に、切断によって形成される切断部の一方の側が、前記
Ｕ型溝の底と実質的に同一の広がりを有するように切断
することで、前記Ｕ型溝の一方の側の少なくとも一部が
前記切断によって除去され、前記Ｕ型溝の残留する側
は、前記ウェーハが切断される際に、前記ダイの割れ目
の現像が前記残留面を超えることを防止する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/996,681 US6955989B2 (en) | 2001-11-30 | 2001-11-30 | Use of a U-groove as an alternative to using a V-groove for protection against dicing induced damage in silicon |
| US09/996,681 | 2001-11-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003188117A true JP2003188117A (ja) | 2003-07-04 |
Family
ID=25543186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002343713A Pending JP2003188117A (ja) | 2001-11-30 | 2002-11-27 | 半導体ウェーハからダイをダイシングする方法及びダイの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6955989B2 (ja) |
| EP (1) | EP1320126A3 (ja) |
| JP (1) | JP2003188117A (ja) |
| BR (1) | BR0204887A (ja) |
| CA (1) | CA2412370C (ja) |
| MX (1) | MXPA02011802A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9206038B2 (en) | 2013-08-26 | 2015-12-08 | Samsung Electronics Co., Ltd. | Capacitive micro-machined ultrasonic transducer and method of singulating the same |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003056613A1 (en) * | 2001-12-25 | 2003-07-10 | Hitachi, Ltd. | Semiconductor device and method for fabricating the same |
| JP2003273082A (ja) * | 2002-03-14 | 2003-09-26 | Tokyo Electron Ltd | プラズマ処理装置及びプラズマ処理方法 |
| TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
| TWI229435B (en) * | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
| TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
| JP2004168584A (ja) * | 2002-11-19 | 2004-06-17 | Thk Co Ltd | ガラス基板材の切断方法 |
| JP4401181B2 (ja) * | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| TWI324800B (en) * | 2005-12-28 | 2010-05-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
| US7927916B2 (en) * | 2007-04-04 | 2011-04-19 | Micron Technology, Inc. | Optic wafer with reliefs, wafer assembly including same and methods of dicing wafer assembly |
| US20090137097A1 (en) * | 2007-11-26 | 2009-05-28 | United Microelectronics Corp. | Method for dicing wafer |
| KR102245134B1 (ko) | 2014-04-18 | 2021-04-28 | 삼성전자 주식회사 | 반도체 칩을 구비하는 반도체 패키지 |
| US10256149B2 (en) * | 2017-02-28 | 2019-04-09 | Infineon Technologies Austria Ag | Semiconductor wafer dicing crack prevention using chip peripheral trenches |
| US11101197B2 (en) | 2019-03-26 | 2021-08-24 | Semiconductor Components Industries, Llc | Leadframe systems and related methods |
| CN113224005A (zh) * | 2021-04-08 | 2021-08-06 | 深圳市德明利光电有限公司 | 一种芯片切割道工艺方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3614933C1 (de) * | 1986-05-02 | 1987-10-22 | Voith Gmbh J M | Flotationsbehaelter oder -zelle |
| US4726879A (en) * | 1986-09-08 | 1988-02-23 | International Business Machines Corporation | RIE process for etching silicon isolation trenches and polycides with vertical surfaces |
| US4814296A (en) | 1987-08-28 | 1989-03-21 | Xerox Corporation | Method of fabricating image sensor dies for use in assembling arrays |
| JP3374880B2 (ja) * | 1994-10-26 | 2003-02-10 | 三菱電機株式会社 | 半導体装置の製造方法、及び半導体装置 |
| JP2718901B2 (ja) | 1994-10-31 | 1998-02-25 | ローム株式会社 | 半導体装置の製造方法 |
| US5691248A (en) * | 1995-07-26 | 1997-11-25 | International Business Machines Corporation | Methods for precise definition of integrated circuit chip edges |
| JPH1027971A (ja) * | 1996-07-10 | 1998-01-27 | Nec Corp | 有機薄膜多層配線基板の切断方法 |
| JP2000195827A (ja) * | 1998-12-25 | 2000-07-14 | Oki Electric Ind Co Ltd | Ｌｅｄアレイチップおよびその製造方法ならびにダイシング装置 |
| US6184570B1 (en) * | 1999-10-28 | 2001-02-06 | Ericsson Inc. | Integrated circuit dies including thermal stress reducing grooves and microelectronic packages utilizing the same |
| US6363201B2 (en) * | 2000-03-16 | 2002-03-26 | Haleos, Inc. | Fiber array with wick-stop trench for improved fiber positioning |
| US6788853B2 (en) * | 2000-06-28 | 2004-09-07 | Shipley Company, L.L.C. | Method for cleaving integrated optic waveguides to provide a smooth waveguide endface |
| US6465344B1 (en) * | 2001-03-09 | 2002-10-15 | Indigo Systems Corporation | Crystal thinning method for improved yield and reliability |
-
2001
- 2001-11-30 US US09/996,681 patent/US6955989B2/en not_active Expired - Fee Related
-
2002
- 2002-11-22 CA CA002412370A patent/CA2412370C/en not_active Expired - Fee Related
- 2002-11-26 BR BR0204887-6A patent/BR0204887A/pt not_active Application Discontinuation
- 2002-11-27 JP JP2002343713A patent/JP2003188117A/ja active Pending
- 2002-11-28 MX MXPA02011802A patent/MXPA02011802A/es active IP Right Grant
- 2002-11-29 EP EP02026679A patent/EP1320126A3/en not_active Ceased
-
2005
- 2005-05-25 US US11/136,785 patent/US20050221585A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9206038B2 (en) | 2013-08-26 | 2015-12-08 | Samsung Electronics Co., Ltd. | Capacitive micro-machined ultrasonic transducer and method of singulating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1320126A2 (en) | 2003-06-18 |
| EP1320126A3 (en) | 2009-03-11 |
| BR0204887A (pt) | 2004-06-15 |
| CA2412370A1 (en) | 2003-05-30 |
| MXPA02011802A (es) | 2004-09-03 |
| US20030194864A1 (en) | 2003-10-16 |
| CA2412370C (en) | 2009-10-06 |
| US20050221585A1 (en) | 2005-10-06 |
| US6955989B2 (en) | 2005-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050221585A1 (en) | Use of a U-groove as an alternative to using a V-groove for protection against dicing induced damage in silicon | |
| US6864534B2 (en) | Semiconductor wafer | |
| US5418190A (en) | Method of fabrication for electro-optical devices | |
| US7316940B2 (en) | Chip dicing | |
| US20080050920A1 (en) | Method of manufacturing semiconductor device | |
| US7910482B2 (en) | Method of forming a finFET and structure | |
| US6673635B1 (en) | Method for alignment mark formation for a shallow trench isolation process | |
| US11923248B2 (en) | Single diffusion cut for gate structures | |
| US8030180B2 (en) | Method of manufacturing a semiconductor device | |
| US7214568B2 (en) | Semiconductor device configured for reducing post-fabrication damage | |
| JP2008072032A (ja) | 半導体装置の製造方法 | |
| CN1327504C (zh) | 制造半导体元件的方法 | |
| US8969869B2 (en) | Integrated circuit wafer and integrated circuit die | |
| US10804391B2 (en) | Vertical field-effect transistor (VFET) devices and methods of forming the same | |
| JP3946835B2 (ja) | クラック防止パターンを有する半導体素子の製造方法 | |
| JP2003197731A (ja) | 半導体素子の素子分離膜の形成方法 | |
| JPH1064855A (ja) | 半導体装置の製造方法 | |
| JP2005044901A (ja) | 半導体ウェハ分割方法 | |
| EP3309842A1 (en) | A semiconductor apparatus and manufacturing method | |
| US6621149B2 (en) | Semiconductor chip production method and semiconductor wafer | |
| KR101217193B1 (ko) | 실리사이드 공정 전에 스페이서 제거 | |
| US6806200B2 (en) | Method of improving etch uniformity in deep silicon etching | |
| JP2010021240A (ja) | 半導体装置の製造方法 | |
| US20140284660A1 (en) | Method for manufacturing semiconductor wafer, and semiconductor wafer | |
| US7214596B2 (en) | Method for the fabrication of isolation structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090217 |