JP2003181075A - Game machine - Google Patents

Game machine

Info

Publication number
JP2003181075A
JP2003181075A JP2001381786A JP2001381786A JP2003181075A JP 2003181075 A JP2003181075 A JP 2003181075A JP 2001381786 A JP2001381786 A JP 2001381786A JP 2001381786 A JP2001381786 A JP 2001381786A JP 2003181075 A JP2003181075 A JP 2003181075A
Authority
JP
Japan
Prior art keywords
main control
control unit
control board
sub
game
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001381786A
Other languages
Japanese (ja)
Other versions
JP4118556B2 (en
Inventor
Masaya Sakamoto
雅哉 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Shoji Co Ltd
Original Assignee
Fuji Shoji Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Shoji Co Ltd filed Critical Fuji Shoji Co Ltd
Priority to JP2001381786A priority Critical patent/JP4118556B2/en
Publication of JP2003181075A publication Critical patent/JP2003181075A/en
Application granted granted Critical
Publication of JP4118556B2 publication Critical patent/JP4118556B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a game machine which can detect abnormality such as poor connection without two-way communication of control commands between main and sub control parts. <P>SOLUTION: The game machine is provided with the main control part 27 which executes lottery processing to determine whether states advantageous for players should be generated to control game operations based on the results of the lottery processing and the sub control parts 28 to 31 which receive control commands from the main control part 2 and perform specified game operations based on the received control commands. The sub control parts 28 to 31 output examination data of a fixed L level while the main control part 27 is provided with a second input port part 54b for inputting the examination data. The main control part 27 judges the propriety of the state of connection with the sub control part based on the level of the examination level. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、パチンコ機、アレ
ンジボール機、雀球遊技機、回胴式遊技機などの遊技機
に関し、特に、回路接続に異常があるにも係わらず遊技
制御を開始したり継続することのない遊技機に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a game machine such as a pachinko machine, an arrange ball machine, a sparrow ball game machine, and a rotating body type game machine, and particularly, to start game control despite an abnormal circuit connection. The present invention relates to a gaming machine that does or does not continue.

【0002】[0002]

【従来の技術】弾球遊技機は、一般に、機能別に分離さ
れた複数の回路基板で構成され、複数の回路基板が協働
することで全体として複雑高度な遊技動作を実現してい
る。このような遊技機では、遊技制御を中心的に担当す
る主制御基板と、主制御基板からの制御コマンドに基づ
いて動作する複数のサブ制御基板とで構成されるのが一
般的である。
2. Description of the Related Art A ball game machine is generally composed of a plurality of circuit boards separated according to their functions, and the plurality of circuit boards cooperate to realize a complicated and sophisticated game operation as a whole. In such a gaming machine, it is general to include a main control board that is mainly in charge of game control, and a plurality of sub-control boards that operate based on control commands from the main control board.

【0003】サブ制御基板としては、例えば、液晶ディ
スプレイを制御する図柄制御基板、遊技球の払出動作を
制御する払出制御基板、LEDランプなどを点滅させて
遊技動作を盛上げるランプ制御基板、音声的に遊技動作
を盛上げる音声制御基板などが存在する。そして、例え
ば15球の賞球払出しを指示する制御コマンド(賞球コ
マンド)が、主制御基板から払出制御基板に対して一方
向通信にて伝送され、これを受けた払出制御基板では、
払出モータを駆動して主制御基板からの指示内容を実行
している。
As the sub-control board, for example, a pattern control board for controlling the liquid crystal display, a payout control board for controlling the payout operation of the game balls, a lamp control board for flashing the game operation by blinking the LED lamps, and the like. There is a voice control board that boosts the game operation. Then, for example, a control command (prize ball command) for instructing payout of 15 balls is transmitted from the main control board to the payout control board by one-way communication.
The payout motor is driven to execute the instruction content from the main control board.

【0004】[0004]

【発明が解決しようとする課題】ところが、従来の遊技
機では、主制御基板とサブ制御基板の間の接続状況をチ
ェックする機能がなくトラブルを未然に防止できないと
いう問題があった。例えば、何らの理由によって主制御
基板と払出制御基板の間の接続が不良となると、その状
態のまま遊技動作を開始させた場合には、賞球の払出し
が実行されず遊技客と遊技ホールとのトラブルにもなり
兼ねない。
However, in the conventional gaming machine, there is a problem that a trouble cannot be prevented in advance because there is no function of checking the connection status between the main control board and the sub control board. For example, if the connection between the main control board and the payout control board becomes defective for some reason, if the game operation is started in that state, the prize balls will not be paid out and the player and the game hall will be disconnected. It may cause troubles.

【0005】かかる事態を考慮して、主制御基板からサ
ブ制御基板に向けて制御コマンドを一方向に伝送するの
ではなく、制御コマンドを受けたサブ制御基板が、主制
御基板に向けて確認信号(制御コマンド)を返送するよ
うな双方向通信方式を採ることも考えられる。このよう
な構成であれば、ケーブルの接続不良の場合も含め、制
御コマンドが正しく伝送できていないことを確実に検出
でき、サブ制御基板から主制御基板に向けて制御コマン
ドの再送指令を出力することも可能となる。
In consideration of such a situation, instead of transmitting the control command in one direction from the main control board to the sub control board, the sub control board which has received the control command sends a confirmation signal to the main control board. It is also possible to adopt a two-way communication method in which (control command) is returned. With such a configuration, it is possible to reliably detect that the control command is not correctly transmitted, including a case where the cable is not properly connected, and the sub-control board outputs a control command resend command to the main control board. It is also possible.

【0006】しかしながら、このような双方向通信方式
の場合には、通信制御が複雑化するだけでなく、主制御
基板に対して不正な信号を送ることで不正遊技が実現さ
れる可能性もありその弊害が見逃せない。例えば、払出
制御基板が賞球コマンドを受けた際、主制御基板に向け
て不正に再送指令を発するような不正行為が行われる
と、重複した払出動作が行われることになる。
However, in the case of such a bidirectional communication system, not only the communication control becomes complicated, but also an illegal game may be realized by sending an illegal signal to the main control board. The evil cannot be overlooked. For example, when the payout control board receives the prize ball command, if an illegal act such as illegally issuing a resend command to the main control board is performed, duplicate payout operations are performed.

【0007】この発明は、かかる問題点に鑑みてなされ
たものであって、主制御部とサブ制御部との間で制御コ
マンドの双方向通信を行わなくても、接続不良などの異
常事態を簡易に検出できる遊技機を提供することを課題
とする。
The present invention has been made in view of the above problems, and an abnormal situation such as a connection failure can be achieved without bidirectional communication of control commands between the main control unit and the sub control unit. An object is to provide a game machine that can be easily detected.

【0008】[0008]

【課題を解決するための手段】上記の課題を解決するた
め、本発明は、遊技者に有利な利益状態を発生させるか
否かの抽選処理を実行し、前記抽選処理の結果に基づい
て遊技動作を制御する主制御部と、前記主制御部からの
制御コマンドを受け、受けた制御コマンドに基づいて所
定の遊技動作を実行するサブ制御部とを備える遊技機で
あって、前記サブ制御部には固定的な検査データを出力
する出力部を設ける一方、前記主制御部には前記検査デ
ータを入力する入力部を設け、前記主制御部は、前記検
査データのレベルに基づいて、前記サブ制御部との接続
状態を把握するようにしている。
In order to solve the above problems, the present invention executes a lottery process for determining whether or not a profit state advantageous to a player is generated, and a game is executed based on the result of the lottery process. A gaming machine comprising: a main control unit that controls operation; and a sub control unit that receives a control command from the main control unit and executes a predetermined game operation based on the received control command. The main control unit is provided with an input unit for inputting the inspection data, while the main control unit is provided with an output unit for outputting fixed inspection data. The connection state with the control unit is grasped.

【0009】なお、本発明に報知手段を設け、非接続状
態を把握した場合には、これを遊技者に報知するように
しても良い。また、外部出力手段を設け、非接続状態を
把握した場合には、これを遊技ホールのコンピュータな
どの外部機器に出力するようにしても良い。
It should be noted that the present invention may be provided with an informing means so as to inform the player of this when the non-connection state is grasped. Further, external output means may be provided, and when the non-connection state is grasped, this may be output to an external device such as a computer in a game hall.

【0010】更にまた、停止手段を設け、非接続状態を
把握した場合には、所定の遊技動作を停止させても良
い。停止される所定の遊技動作としては、遊技機の一切
の動作を停止させる他、例えば、遊技球の発射停止、所
定の入賞状態の検出停止、抽選動作の停止などが該当す
る。なお、サブ制御部が複数存在する場合には、特定の
サブ制御部のみの接続状態を把握する構成でも良いし、
全部のサブ制御部の接続状態を把握する構成でも良い。
後者の場合には、少なくとも、一つのサブ制御部の非接
続状態が把握されたら、上記した報知手段、停止手段、
外部出力手段の全部又は一部が機能するようにするのが
好ましい。
Furthermore, a stopping means may be provided to stop a predetermined game operation when the non-connection state is grasped. As the predetermined game operation to be stopped, in addition to stopping all operations of the game machine, for example, stop of shooting of a game ball, stop of detection of a predetermined winning state, stop of lottery operation, and the like are applicable. When there are a plurality of sub-control units, the configuration may be such that the connection state of only a specific sub-control unit is grasped,
The configuration may be such that the connection states of all sub-control units are grasped.
In the latter case, at least when the non-connection state of one sub-control unit is grasped, the above-mentioned notification means, stop means,
It is preferable that all or part of the external output means be functional.

【0011】本発明において、主制御部とサブ制御部と
は別基板構成とされるのが好適であり、サブ制御部につ
いても、機能別に区分された複数の回路基板で構成され
るのが好適である。固定的な検査データは、典型的には
Lレベルデータであるが、そのビット長は各サブ制御部
毎に1ビット又は複数ビットであるのが好適である。
In the present invention, it is preferable that the main control unit and the sub-control unit are constructed on different boards, and the sub-control unit is also constructed on a plurality of circuit boards divided by function. Is. The fixed inspection data is typically L level data, but it is preferable that the bit length is 1 bit or a plurality of bits for each sub control unit.

【0012】[0012]

【発明の実施の形態】以下、図1〜図4に示すパチンコ
機に基づいて本発明の実施の形態を説明する。図1は、
本実施例のパチンコ機1を示す斜視図であり、図2は、
同パチンコ機1の側面図である。なお、パチンコ機1
は、カード式球貸し機2に電気的に接続された状態で、
パチンコホールの島構造体の長さ方向に複数個が配設さ
れている。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below based on the pachinko machine shown in FIGS. Figure 1
It is a perspective view showing a pachinko machine 1 of the present embodiment, and FIG.
It is a side view of the same pachinko machine 1. In addition, pachinko machine 1
Is electrically connected to the card type ball lending machine 2,
A plurality of pachinko hall island structures are arranged in the longitudinal direction.

【0013】図示のパチンコ機1は、島構造体に着脱可
能に装着される矩形枠状の木製外枠3と、外枠3に固着
されたヒンジHを介して開閉可能に枢着される前枠4と
で構成されている。この前枠4には、遊技盤5が裏側か
ら着脱自在に装着され、その前側には、ガラス扉6と前
面板7とが夫々開閉自在に枢着されている。
The pachinko machine 1 shown in the drawings is a wooden frame 3 having a rectangular frame shape that is detachably attached to the island structure, and a hinge H fixed to the frame 3 before being pivotally mounted so as to be openable and closable. It is composed of a frame 4. A game board 5 is detachably attached to the front frame 4 from the back side, and a glass door 6 and a front plate 7 are pivotally attached to the front side so as to be openable and closable.

【0014】前面板7には発射用の遊技球を貯留する上
皿8が装着され、前枠4の下部には、上皿8から溢れ出
し又は抜き取った遊技球を貯留する下皿9と、発射ハン
ドル10とが設けられている。発射ハンドル10は発射
モータと連動しており、発射ハンドルの回動角度に応じ
て動作する打撃槌11(図4参照)によって遊技球が発
射される。
An upper plate 8 for storing game balls for firing is mounted on the front plate 7, and a lower plate 9 for storing game balls overflowing or pulled out from the upper plate 8 is attached to the lower portion of the front frame 4. A firing handle 10 is provided. The firing handle 10 is interlocked with a firing motor, and a game ball is fired by a batting mallet 11 (see FIG. 4) that operates according to the rotation angle of the firing handle.

【0015】上皿8の右部には、カード式球貸し機2に
対する球貸し操作用の操作パネル12が設けられ、この
操作パネル12には、カード残額を3桁の数字で表示す
るカード残額表示部12aと、所定金額分の遊技球の球
貸しを指示する球貸しスイッチ12bと、ゲーム終了時
にカードの返却を指令する返却スイッチ12cとが設け
られている。ガラス扉6の上部には、大当り状態を示す
大当りLEDランプP1が配置されている。また、この
大当りLEDランプP1に近接して、補給切れ状態や下
皿の満杯状態を示す異常報知LEDランプP2,P3が
設けられている。
On the right side of the upper plate 8, there is provided an operation panel 12 for the ball lending operation for the card type ball lending machine 2. On the operation panel 12, the card remaining amount for displaying the card remaining amount with a three-digit number is displayed. A display unit 12a, a ball lending switch 12b for instructing the ball lending of a predetermined amount of game balls, and a return switch 12c for instructing the return of the card at the end of the game are provided. On the upper part of the glass door 6, a big hit LED lamp P1 indicating a big hit state is arranged. Further, in the vicinity of the big hit LED lamp P1, abnormality notification LED lamps P2 and P3 are provided which indicate a supply-out condition and a lower plate full condition.

【0016】図3に示すように、遊技盤5には、金属製
の外レールと内レールとからなるガイドレール13が環
状に設けられ、その内側の遊技領域5aの略中央には、
液晶カラーディスプレイ14が配置されている。また、
遊技領域5aの適所には、図柄始動口15、大入賞口1
6、複数個の普通入賞口17、左右の通過口であるゲー
ト18が配設されている。これらの入賞口15〜18
は、それぞれ内部に検出スイッチを有しており、遊技球
の通過を検出できるようになっている。
As shown in FIG. 3, the game board 5 is provided with a guide rail 13 formed of an outer rail and an inner rail made of metal in an annular shape, and the game area 5a inside the guide rail 13 is substantially centered.
A liquid crystal color display 14 is arranged. Also,
In the proper place of the game area 5a, a symbol starting opening 15, a special winning opening 1
6, a plurality of normal winning openings 17 and gates 18 which are left and right passage openings are provided. These prize holes 15-18
Each has a detection switch inside, so that passage of a game ball can be detected.

【0017】液晶ディスプレイ14は、大当り状態に係
わる特定図柄を変動表示すると共に背景画像や各種のキ
ャラクタなどをアニメーション的に表示する装置であ
る。この液晶ディスプレイ14は、中央部に特別図柄表
示部Da〜Dcと右上部に普通図柄表示部19を有して
いる。普通図柄表示部19は普通図柄を表示するもので
あり、ゲート18を通過した遊技球が検出されると、表
示される普通図柄が所定時間だけ変動し、遊技球のゲー
ト18の通過時点において抽選された抽選用乱数値によ
り決定される停止図柄を表示して停止するようになって
いる。
The liquid crystal display 14 is a device that variably displays a specific symbol related to the big hit state and also displays a background image and various characters in an animation manner. The liquid crystal display 14 has special symbol display portions Da to Dc in the central portion and a normal symbol display portion 19 in the upper right portion. The normal symbol display portion 19 is for displaying a normal symbol, and when a game ball that has passed through the gate 18 is detected, the displayed normal symbol changes for a predetermined time, and when the game ball passes through the gate 18, the lottery is performed. It is arranged to stop by displaying a stop symbol determined by the selected random number for lottery.

【0018】図柄始動口15は、一対の開閉爪15aを
備えた電動式チューリップで開閉され、普通図柄表示部
19の変動後の停止図柄が当り図柄を表示した場合に
は、開閉爪15aが所定時間だけ開放されるようになっ
ている。図柄始動口15に遊技球が入賞すると、特別図
柄表示部Da〜Dcの表示図柄が所定時間だけ変動し、
図柄始動口15への遊技球の入賞タイミングに応じた抽
選結果に基づいて決定される停止図柄パターンで停止す
る。
The symbol starting port 15 is opened and closed by an electric tulip having a pair of opening and closing claws 15a, and when the stop symbol after the change of the normal symbol display portion 19 hits and displays a symbol, the opening and closing claw 15a is predetermined. It is open only for time. When the game ball wins the symbol starting port 15, the display symbols of the special symbol display portions Da to Dc change for a predetermined time,
It stops in the stop symbol pattern determined based on the lottery result according to the winning timing of the game ball to the symbol starting port 15.

【0019】大入賞口16は、前方に開放可能な開閉板
16aで開閉制御されるが、特別図柄表示部Da〜Dc
の変動停止後の図柄が「777」などの特別図柄のと
き、「大当り」と称する特別遊技が開始され、開閉板1
6aが開放されるようになっている。大入賞口16の内
部に特定領域16bがあり、この特定領域16bを入賞
球が通過すると、遊技者に有利な特別遊技が継続され
る。
The special winning opening 16 is controlled to be opened and closed by an opening / closing plate 16a which can be opened forward, and special symbol display portions Da to Dc
When the symbol after the fluctuation stop is a special symbol such as "777", a special game called "big hit" is started and the opening / closing plate 1
6a is opened. There is a specific area 16b inside the special winning opening 16, and when the winning ball passes through this specific area 16b, the special game advantageous to the player is continued.

【0020】大入賞口16の開閉板16aが開放された
後、所定時間が経過し、又は所定数(例えば10個)の
遊技球が入賞すると開閉板16aが閉じる。このとき、
遊技球が特定領域16bを通過していない場合には特別
遊技が終了するが、特定領域16bを通過していれば、
最大で例えば15回まで特別遊技が継続され、遊技者に
有利な状態に制御される。なお、変動後の停止図柄が特
別図柄のうちの一定図柄(特定図柄)であった場合に
は、特別遊技の終了後に高確率状態に移行するという特
典が付与される。
After the opening / closing plate 16a of the special winning opening 16 is opened, the opening / closing plate 16a is closed when a predetermined time elapses or when a predetermined number (for example, 10) of game balls are won. At this time,
If the game ball has not passed the specific area 16b, the special game ends, but if it has passed the specific area 16b,
The special game is continued up to 15 times, for example, and is controlled to be advantageous to the player. If the stopped symbol after the change is a constant symbol (specific symbol) of the special symbols, the privilege of shifting to the high-probability state after the special game is given.

【0021】図4に示すように、前枠4の裏側には、遊
技盤5を裏側から押さえる裏機構板20が着脱自在に装
着されている。この裏機構板20には開口部20aが形
成され、その上側に賞球タンク21と、これから延びる
タンクレール22とが設けられている。裏機構板20の
側部には、タンクレール22に接続された払出装置23
が設けられ、裏機構板20の下側には払出装置23に接
続された通路ユニット24が設けられている。払出装置
23から払出された遊技球は、通路ユニット24を経由
して上皿排出口8a(図1)から上皿8に払出されるこ
とになる。
As shown in FIG. 4, on the back side of the front frame 4, a back mechanism plate 20 for holding the game board 5 from the back side is detachably mounted. An opening 20a is formed in the back mechanism plate 20, and a prize ball tank 21 and a tank rail 22 extending from the prize ball tank 21 are provided above the opening 20a. At a side portion of the back mechanism plate 20, a payout device 23 connected to the tank rail 22.
And a passage unit 24 connected to the dispensing device 23 is provided below the back mechanism plate 20. The game balls paid out from the payout device 23 are paid out to the upper plate 8 from the upper plate discharge port 8a (FIG. 1) via the passage unit 24.

【0022】裏機構板20の開口部20aには、遊技盤
5の裏側に装着された裏カバー25と、入賞口15〜1
7に入賞した遊技球を排出する入賞球排出樋(不図示)
とが嵌合されている。この裏カバー25に装着されたケ
ースCA1の内部に主制御基板27が配設され、その前
側に図柄制御基板28が配設されている(図2参照)。
主制御基板27の下側で、裏カバー25に装着されたケ
ースCA2の内部にランプ制御基板29が設けられ、隣
接するケースCA3の内部に音声制御基板30が設けら
れている。
In the opening 20a of the back mechanism plate 20, a back cover 25 mounted on the back side of the game board 5 and winning openings 15-1.
Prize winning ball discharge gutter (not shown) that discharges the game balls winning in 7
And are fitted. The main control board 27 is arranged inside the case CA1 mounted on the back cover 25, and the symbol control board 28 is arranged on the front side thereof (see FIG. 2).
Below the main control board 27, a lamp control board 29 is provided inside the case CA2 mounted on the back cover 25, and a voice control board 30 is provided inside the adjacent case CA3.

【0023】これらケースCA2,CA3の下側で、裏
機構板20に装着されたケースCA4の内部には、電源
基板26と払出制御基板31が設けられている。この電
源基板26には、電源スイッチ33と初期化スイッチ3
4とが配置されている。これら両スイッチ33,34に
対応する部位は切欠かれ、両スイッチを指で同時に操作
可能になっている。
Below the cases CA2 and CA3, inside the case CA4 mounted on the back mechanism plate 20, a power supply board 26 and a payout control board 31 are provided. The power switch 26 and the initialization switch 3 are provided on the power board 26.
4 and 4 are arranged. Portions corresponding to these switches 33 and 34 are cut out so that both switches can be simultaneously operated with a finger.

【0024】発射ハンドル10の後側に装着されたケー
スCA5の内部には、発射制御基板32が設けられてい
る。そして、これらの回路基板26〜32は夫々独立し
て構成され、電源基板26と発射制御基板32を除く制
御基板27〜31には、ワンチップマイコンを備えるコ
ンピュータ回路が搭載されている。また、主制御基板2
7と他の制御基板28〜31とは、複数本の信号線でコ
ネクタを介して電気的に接続されている。
A firing control board 32 is provided inside the case CA5 mounted on the rear side of the firing handle 10. The circuit boards 26 to 32 are independently configured, and the control boards 27 to 31 excluding the power supply board 26 and the firing control board 32 are equipped with a computer circuit including a one-chip microcomputer. In addition, the main control board 2
7 and the other control boards 28 to 31 are electrically connected through a connector by a plurality of signal lines.

【0025】図5に示すように、主制御基板27から各
サブ制御基板28〜31には、所定の遊技動作を実行さ
せる種々の制御コマンドを一方向通信で送信可能になっ
ている。このように、主制御基板27は、各サブ制御基
板からの確認信号を一々受信することがないので、主制
御基板27の制御負荷を軽減でき、また、主制御基板や
サブ制御基板における送信制御が容易になっている。但
し、主制御基板と各サブ制御基板とは、接続確認用の検
査ラインCONN1〜CONN4で接続されており、主
制御基板27は、各サブ制御基板との接続状態を何時で
も確認できるようになっている。
As shown in FIG. 5, various control commands for executing predetermined game operations can be transmitted from the main control board 27 to the sub control boards 28 to 31 by one-way communication. In this way, the main control board 27 does not receive confirmation signals from each sub-control board one by one, so that the control load on the main control board 27 can be reduced, and the transmission control in the main control board and the sub-control board can be reduced. Has become easier. However, the main control board and each sub-control board are connected by inspection lines CON1 to CONN4 for connection confirmation, and the main control board 27 can check the connection state with each sub-control board at any time. ing.

【0026】図6は、主制御基板27の回路構成を示す
ブロック図である。図示の通り、主制御基板27は、ワ
ンチップマイコンからなるCPU回路50と、CPU動
作クロックCLKの整数倍の周波数であるクロック信号
Φ0を発生するシステムクロック発生部51と、CPU
からのアドレス信号に基づき各部のチップセレクト信号
CSを生成するデコード回路52と、CPUからのデー
タを出力するための出力ポート回路53と、外部データ
をCPUが取り込むための入力ポート回路54と、各制
御基板に制御コマンドなどを出力する出力駆動回路55
と、遊技盤各部のスイッチ類のON/OFF状態を入力
するスイッチ入力回路56とを中心に構成されている。
FIG. 6 is a block diagram showing a circuit configuration of the main control board 27. As shown in the figure, the main control board 27 includes a CPU circuit 50 composed of a one-chip microcomputer, a system clock generator 51 for generating a clock signal Φ0 having a frequency that is an integral multiple of the CPU operation clock CLK, and a CPU.
A decode circuit 52 for generating a chip select signal CS for each part based on an address signal from the CPU, an output port circuit 53 for outputting data from the CPU, an input port circuit 54 for the CPU to take in external data, and Output drive circuit 55 that outputs control commands and the like to the control board
And a switch input circuit 56 for inputting ON / OFF states of switches of each part of the game board.

【0027】入力ポート回路54は、詳細には、遊技盤
各部からのスイッチ類のON/OFF信号を受ける第1
入力ポート部54aと、各サブ制御基板28〜31の検
査ラインCONN1〜CONN4に接続された第2入力
ポート部54bとで構成されている。図7は、主制御基
板27と各サブ制御基板28〜31との接続関係を示す
ブロック図であり、出力ポート回路53と出力駆動回路
55と第2入力ポート部54bの具体的構成が図示され
ている。
The input port circuit 54, in detail, receives the ON / OFF signals of switches from each part of the game board.
The input port unit 54a and the second input port unit 54b connected to the inspection lines CON1 to CONN4 of the sub control boards 28 to 31 are included. FIG. 7 is a block diagram showing a connection relationship between the main control board 27 and each of the sub control boards 28 to 31, and a specific configuration of the output port circuit 53, the output drive circuit 55, and the second input port section 54b is shown. ing.

【0028】第2入力ポート部54bは、具体的には、
入力部60と、データ保持部59とで構成されており、
各サブ制御基板28〜31からの検査信号を受信するよ
うになっている。入力部60を経由してデータ保持部5
9に供給される検査信号(検査データ)は、データ保持
部59に対してチップセレクト信号CS5が供給される
タイミングでデータ保持部59にラッチされCPUに伝
送される。なお、入力部60と、データ保持部59の具
体的構成は特に限定されないが、この実施例では、入力
部60として74541相当品のバスバッファを使用
し、データ保持部59として74273相当品のD型フ
リップフロップを使用している。
The second input port section 54b is specifically
It is composed of an input unit 60 and a data holding unit 59,
The inspection signals from the sub control boards 28 to 31 are received. Data holding unit 5 via input unit 60
The inspection signal (inspection data) supplied to 9 is latched in the data holding unit 59 and transmitted to the CPU at the timing when the chip select signal CS5 is supplied to the data holding unit 59. Although the specific configurations of the input unit 60 and the data holding unit 59 are not particularly limited, in this embodiment, a 74541-equivalent bus buffer is used as the input unit 60 and a 74273-equivalent D buffer is used as the data holding unit 59. Type flip-flop is used.

【0029】図7に示す通り、入力部60は、主制御基
板27のコネクタCNoa〜CNod及び接続ケーブル
を経由して、各サブ制御基板のコネクタCNia〜CN
idに接続されている。そして、主制御基板27の入力
部60に対応する各コネクタCNia〜CNidの該当
端子は、アースライン(Lレベル)に接続されている。
一方、入力部60の4つの入力端子は、全てプルアップ
抵抗によってHレベルに固定されている。したがって、
この実施例における検査信号は、正常時にはLレベルと
なり、主制御基板とサブ制御基板が非接続状態になると
Hレベルとなる。
As shown in FIG. 7, the input unit 60 is connected to the connectors CNia to CN of each sub control board via the connectors CNoa to CNod of the main control board 27 and the connection cable.
connected to id. The corresponding terminals of the connectors CNia to CNid corresponding to the input unit 60 of the main control board 27 are connected to the ground line (L level).
On the other hand, all four input terminals of the input section 60 are fixed to H level by pull-up resistors. Therefore,
The inspection signal in this embodiment has an L level when normal, and has an H level when the main control board and the sub control board are disconnected.

【0030】出力ポート回路53は、詳細には、賞球ポ
ート53a、音声ポート53b、ランプポート53c、
図柄ポート53dと、ストローブポート53eとで構成
されており、ドライバ57,58(実施例では7424
5相当品のバストランシーバ)を通して主制御基板27
のCPUのデータバスに接続されている。
The output port circuit 53 is, in detail, a prize ball port 53a, a voice port 53b, a lamp port 53c,
It is composed of a symbol port 53d and a strobe port 53e, and is a driver 57, 58 (7424 in the embodiment).
5 equivalent bus transceiver) through the main control board 27
Is connected to the CPU data bus.

【0031】賞球ポート53a、音声ポート53b、ラ
ンプポート53c、及び図柄ポート53dは、それぞれ
払出制御基板31、音声制御基板30、ランプ制御基板
29、及び図柄制御基板28に対応しており、出力駆動
回路55(実施例では74244相当品のバスバッフ
ァ)を通して各サブ制御基板に対して制御コマンドを出
力している。
The prize ball port 53a, the voice port 53b, the lamp port 53c, and the design port 53d correspond to the payout control board 31, the voice control board 30, the lamp control board 29, and the design control board 28, respectively, and output. A control command is output to each sub-control board through the drive circuit 55 (a bus buffer equivalent to 74244 in the embodiment).

【0032】出力ポート53a〜53eは、具体的に
は、D型フリップフロップ(実施例では74273相当
品)で構成されており、デコーダ回路52からのチップ
セレクト信号CS0〜CS4に同期して制御コマンドや
ストローブ信号STBを取得するようになっている。ス
トローブポート53eの出力は、ストローブ信号STB
1〜STB4として各制御基板28〜31に供給され、
ストローブ信号STBiがHレベルになると、各制御基
板28〜31のCPUには割込みがかかり、各制御基板
の割込み処理プログラムによって、主制御基板27から
の制御コマンドが取得されるようになっている。
The output ports 53a to 53e are specifically configured by D-type flip-flops (74273 or the like in the embodiment), and control commands are synchronized with the chip select signals CS0 to CS4 from the decoder circuit 52. And a strobe signal STB are acquired. The output of the strobe port 53e is the strobe signal STB.
1 to STB4 are supplied to the control boards 28 to 31,
When the strobe signal STBi becomes H level, the CPU of each control board 28-31 is interrupted, and the control command from the main control board 27 is acquired by the interrupt processing program of each control board.

【0033】図8〜図10は、主制御基板27の制御プ
ログラムを示すフローチャートである。主制御基板27
の制御プログラムは、電源投入後に実行され、通常は無
限ループ処理(ST10)で終わるメイン処理プログラ
ム(図8)と、2ms毎に起動されるタイマ割込み処理
プログラム(図9)と、電源電圧が所定値を下回るとN
MI(Non Maskable interrupt)信号によって駆動され
てCPUのレジスタ値をバックアップするNMI処理プ
ログラム(不図示)とで構成されている。
8 to 10 are flowcharts showing a control program of the main control board 27. Main control board 27
Control program is executed after the power is turned on and normally ends in an infinite loop process (ST10) (FIG. 8), a timer interrupt processing program (FIG. 9) that is started every 2 ms, and a power supply voltage is predetermined. N below the value
An NMI processing program (not shown) that is driven by an MI (Non Maskable interrupt) signal to back up the register value of the CPU.

【0034】最初に、図8に示すメイン処理から説明す
る。電源が投入されると、CPUが割込み禁止状態に設
定された後、CPUのレジスタの初期設定がされ(ST
1)、CPUは割込みモード2に設定され(ST2)、
その後、RAMクリア信号がチェックされる(ST
3)。RAMクリア信号は、初期化スイッチ34に対応
したものであり、営業開始時のように、パチンコ機1の
前枠4を前方に開いた状態で初期化スイッチ34を押圧
操作しながら電源スイッチ33をオン側に切換えると、
RAMクリア信号がON状態になっている。
First, the main processing shown in FIG. 8 will be described. When the power is turned on, after the CPU is set to the interrupt disabled state, the CPU registers are initialized (ST
1), the CPU is set to interrupt mode 2 (ST2),
After that, the RAM clear signal is checked (ST
3). The RAM clear signal corresponds to the initialization switch 34, and the power switch 33 is operated while pressing the initialization switch 34 with the front frame 4 of the pachinko machine 1 opened forward as at the start of business. When switched to the on side,
The RAM clear signal is in the ON state.

【0035】逆に、RAMクリア信号がOFF状態の場
合は、初期化スイッチ34を押すことなく電源が投入さ
れたことを意味する。この場合は、停電などからの復旧
時であると考えられるので、NMI割込み処理において
バックアップされていたデータを復帰させて(ST
4)、中断前の処理を再開させる(ST5)。
On the contrary, when the RAM clear signal is OFF, it means that the power is turned on without pressing the initialization switch 34. In this case, it is considered to be the time of restoration from a power failure, so restore the data backed up in the NMI interrupt processing (ST
4) Then, the process before interruption is restarted (ST5).

【0036】一方、RAMクリア信号がON状態であれ
ば、RAMに記憶保持されている遊技情報の全てが消去
された後、CPUは、液晶ディスプレイ14に表示する
初期図柄を設定したり、この遊技制御の実行中に周期的
に割込み処理を実行させる割込み周期を設定する等の初
期処理を行った後、EI命令を実行して自らを割込み許
可状態にする(ST6)。
On the other hand, if the RAM clear signal is ON, after all the game information stored and held in the RAM is erased, the CPU sets the initial symbol to be displayed on the liquid crystal display 14 or this game. After performing initial processing such as setting an interrupt cycle for periodically executing interrupt processing during execution of control, the EI instruction is executed to set itself to the interrupt enabled state (ST6).

【0037】続いて、CPUは、第2入力ポート部54
bから検査データを取得して、各サブ制御基板28〜3
1との接続状態を把握する(ST7)。具体的には、先
ず、デコード回路52を介してチップセレクト信号CS
5を出力し、その結果ラッチされるデータ保持部59の
検査データを取得する。なお、この実施例では、検査デ
ータは、サブ制御基板の数と同数の4ビットデータであ
る。
Subsequently, the CPU operates the second input port section 54.
The inspection data is acquired from b, and each sub control board 28-3
The connection state with 1 is grasped (ST7). Specifically, first, the chip select signal CS is passed through the decoding circuit 52.
5 is output, and the inspection data of the data holding unit 59 that is latched as a result is acquired. In this embodiment, the inspection data is 4-bit data, which is the same as the number of sub control boards.

【0038】次に、CPUは、検査データの各ビットが
正常レベルか否かをチェックして(ST8)、もし異常
レベルのビットが存在すれば、異常が生じているサブ制
御基板を特定するエラーメッセージを表示した上で処理
を終える(ST9)。先に説明したように、4ビットの
検査データが全てLレベルであれば正常であるが、検査
データの一部でもHレベルのビットがあれば、そのビッ
トに対応するサブ制御基板との接続状態が異常(接続不
良や断線)であることを意味する。
Next, the CPU checks whether or not each bit of the inspection data is at a normal level (ST8), and if there is an abnormal level bit, an error for specifying the abnormal sub-control board is detected. After the message is displayed, the process ends (ST9). As described above, it is normal if the 4-bit inspection data is all at the L level, but if any of the inspection data has an H level bit, the connection state with the sub-control board corresponding to the bit. Means abnormal (poor connection or disconnection).

【0039】一方、検査データの全ビットが正常レベル
であれば、その後は、無限ループ状に繰り返される外れ
図柄用の乱数処理(ST10)が行われる。なお、外れ
図柄用の乱数処理は、タイマ割込み処理において特別図
柄の抽選に外れた場合に液晶ディスプレイ14に描かれ
る外れ図柄パターンを規定するものである。
On the other hand, if all the bits of the inspection data are at the normal level, then a random number process (ST10) for the out-of-place symbols that is repeated in an infinite loop is performed. The random number process for the off symbol defines the out symbol pattern drawn on the liquid crystal display 14 when the special symbol lottery is missed in the timer interrupt process.

【0040】続いて、図9のフローチャートに基づいて
2m秒毎に実行されるタイマ割込みについて説明する。
タイマ割込みが生じると、各レジスタの内容はスタック
領域に退避され、スイッチ入力管理処理、エラー管理処
理などが行われる(ST20)。スイッチ入力管理処理
は、ゲートや電動チューリップなどを遊技球が通過した
か否かの判定であり、エラー管理処理は、機器内部に異
常が生じていないかの判定である。
Next, the timer interrupt executed every 2 msec will be described with reference to the flowchart of FIG.
When a timer interrupt occurs, the contents of each register are saved in the stack area, and switch input management processing, error management processing, etc. are performed (ST20). The switch input management process is a judgment as to whether or not the game ball has passed through the gate or the electric tulip, and the error management process is a judgment as to whether or not an abnormality has occurred inside the device.

【0041】次に、普通図柄処理や特別図柄処理に係わ
る当り用カウンタRGや大当り用カウンタCTの更新処
理が実行される(ST21)。具体的な処理内容は特に
限定されないが、所定の数値範囲内でカウンタ値を循環
させるのが一般的であり、例えば、タイマ割込み毎に各
カウンタ値を+1するのが簡易的である。
Next, the update processing of the hit counter RG and the big hit counter CT related to the normal symbol processing and the special symbol processing is executed (ST21). Although the specific processing content is not particularly limited, it is general to circulate the counter value within a predetermined numerical range, and for example, it is easy to increment each counter value by 1 for each timer interrupt.

【0042】このようにして乱数作成処理(カウンタ更
新処理)が終わると、次に、処理分けカウンタの値が判
定されて(ST22)、ST23〜ST27のうちの該
当する処理が行われる。上記したエラー管理やスイッチ
管理は、短い時間間隔で繰り返し行うべきであるが、パ
チンコゲームの演出に係わる処理は遊技者のニーズに応
じて複雑高度化するため、ある程度以上の処理時間を要
することになる。そこで、この実施例では、全ての遊技
制御動作を1回の割込み処理で完了させのではなく、5
種類の処理に区分し、区分された各処理を割込み毎に分
担して実行するようにしている。そのため、0〜4の範
囲で循環動作する処理分けカウンタを設けて、処理分け
カウンタの値に応じた処理を行うようにしている。
When the random number generation process (counter update process) is completed in this way, the value of the process division counter is then determined (ST22), and the corresponding process of ST23 to ST27 is performed. The error management and the switch management described above should be repeatedly performed at short time intervals, but the processing related to the production of a pachinko game is complicated and sophisticated according to the needs of the player, and therefore requires a certain amount of processing time or more. Become. Therefore, in this embodiment, all the game control operations are not completed by one interruption process, but 5
The processing is divided into types of processing, and the divided processings are divided and executed for each interrupt. Therefore, a processing division counter that circulates in the range of 0 to 4 is provided to perform processing according to the value of the processing division counter.

【0043】具体的に説明すると、処理分けカウンタが
0の場合には大入賞口の開放などに関する処理を行い
(ST23)、処理分けカウンタが1の場合には当り状
態(電動チューリップの開放)か否かに関する抽選を含
む普通図柄処理を行い(ST24)、処理分けカウンタ
が2の場合には大当り状態か否かに関する抽選を含む特
別図柄処理を行っている(ST25)。また、処理分け
カウンタが3の場合には、電動チューリップや大入賞口
の開閉タイミングに関係するタイマ管理処理などが行わ
れる(ST26)。処理分けカウンタが4の場合には、
情報出力やエラー表示コマンドの作成処理が行われる
(ST27)。
More specifically, when the processing division counter is 0, processing relating to opening of the special winning opening is carried out (ST23), and when the processing division counter is 1, it is in a hit state (opening of the electric tulip). Normal symbol processing including lottery regarding whether or not is performed (ST24), and when the process division counter is 2, special symbol processing including lottery regarding whether or not it is a big hit state is performed (ST25). Further, when the processing division counter is 3, timer management processing related to the opening / closing timing of the electric tulip or the special winning opening is performed (ST26). If the processing division counter is 4,
Information output and error display command creation processing is performed (ST27).

【0044】ステップST23〜ST27の何れかの処
理が終わると、処理分けカウンタの値が更新された後
(ST28)、生成されているコマンドが各制御基板に
出力される(ST29)。また、各レジスタの値が復帰
されると共に割込み許可状態に変更されて、割込み処理
ルーチンからメインルーチンに戻る(ST29)。
After the processing of any of steps ST23 to ST27 is completed, the value of the processing division counter is updated (ST28), and then the generated command is output to each control board (ST29). Further, the value of each register is restored and is changed to the interrupt enable state, and the interrupt processing routine returns to the main routine (ST29).

【0045】図10(a)は、上記したコマンド出力処
理(ST29)を詳細に示すフローチャートであり、図
10(b)は、RAMのコマンドバッファ領域(TOP
番地から8バイト分)を図示したものである。なお、コ
マンドバッファ領域には、タイマ割込み処理(ST23
〜ST27)によって、既に必要な制御コマンドが格納
されている。この実施例の場合、制御コマンドには、図
柄制御基板用、音声制御基板用、ランプ制御基板用、払
出制御基板用のものが存在するが、初期状態では、コマ
ンドバッファ領域は全てゼロクリアされている。
FIG. 10A is a flow chart showing the above command output processing (ST29) in detail, and FIG. 10B is a command buffer area (TOP of RAM).
8 bytes from the address). In the command buffer area, timer interrupt processing (ST23
By ST27), necessary control commands are already stored. In the case of this embodiment, there are control commands for the pattern control board, the voice control board, the lamp control board, and the payout control board, but in the initial state, the command buffer area is all cleared to zero. .

【0046】図10(a)のフローチャートに基づいて
説明すると、最初に、第2入力ポート部54bから検査
データが入力され(ST40)、全てのサブ制御基板と
の接続状態が正常か否かが判定される(ST41)。そ
して、異常を示すビットが1つでも存在すれば、ステッ
プST9の場合と同様に、異常内容を示すメッセージを
表示するなどのエラー処理が行われる(ST53)。こ
のように、この実施例では、制御コマンドの送信に先だ
って、サブ制御基板との接続状態がチェックされるの
で、異常状態を看過して遊技制御が継続されることがな
い。
Explaining with reference to the flow chart of FIG. 10A, first, inspection data is input from the second input port section 54b (ST40), and whether or not the connection state with all the sub control boards is normal is determined. It is determined (ST41). Then, if there is even one bit indicating an abnormality, error processing such as displaying a message indicating the abnormality is performed as in step ST9 (ST53). In this way, in this embodiment, since the connection state with the sub control board is checked prior to the transmission of the control command, the abnormal state is not overlooked and the game control is not continued.

【0047】通常の場合には、サブ制御基板との接続状
態は全て正常であるので、その場合には、先ず、コマン
ドバッファ領域に制御コマンドデータが存在するか否か
が判定される(ST42)。該当領域の内容がゼロでな
ければ制御コマンドデータが存在すると判定されるが、
初期状態ではアドレス変数ADRはTOP番地に設定さ
れているので、TOP番地の内容からチェックされる。
なお、この実施例では、制御コマンドは0000Hを除
く2バイトデータである。
In the normal case, all the connection states with the sub-control board are normal. In that case, first, it is judged whether or not the control command data exists in the command buffer area (ST42). . If the content of the corresponding area is not zero, it is determined that the control command data exists,
Since the address variable ADR is set to the TOP address in the initial state, it is checked from the contents of the TOP address.
In this embodiment, the control command is 2-byte data excluding 0000H.

【0048】ステップST42の判定でコマンドデータ
の存在が確認できた場合には、2バイト構成の制御コマ
ンドを1バイト毎に分けて出力するべく、変数LOOP
に2を格納する(ST43)。次に、コマンドバッファ
領域に格納されている制御コマンドデータを、該当する
コマンド出力ポートに出力すると共に、この制御コマン
ドを格納していたコマンドバッファ領域をゼロクリアす
る(ST44)。具体的には、デコード回路52から該
当するチップセレクト信号CSiが出力され、対応する
D型フリップフロップ53に制御コマンドデータが書き
込まれる。
When the presence of the command data can be confirmed by the determination in step ST42, the variable LOOP is set in order to output the control command having a 2-byte structure in units of 1 byte.
2 is stored in (ST43). Next, the control command data stored in the command buffer area is output to the corresponding command output port, and the command buffer area storing this control command is cleared to zero (ST44). Specifically, the corresponding chip select signal CSi is output from the decoding circuit 52, and the control command data is written in the corresponding D-type flip-flop 53.

【0049】その後、若干の時間消費処理が実行された
後(ST45)、RAMエリアに格納されているSTB
データが、ストローブポート53eに向けて出力される
(ST46)。STBデータの初期値は01Hである
が、いま、払出制御基板31に向けた制御コマンドを出
力するタイミングであれば、ストローブポート53eに
は00000001のデータが出力され、ストローブ信
号STB1のみがHレベルとなる。
After that, after some time consumption processing is executed (ST45), the STB stored in the RAM area is stored.
Data is output to strobe port 53e (ST46). The initial value of the STB data is 01H, but now, at the timing of outputting the control command to the payout control board 31, the data of 00000001 is output to the strobe port 53e, and only the strobe signal STB1 is set to the H level. Become.

【0050】ステップST46の処理によって、ストロ
ーブ信号STB1〜STB4の何れか一つがHレベルと
なり、対応するサブ制御基板のCPUには割込みがかか
る。そこで、割込みを受けたサブ制御基板では、割込み
処理プログラムにおいて制御コマンドを入力する。
By the processing of step ST46, any one of the strobe signals STB1 to STB4 becomes H level, and the CPU of the corresponding sub control board is interrupted. Therefore, the sub-control board that has received the interrupt inputs a control command in the interrupt processing program.

【0051】一方、主制御基板27では、制御コマンド
を受けた制御基板でのデータ取得処理が完了するに十分
な時間を消費した後(ST47)、ストローブポート5
3eにクリアデータ(=00H)を出力して、全てのス
トローブ信号STBをLレベルにする(ST48)。
On the other hand, the main control board 27 consumes a sufficient time to complete the data acquisition processing in the control board which has received the control command (ST47), and then the strobe port 5
Clear data (= 00H) is output to 3e, and all strobe signals STB are set to L level (ST48).

【0052】以上の処理によって1バイト分の制御コマ
ンドの送信が完了するので、次に、変数LOOPをデク
リメントして(ST49)、その値が0になるまでステ
ップST42〜ST49の処理を繰り返す。その結果、
制御コマンドを出力すべき制御基板に対して、ST42
〜ST49の処理が2度実行され、2バイト長の制御コ
マンドが1バイトづつ連続的に出力される。
Since the transmission of the control command for 1 byte is completed by the above processing, the variable LOOP is decremented (ST49), and the processing of steps ST42 to ST49 is repeated until the value becomes 0. as a result,
For the control board which should output the control command, ST42
The processing of ST49 is executed twice, and the control command of 2-byte length is continuously output byte by byte.

【0053】このようにして制御コマンドの伝送が終わ
れば、アドレス変数ADRを+2すると共に、RAMエ
リアのSTBデータを左シフトして、コマンドバッファ
の最終アドレスまでステップ42〜ST52の処理を繰
り返す。なお、STBの左シフトによって、コマンドバ
ッファ領域のSTBデータは00000001→000
00010→00000100→00001000のよ
うに変化し、ステップST42でのスキップ処理がない
限り、ステップST46の処理によって、ストローブデ
ータSTB1→STB1→STB2→STB2→STB
3→STB3→STB4→STB4が順番に出力され
る。
When the transmission of the control command is completed in this way, the address variable ADR is incremented by +2, the STB data in the RAM area is left shifted, and the processes of steps 42 to ST52 are repeated until the final address of the command buffer. By shifting the STB left, the STB data in the command buffer area is 00000001 → 000.
00010 → 00000100 → 00001000, and unless there is a skip process in step ST42, the process of step ST46 causes strobe data STB1 → STB1 → STB2 → STB2 → STB.
3 → STB3 → STB4 → STB4 are sequentially output.

【0054】以上、本発明の実施例を説明したが、具体
例を例示したに過ぎず、特に本発明を限定するものでは
ない。例えば、実施例では、主制御基板と全サブ制御基
板とが検査ラインCONNで接続され、全てのサブ制御
基板から検査データを受信できる構成としたが、重要度
の高い特定のサブ制御基板(例えば、払出制御基板)の
み検査ラインで接続するのでも良い。
Although the embodiments of the present invention have been described above, they are merely specific examples and do not particularly limit the present invention. For example, in the embodiment, the main control board and all the sub control boards are connected by the inspection line CONN and the inspection data can be received from all the sub control boards, but a specific sub control board having a high degree of importance (for example, , The payout control board) may be connected by the inspection line.

【0055】また、実施例では、検査データは各サブ制
御基板毎に1ビットであったが、これに限定されるもの
ではない。例えば、検査データを2ビット構成とし、サ
ブ制御基板のコネクタCNiにおける、ケーブル両端に
それぞれ検査データを供給しても良い。この場合には、
コネクタの着脱作業などに起因して、ケーブル一方側は
コネクタCNi装着されているものの他方側の装着が不
完全な場合でも、かかる接続不良を確実に検出すること
ができる。
Further, in the embodiment, the inspection data is 1 bit for each sub-control board, but it is not limited to this. For example, the inspection data may have a 2-bit configuration, and the inspection data may be supplied to both ends of the cable in the connector CNi of the sub control board. In this case,
Even if the connector CNi is attached to one side of the cable but the other side is incompletely attached due to the work of attaching and detaching the connector, the connection failure can be reliably detected.

【0056】また、上記の実施例では、主制御基板27
が全てのサブ制御基板と放射状に接続されていたが、何
らこの構成に限定されるものではなく、図11に例示し
たものを含めて各種の接続法を採用することができる。
すなわち、主制御部とサブ制御部との間で双方向通信を
行わなくても、接続不良などの異常事態を検出する構成
であれば、主制御基板とサブ制御基板との接続関係は適
宜に変更できる。但し、本発明は、制御コマンドの双方
向通信を排除する趣旨ではなく、図11(b)のような
双方向通信を採用しても良い。なお、図11において実
線矢印は制御コマンド、破線矢印は検査データを示して
いる。
In the above embodiment, the main control board 27
Was radially connected to all the sub-control boards, but the present invention is not limited to this configuration, and various connection methods including those illustrated in FIG. 11 can be adopted.
That is, the connection relationship between the main control board and the sub control board is appropriately set as long as the configuration detects an abnormal situation such as a connection failure without performing bidirectional communication between the main control section and the sub control section. Can be changed. However, the present invention is not intended to exclude bidirectional communication of control commands, and bidirectional communication as shown in FIG. 11B may be adopted. In FIG. 11, solid arrows indicate control commands, and broken arrows indicate inspection data.

【0057】なお、実施例では、検査データを生成する
ため、サブ制御基板のコネクタCNiの所定端子を直接
アースに接続したが、これに代えて、抵抗を介してアー
スに接続しても良い。この場合、プルアップ抵抗との抵
抗比を適宜に定めることとし、分圧によって入力ポート
部54bに供給される電圧値がLレベルになるよう設定
するのは勿論である。
In the embodiment, in order to generate the inspection data, the predetermined terminal of the connector CNi of the sub control board is directly connected to the ground, but instead of this, it may be connected to the ground via a resistor. In this case, it is needless to say that the resistance ratio to the pull-up resistor is appropriately determined and the voltage value supplied to the input port section 54b by the voltage division is set to the L level.

【0058】また、実施例では、メイン処理において一
回だけ検査データをチェックしたが、この構成に代え
て、図8の破線に示すように、無限ループ処理の一環と
して繰り返し検査データをチェックしても良い。この場
合には、図10のステップST40,41の処理を省略
することができ、限られた時間内に終了すべきタイマ割
込みにおいて(最大でも2mS以内に全処理を終える必
要がある)、他の処理に割当て可能な時間が増加する利
点がある。
In the embodiment, the inspection data is checked only once in the main processing, but instead of this configuration, as shown by the broken line in FIG. 8, the inspection data is repeatedly checked as a part of the infinite loop processing. Is also good. In this case, the processes of steps ST40 and ST41 of FIG. 10 can be omitted, and in the timer interrupt that should be completed within a limited time (it is necessary to complete all the processes within 2 mS at the maximum). This has the advantage of increasing the time that can be allocated to processing.

【0059】[0059]

【発明の効果】以上説明したように、本発明によれば、
主制御部とサブ制御部との間で制御コマンドの双方向通
信を行わなくても、接続不良などの異常事態を検出でき
る遊技機を実現できる。
As described above, according to the present invention,
It is possible to realize a gaming machine that can detect an abnormal situation such as a connection failure without performing bidirectional communication of control commands between the main control unit and the sub control unit.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例に係るパチンコ機の斜視図である。FIG. 1 is a perspective view of a pachinko machine according to an embodiment.

【図2】図1のパチンコ機の側面図である。FIG. 2 is a side view of the pachinko machine shown in FIG.

【図3】図1のパチンコ機の正面図である。3 is a front view of the pachinko machine of FIG. 1. FIG.

【図4】図1のパチンコ機の背面図である。FIG. 4 is a rear view of the pachinko machine shown in FIG.

【図5】図1のパチンコ機の全体構成を示すブロック図
である。
5 is a block diagram showing an overall configuration of the pachinko machine of FIG.

【図6】主制御基板の回路構成を示すブロック図であ
る。
FIG. 6 is a block diagram showing a circuit configuration of a main control board.

【図7】主制御基板の入力ポート部及び出力ポート部を
詳細に図示したものである。
FIG. 7 illustrates in detail an input port unit and an output port unit of the main control board.

【図8】主制御基板におけるメイン処理の概要を示すフ
ローチャートである。
FIG. 8 is a flowchart showing an outline of main processing in a main control board.

【図9】主制御基板におけるタイマ割込み処理の概要を
示すフローチャートである。
FIG. 9 is a flowchart showing an outline of timer interrupt processing in the main control board.

【図10】主制御基板における制御コマンド出力処理の
概要を示すフローチャートである。
FIG. 10 is a flowchart showing an outline of control command output processing in the main control board.

【図11】本発明の別の実施例を説明するブロック図で
ある。
FIG. 11 is a block diagram illustrating another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

2 遊技機(パチンコ機) 27 主制御部(主制御基板) 28〜31 サブ制御部(サブ制御基板) 54b 入力部(第2入力ポート) 2 Amusement machines (pachinko machines) 27 Main Control Unit (Main Control Board) 28-31 Sub control unit (sub control board) 54b Input section (second input port)

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 遊技者に有利な利益状態を発生させるか
否かの抽選処理を実行し、前記抽選処理の結果に基づい
て遊技動作を制御する主制御部と、前記主制御部からの
制御コマンドを受け、受けた制御コマンドに基づいて所
定の遊技動作を実行するサブ制御部とを備える遊技機で
あって、 前記サブ制御部には固定的な検査データを出力する出力
部を設ける一方、前記主制御部には前記検査データを入
力する入力部を設け、 前記主制御部は、前記検査データのレベルに基づいて、
前記サブ制御部との接続状態を把握するようにしている
ことを特徴とする遊技機。
1. A main control unit that executes a lottery process for generating a profit state advantageous to a player and controls a game operation based on the result of the lottery process, and a control from the main control unit. A gaming machine comprising a sub-control unit for receiving a command and executing a predetermined game operation based on the received control command, wherein the sub-control unit is provided with an output unit for outputting fixed inspection data, The main control unit is provided with an input unit for inputting the inspection data, the main control unit, based on the level of the inspection data,
A game machine characterized in that a connection state with the sub-control unit is grasped.
【請求項2】 前記主制御部と前記サブ制御部とは、別
の回路基板上に構成されている請求項1に記載の遊技
機。
2. The gaming machine according to claim 1, wherein the main control unit and the sub control unit are configured on different circuit boards.
【請求項3】 前記主制御部は、一方向通信によって前
記制御コマンドを前記サブ制御部に伝送している請求項
1又は請求項2に記載の遊技機。
3. The gaming machine according to claim 1, wherein the main control unit transmits the control command to the sub control unit by one-way communication.
【請求項4】 前記主制御部は、電源投入直後に前記検
査データを入力して、その内容に応じてその後の動作内
容を決定している請求項1〜3のいずれかに記載の遊技
機。
4. The gaming machine according to claim 1, wherein the main control unit inputs the inspection data immediately after power-on and determines the subsequent operation content according to the content. .
【請求項5】 前記主制御部は、前記制御コマンドを伝
送するに先だって、前記検査データを入力して前記サブ
制御部との接続状態を把握している請求項1〜4のいず
れかに記載の遊技機。
5. The main control unit inputs the inspection data and grasps a connection state with the sub-control unit before transmitting the control command, according to any one of claims 1 to 4. Game machine.
【請求項6】 検査データは、Lレベルの固定データで
あり、前記入力部の入力端子は、Hレベルにプルアップ
されている請求項1〜5のいずれかに記載の遊技機。
6. The gaming machine according to claim 1, wherein the inspection data is L level fixed data, and the input terminal of the input unit is pulled up to H level.
JP2001381786A 2001-12-14 2001-12-14 Game machine Expired - Fee Related JP4118556B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001381786A JP4118556B2 (en) 2001-12-14 2001-12-14 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001381786A JP4118556B2 (en) 2001-12-14 2001-12-14 Game machine

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006305758A Division JP4431562B2 (en) 2006-11-10 2006-11-10 Game machine
JP2007159074A Division JP4489099B2 (en) 2007-06-15 2007-06-15 Game machine

Publications (2)

Publication Number Publication Date
JP2003181075A true JP2003181075A (en) 2003-07-02
JP4118556B2 JP4118556B2 (en) 2008-07-16

Family

ID=27592356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001381786A Expired - Fee Related JP4118556B2 (en) 2001-12-14 2001-12-14 Game machine

Country Status (1)

Country Link
JP (1) JP4118556B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005137745A (en) * 2003-11-10 2005-06-02 Heiwa Corp Game machine
JP2013233358A (en) * 2012-05-10 2013-11-21 Kita Denshi Corp Game machine
JP2015024054A (en) * 2013-07-26 2015-02-05 株式会社ユニバーサルエンターテインメント Game machine
JP2015024053A (en) * 2013-07-26 2015-02-05 株式会社ユニバーサルエンターテインメント Game machine
JP2015039454A (en) * 2013-08-21 2015-03-02 株式会社ユニバーサルエンターテインメント Game machine
JP2016154962A (en) * 2016-06-07 2016-09-01 株式会社ユニバーサルエンターテインメント Game machine
JP2016154961A (en) * 2016-06-07 2016-09-01 株式会社ユニバーサルエンターテインメント Game machine
JP7431064B2 (en) 2020-03-06 2024-02-14 株式会社平和 gaming machine

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005137745A (en) * 2003-11-10 2005-06-02 Heiwa Corp Game machine
JP4551644B2 (en) * 2003-11-10 2010-09-29 株式会社平和 Game machine
JP2013233358A (en) * 2012-05-10 2013-11-21 Kita Denshi Corp Game machine
JP2015024054A (en) * 2013-07-26 2015-02-05 株式会社ユニバーサルエンターテインメント Game machine
JP2015024053A (en) * 2013-07-26 2015-02-05 株式会社ユニバーサルエンターテインメント Game machine
JP2015039454A (en) * 2013-08-21 2015-03-02 株式会社ユニバーサルエンターテインメント Game machine
JP2016154962A (en) * 2016-06-07 2016-09-01 株式会社ユニバーサルエンターテインメント Game machine
JP2016154961A (en) * 2016-06-07 2016-09-01 株式会社ユニバーサルエンターテインメント Game machine
JP7431064B2 (en) 2020-03-06 2024-02-14 株式会社平和 gaming machine

Also Published As

Publication number Publication date
JP4118556B2 (en) 2008-07-16

Similar Documents

Publication Publication Date Title
JP4669525B2 (en) Game machine
JP4498383B2 (en) Game machine
JP2003251024A (en) Game machine
JP2003181075A (en) Game machine
JP4044746B2 (en) Game machine
JP4431562B2 (en) Game machine
JP2001137522A (en) Pachinko game machine
JP2013078469A (en) Game machine
JP3754651B2 (en) Game machine
JP4489099B2 (en) Game machine
JP4084560B2 (en) Game machine
JP4446645B2 (en) Game machine
JP4024235B2 (en) Game machine
JP3612053B2 (en) Game machine
JP5116821B2 (en) Game machine
JP4498388B2 (en) Game machine
JP4669524B2 (en) Game machine
JP4319578B2 (en) Game machine
JP3872696B2 (en) Game machine
JP4181523B2 (en) Game machine
JP4637152B2 (en) Game machine
JP4138394B2 (en) Game machine
JP4669523B2 (en) Game machine
JP5074569B2 (en) Game machine
JP4024233B2 (en) Game machine

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4118556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees